CN205720547U - 栅氧化层完整性测试结构 - Google Patents
栅氧化层完整性测试结构 Download PDFInfo
- Publication number
- CN205720547U CN205720547U CN201620541909.2U CN201620541909U CN205720547U CN 205720547 U CN205720547 U CN 205720547U CN 201620541909 U CN201620541909 U CN 201620541909U CN 205720547 U CN205720547 U CN 205720547U
- Authority
- CN
- China
- Prior art keywords
- gate oxide
- goi
- metal
- test structure
- oxide integrity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Landscapes
- Testing Or Measuring Of Semiconductors Or The Like (AREA)
Abstract
本实用新型提供了一种栅氧化层完整性测试结构,包括:所述栅氧化层完整性测试结构包括衬底、栅极结构、与所述衬底电连接的第一焊盘、与所述栅极结构电连接的第二焊盘,所述栅极结构包括位于所述衬底上的栅氧化层和位于所述栅氧化层上的栅电极,其中,所述栅氧化层完整性测试结构还包括一金属熔丝,所述金属熔丝设置于所述栅极结构与第二焊盘之间。由于本实用新型提供的栅氧化层完整性测试结构中包含有一金属熔丝,所述金属熔丝在栅氧化层完整性测试中,可于电压击穿时即时断开,保护栅氧化层中的缺陷不被电流烧伤,保留缺陷的原有形貌,有利于后续对缺陷的分析。
Description
技术领域
本实用新型涉及半导体制造领域,特别涉及一种栅氧化层完整性测试结构。
背景技术
栅氧化层是半导体器件如MOSFET(金属氧化物半导体场效应晶体管)中的重要结构,如果栅氧化层上存在缺陷将导致器件的可靠性下降。然而,在器件制造过程中,经常会由于金属污染或氧化膜局部变薄等因素而影响栅氧化层的质量。因此,对栅氧化层的质量的验证于半导体器件的制造过程中至关重要,其中,栅氧化层完整性测试(Gate OxideIntegrity GOI)就是验证栅氧化层的质量的测试过程。为了实现栅氧化层完整性测试,需在器件中先形成用于测试的结构(testkey),即栅氧化层完整性测试结构,通过该栅氧化层完整性测试结构可达到对制作工艺的监控及保证半导体器件的可靠性的目的。目前所采用的栅氧化层完整性测试结构通常包括:衬底端子和栅极端子,所述衬底端子和所述栅极端子均与不同的焊盘连接。
介质击穿测试为栅氧化层完整性测试中的重要评估项目。目前介质击穿测试通常采用斜坡电压法,斜坡电压测试法为通过不断增大通入栅极的电压,同时量测不同电压对应的电流,直至该栅氧化层被击穿,从而可确认该栅氧化层的击穿电压。并将检测得到的击穿电压与规格电压进行比对,当测得的击穿电压大于规格电压,则该栅氧化层的质量合格;当测得的击穿电压小于规格电压时,则意味着该栅氧化层中可能存在缺陷。但是,如上所述,造成测试结果不合格的栅氧化层内的缺陷的产生原因较为复杂,如金属污染、氧化膜局部变薄或后段等离子体诱导损伤等,因此产生栅氧化层内的缺陷的具体原因需根据缺陷的形貌或成分对缺陷进行分析,进而才能改善该缺陷的产生。然而,当所述栅氧化层中存在有缺陷时,则于栅 氧化层被击穿后,所述缺陷位置会最先被击穿,从而瞬间产生的大电流会烧伤所述缺陷的位置,导致无法辨认该缺陷的原有的形貌,进而导致对栅氧化层中的缺陷分析造成困难。
因此,如何保证在栅氧化层完整性测试时既可以实现对栅氧化层质量的验证,同时又能够不烧伤缺陷位置,从而可以完整地保留缺陷的原来形貌,益于后续的缺陷分析及改善,已成为一个至关重要的问题。
实用新型内容
本实用新型的目的在于提供一种栅氧化层完整性测试结构,以解决现有技术中于栅氧化层完整性测试时,在电压击穿后,无法保留栅氧化层中的缺陷的形貌,导致对缺陷的分析造成困难的问题。
为解决上述问题,本实用新型提供一种栅氧化层完整性测试结构,包括衬底、栅极结构、与所述衬底电连接的第一焊盘、与所述栅极结构电连接的第二焊盘,所述栅极结构包括位于所述衬底上的栅氧化层和位于所述栅氧化层上的栅电极,其特征在于:所述栅氧化层完整性测试结构还包括金属熔丝,所述金属熔丝设置于所述栅极结构与第二焊盘之间。
可选的,所述栅氧化层完整性测试结构还包括衬底端子,所述衬底通过衬底端子与第一焊盘实现电连接,所述衬底端子包括第一导电插塞和与所述第一导电插塞连接的第一金属,所述第一焊盘与第一金属层电连接。
可选的,所述栅氧化层完整性测试结构还包括栅极端子,所述栅极结构通过所述栅极端子与第二焊盘实现电连接,所述栅极端子包括第二导电插塞和与所述第二导电插塞连接的第二金属层,所述第二焊盘与第二金属层电连接。
可选的,所述第一金属层、第二金属层与金属熔丝位于同一金属层中。
可选的,所述金属熔丝均为铜或铝。
可选的,所述金属熔丝为一长条形结构。
可选的,所述金属熔丝包括至少一个第一金属段和至少一个第二金属段,所述第一金属段和所述第二金属段交替连接,所述第一金属段的横截面大于所述第二金属段的横截面积。
可选的,所述栅氧化层为二氧化硅,或者其它绝缘材料例如氮氧化硅、二氧化铪等。
可选的,所述栅电极为多晶硅栅极或金属栅极。
可选的,所述衬底上还设置有浅沟槽隔离结构,所述浅沟槽隔离结构用于间隔所述衬底端子和所述栅极端子。
与现有技术相比,本实用新型提供的栅氧化层完整性测试结构,具有以下有益效果:
由于本实用新型提供的栅氧化层完整性测试结构中,于栅极端子和与所述栅极端子对应的焊盘之间还连接有一金属熔丝,所述金属熔丝于电压击穿时,因为流经的大电流可即时断开,保护栅氧化层中的缺陷不被大电流烧伤,从而保留了缺陷的原来形貌,有利于后续对缺陷的分析及改善。因此,本实用新型提供的栅氧化层完整性测试结构即可达到对栅氧化层完整性测试的目的,又能够保护栅氧化层中的缺陷的不被电流烧伤。
附图说明
图1为本实用新型实施例一中的栅氧化层完整性测试结构的俯视图;
图2为本实用新型实施例一中的栅氧化层完整性测试结构的剖面示意图;
图3a‐图3d为本实用新型实施例一中栅氧化层完整性测试结构的形成过程中的剖面结构示意图;
图4为采用本实用新型实施例一的栅氧化层完整性测试结构进行栅氧化层完整性测试的流程图;
图5为本实用新型实施例二中的栅氧化层完整性测试结构的俯视图;
图6为本实用新型实施例二中的栅氧化层完整性测试结构的剖面示意图。
具体实施方式
以下结合附图和具体实施例对本实用新型提出的栅氧化层完整性测试结构作进一步详细说明。根据下面说明和权利要求书,本实用新型的优点 和特征将更清楚。需说明的是,附图均采用非常简化的形式且均使用非精准的比例,仅用以方便、明晰地辅助说明本实用新型实施例的目的。
实施例一
图1为本实用新型实施例一中的栅氧化层完整性测试结构的示意图,图2为本实用新型实施例一中的栅氧化层完整性测试结构的剖面示意图。如图1和图2所示,所述栅氧化层完整性测试结构包括衬底10、栅极结构20、与所述衬底10电连接的第一焊盘13、与所述栅极结构20电连接的第二焊盘23以及金属熔丝24,所述栅极结构20包括位于所述衬底10上的栅氧化层21和位于所述栅氧化层21上的栅电极22,所述金属熔丝24设置于所述栅极结构20与第二焊盘23之间。
当进行栅氧化层完整性测试时,根据待测器件的电性特性,设定规格电压及规格电流,其中规格电流小于等于栅氧化层被击穿后产生的电流,当流经所述金属熔丝24的电流大于所述规格电流时,金属熔丝24可被烧断。即当施加于栅氧化层上的电压大于所述栅氧化层的击穿电压时,栅氧化层被击穿,则瞬间产生的大电流会优选烧断所述金属熔丝24,从而使所述栅氧化层内的缺陷不被烧伤。采用本实施例提供的栅氧化层完整性测试结构即可检测出栅氧化层的击穿电压,同时又使栅氧化层中的缺陷形貌完整保留而不被烧伤。
本实施例中,所述栅氧化层完整性测试结构还包括一衬底端子,所述衬底10通过所述衬底端子与第一焊盘13实现电连接,所述衬底端子包括第一导电插塞15及与所述第一导电插塞15电连接的第一金属层16,所述第一焊盘13与第一金属层16电连接。
进一步的,所述栅氧化层完整性测试结构还包括栅极端子,与衬底端子类似,所述栅极结构20通过所述栅极端子和金属熔丝24与第二焊盘23实现电连接,所述栅极端子包括第二导电插塞25和与所述第二导电插塞25连接的第二金属层26,所述第二焊盘23通过金属熔丝24与第二金属层26电连接。
优选的,所述金属熔丝24、第一金属层16及第二金属层26均为同一 种金属,且通过同一工艺形成,即所述金属熔丝24、第一金属层16及第二金属层26形成于同一层中。例如,所述金属熔丝24、第一金属层16及第二金属层26均为铜(Cu)或铝(Al)。当然,所述金属熔丝24、第一金属层16及第二金属层26亦可由不同的金属制成。
图3a‐图3b为本实用新型实施例一中栅氧化层完整性测试结构的形成过程中的剖面结构示意图。
首先,如图3a所示,提供一衬底10,所述衬底10上形成有栅极结构20(非栅极区域有高浓度离子注入及自对准金属硅化物形成),并于所述衬底10上形成一图形化的第一层间介质层41。具体的,在所述衬底10上沉积一第一层间介质层41,随后在所述第一层间介质层41上形成光刻胶,并对所述光刻胶进行曝光和显影以使其图形化,再以图形化的光刻胶为掩膜蚀刻第一层间介质层41,形成贯穿所述第一层间介质层41的第一开口151和第二开口251,所述第一开口151和第二开口251的位置分别与衬底10和栅极结构20的位置相对应。
然后,如图3b所示,于所述第一开口151和第二开口251中充填导电材料,例如金属。具体的,可采用物理气相沉积工艺(PVD)于所述衬底10上沉积一金属层,并使用化学机械研磨工艺(CMP)去除第一层间介质层41上方的金属,从而形成第一导电插塞15和第二导电插塞25。
接着,参考图3c所示,在所述第一层间介质层41上方形成一图形化的第二层间介质层42。具体的,在沉积有第二层间介质层42的衬底10上旋涂光刻胶,并对所述光刻胶进行曝光和显影以使其图形化,再以图形化的光刻胶为掩膜蚀刻第二层间介质层42,进而在所述第一导电插塞15的上方形成第一凹槽161,在所述第二导电插塞25的上方形成第二凹槽261,另外还形成与第二凹槽261连通的第三凹槽241,所述第三凹槽241位置即为后续形成金属熔丝24的位置,因此所述第三凹槽241的形状根据实际形成的金属熔丝的具体形状而设定。本实施例中,所述金属熔丝24为长条形结构。
接下来,如图3d所示,在所述第二层间介质层42上以及所述第一凹槽161、第二凹槽261、第三凹槽241中形成金属层;
最后,如图2所示,利用化学机械研磨工艺(CMP)去除所述第二层间介质层42上方的金属层,以形成栅氧化层完整性测试结构。
以下,以采用本实施例提供的栅氧化层完整性测试结构进行介质击穿测试为例,进一步说明本实用新型的有益效果。目前介质击穿测试通常采用斜坡电压法,斜坡电压测试法为通过不断增大通入栅极的电压,同时量测不同电压对应的电流,直至该栅氧化层被击穿,从而可确认该栅氧化层的击穿电压。并将检测得到的击穿电压与规格电压进行比对,当测得的击穿电压大于规格电压,则该栅氧化层的质量合格;当测得的击穿电压小于规格电压时,则意味着该栅氧化层中可能存在缺陷。
图4为采用本实用新型实施例一的栅氧化层完整性测试结构进行栅氧化层完整性测试的流程图,图中以斜坡电压法为例。需要说明的是,根据待测器件的尺寸和具体工艺,测试过程中用于判断结果是否合格的规格电流和规格电压有较大的差异,因此本实施中并没有对其数值做过多的涉及。请参考图4,并结合图2所示,本实施例的栅氧化层完整性测试结构的测试过程包括:
S1,于栅氧化层上施加逐步增大的电压,并检测出与电压值对应的电流值,具体的,在与衬底端子对应的第一焊盘13和与栅极端子对应的第二焊盘23之间连接一测试机,测试机于第二焊盘23上施加逐步增大的电压,与此同时,所述测试机可实时检测出不同电压反馈回的电流值。由于所述第一焊盘13连接于所述衬底10,所述第二焊盘23连接于所述栅极结构20,因此,本步骤实质是通过第一焊盘13和第二焊盘23对栅氧化层施加逐步增大的电压;
S2,判断电流值是否大于规格电流,如果检测到的电流值小于规格电流,则继续执行步骤S1;若检测到的电流值大于所述规格电流,则执行步骤三S3;
S3,金属熔丝24优先断开,当通过栅氧化层21的电流大于预设定的规格电流时,即所述栅氧化层21击穿时,产生的大电流优选烧断金属熔丝24;
S4,判断击穿电压是否大于规格电压,其中,金属熔丝24断开时的电流值所对应的电压值即是击穿电压,如果击穿电压大于规格电压,表明所 述栅氧化层中没有缺陷,则执行步骤S5,将结果标记为合格;若是金属熔丝24断开时的电压值小于规格电压,则表明栅氧化层中可能存在缺陷,则执行步骤S6,将结果标记为不合格,并可根据保留下的缺陷的形貌对所述缺陷进行分析。
实施例二
本实施例中的栅氧化层完整性测试结构是在体式(Bulk)栅氧化层测试结构的基础上进行该进而得出的,图5为本实用新型实施例二的栅氧化层完整性测试结构的俯视图,图6为本实用新型实施例二的栅氧化层完整性测试结构的剖面示意图。
如图5与图6所示,所述栅氧化层完整性测试结构包括:衬底100、栅极结构200、与所述衬底100电连接的第一焊盘130、与所述栅极结构200电连接的第二焊盘230以及金属熔丝240,所述金属熔丝240设置于所述栅极结构200与第二焊盘230之间。其中,所述栅极结构200包括位于所述衬底100上的栅氧化层210和位于所述栅氧化层210上的栅电极220,优选的,所述栅氧化层210为二氧化硅,所述栅电极220为多晶硅栅极或金属栅极。
与实施例一类似,本实施例中的栅氧化层完整性测试结构也包括一衬底端子,所述衬底100通过所述衬底端子与第一焊盘130实现电连接,所述衬底端子包括多个第一导电插塞150及与所述第一导电插塞150电连接的第一金属层160,所述第一焊盘130与第一金属层160电连接。
进一步的,本实施例中的所述栅氧化层完整性测试结构还包括栅极端子,所述栅极结构200通过所述栅极端子与第二焊盘230实现电连接,所述栅极端子包括多个第二导电插塞250和与所述第二导电插塞250连接的第二金属层260,所述第二焊盘230与第二金属层260电连接。
优选的,本实施例中的金属熔丝240具有一链状结构,所述链状结构包括第一金属段240a和第二金属段240b,并且所述第一金属段240a的宽度D1大于所述第二金属段240b的宽度D2,所述第一金属段240a与所述第二金属段240b交替连接。当大电流流经这种宽度大小交替连接的链状结 构时,所述具有较小宽度的第二金属段240b易被烧断,有利于金属熔丝240在较短的时间内断开电路。
继续参考图5和图6所示,所述衬底100上还可以设置有浅沟槽隔离结构(STI)300,所述浅沟槽隔离结构300用于间隔所述衬底端子和所述栅极端子,从而可消除寄生晶体管,使栅氧化层可承受更大的击穿电压。
较佳的,如图5所示,本实用新型提供的栅氧化层完整性测试结构还包括用于引出源极的源极端子500以及用于引出漏极的漏极端子600。在测试过程中,为了避免栅氧化层完整性测试结构中的各种寄生节点,可通过引入源极端子和漏极端子以获得准确的击穿电压。
综上所述,本实用新型提供的栅氧化层完整性测试结构能够在完成栅氧化层完整性测试的基础上,保留了栅氧化层中的缺陷的原来形貌,便于后续对缺陷的分析。需要说明的是,虽然本实用新型提供的栅氧化层完整性测试结构中增加了一金属熔丝,金属熔丝带有一定的阻值,但是金属熔丝上的阻值较小,对测试结果并不会造成明显的影响。
本实用新型中各个实施例采用递进的方式描述,每个实施例重点说明的都是与其他实施例的不同之处,各个实施例之间相同相似部分互相参见即可。
上述描述仅是对本实用新型较佳实施例的描述,并非对本实用新型范围的任何限定,本实用新型领域的普通技术人员根据上述揭示内容做的任何变更、修饰,均属于权利要求书的保护范围。
Claims (10)
1.一种栅氧化层完整性测试结构,所述栅氧化层完整性测试结构包括衬底、栅极结构、与所述衬底电连接的第一焊盘、与所述栅极结构电连接的第二焊盘,所述栅极结构包括位于所述衬底上的栅氧化层和位于所述栅氧化层上的栅电极,其特征在于:所述栅氧化层完整性测试结构还包括金属熔丝,所述金属熔丝设置于所述栅极结构与第二焊盘之间。
2.如权利要求1所述的栅氧化层完整性测试结构,其特征在于:所述栅氧化层完整性测试结构还包括衬底端子,所述衬底通过衬底端子与第一焊盘实现电连接,所述衬底端子包括第一导电插塞和与所述第一导电插塞连接的第一金属,所述第一焊盘与第一金属层电连接。
3.如权利要求2所述的栅氧化层完整性测试结构,其特征在于:所述栅氧化层完整性测试结构还包括栅极端子,所述栅极结构通过所述栅极端子与第二焊盘实现电连接,所述栅极端子包括第二导电插塞和与所述第二导电插塞连接的第二金属层,所述第二焊盘与第二金属层电连接。
4.如权利要求3所述的栅氧化层完整性测试结构,其特征在于:所述第一金属层、第二金属层与金属熔丝位于同一金属层中。
5.权利要求1所述的栅氧化层完整性测试结构,其特征在于:所述金属熔丝为铜或铝。
6.如权利要求1所述的栅氧化层完整性测试结构,其特征在于:所述金属熔丝为一长条形结构。
7.如权利要求1所述的栅氧化层完整性测试结构,其特征在于:所述金属熔丝包括至少一个第一金属段和至少一个第二金属段,所述第一金属段和所述第二金属段交替连接,所述第一金属段的宽度大于所述第二金属段的宽度。
8.如权利要求1所述的栅氧化层完整性测试结构,其特征在于:所述栅氧化层为二氧化硅、氮氧化硅或二氧化铪。
9.如权利要求1所述的栅氧化层完整性测试结构,其特征在于:所述栅电极为多晶硅栅极或金属栅极。
10.如权利要求3所述的栅氧化层完整性测试结构,其特征在于:所 述衬底上还设置有浅沟槽隔离结构,所述浅沟槽隔离结构用于间隔所述衬底端子和栅极端子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201620541909.2U CN205720547U (zh) | 2016-06-02 | 2016-06-02 | 栅氧化层完整性测试结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201620541909.2U CN205720547U (zh) | 2016-06-02 | 2016-06-02 | 栅氧化层完整性测试结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN205720547U true CN205720547U (zh) | 2016-11-23 |
Family
ID=57301398
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201620541909.2U Active CN205720547U (zh) | 2016-06-02 | 2016-06-02 | 栅氧化层完整性测试结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN205720547U (zh) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106505006A (zh) * | 2016-12-02 | 2017-03-15 | 株洲中车时代电气股份有限公司 | 一种用于氧化层全性能测试的mos结构的制备方法 |
CN108573888A (zh) * | 2017-03-09 | 2018-09-25 | 中芯国际集成电路制造(上海)有限公司 | 用于栅极介电完整性测试的结构 |
CN109192676A (zh) * | 2018-09-11 | 2019-01-11 | 长江存储科技有限责任公司 | 界面缺陷的表征方法 |
CN110931463A (zh) * | 2019-12-06 | 2020-03-27 | 长江存储科技有限责任公司 | 一种半导体器件测试结构及其制作方法 |
CN111933544A (zh) * | 2020-08-11 | 2020-11-13 | 上海华力微电子有限公司 | 栅氧化层测试结构及其制造方法、栅氧化层测试基板 |
CN112687565A (zh) * | 2020-12-25 | 2021-04-20 | 上海华力集成电路制造有限公司 | 监控平台栅氧化层完整性可靠性的方法和结构 |
-
2016
- 2016-06-02 CN CN201620541909.2U patent/CN205720547U/zh active Active
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN106505006A (zh) * | 2016-12-02 | 2017-03-15 | 株洲中车时代电气股份有限公司 | 一种用于氧化层全性能测试的mos结构的制备方法 |
CN108573888A (zh) * | 2017-03-09 | 2018-09-25 | 中芯国际集成电路制造(上海)有限公司 | 用于栅极介电完整性测试的结构 |
CN109192676A (zh) * | 2018-09-11 | 2019-01-11 | 长江存储科技有限责任公司 | 界面缺陷的表征方法 |
CN110931463A (zh) * | 2019-12-06 | 2020-03-27 | 长江存储科技有限责任公司 | 一种半导体器件测试结构及其制作方法 |
CN111933544A (zh) * | 2020-08-11 | 2020-11-13 | 上海华力微电子有限公司 | 栅氧化层测试结构及其制造方法、栅氧化层测试基板 |
CN111933544B (zh) * | 2020-08-11 | 2022-04-22 | 上海华力微电子有限公司 | 栅氧化层测试结构及其制造方法、栅氧化层测试基板 |
CN112687565A (zh) * | 2020-12-25 | 2021-04-20 | 上海华力集成电路制造有限公司 | 监控平台栅氧化层完整性可靠性的方法和结构 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN205720547U (zh) | 栅氧化层完整性测试结构 | |
CN105023845B (zh) | 半导体装置的制造方法、评价方法以及半导体装置 | |
US8232115B2 (en) | Test structure for determination of TSV depth | |
CN104465614B (zh) | 测试结构和对应的测试方法 | |
CN107452715A (zh) | 用于测试晶体管结构的栅极绝缘的半导体器件和方法 | |
CN204144249U (zh) | Goi_tddb测试电路结构 | |
CN104658940B (zh) | 一种鳍式场效晶体管电学特性的测量结构 | |
CN106898562A (zh) | 半导体结构以及测试栅极氧化层的击穿电压的方法 | |
CN206348429U (zh) | 一种mos器件hci可靠性测试结构 | |
Mei et al. | New understanding of dielectric breakdown in advanced FinFET devices—physical, electrical, statistical and multiphysics study | |
CN105575840A (zh) | 处理衬底的方法和集成电路的工艺筛选的方法 | |
CN105093086B (zh) | 一种电迁移的检测结构及检测方法 | |
CN103943606B (zh) | 一种半导体器件中缺陷的检测结构及检测方法 | |
CN101197300B (zh) | 集成电路生产过程中ppid的监控方法 | |
CN204241624U (zh) | 击穿电压的测试结构 | |
US20190237458A1 (en) | Semiconductor device having multiple gate pads | |
CN103915415B (zh) | 集成电路的可靠性分析测试结构及其测试方法 | |
CN205609515U (zh) | 可靠性测试结构 | |
CN201022075Y (zh) | 电子迁移率测试结构 | |
CN106486530A (zh) | 半导体装置及其制造方法 | |
CN206422043U (zh) | 一种测试结构 | |
CN104253059B (zh) | 电迁移可靠性测试结构及其使用方法 | |
JP5107627B2 (ja) | 半導体ウェーハ、および、それを用いた半導体装置の製造方法 | |
CN104103539A (zh) | 芯片测试结构及其测试方法 | |
CN207009435U (zh) | 晶圆测试结构 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |