CN108573888A - 用于栅极介电完整性测试的结构 - Google Patents
用于栅极介电完整性测试的结构 Download PDFInfo
- Publication number
- CN108573888A CN108573888A CN201710138729.9A CN201710138729A CN108573888A CN 108573888 A CN108573888 A CN 108573888A CN 201710138729 A CN201710138729 A CN 201710138729A CN 108573888 A CN108573888 A CN 108573888A
- Authority
- CN
- China
- Prior art keywords
- metal wire
- metal
- area
- substrate
- pick
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
- H01L22/30—Structural arrangements specially adapted for testing or measuring during manufacture or treatment, or specially adapted for reliability measurements
- H01L22/32—Additional lead-in metallisation on a device or substrate, e.g. additional pads or pad portions, lines in the scribe line, sacrificed conductors
Landscapes
- Engineering & Computer Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本发明实施例提供了一种用于GDI测试的结构,包括:衬底;晶体管,包括位于衬底上的栅极介电层,位于栅极介电层上的栅极,以及位于衬底内的源/漏极;第一金属线、第二金属线和第三金属线,位于栅极上方且位于同一层并相互绝缘地间隔设置;位于第一金属线、第二金属线和第三金属线上方的栅极焊盘、源/漏极焊盘以及衬底焊盘,栅极通过第一金属线连接至栅极焊盘,源/漏极通过第二金属线连接至源/漏极焊盘,衬底通过第三金属线连接至衬底焊盘。由此可见,本发明实施例提供的结构中,栅极、源/漏极和衬底通过同一层的金属线连接至各自的焊盘,可以在该层进行GDI测试,从而减少了GDI测试所依赖的金属线层数,保证了测试效率。
Description
技术领域
本发明涉及集成电路领域,更具体地涉及一种用于栅极介电完整性测试的结构。
背景技术
金属-氧化物-半导体场效应晶体管(Metal-Oxide-Semiconductor Field-EffectTransistor,MOSFET),或者称是金属-绝缘体(insulator)-半导体场效应晶体管,可以简称为MOS管。一般地,为了避免金属短路,栅极(Gate)通过金属3(Metal3,M3)连接至栅极焊盘(pad),源极/漏极(Source/Drain,S/D)通过金属2(Metal2,M2)连接至S/D焊盘,衬底(Bulk)通过金属1(Metal1,M1)连接至衬底焊盘,如图1或图2所示。其中金属2位于金属1的上层,且金属3位于金属2的上层。基于这种结构设计,栅极、源/漏极和衬底通过不同层的金属连接到各自的焊盘,只有在各层金属都完成之后才能进行栅极介电完整性(Gate DielectricIntegrity,GDI)测试,即针对图1或图2所示的结构仅能在金属3及以上进行GDI测试,这样导致GDI测试所依赖的金属层数过多,从而影响测试效率。
发明内容
考虑到上述问题而提出了本发明。本发明提供了一种用于栅极介电完整性测试的结构,栅极、源/漏极和衬底通过同一层的金属线连接至各自的焊盘,可以在该层进行测试,从而减少了GDI测试所依赖的金属线层数,保证了测试效率。
根据本发明的第一方面,提供了一种用于栅极介电完整性测试的结构,包括:
衬底,所述衬底内设有拾取区;
晶体管,包括位于所述衬底上的栅极介电层,位于所述栅极介电层上的栅极,以及位于所述衬底内的源/漏极;
位于所述栅极上方的第一金属线、第二金属线和第三金属线,所述第一金属线、所述第二金属线和所述第三金属线位于同一层并相互绝缘地间隔设置;
位于所述第一金属线、所述第二金属线和所述第三金属线上方的栅极焊盘、源/漏极焊盘以及衬底焊盘,所述栅极通过所述第一金属线连接至所述栅极焊盘,所述源/漏极通过所述第二金属线连接至所述源/漏极焊盘,所述衬底通过所述第三金属线连接至所述衬底焊盘。
示例性地,所述拾取区的数量为若干个并相间隔地围成至少一个包围所述晶体管的环形区域,相邻的所述拾取区之间电连接。
示例性地,所述环形区域为矩形区域,围成所述矩形区域的所述拾取区中,部分所述拾取区沿第一方向间隔地排列,另一部分所述拾取区沿第二方向间隔地排列,所述第二方向垂直于第一方向。
示例性地,所述拾取区排列成日字形,所述矩形区域的数量为两个,每个所述矩形区域设置有所述晶体管。
示例性地,所述栅极的数量为若干个,并沿所述第一方向间隔排列,所述第一金属线与所述栅极的端部电连接。
示例性地,还包括伪栅极,所述伪栅极位于沿所述第二方向间隔排列的拾取区上。
示例性地,所述第三金属线的数量为若干个,在所述第一方向上相邻的两个所述拾取区通过所述第三金属线电连接;
所述结构还包括:位于所述衬底上的若干第四金属线,所述第四金属线位于所述第一金属线、第二金属线、第三金属线的下层,在所述第二方向上相邻的两个所述拾取区通过所述第四金属线电连接。
示例性地,所述第一金属线包括沿所述第一方向延伸的第一金属段和沿所述第二方向延伸的第二金属段,所述第一金属段的一端位于所述环形区域的正上方,另一端与所述环形区域之外的所述第二金属段相连。
示例性地,所述第二金属线包括沿所述第一方向延伸的第三金属段和沿所述第二方向延伸的第四金属段,所述第三金属段的一端位于所述环形区域的正上方,另一端与所述环形区域之外的所述第四金属段相连;
所述第三金属段与第一金属段平行间隔设置,所述第四金属段与第二金属段平行间隔设置。
示例性地,所述第一金属线、第二金属线、第三金属线均为M1层金属线,所述第四金属线为M0层金属线。
由此可见,本发明实施例提供的结构中,栅极、源/漏极和衬底通过同一层的金属线连接至各自的焊盘,可以在该层进行GDI测试,从而减少了GDI测试所依赖的金属线层数,保证了测试效率。
附图说明
通过结合附图对本发明实施例进行更详细的描述,本发明的上述以及其它目的、特征和优势将变得更加明显。附图用来提供对本发明实施例的进一步理解,并且构成说明书的一部分,与本发明实施例一起用于解释本发明,并不构成对本发明的限制。在附图中,相同的参考标号通常代表相同部件或步骤。
图1是现有的用于GDI测试的结构的一个示意图;
图2是现有的用于GDI测试的版图的一个示意图;
图3是本发明实施例的用于GDI测试的结构的一个俯视图;
图4是本发明实施例的用于GDI测试的结构的一个示意图;
图5是图3中所示的401区域的局部放大图;
图6是本发明实施例的用于GDI测试的版图的一个示意图;
图7是图6中所示的601区域的局部放大图。
具体实施方式
在下文的描述中,给出了大量具体的细节以便提供对本发明更为彻底的理解。然而,对于本领域技术人员而言显而易见的是,本发明可以无需一个或多个这些细节而得以实施。在其他的例子中,为了避免与本发明发生混淆,对于本领域公知的一些技术特征未进行描述。
应当理解的是,本发明能够以不同形式实施,而不应当解释为局限于这里提出的实施例。相反地,提供这些实施例将使公开彻底和完全,并且将本发明的范围完全地传递给本领域技术人员。在附图中,为了清楚,层和区的尺寸以及相对尺寸可能被夸大自始至终相同附图标记表示相同的元件。
应当明白,当元件或层被称为“在…上”、“与…相邻”、“连接到”或“耦合到”其它元件或层时,其可以直接地在其它元件或层上、与之相邻、连接或耦合到其它元件或层,或者可以存在居间的元件或层。相反,当元件被称为“直接在…上”、“与…直接相邻”、“直接连接到”或“直接耦合到”其它元件或层时,则不存在居间的元件或层。应当明白,尽管可使用术语第一、第二、第三等描述各种元件、部件、区、层和/或部分,这些元件、部件、区、层和/或部分不应当被这些术语限制。这些术语仅仅用来区分一个元件、部件、区、层或部分与另一个元件、部件、区、层或部分。因此,在不脱离本发明教导之下,下面讨论的第一元件、部件、区、层或部分可表示为第二元件、部件、区、层或部分。
空间关系术语例如“在…下”、“在…下面”、“下面的”、“在…之下”、“在…之上”、“上面的”等,在这里可为了方便描述而被使用从而描述图中所示的一个元件或特征与其它元件或特征的关系。应当明白,除了图中所示的取向以外,空间关系术语意图还包括使用和操作中的器件的不同取向。例如,如果附图中的器件翻转,然后,描述为“在其它元件下面”或“在其之下”或“在其下”元件或特征将取向为在其它元件或特征“上”。因此,示例性术语“在…下面”和“在…下”可包括上和下两个取向。器件可以另外地取向(旋转90度或其它取向)并且在此使用的空间描述语相应地被解释。
在本文中所使用的术语的目的仅在于描述具体实施例,并且不作为本发明的限制。在此使用时,单数形式的“一”、“一个”和“所述/该”也意图包括复数形式,除非上下文清楚指出另外的方式。还应明白术语“组成”和/或“包括”,当在该说明书中使用时,确定所述特征、整数、步骤、操作、元件和/或部件的存在,但不排除一个或更多其它的特征、整数、步骤、操作、元件、部件和/或组的存在或添加。在此使用时,术语“和/或”包括相关所列项目的任何及所有组合。
本发明实施例提供了用于栅极介电完整性测试的结构,该结构可以结合图3至图4所示,该结构包括:
衬底103,所述衬底103内设有拾取区50;
晶体管,包括位于所述衬底103上的栅极介电层,位于所述栅极介电层上的栅极101,以及位于所述衬底103内的源/漏极102;
位于所述栅极101上方的第一金属线10、第二金属线20和第三金属线30,所述第一金属线10、所述第二金属线20和所述第三金属线30位于同一层并相互绝缘地间隔设置;
位于所述第一金属线10、所述第二金属线20和所述第三金属线30上方的栅极焊盘201、源/漏极焊盘202以及衬底焊盘203,所述栅极101通过所述第一金属线10连接至所述栅极焊盘201,所述源/漏极102通过所述第二金属线20连接至所述源/漏极焊盘202,所述衬底103通过所述第三金属线30连接至所述衬底焊盘203。
由此可见,本发明实施例提供的结构中,栅极、源/漏极和衬底通过同一层的相互绝缘的不同金属线连接至各自的焊盘,可以在该层进行GDI测试,从而减少了GDI测试所依赖的层数,保证了测试效率。
示例性地,第一金属线10也可以称为栅极金属线,第二金属线20也可以称为S/D金属线,第三金属线30也可以称为衬底金属线。示例性地,衬底103包括拾取区(pickup)50,拾取区50可以认为是形成在衬底103内的掺杂区。
其中,拾取区50的数量为若干个,并且相邻的拾取区50之间电连接。这样,能够降低衬底103的电阻,从而减小对GDI测试的影响。参照图3,相邻的拾取区50可以通过第三金属线30连接或者通过第四金属线40连接。可见,该结构还可以包括位于衬底103上方的第四金属线40。其中,第三金属线30的数量可以为若干个,第四金属线40的数量可以为若干个,且第四金属线40位于第一金属线10、第二金属线20、第三金属线30的下层。
示例性地,假设第一金属线10、第二金属线20和第三金属线30位于第二层,假设第四金属线40位于第一层,则第二层处于第一层的上方。也就是说,第四金属线40位于第一金属线10、第二金属线20、第三金属线30的下层。可选地,第一金属线10、第二金属线20和第三金属线30位于M1层,第四金属线40位于M0层。也就是说,第一金属线10、第二金属线20和第三金属线30均为M1层金属线,第四金属线40为M0层金属线。为描述方便,本发明后续实施例以此为基础进行阐述。据此,在M1层即可实现将栅极、源/漏极和衬底分别连接至各自的焊盘,这样在M1层就可以进行GDI测试,尽早给出测试结果,从而节省了成本。
如图4所示,为本实施例的一个示意图,其中,栅极101、源/漏极102和衬底103均通过M1层的金属线连接至各自的焊盘,且M0层位于M1层的下方。示例性地,可以将图3认为是该结构的俯视图。
应注意,尽管图3中同时示出了第一金属线10、第二金属线20、第三金属线30和第四金属线40,然而应理解,第一金属线10、第二金属线20和第三金属线30所在的M1层与第四金属线40所在的M0层为不同的层,M0位于M1之下(即M1位于M0之上)。尽管图3中还同时示出了包括拾取区50的衬底103、栅极101、源/漏极102与各金属线,但是并不意味着它们位于同一层,而是同时示出在了图3的俯视图中。
衬底103中的拾取区50的数量为多个且可以相间隔地围成至少一个包围所述晶体管的环形区域。参照图3,拾取区50所围成的环形区域为矩形区域,更进一步地,拾取区50所围成的区域为“日”字形。即,所述矩形区域的数量为两个,每个所述矩形区域设置有所述晶体管。
拾取区50可以相间隔地排列。具体地,部分拾取区50沿第一方向间隔地排列,部分拾取区50沿第二方向间隔地排列,第一方向与第二方向相互垂直。其中,第一方向可以为图3中所示的水平方向,第二方向可以为图3中所示的竖直方向。
参照图3,在第一方向上相邻的两个拾取区50通过第三金属线30电连接,在第二方向上相邻的两个拾取区50通过第四金属线40电连接。
沿着第二方向间隔排列的拾取区50中,每两个相邻的拾取区50通过第四金属线40进行连接。这样能够避免金属短路。这样,由于栅极101在第一方向上的排布规律,在图3中401区域的右侧,依然会形成环形结构的拾取区50,也就是说,可以连接图3所示的环形结构是沿着第一方向周期排布的。如此能够使得401区域所在的第二方向上的拾取区靠近MOS电容器或者在MOS电容器的内部,对于要求反转和累加模式测试的GDI测试,这样的结构能够保证在GDI测试时的可靠性。
如图5所示为图3中的401区域的放大图,图5示出了四个相隔开的拾取区50,假设图5中从上往下依次为第一拾取区、第二拾取区、第三拾取区和第四拾取区。那么第四金属线40包括金属线41、金属线42和金属线43。其中,第一拾取区和第二拾取区由金属线41进行连接,第二拾取区和第三拾取区由金属线42进行连接,第三拾取区和第四拾取区由金属线43进行连接。但是,第一拾取区与第三拾取区不直接由金属线进行连接。且图5中的金属线41、金属线42和金属线43之间不相互连接,即不同的第四金属线之间绝缘设置。本发明实施例对多条第四金属线之间的位置关系不作限定。示例性地,参照图5所示的位置关系,金属线42可以位于金属线41的左下侧,金属线43可以位于金属线42的右下侧,金属线41与金属线43在竖直方向可以位于同一条直线上或位于不同的直线上,并且应理解,这里的“左”“右”都是相对的概念,此处仅是为了便于更直观地说明。另外,图3或图5中所示的60为Dummy Gate 60,为了保证整个结构中的栅极的密度(density),在衬底103所在的部分排布Dummy Gate是为了避免衬底103所在的部分的栅极的密度过低。具体地,关于Dummy Gate可以参见现有技术中的相关描述,这里不再赘述。
作为另一例,沿着第二方向间隔排列的拾取区50中,每N个相邻的拾取区可以通过第四金属线40进行连接,N可以为大于2的正整数。例如,N=3,相比上一实施例,这里所需的第四金属线40的长度更大,即本实施例对第四金属线40在长度方向上的要求更高一些。
其中,本发明实施例中的第四金属线40仍然可以沿用现有的M0层的金属线设计,而无需在长度和宽度上的其他要求,也就是说,第四金属线40的设计无需过长和/或过窄。这样,能够减小设计的复杂度,保证设计效率。
示例性地,本发明实施例的结构还可以包括伪栅极(图3中未示出),该伪栅极位于沿第二方向间隔排列的拾取区上。
在图3所示的平面内(即平行于第一层/第二层的面内),栅极101具有长度方向和宽度方向,且栅极101的长度大于栅极101的宽度,可以将栅极101的宽度方向称为第一方向,将栅极101的长度方向称为第二方向,且第一方向与第二方向垂直。参照图3,第一方向可以是图3所示的水平方向(横向),第二方向可以是图3所示的竖直方向(竖向)。
栅极101的数量可以为多个,并且可以沿着第一方向间隔排列,第一金属线10与栅极101的端部电连接。其中,栅极101可以位于沿着第一方向间隔排列的拾取区上。应注意,为了清楚的显示栅极101,图3中未示出栅极101下方的拾取区。如图3示出了两组栅极101,每组包括沿水平方向间隔排列的5个栅极101。第一金属线10可以包括沿第一方向延伸的第一金属段11和沿第二方向延伸的第二金属段12。第一金属段11的一端与栅极101的端部连接,另一端与第二金属段12连接。图3中示出了4条第一金属段11和1条第二金属段12,且第一金属段11的左侧与第二金属段12相连接。第一金属段11的一部分位于环形区域的正上方,另一部分位于环形区域之外的上方;第二金属段12位于环形区域之外的上方。也即是说,第一金属段11的一端位于环形区域的正上方,另一端与位于环形区域之外的第二金属段12连接。
类似地,第二金属线20可以包括沿第一方向延伸的第三金属段21和沿第二方向延伸的第四金属段22。图3中示出了3条第三金属段21和1条第四金属段22。第三金属段21的一部分位于环形区域的正上方,另一部分位于环形区域之外的上方;第四金属段22环形区域之外的上方。也即是说,第三金属段21的一端位于环形区域的正上方,另一端与环形区域之外的第四金属段22相连接。
第一金属段11和第三金属段21可以平行地间隔设置,第二金属段12和第四金属段22可以平行地间隔设置。这样,能够避免短路。例如,第一金属段11位于环形区域上方的部分中,可以是位于浅槽隔离(Shallow Trench Isolation,STI)区域的上方。其中,浅槽隔离,也可以称为浅沟道隔离,通常用于0.25um以下工艺,通过利用氮化硅掩膜经过淀积、图形化、刻蚀硅后形成槽,并在槽中填充淀积氧化物,用于与硅隔离,避免短路。例如,第三金属段21位于环形区域上方的部分中,其中一段可以是位于有源区的上方。可理解,衬底103包括浅槽隔离(Shallow Trench Isolation,STI)区域和有源区(Active Area,AA)。有源区一般地为拾取区,也可以称为拾取有源区(pickup AA)。例如,第二金属段12位于环形区域的左侧,而第四金属段22位于右侧。可理解,这里的左侧和右侧并不是绝对的,应按照参照位置进行确定。
由此可见,本发明实施例的结构包括衬底,栅极,源/漏极,栅极介电层,位于第二层的第一金属线、第二金属线和第三金属线,以及栅极焊盘、源/漏极焊盘和衬底焊盘。其中,栅极介电层位于衬底上,栅极位于栅极介电层上,源/漏极位于衬底内,第二层位于栅极上方,且栅极焊盘、源/漏极焊盘和衬底焊盘位于第二层上方。其中,第一金属线、第二金属线和第三金属线相互绝缘地间隔设置,且栅极通过第一金属线连接至栅极焊盘,源/漏极通过第二金属线连接至源/漏极焊盘,衬底通过第三金属线连接至衬底焊盘。具体地,衬底中包括沿第一方向间隔排布的拾取区和沿第二方向间隔排布的拾取区,该结构还包括位于第一层的第四金属线,第一层处于第二层的下方且处于栅极的上方。沿第一方向排布的两个相邻的拾取区通过第三金属线进行连接,沿第二方向排布的两个相邻的拾取区通过第四金属线进行连接。
结合图3可知,第一金属线10、第二金属线20和第三金属线30为同一层中不同的金属线,这样,能够使得栅极、源/漏极和衬底的端子均在同一层(如M1层)分别连接至各自的焊盘,基于此,可以在该层(M1层)进行GDI测试,能够节省成本,并尽早给出测试结果。
其中,在M1层进行GDI测试,是指:在生产线上的晶圆完成M1工艺之后便可以进行GDI测试并获得快速的GDI评估。可见,基于本发明实施例的结构,只需要在晶圆的制造工艺完成M1层就可进行GDI测试,不仅可以节省晶圆制造的成本,同时可以更早期地并快速地给出GDI测试结果。
以上描述了本发明实施例中的用于GDI测试的结构的示意图,具体地,在进行版图设计时,采用如图3所示的结构所设计的版图可以如图6所示,图6中的601可以对应于图3中的401。图6中的601的局部放大图可以如图7所示,且图7与图5所对应,具体地不再赘述。
尽管已经参考附图描述了上述示例实施例,但应当理解的是,上述实施例只是用于举例和说明的目的,而非意在将本发明限制于所描述的实施例范围内。此外本领域技术人员可以理解的是,本发明并不局限于上述实施例,根据本发明的教导还可以做出更多种的变型和修改,这些变型和修改均落在本发明所要求保护的范围以内。本发明的保护范围由附属的权利要求书及其等效范围所界定。
Claims (10)
1.一种用于栅极介电完整性测试的结构,其特征在于,包括:
衬底,所述衬底内设有拾取区;
晶体管,包括位于所述衬底上的栅极介电层,位于所述栅极介电层上的栅极,以及位于所述衬底内的源/漏极;
位于所述栅极上方的第一金属线、第二金属线和第三金属线,所述第一金属线、所述第二金属线和所述第三金属线位于同一层并相互绝缘地间隔设置;
位于所述第一金属线、所述第二金属线和所述第三金属线上方的栅极焊盘、源/漏极焊盘以及衬底焊盘,所述栅极通过所述第一金属线连接至所述栅极焊盘,所述源/漏极通过所述第二金属线连接至所述源/漏极焊盘,所述衬底通过所述第三金属线连接至所述衬底焊盘。
2.如权利要求1所述的结构,其特征在于,所述拾取区的数量为若干个并相间隔地围成至少一个包围所述晶体管的环形区域,相邻的所述拾取区之间电连接。
3.如权利要求2所述的结构,其特征在于,所述环形区域为矩形区域,围成所述矩形区域的所述拾取区中,部分所述拾取区沿第一方向间隔地排列,另一部分所述拾取区沿第二方向间隔地排列,所述第二方向垂直于第一方向。
4.如权利要求3所述的结构,其特征在于,所述拾取区排列成日字形,所述矩形区域的数量为两个,每个所述矩形区域设置有所述晶体管。
5.如权利要求3所述的结构,其特征在于,所述栅极的数量为若干个,并沿所述第一方向间隔排列,所述第一金属线与所述栅极的端部电连接。
6.如权利要求3所述的结构,其特征在于,还包括伪栅极,所述伪栅极位于沿所述第二方向间隔排列的拾取区上。
7.如权利要求3所述的结构,其特征在于,所述第三金属线的数量为若干个,在所述第一方向上相邻的两个所述拾取区通过所述第三金属线电连接;
所述结构还包括:位于所述衬底上的若干第四金属线,所述第四金属线位于所述第一金属线、所述第二金属线、所述第三金属线的下层,在所述第二方向上相邻的两个所述拾取区通过所述第四金属线电连接。
8.如权利要求7所述的结构,其特征在于,所述第一金属线包括沿所述第一方向延伸的第一金属段和沿所述第二方向延伸的第二金属段,所述第一金属段的一端位于所述环形区域的正上方,另一端与所述环形区域之外的所述第二金属段相连。
9.如权利要求8所述的结构,其特征在于,所述第二金属线包括沿所述第一方向延伸的第三金属段和沿所述第二方向延伸的第四金属段,所述第三金属段的一端位于所述环形区域的正上方,另一端与所述环形区域之外的所述第四金属段相连;
所述第三金属段与第一金属段平行间隔设置,所述第四金属段与第二金属段平行间隔设置。
10.如权利要求7至9任一项所述的结构,其特征在于,所述第一金属线、所述第二金属线、所述第三金属线均为M1层金属线,所述第四金属线为M0层金属线。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710138729.9A CN108573888A (zh) | 2017-03-09 | 2017-03-09 | 用于栅极介电完整性测试的结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201710138729.9A CN108573888A (zh) | 2017-03-09 | 2017-03-09 | 用于栅极介电完整性测试的结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN108573888A true CN108573888A (zh) | 2018-09-25 |
Family
ID=63576937
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201710138729.9A Pending CN108573888A (zh) | 2017-03-09 | 2017-03-09 | 用于栅极介电完整性测试的结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN108573888A (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113130341A (zh) * | 2021-03-15 | 2021-07-16 | 上海华力集成电路制造有限公司 | Wat测试版图、测试结构及其形成方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100896842B1 (ko) * | 2007-10-01 | 2009-05-12 | 주식회사 동부하이텍 | Goi테스트 패턴 형성 방법 및 테스트 패턴 구조 |
CN104465614A (zh) * | 2013-09-18 | 2015-03-25 | 中芯国际集成电路制造(上海)有限公司 | 测试结构和对应的测试方法 |
CN105448756A (zh) * | 2014-08-01 | 2016-03-30 | 中芯国际集成电路制造(上海)有限公司 | 用于并行测试系统的栅氧化层完整性的测试结构 |
CN205720547U (zh) * | 2016-06-02 | 2016-11-23 | 中芯国际集成电路制造(天津)有限公司 | 栅氧化层完整性测试结构 |
-
2017
- 2017-03-09 CN CN201710138729.9A patent/CN108573888A/zh active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100896842B1 (ko) * | 2007-10-01 | 2009-05-12 | 주식회사 동부하이텍 | Goi테스트 패턴 형성 방법 및 테스트 패턴 구조 |
CN104465614A (zh) * | 2013-09-18 | 2015-03-25 | 中芯国际集成电路制造(上海)有限公司 | 测试结构和对应的测试方法 |
CN105448756A (zh) * | 2014-08-01 | 2016-03-30 | 中芯国际集成电路制造(上海)有限公司 | 用于并行测试系统的栅氧化层完整性的测试结构 |
CN205720547U (zh) * | 2016-06-02 | 2016-11-23 | 中芯国际集成电路制造(天津)有限公司 | 栅氧化层完整性测试结构 |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN113130341A (zh) * | 2021-03-15 | 2021-07-16 | 上海华力集成电路制造有限公司 | Wat测试版图、测试结构及其形成方法 |
CN113130341B (zh) * | 2021-03-15 | 2024-01-19 | 上海华力集成电路制造有限公司 | Wat测试版图、测试结构及其形成方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7132717B2 (en) | Power metal oxide semiconductor transistor layout with lower output resistance and high current limit | |
US7663163B2 (en) | Semiconductor with reduced pad pitch | |
US9728474B1 (en) | Semiconductor chips with seal rings and electronic test structures, semiconductor wafers including the semiconductor chips, and methods for fabricating the same | |
CN1323436C (zh) | 半导体装置及其制造方法 | |
WO2005088702A1 (ja) | 半導体装置 | |
US20080135840A1 (en) | Test structure | |
CN108565223A (zh) | 芯片的电路管脚结构及测试方法 | |
CN109564893A (zh) | 半导体芯片 | |
US20160020159A1 (en) | Semiconductor device having test structure | |
CN105938117A (zh) | 湿度传感器 | |
US10770576B2 (en) | Power MOSFET device and manufacturing process thereof | |
US20100078802A1 (en) | Chip package structure and fabricating method threrof | |
KR102600786B1 (ko) | 테스트 구조물을 포함하는 반도체 장치 | |
CN108573888A (zh) | 用于栅极介电完整性测试的结构 | |
CN102629602A (zh) | 半导体器件 | |
CN113130428A (zh) | 半导体元件封装结构 | |
CN110890419B (zh) | 半导体装置的制造方法 | |
JP2005303279A (ja) | 半導体装置 | |
US20230013898A1 (en) | Semiconductor wafer and test method | |
US8954916B2 (en) | Test circuit, integrated circuit, and test circuit layout method | |
US7768004B2 (en) | Semiconductor device including chips with electrically-isolated test elements and its manufacturing method | |
CN104658999B (zh) | 用于多层结构的层间连接件 | |
CN103872018B (zh) | 一种mos晶体管阵列栅氧化层完整性测试结构 | |
US8198738B1 (en) | Structure of bond pad for semiconductor die and method therefor | |
US20140332811A1 (en) | Semiconductor device with bond and probe pads |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
RJ01 | Rejection of invention patent application after publication | ||
RJ01 | Rejection of invention patent application after publication |
Application publication date: 20180925 |