CN204131503U - 一种单斜式模拟数字转换器、显示面板及显示装置 - Google Patents

Abstract

本实用新型的实施例提供一种单斜式模拟数字转换器、显示面板及显示装置，涉及电子信息技术领域，解决了现有的显示面板中的实现模拟信号转数字信号的模块需要设置在显示面板的驱动电路上的问题，减小了驱动电路的面积，实现了显示装置的进一步小型化，降低了生产成本及生产难度。包括：斜坡信号发生器的一端与时钟脉冲比较器的一端连接；时钟脉冲比较器的另一端与每个锁存器的第一端连接；每个锁存器的第二端分别与GOA电路中的对应第一输出端连接；每个锁存器的第三端作为单斜式模拟数字转换器的信号输出端；斜坡信号发生器和GOA电路均与第一信号输入端连接；斜坡信号发生器、时钟脉冲比较器和GOA电路均连接有时钟信号。

Description

一种单斜式模拟数字转换器、显示面板及显示装置

技术领域

本实用新型涉及电子信息技术领域，尤其涉及一种单斜式模拟数字转换器、显示面板及显示装置。

背景技术

随着电子技术的不断发展，人们不仅对电子产品的外观和质量有苛刻的需求，而且对产品的价格和实用性也有着更高的关注。为满足大众的需求，现有的电子产品已广泛采用基板上系统(System onGlass，简称SOG)技术。这种技术的出现为产品的生产和设计提供了巨大的便利，开发人员只需对基于TFT的系统电路进行模拟仿真，便可通过一定的工艺进行实施，从而大大地降低了电子产品的生产成本，此外，通过高度集成化的电路设计还可以使得产品更加小型化。

尤其是对于显示面板，SOG可以有效集成包括行驱动器(GateDriver)、源驱动器(Data Driver)、多路选择器(Mux)、直流电源转换器(DC-DC)、数模转换器(DAC)及时序控制器(TCON)等模块的驱动系统在玻璃基板上，可极大降低成本、最小化屏幕边框。

在现有的显示面板中，阵列基板上需要设置可以将模拟信号转换成数字信号的模块，现有的显示面板都是在驱动电路中设置模拟数字转换器，目前的SOG技术中还没有集成模拟数字转换器。这样，额外设置的模拟数字转换器将大大增加驱动电路的面积，限制了显示装置进一步的小型化，生产成本也比较高。同时，现有技术方案中在驱动电路上设置模拟数字转换器实现起来比较困难。

实用新型内容

本实用新型的实施例提供一种单斜式模拟数字转换器、显示面板及显示装置，解决了现有的显示面板中的实现模拟信号转数字信号的模块需要设置在显示面板的驱动电路上的问题，减小了驱动电路的面积，实现了显示装置的进一步小型化，降低了生产成本，降低了生产难度。

为达到上述目的，本实用新型的实施例采用如下技术方案：

第一方面，提供一种单斜式模拟数字转换器，所述单斜式模拟数字转换器应用于显示面板中，所述单斜式模拟数字转换器包括：斜坡信号发生器、时钟脉冲比较器、GOA电路和多个锁存器，其中：

所述斜坡信号发生器的一端与所述时钟脉冲比较器的一端连接；

所述时钟脉冲比较器的另一端与每个所述锁存器的第一端连接；

每个所述锁存器的第二端分别与所述GOA电路中的对应第一输出端连接；每个所述锁存器的第三端作为所述单斜式模拟数字转换器的信号输出端；

所述斜坡信号发生器和所述GOA电路均与第一信号输入端连接；

所述斜坡信号发生器、所述时钟脉冲比较器和所述GOA电路均连接有时钟信号；

所述斜坡信号发生器用于根据所述第一信号产生电压逐级连续降低的斜坡信号并将所述斜坡信号输入至所述时钟脉冲比较器；

所述时钟脉冲比较器用于将输入的模拟信号与所述斜坡信号进行比较，获取所述输入的模拟信号与斜坡信号相交的交集信号，并输出至所述多个锁存器形成数字信号；

所述多个锁存器用于获取所述时钟脉冲比较器输出的数字信号或所述GOA电路输出的信号并输出至所述显示面板的驱动电路。

可选的，所述斜坡信号发生器包括：第一移位寄存器、第二移位寄存器、呈矩阵形式排列的多个第一晶体管、与所述第一晶体管数量相同的多个电阻和多个第二晶体管，其中：

所述第一移位寄存器的输入端分别连接第一时钟信号、第二时钟信号和第一帧起始信号，所述第一移位寄存器的一个输出端与位于同一行的所述第一晶体管的栅极连接；

位于同一行的所述第一晶体管的第一极串联，位于第N行第一列的所述第一晶体管的第一极均与其上一行最后一列的所述第一晶体管的第一极相串联；其中，N为大于1的正整数；

位于第一行第一列的第一晶体管的第一极与一个电阻的一端连接，所述电阻的另一端与电源输入端连接，位于最后一行最后一列的第一晶体管的第一极接地；或者，位于第一行第一列的第一晶体管的第一极一个电阻的一端连接，所述电阻的另一端接地，位于最后一行最后一列的第一晶体管的第一极与所述电源输入端连接；

所述电阻串接在串联的所述第一晶体管中任意相邻的两个第一晶体管的第一极之间；

所述第二晶体管一一对应一列所述第一晶体管，位于同一列的所述第一晶体管的第二极均与对应的第二晶体管的第一极连接；

所述第二晶体管的栅极分别与所述第二移位寄存器的不同输出端连接，所述第二晶体管的第二极与所述时钟脉冲比较器的一端连接；

所述第二移位寄存器的输入端分别连接第三时钟信号、第四时钟信号和第二帧起始信号。

可选的，所述时钟脉冲比较器包括：第一薄膜晶体管、第二薄膜晶体管、第三薄膜晶体管、第四薄膜晶体管、第五薄膜晶体管、第六薄膜晶体管、第七薄膜晶体管、第八薄膜晶体管、第九薄膜晶体管、第十薄膜晶体管、第十一薄膜晶体管和电容，其中：

所述第一薄膜晶体管的栅极与第五时钟信号连接，所述第一薄膜晶体管的源极与模拟信号的输入端连接，所述第一薄膜晶体管的漏极与所述第二薄膜晶体管的漏极连接；

所述第二薄膜晶体管的栅极与第六时钟信号连接，所述第二薄膜晶体管的源极与所述斜坡信号发生器的一端连接，所述第二薄膜晶体管的漏极与所述电容的一端连接；

所述电容的另一端与第四薄膜晶体管的栅极连接；

所述第三薄膜晶体管的栅极与第一电平信号连接，所述第三薄膜晶体管的源极与第二电平信号连接，所述第三薄膜晶体管的漏极与所述第四薄膜晶体管的漏极连接；

所述第四薄膜晶体管的源极与第三电平信号连接；

所述第五薄膜晶体管的栅极与所述第五时钟信号连接，所述第五薄膜晶体管的源极与所述电容的另一端连接，所述第五薄膜晶体管的漏极与第六薄膜晶体管的源极连接；

所述第六薄膜晶体管的栅极与所述第六时钟信号连接，所述第六薄膜晶体管的源极与所述第三薄膜晶体管的漏极连接，所述第六薄膜晶体管的漏极与所述第七薄膜晶体管的源极连接；

所述第七薄膜晶体管的栅极与所述第五时钟信号连接，所述第七薄膜晶体管的源极与所述第十一薄膜晶体管的栅极连接，所述第七薄膜晶体管的漏极与所述第九薄膜晶体管的漏极连接；

所述第八薄膜晶体管的栅极与所述第一电平信号连接，所述第八薄膜晶体管的源极与所述第二电平信号连接，所述第八薄膜晶体管的漏极与所述第七薄膜晶体管的漏极连接；

所述第九薄膜晶体管的栅极与每个所述锁存器的第一端连接，所述第九薄膜晶体管的源极与所述第三电平信号连接，所述第九薄膜晶体管的漏极与所述第八薄膜晶体管的漏极连接；

所述第十薄膜晶体管的栅极与所述第一电平信号连接，所述第十薄膜晶体管的源极与所述第二电平信号连接，所述第十薄膜晶体管的漏极与第十一薄膜晶体管的漏极连接；

所述第十一薄膜晶体管的源极与所述第三电平信号连接，所述第十一薄膜晶体管的漏极与每个所述锁存器的第一端连接。

可选的，所述斜坡信号发生器、所述时钟脉冲比较器和所述GOA电路连接的时钟信号与所述第一时钟信号相同。

可选的，所述斜坡信号发生器、所述时钟脉冲比较器和所述GOA电路连接的时钟信号与所述第五时钟信号相同。

可选的，所述第一信号与所述第一帧起始信号相同。

第二方面，提供一种显示面板，所述显示面板包括第一方面所述的任一单斜式模拟数字转换器。

第三方面，提供一种显示装置，所述显示装置包括第二方面所述的显示面板。

本实用新型的实施例提供的单斜式模拟数字转换器、显示面板及显示装置，通过提供一种可直接制作在显示面板的衬底基板上的包括有斜坡信号发生器、时钟脉冲比较器、GOA电路和多个锁存器的单斜式模拟数字转换器，解决了现有的显示面板中的实现模拟信号转数字信号的模块需要设置在显示面板的驱动电路上的问题，减小了驱动电路的面积，实现了显示装置的进一步小型化，降低了生产成本，降低了生产难度。

附图说明

为了更清楚地说明本实用新型实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本实用新型的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。

图1为本实用新型的实施例提供的一种单斜式模拟数字转换器的结构示意图；

图2为本实用新型的实施例提供的一种采用单斜式模拟数字转换器输出的图形的模拟仿真图形；

图3为本实用新型的实施例提供的一种单斜式模拟数字转换器中的一种斜坡信号发生器的结构示意图；

图4为本实用新型的实施例提供的一种单斜式模拟数字转换器中的另一斜坡信号发生器的结构示意图；

图5为本实用新型的实施例提供的一种单斜式模拟数字转换器中的一种时钟脉冲比较器的结构示意图；

附图标记：1-斜坡信号发生器；2-时钟脉冲比较器；3-GOA电路；4-锁存器。

具体实施方式

下面将结合本实用新型实施例中的附图，对本实用新型实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本实用新型一部分实施例，而不是全部的实施例。基于本实用新型中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本实用新型保护的范围。

本实用新型的实施例提供一种单斜式模拟数字转换器，该单斜式模拟数字转换器应用于显示面板中，参照图1所示，该单斜式模拟数字转换器包括：斜坡信号发生器1、时钟脉冲比较器2、GOA电路3和多个锁存器4，其中：

斜坡信号发生器1的一端与时钟脉冲比较器2的一端连接。

时钟脉冲比较器2的另一端与每个锁存器4的第一端连接。

每个锁存器4的第二端分别与GOA电路3中的对应第一输出端连接，每个锁存器4的第三端作为单斜式模拟数字转换器的信号输出端。

具体的，锁存器的第三端可以与显示面板的驱动电路连接。

斜坡信号发生器1和GOA电路3均与第一信号输入端连接。

斜坡信号发生器1、时钟脉冲比较器2和GOA电路3均连接有时钟信号。

其中，时钟信号用于控制斜坡信号发生器、时钟脉冲比较器和GOA电路在同一时刻同时启动工作，保证单斜式模拟数字转换器的正常运行。

斜坡信号发生器在时钟信号和第一信号的共同控制下开启，根据第一信号产生电压逐级降低的斜坡信号并将该斜坡信号发送至时钟脉冲比较器。

斜坡信号发生器1用于根据第一信号产生电压逐级连续降低的斜坡信号并将斜坡信号输入至时钟脉冲比较器2。

时钟脉冲比较器2用于将输入的模拟信号Vin与斜坡信号进行比较，获取输入的模拟信号与斜坡信号相交的交集信号，并输出至多个锁存器4形成数字信号；

具体的，时钟脉冲比较器在时钟信号的控制下与斜坡信号发生器同时启动运行，同时将输入的模拟信号与斜坡信号发生器产生的斜坡信号进行比较，得到模拟信号与斜坡信号相交的交集信号，并将得到的每个交集信号发送至锁存器。这样，模拟信号被转换为数字信号输出至锁存器。

多个锁存器4用于获取时钟脉冲比较器2输出的数字信号或GOA电路3输出的信号并输出至显示面板的驱动电路。

具体的，时钟脉冲比较器与每个锁存器的开关管的栅极连接。在时钟信号的控制下，GOA电路中输入第一信号，此时GOA电路相当于一个移位寄存器，GOA电路依次输出高电平。同时，在GOA电路输出高电平至锁存器的输入端时，当时钟脉冲比较器输出的交集信号为高电平时，锁存器处于锁存的状态；当时钟脉冲比较器输出的交集信号为低电平时，锁存器采集GOA电路的信号状态并输出至显示面板的驱动电路中。对于8位的理想模拟数字转换器可以有：Vin/Vref＝n/256的公式，其中，Vin为输入的模拟信号，Vref为斜坡信号发生器产生的电压逐级降低的斜坡信号中电压值最大的信号，n为输出信号所在的锁存器的数值即具体输出信号的GOA电路的端口。根据图2得到的模拟信号转数字信号的仿真图，其中上方的图表示斜坡信号Vo和模拟信号相交后形成的数字信号的示意图；下面的图形为分别从不同的锁存器即GOA电路的不同端口输出的信号的图形，根据图2中的这两个图形得到n的取值，之后通过公式Vin/Vref＝n/256计算得到最终获得的数字信号的数值。

本实用新型的实施例提供的单斜式模拟数字转换器，通过提供一种可直接制作在显示面板的衬底基板上的包括有斜坡信号发生器、时钟脉冲比较器、GOA电路和多个锁存器的单斜式模拟数字转换器，这样在制作显示面板的时候可以直接将该单斜式模拟数字转换器制作在显示装置的阵列基板的衬底基板上，不用制作在驱动电路中，避免额外的增加驱动电路的面积，从而解决了现有的显示面板中的实现模拟信号转数字信号的模块需要设置在显示面板的驱动电路上的问题，减小了驱动电路的面积，实现了显示装置的进一步小型化，降低了生产成本，降低了生产难度。

具体的，参照图4所示，该单斜式模拟数字转换器中的斜坡信号发生器1包括：第一移位寄存器11、第二移位寄存器12、呈矩阵形式排列的多个第一晶体管M、与第一晶体管M数量相同的多个电阻R和多个第二晶体管T，其中：

第一移位寄存器11的输入端分别连接第一时钟信号CLK1、第二时钟信号CLKB1和第一帧起始信号STV1，第一移位寄存器11的一个输出端与位于同一行的第一晶体管M的栅极连接。

位于同一行的第一晶体管M的第一极串联，位于第N行第一列的第一晶体管的第一极均与其上一行最后一列的第一晶体管的第一极串联。

其中，N为大于1的正整数。

位于第一行第一列的第一晶体管M11的第一极与一个电阻R的一端连接，电阻R的另一端与电源输入端Vref连接，位于最后一行最后一列的第一晶体管T的第一极接地。

电阻R串接在串联的第一晶体管M中任意相邻的两个第一晶体管M的第一极之间。

第二晶体管T一一对应一列第一晶体管M，位于同一列的第一晶体管M的第二极均与对应的第二晶体管T的第一极连接。

第二晶体管T的栅极分别与第二移位寄存器12的不同输出端连接，第二晶体管T的第二极与时钟脉冲比较器2的一端连接。

第二移位寄存器12的输入端分别连接第三时钟信号CLK2、第四时钟信号CLKB2和第二帧起始信号STV2。

可选的，参照图3所示，位于第一行第一列的第一晶体管的第一极与一个电阻R的一端连接，电阻R的另一端接地，位于最后一行最后一列的第一晶体管的第一极与电源输入端Vref连接，其它的元器件的连接结构与图4中提供的连接结构相同，此处不再赘述。

在本实用新型实施例中，移位寄存器单元具体可以是GOA(GateDriver on Array，阵列基板行驱动)电路，GOA电路是一种级联移位寄存器，它接收始发输入的帧起始信号STV，并通常由两个时钟信号(CLK、CLKB)控制GOA内部电路TFT(Thin Film Transistor，薄膜场效应晶体管)的开启或关闭，将输入信号一级级传递，CLKB信号控制每级的信号输出。其中，第一晶体管M和第二晶体管T均可以为N型晶体管，当第一晶体管M和第二晶体管T均为N型晶体管时，晶体管的第一极可以为源极、第二极可以为漏极。当然，第一晶体管M和第二晶体管T也可以均为P型晶体管。

采用本实施例中的斜坡信号发生器产生斜坡信号，产生斜坡信号的过程具体可以包括传递信号以及采集信号两个步骤。具体为：传递信号：输入信号由直流信号Vref从第一行的电阻R11一端输入，由时钟信号CLK1、CLKB1控制GOA1电路，其中CLK1与CLKB1的相位相反，GOA1电路的第一行首先给出输出信号VoR1，给第一行的TFT管M11～M1n，将这行的TFT打开。GOA1的时钟周期是GOA2时钟周期的n倍，这样在第一行TFT管M被GOA1打开的同时，由CLK2、CLKB2控制的GOA2电路依次将T1～Tn管子打开，其中CLK2与CLKB2的相位相反。由于各个电阻和TFT管均相同，电压信号将依次降低。当第一行扫描结束时，GOA1电路为第二行TFT管M输出VoR2信号，将第二行TFT管M打开，第一行的电阻R将电压信号传递给第二行的电阻R，第二行TFT管M被打开的同时，GOA2电路反向依次将Tn～T1管子打开。如此，信号一行一行地被传递到第n行，直到第n行的电阻Rn的末端接地。采集信号：采集信号当第1行的电阻R11～R1n和TFT管M11～M1n工作时，GOA2依次将TFT管T1～Tn打开，T管的漏极连接各列的M管的源极，T管的源极连接输出信号Vo，这样Vo按照时间顺序采集了第一行呈线性下降的斜坡电压信号；当第2行的电阻R21～R2n和TFT管M21～M2n工作时，GOA2又反向依次将TFT管Tn～T1打开，Vo从反向继续采集第二行呈线性下降的斜坡电压信号；直至采集第n行的斜坡下降信号到0，采集一个下降斜坡信号的工作完成，这样可以循环采集斜坡信号。

具体的，参照图5所示，时钟脉冲比较器2包括：第一薄膜晶体管M1、第二薄膜晶体管M2、第三薄膜晶体管M3、第四薄膜晶体管M4、第五薄膜晶体管M5、第六薄膜晶体管M6、第七薄膜晶体管M7、第八薄膜晶体管M8、第九薄膜晶体管M9、第十薄膜晶体管M10、第十一薄膜晶体管M11和电容C，其中：

第一薄膜晶体管M1的栅极与第五时钟信号CLK3连接，第一薄膜晶体管M1的源极与模拟信号的输入端Vin连接，第一薄膜晶体管M1的漏极与第二薄膜晶体管M2的漏极连接。

第二薄膜晶体管M2的栅极与第六时钟信号CLKB3连接，第二薄膜晶体管M2的源极与斜坡信号发生器1的一端连接，第二薄膜晶体管M2的漏极与电容C的一端连接。

电容C的另一端与第四薄膜晶体管M4的栅极连接。

第三薄膜晶体管M3的栅极与第一电平信号连接，第三薄膜晶体管M3的源极与第二电平信号连接，第三薄膜晶体管M3的漏极与第四薄膜晶体管M4的漏极连接。

第四薄膜晶体管M4的源极与第三电平信号连接。

第五薄膜晶体管M5的栅极与第五时钟信号CLK3连接，第五薄膜晶体管M5的源极与电容C的另一端连接，第五薄膜晶体管M5的漏极与第六薄膜晶体管M6的源极连接。

第六薄膜晶体管M6的栅极与第六时钟信号CLKB3连接，第六薄膜晶体管M6的源极与第三薄膜晶体管M3的漏极连接，第六薄膜晶体管M6的漏极与第七薄膜晶体管M7的源极连接。

第七薄膜晶体管M7的栅极与第五时钟信号CLK3连接，第七薄膜晶体管M7的源极与第十一薄膜晶体管M11的栅极连接，第七薄膜晶体管M7的漏极与第九薄膜晶体管M9的漏极连接。

第八薄膜晶体管M8的栅极与第一电平信号连接，第八薄膜晶体管M8的源极与第二电平信号连接，第八薄膜晶体管M8的漏极与第七薄膜晶体管M7的漏极连接。

第九薄膜晶体管M9的栅极与每个锁存器4的第一端连接，第九薄膜晶体管M9的源极与第三电平信号连接，第九薄膜晶体管M9的漏极与第八薄膜晶体管M8的漏极连接。

第十薄膜晶体管M10的栅极与第一电平信号连接，第十薄膜晶体管M10的源极与第二电平信号连接，第十薄膜晶体管M10的漏极与第十一薄膜晶体管M11的漏极连接。

第十一薄膜晶体管M11的源极与第三电平信号连接，第十一薄膜晶体管M11的漏极与每个锁存器4的第一端连接。

其中，斜坡信号发生器、时钟脉冲比较器和GOA电路连接的时钟信号与第一时钟信号相同。

斜坡信号发生器、时钟脉冲比较器和GOA电路连接的时钟信号与所述第五时钟信号相同。

第一信号与第一帧起始信号相同。

具体的，斜坡信号发生器将Vo传输给时钟脉冲比较器，时钟脉冲比较器将Vo信号与Vin信号进行比较，产生过程可分为两个步骤：重置阶段和比较阶段。其中，重置阶段：CLK3控制M1，CLKB3控制M2，当CLK3为高电平，CLKB3为低电平，M1、M5和M7导通，M2和M6截止，Va＝Vin，Vb＝Vc，Vd保持上一阶段的电位，输出信号VA也保持为上一状态值。比较阶段：当CLK3为低电平，CLKB3为高电平，M2导通，M5截止，b点浮空。当Vo≤Vin时，Va点的电压被拉低至为Vo，Vb点的电压被拉低了Vin-Vo，经过M3和M4组成的反相器，Vc为高电平，M6是导通的，Vd＝Vc，所以输出为低电平；当Vo>Vin时，Vb电压被抬高了Vo-Vin，Vc＝Vd为低电平，输出为高电平。

其中，本实施例中的第一至第十一薄膜晶体管可以为N型薄膜晶体管。如图5所示，第一电平输入端和第二电平输入端为高电平输入端VH，第三电平输入端为低电平输入端VL；当第一至第十一薄膜晶体管为N型薄膜晶体管，第一电平输入端为第一高电平输入端VH，第二电平输入端为第二高电平输入端VHH，第三电平输入端为低电平输入端VL，第二高电平输入端VHH的电位大于第一高电平输入端VH的电位。

另外，第一至第十一薄膜晶体管可以为P型薄膜晶体管。第一电平输入端和第二电平输入端为低电平输入端VL，第三电平输入端为高电平输入端VH。具体的实现原理可以参照本实施例中图5对应的实施例的原理和不同类型薄膜晶体管的工作原理，此处不做赘述。

本实用新型的实施例提供的单斜式模拟数字转换器，通过提供一种可直接制作在显示面板的衬底基板上的包括有斜坡信号发生器、时钟脉冲比较器、GOA电路和多个锁存器的单斜式模拟数字转换器，这样在制作显示面板的时候可以直接将该单斜式模拟数字转换器制作在显示装置的阵列基板的衬底基板上，不用制作在驱动电路中，避免额外的增加驱动电路的面积，从而解决了现有的显示面板中的实现模拟信号转数字信号的模块需要设置在显示面板的驱动电路上的问题，减小了驱动电路的面积，实现了显示装置的进一步小型化，降低了生产成本，降低了生产难度。

本实用新型的实施例提供一种显示面板，该显示面板包括本实用新型的实施例提供的任一单斜式模拟数字转换器。

本实用新型的实施例提供一种显示装置，该显示装置可以是液晶面板、电子纸、手机、平板电脑、电视机、显示器、笔记本电脑、数码相框、导航仪等任何具有显示功能的产品或部件。

本实用新型的实施例提供的显示面板及显示装置，通过提供一种可直接制作在显示面板的衬底基板上的包括有斜坡信号发生器、时钟脉冲比较器、GOA电路和多个锁存器的单斜式模拟数字转换器，这样在制作显示面板的时候可以直接将该单斜式模拟数字转换器制作在显示装置的阵列基板的衬底基板上，不用制作在驱动电路中，避免额外的增加驱动电路的面积，从而解决了现有的显示面板中的实现模拟信号转数字信号的模块需要设置在显示面板的驱动电路上的问题，减小了驱动电路的面积，实现了显示装置的进一步小型化，降低了生产成本，降低了生产难度。

以上所述，仅为本实用新型的具体实施方式，但本实用新型的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本实用新型揭露的技术范围内，可轻易想到变化或替换，都应涵盖在本实用新型的保护范围之内。因此，本实用新型的保护范围应以所述权利要求的保护范围为准。

Claims (8)

1.一种单斜式模拟数字转换器，其特征在于，所述单斜式模拟数字转换器应用于显示面板中，所述单斜式模拟数字转换器包括：斜坡信号发生器、时钟脉冲比较器、GOA电路和多个锁存器，其中：

所述斜坡信号发生器的一端与所述时钟脉冲比较器的一端连接；

所述时钟脉冲比较器的另一端与每个所述锁存器的第一端连接；

每个所述锁存器的第二端分别与所述GOA电路中的对应第一输出端连接，每个所述锁存器的第三端作为所述单斜式模拟数字转换器的信号输出端；

所述斜坡信号发生器和所述GOA电路均与第一信号输入端连接；

所述斜坡信号发生器、所述时钟脉冲比较器和所述GOA电路均连接有时钟信号；

所述斜坡信号发生器用于根据所述第一信号产生电压逐级连续降低的斜坡信号并将所述斜坡信号输入至所述时钟脉冲比较器；

所述时钟脉冲比较器用于将输入的模拟信号与所述斜坡信号进行比较，获取所述输入的模拟信号与所述斜坡信号相交的交集信号，并输出至所述多个锁存器形成数字信号；

所述多个锁存器用于获取所述时钟脉冲比较器输出的数字信号或所述GOA电路输出的信号并输出至所述显示面板的驱动电路。

2.根据权利要求1所述的单斜式模拟数字转换器，其特征在于，所述斜坡信号发生器包括：第一移位寄存器、第二移位寄存器、呈矩阵形式排列的多个第一晶体管、与所述第一晶体管数量相同的多个电阻和多个第二晶体管，其中：

所述第一移位寄存器的输入端分别连接第一时钟信号、第二时钟信号和第一帧起始信号，所述第一移位寄存器的一个输出端与位于同一行的所述第一晶体管的栅极连接；

位于同一行的所述第一晶体管的第一极串联，位于第N行第一列的所述第一晶体管的第一极均与其上一行最后一列的所述第一晶体管的第一极串联；其中，N为大于1的正整数；

位于第一行第一列的第一晶体管的第一极与一个电阻的一端连接，所述电阻的另一端与电源输入端连接，位于最后一行最后一列的第一晶体管的第一极接地；或者，位于第一行第一列的第一晶体管的第一极与一个电阻的一端连接，所述电阻的另一端接地，位于最后一行最后一列的第一晶体管的第一极与所述电源输入端连接；

所述电阻串接在串联的所述第一晶体管中任意相邻的两个第一晶体管的第一极之间；

所述第二晶体管一一对应一列所述第一晶体管，位于同一列的所述第一晶体管的第二极均与对应的第二晶体管的第一极连接；

所述第二晶体管的栅极分别与所述第二移位寄存器的不同输出端连接，所述第二晶体管的第二极与所述时钟脉冲比较器的一端连接；

所述第二移位寄存器的输入端分别连接第三时钟信号、第四时钟信号和第二帧起始信号。

3.根据权利要求1所述的单斜式模拟数字转换器，其特征在于，所述时钟脉冲比较器包括：第一薄膜晶体管、第二薄膜晶体管、第三薄膜晶体管、第四薄膜晶体管、第五薄膜晶体管、第六薄膜晶体管、第七薄膜晶体管、第八薄膜晶体管、第九薄膜晶体管、第十薄膜晶体管、第十一薄膜晶体管和电容，其中：

所述第一薄膜晶体管的栅极与第五时钟信号连接，所述第一薄膜晶体管的源极与模拟信号的输入端连接，所述第一薄膜晶体管的漏极与所述第二薄膜晶体管的漏极连接；

所述第二薄膜晶体管的栅极与第六时钟信号连接，所述第二薄膜晶体管的源极与所述斜坡信号发生器的一端连接，所述第二薄膜晶体管的漏极与所述电容的一端连接；

所述电容的另一端与第四薄膜晶体管的栅极连接；

所述第三薄膜晶体管的栅极与第一电平信号连接，所述第三薄膜晶体管的源极与第二电平信号连接，所述第三薄膜晶体管的漏极与所述第四薄膜晶体管的漏极连接；

所述第四薄膜晶体管的源极与第三电平信号连接；

所述第五薄膜晶体管的栅极与所述第五时钟信号连接，所述第五薄膜晶体管的源极与所述电容的另一端连接，所述第五薄膜晶体管的漏极与所述第六薄膜晶体管的源极连接；

所述第六薄膜晶体管的栅极与所述第六时钟信号连接，所述第六薄膜晶体管的源极与所述第三薄膜晶体管的漏极连接，所述第六薄膜晶体管的漏极与所述第七薄膜晶体管的源极连接；

所述第七薄膜晶体管的栅极与所述第五时钟信号连接，所述第七薄膜晶体管的源极与所述第十一薄膜晶体管的栅极连接，所述第七薄膜晶体管的漏极与所述第九薄膜晶体管的漏极连接；

所述第八薄膜晶体管的栅极与所述第一电平信号连接，所述第八薄膜晶体管的源极与所述第二电平信号连接，所述第八薄膜晶体管的漏极与所述第七薄膜晶体管的漏极连接；

所述第九薄膜晶体管的栅极与每个所述锁存器的第一端连接，所述第九薄膜晶体管的源极与所述第三电平信号连接，所述第九薄膜晶体管的漏极与所述第八薄膜晶体管的漏极连接；

所述第十薄膜晶体管的栅极与所述第一电平信号连接，所述第十薄膜晶体管的源极与所述第二电平信号连接，所述第十薄膜晶体管的漏极与所述第十一薄膜晶体管的漏极连接；

所述第十一薄膜晶体管的源极与所述第三电平信号连接，所述第十一薄膜晶体管的漏极与每个所述锁存器的第一端连接。

4.根据权利要求2所述的单斜式模拟数字转换器，其特征在于，

所述斜坡信号发生器、所述时钟脉冲比较器和所述GOA电路连接的时钟信号与所述第一时钟信号相同。

5.根据权利要求3所述的单斜式模拟数字转换器，其特征在于，

所述斜坡信号发生器、所述时钟脉冲比较器和所述GOA电路连接的时钟信号与所述第五时钟信号相同。

6.根据权利要求2所述的单斜式模拟数字转换器，其特征在于，

所述第一信号与所述第一帧起始信号相同。

7.一种显示面板，其特征在于，所述显示面板包括权利要求1～6所述的任一单斜式模拟数字转换器。

8.一种显示装置，其特征在于，所述显示装置包括权利要求7所述的显示面板。