CN203774282U - 一种基于半导体基板的3d封装装置 - Google Patents

一种基于半导体基板的3d封装装置 Download PDF

Info

Publication number
CN203774282U
CN203774282U CN201420051411.9U CN201420051411U CN203774282U CN 203774282 U CN203774282 U CN 203774282U CN 201420051411 U CN201420051411 U CN 201420051411U CN 203774282 U CN203774282 U CN 203774282U
Authority
CN
China
Prior art keywords
chip
layer
adhered layer
substrate
carrier substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CN201420051411.9U
Other languages
English (en)
Inventor
袁正红
潘计划
毛忠宇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Fastprint Circuit Tech Co Ltd
Yixing Silicon Valley Electronic Technology Co Ltd
Original Assignee
Shenzhen Fastprint Circuit Tech Co Ltd
Yixing Silicon Valley Electronic Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Fastprint Circuit Tech Co Ltd, Yixing Silicon Valley Electronic Technology Co Ltd filed Critical Shenzhen Fastprint Circuit Tech Co Ltd
Priority to CN201420051411.9U priority Critical patent/CN203774282U/zh
Application granted granted Critical
Publication of CN203774282U publication Critical patent/CN203774282U/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch

Abstract

本实用新型公开了一种基于半导体基板的3D封装装置，其包括载体基板和金线，所述载体基板的下表面设有引脚焊球，所述载体基板的上表面由下至上依次设有第一粘贴层、第一芯片、第二粘贴层、用于实现芯片之间互连与隔离的隔层基板、第三粘贴层以及第二芯片，所述载体基板的上表面还设有第一绑线焊盘，隔层基板的上表面设有第二绑线焊盘；通过利用金线进而分别使第一绑线焊盘与第一芯片之间、第一芯片与第二绑线焊盘之间以及第二绑线焊盘与第二芯片之间进行互连。本实用新型具有体积小、芯片之间互连性密度高、易于实现等优点。本实用新型作为一种基于半导体基板的3D封装装置广泛应用于芯片封装的领域中。

Description

一种基于半导体基板的3D封装装置
技术领域
本实用新型涉及芯片封装技术，尤其涉及一种基于半导体基板的3D封装装置。
背景技术
随着电子产品向小型化、高密度化、高集成度和多功能化的方向迅速发展，芯片的封装要求也越来越高了，高集成度、多功能、小尺寸、结构复杂的芯片封装装置日渐增多。然而，行业目前常用的芯片封装结构，其分别具有不同的缺点：1、第一种常用的芯片封装结构为多个芯片粘贴在同一个平面，但这一方案却占据水平方向上较多的面积，并不符合器件小尺寸的发展趋势；2、第二种常用的芯片封装结构为芯片之间通过一个硅隔层粘贴在一起进而形成竖直方向的结构，但这一方案却会导致芯片之间直接互连密度小，并且使大部分引脚互连至载体基板上，大大增加载体基板的负担以及增加载体基板的电路设计难度；3、第三种常用的芯片封装结构为在芯片上种植微焊球作为芯片之间的互连引脚，这样就能够提高各个芯片之间的直接互连密度，但是这种方案的技术要求高，制造难度大，并且成本投资花费高。由此可知，人们应该尽快实用新型一种芯片的封装结构，从而能够同时满足器件尺寸小、芯片之间的互连性高以及易于实现等要求。
实用新型内容
为了解决上述技术问题，本实用新型的目的是提供一种基于半导体基板的3D封装装置。
本实用新型所采用的技术方案是：一种基于半导体基板的3D封装装置，其包括载体基板和金线，所述载体基板的下表面设有引脚焊球，所述载体基板的上表面分别设有第一绑线焊盘以及第一粘贴层，所述第一粘贴层的上表面设有第一芯片，所述第一芯片的上表面设有第二粘贴层，所述第二粘贴层的上表面设有用于实现芯片之间互连与隔离的隔层基板，所述隔层基板的上表面分别设有第二绑线焊盘以及第三粘贴层，所述第三粘贴层的上表面设有第二芯片；
所述第一绑线焊盘通过金线进而与第一芯片进行连接，所述第一芯片通过金线进而与第二绑线焊盘进行连接，所述第二绑线焊盘通过金线进而与第二芯片进行连接。
进一步，所述的第二芯片通过金线进而与第一绑线焊盘进行连接。
进一步，所述载体基板的上表面还设有铜层，而所述的第一粘贴层设置在铜层的上表面。
进一步，所述载体基板的上表面还设有油墨层，而所述的第一粘贴层设置在油墨层的上表面。
进一步，所述的铜层上设有过孔。
进一步，所述的第一粘贴层、第二粘贴层以及第三粘贴层均为银胶层、树脂胶层或胶膜层。
本实用新型的有益效果是：由于本实用新型的封装装置采用了隔层基板来实现芯片之间的互连以及隔离，因此，本实用新型的封装装置不仅能够形成竖直方向的结构，使装置的体积更小，而且还能够提高芯片之间的直接互连性密度、提高芯片封装装置的集成度、减少载体基板的负担以及降低载体基板电路设计的难度。另外，将基板设置在芯片之间从而实现芯片之间的隔离和互连，这一封装工艺简单，无需采用昂贵的半导体封装设备来实现，由此可知，本实用新型的封装装置还具有易于实现以及投资成本低优点。
附图说明
下面结合附图对本实用新型的具体实施方式作进一步说明：
图1是一种基于半导体基板的3D封装装置的结构示意图。
1、第一芯片；2、引脚焊球；3、载体基板；4、金线；5、隔层基板；6、第二芯片；7、第一绑线焊盘；8、塑封料层；9、第二绑线焊盘。
具体实施方式
由图1所示，一种基于半导体基板的3D封装装置，其包括载体基板3和金线4，所述载体基板3的下表面设有引脚焊球2，所述载体基板4的上表面分别设有第一绑线焊盘7以及第一粘贴层，所述第一粘贴层的上表面设有第一芯片1，所述第一芯片1的上表面设有第二粘贴层，所述第二粘贴层的上表面设有用于实现芯片之间互连与隔离的隔层基板5，所述隔层基板5的上表面分别设有第二绑线焊盘9以及第三粘贴层，所述第三粘贴层的上表面设有第二芯片6；
所述第一绑线焊盘7通过金线4进而与第一芯片1进行连接，所述第一芯片1通过金线4进而与第二绑线焊盘9进行连接，所述第二绑线焊盘9通过金线4进而与第二芯片6进行连接。另外，本实用新型的3D封装装置还包括一用于对载体基板3、第一芯片1、隔层基板5以及第二芯片6进行包封的塑封料层8。所述的塑封料层8，其所使用的成分主要有二氧化硅和树脂。
对于所述的隔层基板5和载体基板3，两者的材料可为相同或不同，例如两者的材料均可采用由玻璃纤维布与树脂混压合成的半导体材料。另外，对于所述的隔层基板5和载体基板3，两者的内部均布有线路和过孔，并且两者的厚度可均为0.1mm至0.45mm，层数为2层至8层。
进一步作为优选的实施方式，所述的第一粘贴层、第二粘贴层以及第三粘贴层均为银胶层、树脂胶层或胶膜层。
上述的技术特征可适用于下列的具体实施例中。
本实用新型装置的第一具体实施例
一种基于半导体基板的3D封装装置，其包括载体基板3、金线4、第一芯片1、第二芯片6、用于粘贴第一芯片1的第一粘贴层以及用于粘贴第二芯片6的第三粘贴层；
在所述载体基板3的下表面设置有用于外部封装的引脚焊球2，在所述载体基板3的上表面分别设置有第一绑线焊盘7以及一作为芯片粘贴区的第一铜层，而所述的第一粘贴层设置在所述第一铜层的上表面，所述的第一芯片1设置在第一粘贴层的上表面，由此可知，所述的第一芯片1是直接接触第一铜层的上表面的，这样则能够有效地改善芯片的散热途径，即提高芯片的散热功能。其中，所述的第一粘贴层是由银胶组成的。
所述第一芯片1的上表面设有第二粘贴层，所述的第二粘贴层是由银胶组成的，而所述第二粘贴层的上表面设有用于实现芯片之间互连与隔离的隔层基板5，即所述的隔层基板5是通过第二粘贴层从而固定在第一芯片1上。
所述隔层基板5的上表面分别设有第二绑线焊盘9以及一作为芯片粘贴区的第二铜层，而所述的第三粘贴层设置在第二铜层的上表面，所述的第二芯片6设置在第三粘贴层的上表面。同样地，由于第二芯片6是通过第三粘贴层进而固定设置在第二铜层的上表面，即第二芯片6是直接接触第二铜层的上表面，因此，通过这样的结构就能够有效地改善芯片的散热途径，即提高芯片的散热功能。其中，所述的第三粘贴层是由银胶组成的。
所述第一绑线焊盘7通过金线4进而与第一芯片1进行连接，所述第一芯片1通过金线4进而与第二绑线焊盘9进行连接，所述第二绑线焊盘9通过金线4进而与第二芯片6进行连接。另外，根据载体基板3内部电路的不同设计，所述第二芯片6也可通过金线4进而与载体基板3上的第一绑线焊盘7进行连接。
进一步作为优选的实施方式，所述的第一铜层为方形的铜层，即第一铜层的形状为方形的。并且所述的第一铜层上可设有用于连接至载体基板3中其它层地网路的过孔，这样不仅能够有利于增强芯片的抗干扰能力，而且还能够进一步提高本实用新型封装装置的散热能力。另外，作为粘贴区的第一铜层，其面积为第一芯片1面积的1.2至2.0倍，这样则能够避免第一粘贴层的面积会大于粘贴区，即大于第一铜层的面积，从而对载体基板3上的第一绑线焊盘7造成污染及影响。
进一步作为优选的实施方式，所述第一芯片1的厚度为0.1mm至0.25mm，而第一粘贴层的厚度为0.02mm至0.1mm。并且所述第一粘贴层的面积占第一芯片1的面积的百分比为20%-80%，这样能够有效地避免第一粘贴层的银胶爬上到第一芯片1的上表面。
进一步作为优选的实施方式，所述隔层基板5的边缘与第一芯片1上焊盘的边缘，两者之间的间距在0.3mm至2.5mm之间，这样则能够避免第一芯片1上的焊盘沾有第二粘贴层的银胶，以及能够减少因第一芯片1上的焊盘与隔层基板5之间距离过远而造成的绑线难度。另外，所述的隔层基板5是采用由玻璃纤维布与树脂混压合成的半导体材料，总厚度为0.1mm至0.35mm，层数为2层至6层，膨胀系数为10-20 PPM/C，玻璃能转换温度200-300度。
进一步作为优选的实施方式，所述第二粘贴层的厚度为0.02mm至0.1mm，并且第二粘贴层的面积占隔层基板5的面积的百分比为30%-80%。
进一步作为优选的实施方式，所述隔层基板5内部所布局的线路和过孔，该线路与隔层基板5边缘之间的距离大于0.1mm，这样则能防止切割时会露出线路，从而避免在塑封之后造成与金线4短路风险，使电路失效。
进一步作为优选的实施方式，所述的第二铜层为方形的铜层，即第二铜层的形状为方形的。并且所述的第二铜层上可设有用于连接至隔层基板5中其它层地网路的过孔，而该过孔的类别可为地孔，用于屏蔽，这样则能够有利于增强芯片的抗干扰能力以及散热能力。另外，作为粘贴区的第二铜层，其面积为第二芯片6面积的1.2至2.0倍，这样则能够避免第三粘贴层的银胶撒溅到隔层基板5上的第二绑线焊盘9，从而提高绑线的稳定性。
进一步作为优选的实施方式，所述第二芯片6的边缘与隔层基板5上的第二绑线焊盘9的边缘，两者之间的间距为0.3mm至2.5mm之间，并且第二芯片6的厚度为0.1mm至0.25mm，这样能够有效地进一步解决第三粘贴层的银胶撒溅到第二绑线焊盘9上，以及能够解决第三粘贴层的银胶爬行至第二芯片6的上表面。
本实用新型装置的第二具体实施例
一种基于半导体基板的3D封装装置，其包括载体基板3、金线4、第一芯片1、第二芯片6、用于粘贴第一芯片1的第一粘贴层以及用于粘贴第二芯片6的第三粘贴层；
在所述载体基板3的下表面设置有用于外部封装的引脚焊球2，在所述载体基板3的上表面分别设置有第一绑线焊盘7以及一作为芯片粘贴区的第一油墨层，而所述的第一粘贴层设置在第一油墨层的上表面，所述的第一芯片1设置在第一粘贴层的上表面。由于采用油墨层来作为芯片的粘贴区，因此，可以改善布线空间以及降低布线的设计难度。其中，所述的第一粘贴层为树脂胶层。
所述第一芯片1的上表面设有第二粘贴层，所述的第二粘贴层为树脂胶层，而所述第二粘贴层的上表面设有用于实现芯片之间互连与隔离的隔层基板5，即所述的隔层基板5是通过第二粘贴层从而固定在第一芯片1上的。
所述隔层基板5的上表面分别设有第二绑线焊盘9以及一作为芯片粘贴区的第二油墨层，而所述的第三粘贴层设置在第二油墨层的上表面，所述的第二芯片2设置在第三粘贴层的上表面。同样地，由于利用油墨层来作为芯片的粘贴区，因此，可以改善布线的空间以及降低布线的设计难度。其中，所述的第三粘贴层为树脂胶层。
所述第一绑线焊盘7通过金线4进而与第一芯片1进行连接，所述第一芯片1通过金线4进而与第二绑线焊盘9进行连接，所述第二绑线焊盘9通过金线4进而与第二芯片6进行连接。另外，根据载体基板3内部电路的不同设计，所述第二芯片6也可通过金线4进而与载体基板3上的第一绑线焊盘7进行连接。
进一步作为优选的实施方式，所述第一芯片1的厚度为0.1mm至0.25mm，而所述第一粘贴层的厚度为0.02mm至0.15mm，并且所述第一粘贴层的面积占第一芯片1的面积的百分比为20%-80%，这样则能够有效地改善第一粘贴层的树脂胶撒溅到其它位置上的情况，以及能够防止第一粘贴层的树脂胶溢出至第一芯片1的上表面。
进一步作为优选的实施方式，所述第一芯片1的边缘与载体基板3上第一绑线焊盘7的边缘，两者之间的距离为0.3mm至2.5mm，这样能够有效地减少第一绑线焊盘7上沾有树脂胶的几率以及降低绑线的难度。
进一步作为优选的实施方式，所述隔层基板5的面积小于第一芯片1的面积，并且所述隔层基板5的边缘与第一芯片1上的焊盘的边缘，两者之间的间距在0.3mm至2.5mm之间，这样能够改善第一芯片1上的焊盘沾有树脂胶的情况以及第一芯片1上的焊盘与隔层基板5过远而造成绑线困难的情况。
进一步作为优选的实施方式，所述的隔层基板5是采用由玻璃纤维布与树脂混压合成的半导体材料，总厚度为0.1mm至0.35mm，层数为2层至6层，膨胀系数为10-20 PPM/C，玻璃能转换温度200-300度。通过采用这一所述的隔层基板5来实现芯片之间的互连与隔离，能够有效地控制高温形变以及降低装置总体叠层的高度。
进一步作为优选的实施方式，所述第二粘贴层的厚度为0.02mm至0.1mm，并且所述第二粘贴层的面积占隔层基板5的面积的百分比为80%-95%。
进一步作为优选的实施方式，所述隔层基板5上的第二绑线焊盘9的边缘与隔层基板5的边缘，两者之间的间距大于0.2mm，这样能够有效地解决第二粘贴层的树脂胶爬上第二绑线焊盘9上，并且避免对第二绑线焊盘9造成污染。另外，所述隔层基板5内部所布局的线路，该线路与隔层基板5边缘之间的距离大于0.1mm，这样能够防止切割时会露出线路，从而避免在塑封之后造成与金线4短路风险，使电路失效。
进一步作为优选的实施方式，所述第三粘贴层的厚度为0.02mm至0.1mm，并且所述第三粘贴层的面积占第二芯片6的面积的百分比为80%-95%。
进一步作为优选的实施方式，所述第二芯片6的尺寸小于隔层基板5，并且所述第二芯片6的边缘与隔层基板5上第二绑线焊盘9之间的距离为0.3mm至2.5mm，这样则能够防止第二绑线焊盘9上沾有第三粘贴层的树脂胶，以及减少绑线的难度，提高绑线的稳定性。
进一步作为优选的实施方式，所述第二芯片6的厚度为0.1mm至0.25mm，这样则能够进一步地解决第三粘贴层的树脂胶撒溅到第二绑线焊盘9这一情况，以及能够避免第三粘贴层的树脂胶爬行至第二芯片6的上表面。
本实用新型装置的第三具体实施例
一种基于半导体基板的3D封装装置，其包括载体基板3、金线4、第一芯片、第二芯片6、用于粘贴第一芯片1的第一粘贴层以及用于粘贴第二芯片6的第三粘贴层；
在所述载体基板3的下表面设置有用于外部封装的引脚焊球2，在所述载体基板3的上表面分别设置有第一绑线焊盘7以及第一粘贴层。所述的第一粘贴层为胶膜层，并且所述第一粘贴层的厚度为0.018mm至0.10mm，而所述的胶膜层是由双面带有粘性的胶膜所组成的。
所述的第一芯片1通过第一粘贴层从而固定在载体基板3，并且所述第一粘贴层的面积是等于第一芯片1的面积的。另外，所述第一芯片1的边缘与第一绑线焊盘7之间的距离为0.1mm至2.5mm，并且所述第一芯片1的厚度为0.1mm至0.25mm，这样能够改善绑线的稳定性，提高线型的稳固性。
所述第一芯片1的上表面设有第二粘贴层，而所述的第二粘贴层也为胶膜层。所述第二粘贴层的上表面设有用于实现芯片之间互连与隔离的隔层基板5，即所述的隔层基板5是通过胶膜进而固定在第一芯片1上的。所述隔层基板5的尺寸相对于第一芯片1而言，并没有严格的尺寸要求，其可以比第一芯片1的尺寸大，而当隔层基板5的尺寸比第一芯片1的尺寸大时，所述隔层基板5与第一芯片1各边长的比例小于1.5。另外，当隔层基板5的尺寸比第一芯片1的尺寸大时，第一芯片1上与隔层基板连接的金线4则会嵌入到第二粘贴层中，并且金线4线弧的高度会小于第二粘贴层的厚度，这样则能够提高隔层基板5的布线集成度，从而提高整个封装装置的集成度，同时也可以消除对第二芯片6的尺寸限制，增加芯片类别混合的灵活性。
所述隔层基板5的上表面分别设有第二绑线焊盘9以及第三粘贴层，所述的第三粘贴层也为胶膜层。所述的第二芯片6设置在第三粘贴层的上表面。
所述第一绑线焊盘7通过金线4进而与第一芯片1进行连接，所述第一芯片1通过金线4进而与第二绑线焊盘9进行连接，所述第二绑线焊盘9通过金线4进而与第二芯片6进行连接。另外，根据载体基板3内部电路的不同设计，所述第二芯片6也可通过金线4进而与载体基板3上的第一绑线焊盘7进行连接。
优选地，所述隔层基板5内部所布局的线路，该线路与隔层基板5边缘之间的距离大于0.1mm，这样能够防止切割时会露出线路，从而避免在塑封之后造成与金线4短路风险，使电路失效。
优选地，所述第二芯片6的边缘与第二绑线焊盘9，两者之间的距离为0.1mm至2.5mm，这样能有效地稳固线型。
优选地，所述第三粘贴层的面积与第二芯片6的面积相等。
以上是对本实用新型的较佳实施进行了具体说明，但本实用新型创造并不限于所述实施例，熟悉本领域的技术人员在不违背本实用新型精神的前提下还可做作出种种的等同变形或替换，这些等同的变形或替换均包含在本申请权利要求所限定的范围内。

Claims (6)

1.一种基于半导体基板的3D封装装置，其特征在于：其包括载体基板和金线，所述载体基板的下表面设有引脚焊球，所述载体基板的上表面分别设有第一绑线焊盘以及第一粘贴层，所述第一粘贴层的上表面设有第一芯片，所述第一芯片的上表面设有第二粘贴层，所述第二粘贴层的上表面设有用于实现芯片之间互连与隔离的隔层基板，所述隔层基板的上表面分别设有第二绑线焊盘以及第三粘贴层，所述第三粘贴层的上表面设有第二芯片；
所述第一绑线焊盘通过金线进而与第一芯片进行连接，所述第一芯片通过金线进而与第二绑线焊盘进行连接，所述第二绑线焊盘通过金线进而与第二芯片进行连接。
2.根据权利要求1所述一种基于半导体基板的3D封装装置，其特征在于：所述的第二芯片通过金线进而与第一绑线焊盘进行连接。
3.根据权利要求1所述一种基于半导体基板的3D封装装置，其特征在于：所述载体基板的上表面还设有铜层，而所述的第一粘贴层设置在铜层的上表面。
4.根据权利要求1所述一种基于半导体基板的3D封装装置，其特征在于：所述载体基板的上表面还设有油墨层，而所述的第一粘贴层设置在油墨层的上表面。
5.根据权利要求3所述一种基于半导体基板的3D封装装置，其特征在于：所述的铜层上设有过孔。
6.根据权利要求1所述一种基于半导体基板的3D封装装置，其特征在于：所述的第一粘贴层、第二粘贴层以及第三粘贴层均为银胶层、树脂胶层或胶膜层。
CN201420051411.9U 2014-01-26 2014-01-26 一种基于半导体基板的3d封装装置 Expired - Lifetime CN203774282U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201420051411.9U CN203774282U (zh) 2014-01-26 2014-01-26 一种基于半导体基板的3d封装装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201420051411.9U CN203774282U (zh) 2014-01-26 2014-01-26 一种基于半导体基板的3d封装装置

Publications (1)

Publication Number Publication Date
CN203774282U true CN203774282U (zh) 2014-08-13

Family

ID=51291439

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201420051411.9U Expired - Lifetime CN203774282U (zh) 2014-01-26 2014-01-26 一种基于半导体基板的3d封装装置

Country Status (1)

Country Link
CN (1) CN203774282U (zh)

Similar Documents

Publication Publication Date Title
US10163754B2 (en) Lid design for heat dissipation enhancement of die package
TWI236721B (en) Leadframe for leadless flip-chip package and method for manufacturing the same
CN103346181B (zh) 一种无焊带太阳能电池组件及其制备方法
JP2009260255A5 (zh)
JP5855917B2 (ja) 光センサ装置
CN103346131A (zh) 一种细间距pop式封装结构和封装方法
CN103400823A (zh) 包含铜柱的细间距叠层封装结构和封装方法
CN103904066A (zh) 一种倒装芯片堆叠封装结构及封装方法
CN203774282U (zh) 一种基于半导体基板的3d封装装置
CN203774286U (zh) 一种带散热装置的pop封装
CN106449951A (zh) 一种发光二极管封装结构的制作方法
CN208608194U (zh) 一种半导体双面封装结构
CN204289421U (zh) 气密性双腔封装结构
CN207651480U (zh) 一种两通路tvs器件
CN202996814U (zh) 散热型半导体封装构造
CN103794577A (zh) 一种基于半导体基板的3d封装装置及其工艺方法
CN203774326U (zh) 一种具有无线通信功能的动态存储bga封装模块
TWI331390B (en) Multi-chip stack package efficiently using a chip attached area on a substrate and its applications
CN210628280U (zh) 一种集成芯片封装结构
CN208538821U (zh) 一种小型化封装散热装置
CN208674106U (zh) 半导体封装结构
CN103165554B (zh) 栅格阵列lga封装模块
CN107742625B (zh) 一种元件垂直贴装封装结构及其工艺方法
CN205016527U (zh) 一种覆晶摄像头封装片
CN207021253U (zh) 一种超薄集成化封装结构

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20140813

CX01 Expiry of patent term