CN203352544U - 失调补偿有源负载 - Google Patents

失调补偿有源负载 Download PDF

Info

Publication number
CN203352544U
CN203352544U CN2013202496229U CN201320249622U CN203352544U CN 203352544 U CN203352544 U CN 203352544U CN 2013202496229 U CN2013202496229 U CN 2013202496229U CN 201320249622 U CN201320249622 U CN 201320249622U CN 203352544 U CN203352544 U CN 203352544U
Authority
CN
China
Prior art keywords
transistor
terminal
coupled
active load
current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CN2013202496229U
Other languages
English (en)
Inventor
M·H·莱特
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Components Industries LLC
Original Assignee
Semiconductor Components Industries LLC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Components Industries LLC filed Critical Semiconductor Components Industries LLC
Application granted granted Critical
Publication of CN203352544U publication Critical patent/CN203352544U/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
    • H03F3/45744—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by offset reduction
    • H03F3/45766—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by offset reduction by using balancing means
    • H03F3/45771—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by offset reduction by using balancing means using switching means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45616—Indexing scheme relating to differential amplifiers the IC comprising more than one switch, which are not cross coupled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45681—Indexing scheme relating to differential amplifiers the LC comprising offset compensating means
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45726—Indexing scheme relating to differential amplifiers the LC comprising more than one switch, which are not cross coupled

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)

Abstract

本实用新型涉及失调补偿有源负载。本实用新型要解决的一个技术问题是减轻电路的输入失调电压。提供了一种失调补偿有源负载，包括：第一晶体管，其具有控制电极及第一载流电极和第二载流电极；第二晶体管，其具有控制电极及第一载流电极和第二载流电极，所述第一晶体管的所述第一载流电极被耦合至所述第二晶体管的所述第一载流电极；多个电荷存储元件，其被耦合在所述第一晶体管的所述控制电极与所述第二晶体管的所述控制电极之间；第一耦合装置；以及第二耦合装置。本实用新型可以用于电子器件。本实用新型的一个有利的技术效果是电路的输入失调电压可以被减轻。

Description

失调补偿有源负载
技术领域
本实用新型大体上涉及电子器件，并且更具体来说，涉及失调（offset）补偿和补偿失调电压的方法。 
背景技术
如运算放大器、比较器等的电路被用于各种应用中，包括通信、信号处理、计算机、遥感、汽车、航空等。这些电路通常包括被耦合至负载级的输入级。这些类型电路的一个缺点在于：输入级分量的失配可能导致不理想的电路性能。例如，构成输入级的晶体管中的失配可能在电路中引入输入失调电压。在2001年3月由Texas Instruments 出版的标题为DC Parameters:Input Offset Voltage(VIO)的申请报告SLOA59中，Richard Palmer描述了输入失调电压的起因和用于降低输入失调电压的技术。此外，2011年4月5日签发给Stephen Robert Kosic等的美国专利号7,920,009B2和2009年11月24日签发给Masao Iriguchi等的美国专利号7,623,054B2都描述了用于抵销失调电压的技术。这些技术包括开关，所述开关可以将噪音引入输入级中或将电荷注入输入级中，但未能补偿这种噪音或被注入的电荷。 
因此，得到一种用于减轻输入失调电压的电路和方法将是有利的。希望所述电路和方法的实施将是成本有效和时间有效的。 
实用新型内容
本实用新型要解决的一个技术问题是减轻电路的输入失调电压。 
根据本实用新型的一个方面，提供一种失调补偿有源负载，所述失调补偿有源负载包括：第一晶体管，其具有控制电极及第一载流电极和第二载流电极；第二晶体管，其具有控制电极及第一载流电极和 第二载流电极，所述第一晶体管的所述第一载流电极被耦合至所述第二晶体管的所述第一载流电极；多个电荷存储元件，其被耦合在所述第一晶体管的所述控制电极与所述第二晶体管的所述控制电极之间；第一耦合装置，其具有控制端子及第一端子和第二端子，所述控制端子被耦合来接收第一控制信号，所述第一端子被耦合至所述第一晶体管的所述控制电极，而所述第二端子被耦合至所述第一晶体管的所述第二载流电极；以及第二耦合装置，其具有控制端子及第一端子和第二端子，所述控制端子被耦合来接收第二控制信号，所述第一端子被耦合至所述第二晶体管的所述控制电极，而所述第二端子被耦合至所述第二晶体管的所述第二载流电极。 
优选地，所述第一耦合装置和第二耦合装置分别为第一晶体管和第二晶体管。 
优选地，所述第一控制信号和第二控制信号大致上是相同信号。 
优选地，所述多个电荷存储元件包括第一电荷存储元件和第二电荷存储元件，所述第一电荷存储元件具有被耦合至所述第一晶体管的所述控制电极的第一端子，所述第二电荷存储元件具有被耦合至所述第二晶体管的所述控制电极的第一端子，所述第一电荷存储元件和第二电荷存储元件的每一个都具有第二端子，所述第二端子被耦合在一起。 
优选地，所述失调补偿有源负载进一步包括第三耦合装置，所述第三耦合装置具有被耦合来接收第三控制信号的控制端子，被耦合至所述第一晶体管的所述第二载流电极的第一端子，以及被耦合至所述多个电荷存储元件的第一电荷存储元件的所述第二端子的第二端子。 
优选地，所述失调补偿有源负载进一步包括第四耦合装置，所述第四耦合装置具有被耦合来接收第四控制信号的控制端子，被耦合来接收具有操作电势的第一源极的第一端子，以及被共同地耦合至所述第一耦合装置的所述第二端子和所述第一电荷存储元件的所述第二端子的第二端子。 
优选地，所述第一耦合装置、第二耦合装置、第三耦合装置以及 第四耦合装置都包括晶体管。 
优选地，所述失调补偿有源负载进一步包括输入级，所述输入级具有输入端子及第一输出端子和第二输出端子，所述第一输出端子被耦合至所述第一晶体管的所述第二载流电极，而所述第二输出端子被耦合至所述第二晶体管的所述第二载流电极。 
优选地，所述输入级包括一对差分耦合晶体管。 
优选地，所述第一电荷存储元件和第二电荷存储元件都是电容器。 
本实用新型可以用于电子器件。本实用新型的一个有利的技术效果是电路的输入失调电压可以被减轻。 
附图说明
结合附图来阅读以下详细描述将更好地理解本实用新型，附图中相同的参考符号表示相同的元件，并且附图中： 
图1是根据本实用新型的一个实施方案的失调补偿有源负载的示意图； 
图2是根据本实用新型的另一实施方案的失调补偿有源负载的示意图； 
图3是根据本实用新型的另一实施方案的失调补偿有源负载的示意图； 
图4是根据本实用新型的另一实施方案的失调补偿有源负载的示意图； 
图5是时序图，其示出被耦合至图1至图4的电路的时钟信号的时序关系； 
图6是根据本实用新型的一个实施方案的具有失调补偿有源负载的电路的示意图； 
图7是时序图，其示出被耦合至图6的电路的时钟信号的时序关系； 
图8是根据本实用新型的一个实施方案的失调补偿有源负载的示 意图；以及 
图9是时序图，其示出被耦合至图8的电路的时钟信号的时序关系。 
具体实施方式
为说明的简单和清楚起见，图中元件不一定按比例绘制，且不同图示中的相同参考符号表示相同元件。此外，为描述简洁起见，省略众所周知的步骤和元件的描述与细节。如本文所使用，载流电极意思是装置中的运载电流穿过装置的元件，如MOS晶体管的源极或漏极或双极晶体管的发射极或集极或二极管的阴极或阳极，并且控制电极意思是装置中控制流过装置的电流的元件，如MOS晶体管的栅极或双极晶体管的基极。虽然装置在本文中解释为某些n型沟道或p型沟道装置或某些n型或p型掺杂区，但本领域技术人员将了解的是，根据本实用新型的实施方案，互补装置也是可能的。本领域技术人员将了解的是，如本文使用的在...期间(during)、在...同时(while)和当...时(when)等词不是表示在发起动作之后动作就立即发生的精确术语，而是可能有些许但合理的延迟，如在由初始动作发起的反应与初始动作之间的传播延迟。近似、大约或大致上等词的使用意思是元件的值具有预期非常接近规定的值或位置的参数。然而，如本领域中所众所周知的，总是存在较小的偏差，阻止了所述值或位置与所规定的一样精确。本技术领域中已确立的是，可达至多大约百分之十(10%)(并且对于半导体掺杂浓度来说，可达百分之二十(20%))的偏差被认为是相对精确描述的理想目标而合理的偏差。 
应注意，逻辑零电压电平(VL)也称作逻辑低电压或逻辑低电压电平，并且逻辑零电压的电压电平是随电源电压与逻辑系列类型的变化而变化。例如，在互补金属氧化物半导体(CMOS)逻辑系列中，逻辑零电压可为电源电压电平的百分之三十。在五伏晶体管-晶体管逻辑(TTL)系统中，逻辑零电压电平可为约0.8伏，而对于五伏CMOS系统来说，逻辑零电压电平可为约1.5伏。逻辑1电压电平(VH)也称作逻辑高电压电平，逻辑高电压或逻辑1电压，并且与逻辑零电压电平相似，逻辑高电压电平也可以随电源与逻辑系列类型的变化而变化。 例如，在CMOS系统中，逻辑1电压可为电源电压电平的约百分之七十。在五伏TTL系统中，逻辑1电压可为约2.4伏，而对于五伏CMOS系统来说，逻辑1电压电平可为约3.5伏。 
详细描述 
除其它特征之外，本描述包括：半导体部件，所述半导体部件包括失调补偿有源负载；和用于补偿失调的方法。根据一方面，失调补偿有源负载包括多个晶体管、多个开关，以及多个电荷存储元件。多个晶体管中的两个晶体管的每一个都具有控制电极及第一载流电极和第二载流电极，其中一个晶体管的控制电极经由多个电荷存储元件而耦合至另一晶体管的控制电极。举例来说，失调补偿有源负载能够在至少两个操作模式中操作。在一个操作模式中，一个晶体管的控制电极被耦合至其第一载流电极，另一晶体管的控制电极被耦合至其第一载流电极。在另一操作模式中，晶体管的控制电极与其各自的第一载流电极去耦。 
根据另一方面，有源负载中的失调可通过响应于将输入级的输入端子耦合在一起而产生失调电流来获得补偿，其中失调电流流向有源负载。失调电压是响应于失调电流而产生，并且失调电压可存储于耦合在有源负载的晶体管之间的多个电荷存储元件中。 
图1是根据本实用新型的一个实施方案的失调补偿有源负载10的电路示意图。有源负载10包括镜像晶体管12和14以及失调补偿级16，所述失调补偿级包括耦合装置20、22和24，以及电荷存储元件30和电荷存储元件32。举例来说，晶体管12和14都是n型沟道晶体管而电荷存储元件30及电荷存储元件32都是电容器。用于电荷存储装置30和32的另一适合元件包括以电容器配置进行连接的金属氧化物半导体装置等。耦合装置20和24的每一个都具有共同地连接至晶体管12的漏极端子以形成节点34的端子。晶体管14具有连接至耦合装置22的端子以形成节点36的漏极端子。耦合装置20和22的其它端子连接至镜像晶体管12和14的栅极端子，从而分别形成节点38和40。电容器30具有在节点38处连接至镜像晶体管12的栅极端子 的端子，而电容器32具有在节点40处连接至镜像晶体管14的栅极端子的端子。电容器30与32的其它端子共同地连接在一起并且连接至耦合装置24的另一端子以便形成节点42。镜像晶体管12和14的源极端子共同地连接在一起并且用于接收具有工作电势VSS的源极，所述源极可以是例如地面。耦合装置20、22和24的控制端子被耦合来分别接收时钟信号VCLK1、VCLK2以及VCLK3。时钟信号也可称为控制信号。用于耦合装置20、22和24的适合装置包括MOS开关或传输门，其可以串联配置与电压跟随器、受控电阻器、电容器等耦合。 
图2是根据本实用新型的另一实施方案的失调补偿有源负载50的电路示意图。有源负载50包括镜像晶体管12和14以及失调补偿级52，所述失调补偿级包括开关54、56和58，以及电荷存储元件30和电荷存储元件32。举例来说，晶体管12和14都是n型沟道晶体管，而能量存储元件30和32都是电容器。开关54、56和58的每一个都具有控制端子和一对导电端子。开关54的导电端子之一和开关58的导电端子之一都共同地与晶体管12的漏极端子连接以形成节点34。开关56的导电端子之一和晶体管14的漏极端子共同地连接在一起以形成节点36。开关54的另一导电端子连接至镜像晶体管12的栅极端子以形成节点38，而开关56的另一导电端子连接至镜像晶体管14的栅极端子以形成节点40。电容器30具有在节点38处连接至镜像晶体管12的栅极端子的端子，而电容器32具有在节点40处连接至镜像晶体管14的栅极端子的端子。电容器30和32的其它端子共同地连接在一起并且连接至开关58的另一导电端子以形成节点42。镜像晶体管12和14的源极端子共同地连接在一起以用于接收具有工作电势VSS的电源。开关54、56和58分别具有被耦合来接收时钟信号VCLK1、VCLK2和VCLK3的控制端子。应注意，晶体管可充当开关，其中晶体管的控制电极类似于开关的控制端子，并且晶体管的载流电极类似于开关的导电端子。 
图3是根据本实用新型的一个实施方案的失调补偿有源负载100的电路示意图。有源负载100包括镜像晶体管12和14以及失调补偿 级102，所述失调补偿级包括晶体管104、106和108，以及电荷存储元件30和电荷存储元件32。举例来说，晶体管12、14、104、106和108都是n型沟道晶体管，而能量存储元件30和32都是电容器。晶体管12、104及108的每一个都具有共同地连接在一起以形成节点34的漏极端子。晶体管14和106的每一个都具有共同地连接在一起以形成节点36的漏极端子。晶体管104和106的源极端子连接至镜像晶体管12和14的栅极端子，从而分别形成节点38和40。电容器30具有在节点38处连接至镜像晶体管12的栅极端子的端子，而电容器32具有在节点40处连接至镜像晶体管14的栅极端子的端子。电容器30与32的其它端子共同地连接在一起并且连接至晶体管108的源极端子以形成节点42。镜像晶体管12和14的源极端子共同地连接在一起并且用于接收具有工作电势VSS的电源。晶体管104、106和108的栅极端子被耦合来分别接收时钟信号VCLK1、VCLK2和VCLK3。应注意，在替代实施例中，晶体管108的漏极可被连接至晶体管106的漏极而不是连接至晶体管104的漏极。 
图4是根据本实用新型的另一实施方案的失调补偿有源负载100A的电路示意图。有源负载100A包括镜像晶体管12A和14A以及失调补偿级102A，所述失调补偿级包括晶体管104A、106A和108A，以及电荷存储元件30和电荷存储元件32。举例来说，晶体管12A、14A、104A、106A和108A都是p型沟道晶体管，而能量存储元件30和32都是电容器。晶体管12A、104A和108A的每一个都具有共同地连接在一起以形成节点34的漏极端子。晶体管14A和106A的每一个都具有共同地连接在一起以形成节点36的漏极端子。晶体管104A和106A的源极端子连接至镜像晶体管12A和14A的栅极端子，从而分别形成节点38和40。电容器30具有在节点38处连接至镜像晶体管12A的栅极端子的端子，而电容器32具有在节点40连接至镜像晶体管14A的栅极端子的端子。电容器30和32的其它端子共同地连接在一起并且连接至晶体管108A的源极端子以形成节点42。镜像晶体管12A和14A的源极端子共同地连接在一起并且用于接收具有工作电 势VDD的电源。晶体管104A、106A和108A的栅极端子被耦合来分别接收时钟信号VCLK1、VCLK2和VCLK3。应注意，除了晶体管12A、14A、104A、106A和108A都是p型沟道晶体管之外，失调补偿有源负载100A是类似于失调补偿有源负载100。因此，已对参考符号12、14、104、106和108附加字母“A”来区别p型沟道晶体管与n型沟道晶体管。 
操作中，失调补偿有源负载在至少两个操作模式中操作：有源模式和自动调零或失调抵消模式。图5是时钟信号的时序图120，所述时钟信号出现于耦合装置的控制端子处，所述耦合装置分别如图1的耦合装置20、22和24、图2的开关54、56和58或图3的晶体管104、106和108。应注意，通过分别反转时钟信号VCLK1、VCLK2和VCLK2，可以改变时序图120以使其适用于图4的晶体管104A、106A和108A。为明确起见，将参考图3描述图5。因此，时钟信号VCLK1、VCLK2及VCLK3分别被施加于晶体管104、106和108的栅极端子。根据一个实施方案，时钟信号VCLK1和VCLK2是相同信号。在时间，响应于处于逻辑高电压电平的时钟信号VCLK1和VCLK2以及处于逻辑低电压电平的时钟信号VCLK3，失调补偿有源负载10在自动调零模式中操作。因此，晶体管104导通，使节点34与节点38连接，晶体管106导通，使节点36与节点40连接，并且晶体管108断开。应注意，导通的晶体管类似于闭合的开关，而断开(off)的晶体管类似于断开(open)的开关。更具体来说，将使晶体管接通的信号施加至晶体管的控制电极类似于将使开关闭合的信号施加至开关的控制端子，而将使晶体管断开(off)的信号施加至晶体管的控制电极类似于将使开关断开(open)的信号施加至开关的控制端子。根据这个实施例，差分电流信号流过节点34和36。举例来说，电流I1流入节点34中，而电流-I1流出节点36中。差分电流对电容器30和32进行差分充电。 
在时间t1，时钟信号VCLK1及VCLK2渡越至逻辑低电压电平，使晶体管104和106断开，而在时间t2，时钟信号VCLK3渡越至逻辑高电压电平，使晶体管108导通并使有源负载100维持在电流镜配置。 响应于晶体管104和106断开以及晶体管108接通，失调补偿电流镜100在有源模式中操作。因为晶体管104和106断开，分别使节点34与节点38断开连接或去耦，并且使节点36与节点40断开连接或去耦。此外，因为晶体管108导通，所以节点34连接至节点42。应注意，时间t1与t2之间的时期为足够短，使得有源负载100的偏置在渡越期间得以维持。接通晶体管108在节点42上产生假信号(glitch)，所述假信号表现在节点38和40处的共模信号。因为当晶体管104和106断开时节点42处的电压变化表现为共模信号，所以所述电压变化对于差分地存储于节点38与40之间的模拟信息没有影响。 
在时间t3，时钟信号VCLK3渡越至逻辑低电压电平，使晶体管108断开，而在时间t4，时钟信号VCLK1及VCLK2渡越至逻辑高电压电平，使晶体管104和106接通，并且失调补偿有源负载100进入自动调零操作模式。 
在时间t5，时钟信号VCLK1及VCLK2渡越至逻辑低电压电平，使晶体管104和106断开，而在时间t6，时钟信号VCLK3渡越至逻辑高电压电平，使晶体管108接通。如上所述，响应于晶体管104和106断开以及晶体管108接通，失调补偿电流镜100在有源模式中操作。失调补偿有源负载100继续在有源操作模式与自动调零操作模式之间切换。应注意，单个周期的时钟方案(clocking scheme)是参考图5来展示并描述。然而，这不是对本实用新型的限制。时钟信号VCLK1、VCLK2及VCLK3可为周期信号或非周期信号。 
图6是电路150的电路示意图，所述电路包括输入级152，所述输入级被连接至失调补偿有源负载100B，所述失调补偿有源负载具有失调补偿级116。输入级152包括以差分配置连接在一起的一对晶体管158与160。举例来说，晶体管158和160都是p型沟道场效应晶体管，其中每一个晶体管都具有控制电极和一对载流电极。晶体管158和160的控制电极分别充当输入级152的输入端子162和164。晶体管158和160的源极端子共同地连接在一起，并且连接至电流源165的端子。电流源165的另一端子被耦合来接收具有工作电势(例如)VDD 的电源。晶体管158和160的漏极端子分别充当输入级152的输出端子166和168。 
晶体管170具有被耦合来接收时钟信号VCLK5的栅极端子，被耦合来接收参考电势VBIAS2的漏极端子以及被耦合至晶体管158的栅极端子的源极端子。晶体管172具有被耦合来接收时钟信号VCLK6的栅极端子，被耦合来接收参考电势VBIAS3的漏极端子以及被耦合至晶体管160的栅极端子的源极端子。 
晶体管174具有共同地连接至其漏极端子以便产生偏置电势VBIAS1的栅极端子和连接至镜像晶体管12和14的源极端子的源极端子。共同连接的栅极端子和漏极端子连接至电流源176的端子。电流源176的另一端子被耦合来接收具有工作电势VDD电源。 
失调补偿有源负载100B包括参考图3描述的有源负载100和晶体管109，在自动调零操作模式期间，所述晶体管109将节点42处的电势设定至预定电平。晶体管28具有被耦合来接收时钟信号VCLK4的栅极端子，被耦合来接收偏置电势VBIAS1的漏极端子和连接至节点42的源极端子。应注意，晶体管109是可选元件，并且失调补偿有源负载已由图6中的参考符号100B指明，因为所述失调补偿有源负载不同于失调补偿有源负载100的是增加了晶体管109，所述晶体管在节点42处设定电压。还应注意，在不存在晶体管109的实施方案中，节点42处的电势在一些操作周期之后可以达到所定义的电势。 
操作中，电路150在至少两个操作模式中操作：有源模式和自动调零或失调抵消模式。响应于自动调零模式中的操作，被补偿的有源负载100B补偿了注入输入级中的电荷。时钟信号VCLK1、VCLK2、VCLK3和VCLK4分别施加于晶体管104、106、108和109的栅极，从而将失调补偿电荷存储于电容器30和32中。图7是时钟信号的时序图180，所述时钟信号出现于晶体管104、106、108和109的栅极端子处。根据一个实施方案，时钟信号VCLK1和VCLK2相同信号，并且时钟信号VCLK5和VCLK6是相同信号。在时间t0，时钟信号VCLK1、VCLK2、VCLK4、VCLK5和VCLK6处于逻辑低电压电平，而时钟信号VCLK3处于逻辑高电 压电平。因此，晶体管108导通并且使节点34与节点42连接，从而由晶体管12和14形成电流镜。因为时钟信号VCLK5和VCLK6处于逻辑低电压电平，所以晶体管170和172断开。 
在时间t1，时钟信号VCLK3渡越至逻辑低电压电平，使晶体管108断开，而在时间、时钟信号VCLK1、VCLK2、VCLK4、VCLK5和VCLK6渡越至逻辑高电压电平，从而开始自动调零模式或校准模式。如以上论述的，响应于时钟信号VCLK1、VCLK2、VCLK4、VCLK5和VCLK6渡越至逻辑高电压电平，晶体管104、106、109、170和172分别接通，在这些晶体管作为开关来操作的实施方案中，这就类似于闭合开关。响应于处于逻辑高电压电平的时钟信号VCLK4，晶体管109导通并且电压大致上等于出现于节点42处的电压VBIAS1。因为晶体管104和106都导通，所以分别来说，节点34与节点38连接或耦合，而节点36与节点40连接或耦合。此外，因为晶体管108断开，所以节点34与节点42断开连接，并且因为晶体管109导通，所以偏压VBIAS1连接至节点42。应注意，从时间t1时间t2的时期足够短以使镜像晶体管12和14继续作为电流镜来操作。根据一个实施方案，偏置电势VBIAS2与VBIAS3被设定至相同电势，从而使输入级152的输入端子短接在一起。在这个配置中，晶体管158与晶体管160的漏极电流之间的任何差异分别从输出端子166和168差分地流入镜像晶体管12和14。可以称作差分失调电流的这种电流由晶体管12和14转换成差分电压，其中差分电压存储于电容器30和32中。这种电压可称为失调补偿电压。应注意，响应于差分失调电流的第一部分，晶体管12产生电压并且晶体管14产生另一电压，所述电压配合形成差分输入失调补偿电压。晶体管12产生失调补偿电压的第一部分，所述第一部分可存储于电容器30中，而晶体管14产生失调补偿电压的另一部分，所述另一部分可存储于电容器32中。存储于电容器30和32中的电压都是输入失调电压的像(image)。 
在时间t3，时钟信号VCLK5和VCLK6渡越至逻辑低电压电平，使晶体管170和172断开，并且使输入端子162和164与偏置信号VBIAS2 和VBIAS3断开连接。响应于断开，晶体管170和172分别将电荷注入输入级152的输入端子162和164中。应注意，另一电路可连接至输入端子162和164，电荷可经由所述输入端子来注入。为明确起见，已省略这个电路。注入的电荷因为电路的差分配置而彼此抵消。应注意，响应于处于逻辑高电压电平的时钟信号VCLK1、VCLK2及VCLK4，在输入端子162和164处的任何剩余电荷不平衡进一步抵销，因为晶体管12和14在这个状态中仍被连接成二极管。 
在时间t4，时钟信号VCLK1和VCLK2渡越至逻辑低电压电平，使晶体管104和106断开，并且结束自动调零操作模式。在时间t5，时钟信号VCLK4渡越至逻辑低电压电平，使晶体管109断开，并且电路150响应于渡越至逻辑高电压电平的时钟信号VCLK3而进入有源操作模式，并且在时间t6导通晶体管108，从而将镜像晶体管12重新配置成电流镜的输入晶体管。因为晶体管104和106断开，所以分别来说，节点34与节点38断开连接或去耦，而节点36与节点40断开连接或去耦。此外，因为晶体管108导通，所以节点34与节点42连接，并且因为晶体管109断开，所以偏压VBIAS1与节点42断开。虽然参考图5来展示并描述了单个周期的时钟方案，但这不是对本实用新型的限制。时钟信号VCLK1、VCLK2和VCLK3可为周期信号或非周期信号。 
应注意，向节点42中的电荷注入不贡献于失调电压，因为节点42充当晶体管12和14的共模偏置点(bias)。在自动调零操作模式期间，晶体管174为节点42提供DC偏置。 
图8是根据本实用新型的另一实施方案的失调补偿有源负载200的电路示意图。有源负载200包括镜像晶体管12和14以及失调补偿级202，所述失调补偿级202包括晶体管104和106，以及电荷存储元件204。举例来说，晶体管12、14、104和106都是n型沟道晶体管，而能量存储元件204是电容器。晶体管12和104的每一个都具有共同地连接在一起以形成节点206的漏极端子。晶体管14和106的每一个都具有共同地连接在一起以形成节点36的漏极端子。晶体管104和106的源极端子连接至镜像晶体管12和14的栅极端子，从而分别形 成节点38和40。电容器204具有在节点38处连接至镜像晶体管12的栅极端子的端子和在节点40处连接至镜像晶体管14的栅极端子的端子。镜像晶体管12和14的源极端子共同地连接在一起并且用于接收具有工作电势VSS的电源。晶体管104和106的栅极端子被耦合来分别接收时钟信号VCLK1和VCLK2。 
与有源负载10相似，失调补偿有源负载200在至少两个操作模式中操作：有源模式和自动调零或失调抵消模式。时钟信号VCLK1和VCLK2分别施加于晶体管104和106的栅极。图9是时钟信号的时序图220，所述时钟信号出现于晶体管104和106的栅极端子处。在时间t0，响应于处于逻辑高电压电平的时钟信号VCLK1和VCLK2，失调补偿有源负载200在自动调零模式中操作。因此，晶体管104导通，将节点206与节点38连接，并且晶体管106也导通，将节点36与节点40连接，以便晶体管12和14被配置成二极管。与注入节点206和36中的电流关联的失调跨越电容器204得以差分地存储。 
在时间t1，时钟信号VCLK1和VCLK2渡越至逻辑低电压电平，使晶体管104及106断开，而在时间t2，时钟信号VCLK1渡越至逻辑高电压电平，使晶体管104接通。响应于晶体管104接通，失调补偿电流镜200在有源模式中操作。因为场效应晶体管内在的栅极-源极电容的存在，假信号响应于进入有源操作模式而发生在节点38处。这些假信号在节点40处被电容分压器削弱，所述电容分压器由电容器204与晶体管14的栅极-源极电容(Cgs14)形成。 
在时间t3，时钟信号VCLK2渡越至逻辑高电压电平，使晶体管106接通，并且失调补偿有源负载200进入自动调零操作模式。 
在时间t4，时钟信号VCLK1和VCLK2渡越至逻辑低电压电平，使晶体管104和106断开，而在时间t5，时钟信号VCLK1渡越至逻辑高电压电平。响应于时钟信号VCLK1在时间t5渡越至逻辑高电压电平，失调补偿有源负载200进入有源操作模式。虽然参考图9来展并描述了单个周期的时钟方案，但这不是对本实用新型的限制。时钟信号VCLK1和VCLK2可为周期信号或非周期信号。 
根据本实用新型的一个方面，提供一种补偿电路中的失调的方法，所述方法包括：响应于将输入级的输入端子耦合在一起而产生失调电流，其中所述失调电流流向有源负载；响应于所述失调电流而产生失调补偿电压；以及将所述失调补偿电压存储于多个电容器中，所述多个电容器被耦合在所述有源负载的第一晶体管与第二晶体管之间。 
在一种实施方式中，产生所述失调电流包括闭合第一开关和第二开关。 
在一种实施方式中，响应于所述失调电流而产生所述失调补偿电压进一步包括使用所述第一晶体管和第二晶体管来产生所述失调补偿电压。 
在一种实施方式中，产生所述失调电流包括产生差分失调电流，并且进一步包括使用所述第一晶体管和第二晶体管来分别产生所述失调补偿电压的第一部分与第二部分；并且，将所述失调补偿电压的所述第一部分存储于所述多个电容器的第一电容器中并将所述失调补偿电压的所述第二部分存储于所述多个电容器的第二电容器中。 
根据本实用新型的另一方面，提供一种补偿电路中的失调的方法，所述方法包括：提供有源负载，所述有源负载具有第一晶体管和第二晶体管、第一开关和第二开关以及多个电荷存储元件，所述第一晶体管和第二晶体管的每一个都具有控制电极及第一载流电极和第二载流电极，所述第一晶体管的所述控制电极经由所述多个电荷存储元件耦合至所述第二晶体管的所述控制电极；在第一操作模式中操作所述有源负载，其中在所述第一操作模式中，所述第一晶体管的所述控制电极在第一节点处被耦合至所述第一晶体管的所述第一载流电极，而所述第二晶体管的所述控制电极在第二节点处被耦合至所述第二晶体管的所述第一载流电极；以及在第二操作模式中操作所述有源负载，其中在所述第二操作模式中，所述第一节点与所述第一晶体管的所述第一载流电极去耦，而所述第二节点与所述第二晶体管的所述第一载流电极去耦。 
在一种实施方式中，提供具有第一晶体管和第二晶体管及所述多个电荷存储元件的所述有源负载进一步包括提供具有第一端子和第二端子的第一电荷存储元件及具有第一端子和第二端子的第二电荷存储元件，所述第一晶体管的所述控制电极经由所述第一电荷存储元件和第二电荷存储元件耦合至所述第二晶体管的所述控制电极，其中所述第一晶体管的所述控制电极在第三节点处被耦合至所述第一电荷存储元件的所述第一端子，所述第二晶体管的所述控制电极在第四节点处被耦合至所述第二电荷存储元件的所述第一端子，并且所述第一电荷存储元件和第二电荷存储元件的所述第二端子在第五节点处被耦合在一起，并且其中在所述第二操作模式中，所述第五节点被耦合至所述第一晶体管的所述第一载流电极。 
在一种实施方式中，在所述第一操作模式中操作所述有源负载包括闭合被耦合在所述第一节点与所述第三节点之间的第一开关，闭合被耦合在所述第二节点与所述第四节点之间的第二开关，并且闭合被耦合在所述第五节点与具有操作电势的第一源极之间的第三开关。 
在一种实施方式中，在所述第二操作模式中操作所述有源负载包括打开被耦合在所述第一节点与所述第三节点之间的第一开关，打开被耦合在所述第二节点与所述第四节点之间的第二开关，并且打开被耦合在所述第五节点与具有操作电势的第一源极之间的第三开关，并且闭合被耦合在所述第一节点与所述第五节点之间的第四开关。 
在一种实施方式中，所述方法进一步包括将差分电流注入所述有源负载。 
在一种实施方式中，所述方法进一步包括使用所述差分电流来产生失调补偿信号并且将所述失调补偿信号存储于所述第一电荷存储元件和第二电荷存储元件中。 
现在应了解，已提供一种具有失调补偿有源负载的电路和一种用于补偿失调的方法。补偿失调可称为自动调零，其中补偿信号补偿失调信号。根据实施方案，有源负载包括耦合装置，所述耦合装置将有源负载内的节点短接在一起。例如，在有源负载包括具有至少两个晶 体管的电流镜的实施方案中，一个晶体管的栅极端子和漏极端子经由如开关或晶体管的耦合装置而耦合在一起，而另一晶体管的栅极端子和漏极端子经由另一耦合装置而耦合在一起，并且晶体管的栅极端子经由多个电容器彼此耦合。失调补偿可在电路的正常操作模式是单端(single-ended)的电路配置中提供差分补偿。虽然有源负载已作为电流镜示出，但这不是对本实用新型的限制。其它适合的有源负载包括电流源、电阻器退化电流源、栅地-阴地放大器(cascode)镜或源等。应注意，对于栅地-阴地放大器源和栅地-阴地放大器镜来说，耦合装置将镜像晶体管的栅极与所述栅地-阴地放大器元件的漏极连接，并且栅地-阴地放大器装置的漏极类似于与所述栅地-阴地放大器装置串联连接的晶体管的漏极。 
虽然本文已公开具体的实施方案，但并不意图将本实用新型限于所公开的实施方案。本领域技术人员将认识到，在不脱离本实用新型的精神的情况下，可做出修改和改变。本实用新型意图涵盖落入所附权利要求书的范围内的全部这类的修改和改变。 

Claims (10)

1.一种失调补偿有源负载，其特征在于，所述失调补偿有源负载包括： 
第一晶体管，其具有控制电极及第一载流电极和第二载流电极； 
第二晶体管，其具有控制电极及第一载流电极和第二载流电极，所述第一晶体管的所述第一载流电极被耦合至所述第二晶体管的所述第一载流电极； 
多个电荷存储元件，其被耦合在所述第一晶体管的所述控制电极与所述第二晶体管的所述控制电极之间； 
第一耦合装置，其具有控制端子及第一端子和第二端子，所述控制端子被耦合来接收第一控制信号，所述第一端子被耦合至所述第一晶体管的所述控制电极，而所述第二端子被耦合至所述第一晶体管的所述第二载流电极；以及 
第二耦合装置，其具有控制端子及第一端子和第二端子，所述控制端子被耦合来接收第二控制信号，所述第一端子被耦合至所述第二晶体管的所述控制电极，而所述第二端子被耦合至所述第二晶体管的所述第二载流电极。 
2.如权利要求1所述的失调补偿有源负载，其特征在于，所述第一耦合装置和第二耦合装置分别为第一晶体管和第二晶体管。 
3.如权利要求1所述的失调补偿有源负载，其特征在于，所述第一控制信号和第二控制信号大致上是相同信号。 
4.如权利要求1所述的失调补偿有源负载，其特征在于，所述多个电荷存储元件包括第一电荷存储元件和第二电荷存储元件，所述第一电荷存储元件具有被耦合至所述第一晶体管的所述控制电极的第一端子，所述第二电荷存储元件具有被耦合至所述第二晶体管的所述 控制电极的第一端子，所述第一电荷存储元件和第二电荷存储元件的每一个都具有第二端子，所述第二端子被耦合在一起。 
5.如权利要求4所述的失调补偿有源负载，其特征在于，所述失调补偿有源负载进一步包括第三耦合装置，所述第三耦合装置具有被耦合来接收第三控制信号的控制端子，被耦合至所述第一晶体管的所述第二载流电极的第一端子，以及被耦合至所述多个电荷存储元件的第一电荷存储元件的所述第二端子的第二端子。 
6.如权利要求5所述的失调补偿有源负载，其特征在于，所述失调补偿有源负载进一步包括第四耦合装置，所述第四耦合装置具有被耦合来接收第四控制信号的控制端子，被耦合来接收具有操作电势的第一源极的第一端子，以及被共同地耦合至所述第一耦合装置的所述第二端子和所述第一电荷存储元件的所述第二端子的第二端子。 
7.如权利要求6所述的失调补偿有源负载，其特征在于，所述第一耦合装置、第二耦合装置、第三耦合装置以及第四耦合装置都包括晶体管。 
8.如权利要求6所述的失调补偿有源负载，其特征在于，所述失调补偿有源负载进一步包括输入级，所述输入级具有输入端子及第一输出端子和第二输出端子，所述第一输出端子被耦合至所述第一晶体管的所述第二载流电极，而所述第二输出端子被耦合至所述第二晶体管的所述第二载流电极。 
9.如权利要求8所述的失调补偿有源负载，其特征在于，所述输入级包括一对差分耦合晶体管。 
10.如权利要求4所述的失调补偿有源负载，其特征在于，所述第一电荷存储元件和第二电荷存储元件都是电容器。 
CN2013202496229U 2012-05-11 2013-05-10 失调补偿有源负载 Expired - Lifetime CN203352544U (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/469,416 2012-05-11
US13/469,416 US8570095B1 (en) 2012-05-11 2012-05-11 Offset-compensated active load and method

Publications (1)

Publication Number Publication Date
CN203352544U true CN203352544U (zh) 2013-12-18

Family

ID=49448607

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2013202496229U Expired - Lifetime CN203352544U (zh) 2012-05-11 2013-05-10 失调补偿有源负载

Country Status (2)

Country Link
US (1) US8570095B1 (zh)
CN (1) CN203352544U (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107958678A (zh) * 2016-10-14 2018-04-24 恩智浦美国有限公司 感测放大器电路

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9070466B2 (en) * 2012-09-06 2015-06-30 Infineon Technologies Ag Mismatch error reduction method and system for STT MRAM
US9202543B2 (en) 2012-11-30 2015-12-01 Intel Deutschland Gmbh System and methods using a multiplexed reference for sense amplifiers
US9601165B1 (en) 2015-09-24 2017-03-21 Intel IP Corporation Sense amplifier
IT201700054686A1 (it) * 2017-05-19 2018-11-19 St Microelectronics Srl Circuito ad elevato swing di ingresso, dispositivo e procedimento corrispondenti
IT201800005777A1 (it) * 2018-05-28 2019-11-28 Amplificatore differenziale, circuito integrato, sistema, amplificatore da strumentazione e procedimento corrispondenti
CN111614333B (zh) * 2020-01-03 2021-02-19 东南大学 一种具有失调消除功能的高速采样放大器

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62273694A (ja) * 1986-05-22 1987-11-27 Sony Corp センスアンプ
JPH02142214A (ja) * 1988-11-24 1990-05-31 Nippon Motoroola Kk オフセット電圧を補償したラッチングコンパレータ
US5565813A (en) * 1995-05-15 1996-10-15 Motorola Inc. Apparatus for a low voltage differential amplifier incorporating switched capacitors
US6363277B1 (en) * 1999-08-20 2002-03-26 Cardiac Pacemakers, Inc. Cardiac rhythm management system with differential sensing channel
JP2001292041A (ja) 2000-04-07 2001-10-19 Fujitsu Ltd オペアンプおよびそのオフセットキャンセル回路
EP1380101B1 (en) * 2000-08-03 2010-04-28 Broadcom Corporation A switched-capacitor, common-mode feedback circuit for a differential amplifier without tail current
US6768348B2 (en) * 2001-11-30 2004-07-27 Semiconductor Energy Laboratory Co., Ltd. Sense amplifier and electronic apparatus using the same
JP3833530B2 (ja) 2001-12-13 2006-10-11 株式会社東芝 差動増幅器
US6859095B2 (en) 2002-01-31 2005-02-22 Stmicroelectronics Pvt. Ltd. Non-switched capacitor offset voltage compensation in operational amplifiers
US6697001B1 (en) * 2002-12-19 2004-02-24 Motorola, Inc. Continuous-time sigma-delta modulator with discrete time common-mode feedback
US6750704B1 (en) * 2003-01-09 2004-06-15 Motorola, Inc. Offset compensated differential amplifier
TWI316332B (en) * 2004-04-21 2009-10-21 Sony Corp Differential amplifier device, 2-stage amplifier device, and analog/digital converter device
JP2006310959A (ja) 2005-04-26 2006-11-09 Nec Corp 差動増幅器及び表示装置のデータドライバ並びに差動増幅器の駆動方法
JP5079504B2 (ja) * 2005-06-10 2012-11-21 ティーピーオー、ホンコン、ホールディング、リミテッド バッファ回路
JP4556824B2 (ja) 2005-09-27 2010-10-06 日本電気株式会社 差動増幅器とデジタル・アナログ変換器、並びに表示装置
JP4797734B2 (ja) 2006-03-23 2011-10-19 日本電気株式会社 差動増幅器とデジタル・アナログ変換器、並びに表示装置
JP2009284150A (ja) * 2008-05-21 2009-12-03 Panasonic Corp オフセットキャンセル回路及び表示装置
US7920009B2 (en) 2009-03-04 2011-04-05 Analog Devices, Inc. Method and device for comparator offset cancellation
IT1395248B1 (it) * 2009-03-18 2012-09-05 St Microelectronics Rousset Comparatore con compensazione di offset, in particolare per convertitori analogico-digitali
US8169255B2 (en) * 2010-08-31 2012-05-01 National Tsing Hua University Offset cancellation current mirror and operating method thereof

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107958678A (zh) * 2016-10-14 2018-04-24 恩智浦美国有限公司 感测放大器电路

Also Published As

Publication number Publication date
US8570095B1 (en) 2013-10-29
US20130300484A1 (en) 2013-11-14

Similar Documents

Publication Publication Date Title
CN203352544U (zh) 失调补偿有源负载
US7969191B2 (en) Low-swing CMOS input circuit
US9172364B2 (en) Isolated bootstrapped switch
US9292030B2 (en) Electronic circuit having band-gap reference circuit and start-up circuit, and method of starting-up band-gap reference circuit
US10033369B2 (en) Fully capacitive coupled input choppers
CN101662271B (zh) 一种开关电容电路及其负反馈电路
US20040027184A1 (en) Master slave flip-flop circuit functioning as edge trigger flip-flop
US10461726B2 (en) Compensated comparator
TWI495975B (zh) Voltage regulator
CN104012003A (zh) 电平移位器
CN101840242B (zh) Cmos低功耗电压电流偏置启动电路
CN103684379A (zh) 低电源电压的开关架构
Ashourloo et al. An automotive-grade monolithic masterless fault-tolerant hybrid dickson DC–DC converter for 48-V multi-phase applications
CN105684310A (zh) 锁存比较器电路和方法
US8289071B2 (en) Charge pump
CN106487374B (zh) 一种高速模拟电压信号缓冲器、芯片及通信终端
CN110083193A (zh) 带隙基准电压产生电路
US20230327621A1 (en) Device for copying a current
US7285992B1 (en) Amplifier with charge-pump generated local supplies
US7315196B2 (en) Voltage generating circuit that produces internal supply voltage from external supply voltage
US20060049865A1 (en) Low-voltage CMOS switch with novel clock boosting scheme
CN107317578A (zh) 电压准位移位电路
CN108628379B (zh) 偏压电路
CN101409547A (zh) 用于防止集成电路中的骤回的设备和方法
US10333529B1 (en) Method of forming a conversion circuit and structure therefor

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20131218

CX01 Expiry of patent term