CN201966214U - 具有p埋层的SOI nLDMOS器件单元 - Google Patents
具有p埋层的SOI nLDMOS器件单元 Download PDFInfo
- Publication number
- CN201966214U CN201966214U CN2011200602173U CN201120060217U CN201966214U CN 201966214 U CN201966214 U CN 201966214U CN 2011200602173 U CN2011200602173 U CN 2011200602173U CN 201120060217 U CN201120060217 U CN 201120060217U CN 201966214 U CN201966214 U CN 201966214U
- Authority
- CN
- China
- Prior art keywords
- type
- region
- buried
- field oxide
- light dope
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Thin Film Transistor (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
本实用新型涉及一种具有p埋层的SOI nLDMOS器件单元。现有产品限制了器件结构与电学特性的改善。本实用新型在隐埋氧化层上下两侧分别设置p埋层区和p型半导体衬底，p埋层区上设置n型轻掺杂漂移区，轻掺杂漂移区顶部两侧分别设置p型阱区和n型缓冲区，阱区中设置n+型源区和p+型欧姆接触区，缓冲区中设置n+型漏区。器件上部设置有栅氧化层、两个场氧化层、n型多晶硅栅极以及金属层。本实用新型处于阻断态时，n型轻掺杂漂移区与p埋层区之间形成的反向偏置pn结能够承受器件绝大部分纵向耐压，大大拓展了器件横向耐压性能的改善空间，同时薄埋氧层更有利于器件的散热，有助于明显提高器件最高环境工作温度、降低器件散热要求。
Description
技术领域
本实用新型属于半导体技术领域，涉及一种具有p埋层（BPL）的SOI（绝缘层上半导体）nLDMOS（n沟道横向双扩散金属-氧化物-半导体场效应晶体管）器件单元的结构。
背景技术
SOI nLDMOS器件由于其较高的集成度、较高的工作频率和温度、较强的抗辐照能力、极小的寄生效应、较低的成本以及较高的可靠性，作为无触点高频功率电子开关或功率放大器、驱动器在智能电力电子、高温环境电力电子、空间电力电子、交通工具电力电子和射频通信等领域具有广泛应用。常规SOI nLDMOS是在SOI衬底的n-型漂移区上形成场氧化层；在近源极端采用双离子注入及退火推进自对准掺杂技术形成短沟道nMOSFET及多晶硅栅场板，附加p+离子注入掺杂实现p-well；由多晶硅栅引出栅极金属引线，n+p+区引出源极金属引线；在近漏极端通过磷离子注入掺杂形成n型缓冲区，在该掺杂去进行大剂量高能磷、砷离子注入形成漏极区并引出金属漏极。该SOI nLDMOS器件中由于隐埋氧化层的存在衬底不参与耐压，当器件工作应用中遇到电压尖峰时，器件容易被击穿，严重影响了器件的耐压性能，同时较厚的埋氧层将影响器件的散热，不利于提高器件和系统的可靠性。
发明内容
本实用新型的目的在于针对现有技术的不足，提供一种具有p埋层的SOI nLDMOS器件单元，通过引入纵向的反向偏置pn结承受器件绝大部分纵向耐压，从而为提高器件的横向耐压性能大大拓展了空间。
本实用新型包括p型半导体衬底、隐埋氧化层、p埋层区、n型轻掺杂漂移区，隐埋氧化层覆盖在p型半导体衬底上，p埋层区覆盖在隐埋氧化层上，n型轻掺杂漂移区覆盖在p埋层区上。
在n型轻掺杂漂移区顶部的两侧分别嵌入p型阱区和n型缓冲区；p型阱区的顶部嵌入n型源区和p型欧姆接触区，n型源区和p型欧姆接触区相接，n型源区设置在p型欧姆接触区与n型缓冲区之间；n型缓冲区的顶部嵌入n型漏区， n型源区与n型漏区之间顺序间隔有p型阱区、n型轻掺杂漂移区和n型缓冲区。
n型源区的顶部设置有第一场氧化层，p型阱区的顶部设置有栅氧化层，n型轻掺杂漂移区的顶部设置有第二场氧化层，栅氧化层设置在第一场氧化层和第二场氧化层之间，栅氧化层的两侧分别与第一场氧化层和第二场氧化层相接；栅氧化层覆盖了相邻的n型源区顶部的一部分、p型阱区的一部分以及n型轻掺杂漂移区顶部的一部分；第二场氧化层覆盖了相邻的n型轻掺杂漂移区顶部的一部分、n型缓冲区的顶部以及n型漏区顶部的一部分。
p型欧姆接触区的顶部设置有金属源极，栅氧化层的顶部设置有n型多晶硅栅极，n型漏区的顶部设置有金属漏极；金属源极覆盖了p型欧姆接触区的顶部、n型源区顶部的一部分和第一场氧化层顶部的一部分；n型多晶硅栅极覆盖了栅氧化层的顶部以及第二场氧化层顶部的一部分，并且与第一场氧化层相接；金属漏极覆盖了n型漏区的顶部的一部分以及第二场氧化层顶部的一部分。
本实用新型在常规SOI nLDMOS器件结构的n型轻掺杂漂移区与隐埋氧化层间引入p埋层区，在器件漏极接高电位时，n型轻掺杂漂移区与p埋层区间的反向pn结形成的耗尽层能够承受器件绝大部分纵向耐压，提高了器件的耐压性能，同时使用薄埋氧层能够提高器件的散热性能，提高有利于提高器件和系统的可靠性。
附图说明
图1为本实用新型的结构示意图；
图2为图1的俯视图；
图3为图1的A-A截面示意图；
图4为图1的B-B截面示意图。
具体实施方式
如图1、2、3和4所示，一种具有p埋层的SOI nLDMOS器件单元，包括p型半导体衬底1、隐埋氧化层2、p埋层区3、n型轻掺杂漂移区4，隐埋氧化层2覆盖在p型半导体衬底1上，p埋层区3覆盖在隐埋氧化层2上，n型轻掺杂漂移区4覆盖在p埋层区3上。
在n型轻掺杂漂移区4顶部两侧分别嵌入p型阱区5和n型缓冲区14，其中p型阱区5为p型较重掺杂半导体区，n型缓冲区14为n型较重掺杂半导体区；p型阱区5的顶部嵌入n型源区6和p型欧姆接触区7，n型源区6和p型欧姆接触区7相接，n型源区6设置在p型欧姆接触区7与n型缓冲区14之间；n型缓冲区14的顶部嵌入n型漏区13， n型源区6与n型漏区13之间顺序间隔有p型阱区5、n型轻掺杂漂移区4和n型缓冲区14；所述的p型欧姆接触区7为p型重掺杂形成，n型源区6和n型漏区13为n型重掺杂形成。
n型源区6的顶部设置有第一场氧化层9-1，p型阱区5的顶部设置有栅氧化层10，n型轻掺杂漂移区4的顶部设置有第二场氧化层9-2，栅氧化层10设置在第一场氧化层9-1和第二场氧化层9-2之间，栅氧化层10的两侧分别与第一场氧化层9-1和第二场氧化层9-2相接；栅氧化层10覆盖了相邻的n型源区6顶部的一部分、p型阱区5的一部分以及n型轻掺杂漂移区4顶部的一部分；第二场氧化层9-2覆盖了相邻的n型轻掺杂漂移区4顶部的一部分、n型缓冲区14的顶部以及n型漏区13顶部的一部分。
p型欧姆接触区7的顶部设置有金属源极8，栅氧化层10的顶部设置有n型多晶硅栅极11，n型漏区13的顶部设置有金属漏极12；金属源极8覆盖了p型欧姆接触区7的顶部、n型源区6顶部的一部分和第一场氧化层9-1顶部的一部分；n型多晶硅栅极11覆盖了栅氧化层10的顶部以及第二场氧化层9-2顶部的一部分，并且与第一场氧化层9-1相接；金属漏极12覆盖了n型漏区13的顶部的一部分以及第二场氧化层9-2顶部的一部分。
Claims (1)
1.具有p埋层的SOI nLDMOS器件单元，包括p型半导体衬底(1)、隐埋氧化层(2)、p埋层区(3)、n型轻掺杂漂移区(4)，其特征在于：
隐埋氧化层(2)覆盖在p型半导体衬底(1)上，p埋层区(3)覆盖在隐埋氧化层(2)上，n型轻掺杂漂移区(4)覆盖在p埋层区(3)上；
在n型轻掺杂漂移区(4)顶部两侧分别嵌入p型阱区(5)和n型缓冲区(14)；p型阱区(5)的顶部嵌入n型源区(6)和p型欧姆接触区(7)，n型源区(6)和p型欧姆接触区(7)相接，n型源区(6)设置在p型欧姆接触区(7)与n型缓冲区(14)之间；n型缓冲区(14)的顶部嵌入n型漏区(13)， n型源区(6)与n型漏区(13)之间顺序间隔有p型阱区(5)、n型轻掺杂漂移区(4)和n型缓冲区(14)；
n型源区(6)的顶部设置有第一场氧化层(9-1)，p型阱区(5)的顶部设置有栅氧化层(10)，n型轻掺杂漂移区(4)的顶部设置有第二场氧化层(9-2)，栅氧化层(10)设置在第一场氧化层(9-1)和第二场氧化层(9-2)之间，栅氧化层(10)的两侧分别与第一场氧化层(9-1)和第二场氧化层(9-2)相接；栅氧化层(10)覆盖了相邻的n型源区(6)顶部的一部分、p型阱区(5)的一部分以及n型轻掺杂漂移区(4)顶部的一部分；第二场氧化层(9-2)覆盖了相邻的n型轻掺杂漂移区(4)顶部的一部分、n型缓冲区(14)的顶部以及n型漏区(13)顶部的一部分；
p型欧姆接触区(7)的顶部设置有金属源极(8)，栅氧化层(10)的顶部设置有n型多晶硅栅极(11)，n型漏区(13)的顶部设置有金属漏极(12)；金属源极(8)覆盖了p型欧姆接触区(7)的顶部、n型源区(6)顶部的一部分和第一场氧化层(9-1)顶部的一部分；n型多晶硅栅极(11)覆盖了栅氧化层(10)的顶部以及第二场氧化层(9-2)顶部的一部分，并且与第一场氧化层(9-1)相接；金属漏极(12)覆盖了n型漏区(13)的顶部的一部分以及第二场氧化层(9-2)顶部的一部分。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2011200602173U CN201966214U (zh) | 2011-03-10 | 2011-03-10 | 具有p埋层的SOI nLDMOS器件单元 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN2011200602173U CN201966214U (zh) | 2011-03-10 | 2011-03-10 | 具有p埋层的SOI nLDMOS器件单元 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN201966214U true CN201966214U (zh) | 2011-09-07 |
Family
ID=44528768
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2011200602173U Expired - Fee Related CN201966214U (zh) | 2011-03-10 | 2011-03-10 | 具有p埋层的SOI nLDMOS器件单元 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN201966214U (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112968060A (zh) * | 2019-11-27 | 2021-06-15 | 上海积塔半导体有限公司 | 基于bcd工艺的全隔离ldnmos的制作方法及芯片 |
-
2011
- 2011-03-10 CN CN2011200602173U patent/CN201966214U/zh not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112968060A (zh) * | 2019-11-27 | 2021-06-15 | 上海积塔半导体有限公司 | 基于bcd工艺的全隔离ldnmos的制作方法及芯片 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN104201206A (zh) | 一种横向soi功率ldmos器件 | |
| CN201910425U (zh) | 一种适用于高低压单片集成的ldmos器件 | |
| CN103579351A (zh) | 一种具有超结埋层的横向扩散金属氧化物半导体器件 | |
| CN102376762A (zh) | 超级结ldmos器件及制造方法 | |
| CN101969072B (zh) | 降压用耗尽型n型横向双扩散金属氧化物半导体晶体管 | |
| CN102097479A (zh) | 一种低压埋沟vdmos器件 | |
| CN203617299U (zh) | 一种双扩散金属氧化物半导体 | |
| CN101834202B (zh) | 降低热载流子效应的n型横向绝缘栅双极型器件 | |
| CN102157550B (zh) | 一种具有p埋层的纵向沟道SOI LIGBT器件单元 | |
| CN202616236U (zh) | 一种具有p型埋层的超结纵向双扩散金属氧化物半导体管 | |
| CN102176469A (zh) | 一种具有p埋层的SOI nLDMOS器件单元 | |
| CN103545346A (zh) | 隔离型n型ldmos器件及其制造方法 | |
| CN201966214U (zh) | 具有p埋层的SOI nLDMOS器件单元 | |
| CN104201203B (zh) | 高耐压ldmos器件及其制造方法 | |
| CN102983161A (zh) | 非埋层的双深n型阱高压隔离n型ldmos及制造方法 | |
| CN102169893B (zh) | 一种具有p埋层的横向沟道soi ligbt器件单元 | |
| CN202018966U (zh) | 具有p埋层的纵向沟道SOI LIGBT器件单元 | |
| CN104518027A (zh) | Ldmos器件及其制造方法 | |
| CN102769038A (zh) | 一种抗闩锁n型绝缘体上硅横向双扩散场效应晶体管 | |
| CN202058737U (zh) | 具有p埋层的横向沟道soi ligbt器件单元 | |
| CN202018967U (zh) | 具有p埋层的纵向沟道SOI nLDMOS器件单元 | |
| CN102130166A (zh) | Dddmos器件 | |
| CN102437192A (zh) | 一种n型绝缘体上硅横向双扩散场效应晶体管 | |
| CN202736927U (zh) | 耗尽型功率半导体器件 | |
| CN102646709B (zh) | 一种快速超结纵向双扩散金属氧化物半导体管 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20110907 Termination date: 20140310 |