CN1998132B - 抗干扰xo-缓冲器 - Google Patents

Abstract

公开的是用于参考频率信号分配电路的方法和电路结构，其抑制由RF信号泄漏而引入的多余干扰成分。该方法和电路可以包括沿参考频率信号通路对缓冲器部件重新布线，由此抑制连接到RF泄漏通路的电导和电感成分进入电路。滤波器也可以在缓冲器之后使用，以抑制由对相位频率检测器中多余音频的二次抽样或参考信号与缓冲器信号通路中的干扰音频之间的互调所引起的干扰成分。

Description

抗干扰XO-缓冲器

技术领域

本发明涉及抑制在RF电路中的干扰的方法和装置，更具体的，涉及电路和布线技术，用于分配振荡器参考信号同时抑制不想要的寄生信号。

背景技术

集成的无线电接收机不容易实现抗干扰且具有较快稳定时间的射频(RF)合成器。抗干扰性要求所有频率同步。这通常要求频率合成器参考频率与RF频道间距相等，且参考振荡器频率，通常由晶体振荡器产生，是频道间距的整数倍。由于所有频率谐波相关，这种配置实际上免除了寄生成分。然而，具有这种参考频率和频道间距关系的合成器的稳定时间会不合乎要求的长，因为稳定时间与频道间距(即参考频率)的倒数成正比。

由于这些相互矛盾的要求，其因必须支持用于具有不相关频道间距的各种标准的频率的产生而更为严重，通常使用分数-N合成器。但当产生的无线电载波频率接近但不等于合成器参考频率的整数倍时，分数-N合成器易于产生干扰成分。因此，在等于载波与参考谐波之差的偏置上的寄生将会伴随载波。见Jan-Wim Eikenbroek and Sven Mattisson，”Frequency Synthesis for IntegratedTransceivers(用于集成收发机的频率合成)”，chapter Part III，第339-355页，inHigh-Speed Analog-to-Digital  Converters：Mixed-Signal Design；PLLs andSynthesizers，Kluwer Academic Publishers，2000。抑制这些寄生成分是非常困难且费时的，经常需要许多专用集成电路(ASIC)迭代，其增加了与这些装置相关的复杂性和成本。

分数-N合成器通常从片上或片外晶体振荡器(XO)取得参考频率，其通过一个或多个缓冲器被提供到相位频率检测器。需要这些缓冲器通过提高晶体信号功率和使得参考过零尽可能短(例如陡峭的方波)，以确保足够低的噪声电平。现代无线电收发机(即发射机加接收机)经常以集成电路(例如ASIC)构成，包括一个或多个片上RF振荡器。然而，RF振荡器是不期望信号和电源泄漏的来源，其不仅在相关电路而且在临近电路中引入了使性能降低的干扰。从片上RF振荡器而来的干扰的一个来源是振荡器的LC储能电路的电感，储能电路基于所施加的控制电压而被调谐到特定频率(例如，通过控制变容二极管的电压来改变LC储能电路的电容)。

图1示出了相对于常规分数-N锁相环(PLL)频率合成器出现的干扰情况。如图1所示，晶体振荡器(XO)110产生参考信号112，其被输入到缓冲器114。参考信号优选的是正弦信号，具有用f_xo(或更常用的f_ref来表示任何类型的参考信号的频率)表示的频率。缓冲器114可以是限幅器，其在频率f_ref产生XO参考频率信号的变形φ_R 116，并具有陡峭的过零特性。从XO缓冲器输出的参考信号与分频器132的输出的相位和频率一起被输入到相位频率检测器(PFD)118。PFD的输出是脉冲，其与参考频率信号φ_R116和分频器132的输出之间的相位和频率差有关。相位检测器118的输出被施加到电荷泵(未示出)，并随后由低通滤波器122滤波。环路滤波器122的输出随后施加到压控振荡器(VCO)126。VCO 126的输出信号φ₀128被提供到分频器132的输入。分频器接收提供到控制输入134的控制信号。

作为这种反馈布置的结果，VCO 126输出信号φ_R的频率f_O被驱动为等于参考信号频率乘以分频器132的分频因子。因此，VCO 126的频率能通过由分频器132的控制输入134来控制分频因子而被控制。

分频器132动态的以成比例的N和N加或减某个整数(即，N±M，这里N和M是整数)来对VCO输出信号φ_R的频率f_O进行分频，其导致了平均分频比N加上分数K/F(K和F是整数)。K/F是确定分数值的占空周期，这里F是电路的分数模数(例如，8表示1/8分数分辨率)，K是工作的分数频道。通过将与特定预期频率有关的K和F值施加到分频器控制输入134，在VCO 126的输出端的信号φ₀的频率能被设定为频率f_O＝f_ref(N+K/F)。

如图1中的虚线通路所示，来自VCO电感器的感应耦合会分别进入晶体振荡器的焊线(未示出)，沿通路140进入参考频率信号通路112，沿通路142和144进入PFD输入通路116和136，及沿通路146进入电源干线(未示出)。电源供应还会被VCO电流干扰，其导致在VCC、地、和基片之间的电压降。当VCO频率泄漏到任一PFD输入中时，会产生不想要的低频混合产物。

频率合成器的PFD输入通常连接到锁存器。例如，边缘触发锁存器被广泛的用在分数-N合成器的PFD中。这种类型PFD的基本构成包括一对边缘触发、可复位D-触发器，其D输入设定为逻辑1。D-触发器的时钟输入分别接收具有参考频率的信号和具有压控振荡器(VCO)被分频器中设定的某个数值分频后的频率的信号。D-触发器的Q输出被输入到与(AND)门，当其为高时，输出一个复位信号到两个D-触发器。D-触发器的Q输出的状态分别产生具有一定持续时间的“UP”和“DOWN”脉冲，其状态与参考频率的频率是超前还是滞后于分频后的VCO信号的频率相对应。PFD的输出被用于以已知的方式控制电荷泵，其输出信号被低通滤波，并施加到VCO的输入。边缘触发PFD的更详细的说明可在T.H.Lee，”The Design of CMOS Radio-Frequency Integrated Circuits”(CMOS射频集成电路的设计)，Cambridge University Press，Cambridge，1998，和B.Razavi，”RE Microelectronics”(RE微电子技术)，Prentice-Hall，Upper SaddleRiver，1998中获得。

边缘触发PFD的锁存器是宽带的。当VCO信号泄漏到任意锁存器的时钟时，定时抖动就出现在由PFD产生的VCO控制电压中。在VCO控制电压上的抖动将导致VCO与参考信号最接近的谐波混频。当二者之间的差足够小时，两个不想要的带内寄生音频会出现在VCO输出频率的任一侧。

图1所示的干扰情况能如图2中所示进行建模，而不失其普遍性。在图2中，图1的XO-缓冲器114被模拟为包括晶体管Q1和Q2的差动对210。每个晶体管Q1和Q2的集电极都连接到一个负载电阻器R_O，晶体管Q1和Q2的发射极被共同连接到恒流源212。相位频率检测器118的输入也被示为包括晶体管Q3和Q4的差动对220，它们的集电极连接到负载电阻器R，它们的发射极被共同连接到恒流源222。差动对210的负载电阻器R_O和相位频率检测器输入220的负载电阻器R连接到V_CC电源电压干线226。由XO源而来的输入参考频率信号v_xo(在图1中从XO 110沿通路112)施加到差动对210的晶体管Q1和Q2基极的缓冲器输入。

已知了各种有关文献。例如，EP1349268A2描述了一种大增益范围、高线性、低噪声MOS VGS，具有基于差分设计的噪声抑制。标题为”15 Gbit/s high-gainlimiting amplifer fabricated using Si-bipolar production technology”(用硅双极生产技术构造的15Gbit/s高增益限幅放大器)，et al.，Electronic Letters，Vol.30，No.18的文章描述了一种限幅放大器，具有两个单独的输出缓冲器。JP9162731描述了将低输出阻抗逻辑电路提供到传输线的端点。

回到图1，由XO-缓冲器产生的输出信号沿通路116提供给相位频率检测器118的输入。沿着这条通路，由VCO泄漏所导致的干扰在图2中以两个干扰部件230和232来模拟。第一干扰部件230用具有电压v_ccx的电压源230来表示，其串联连接在XO-缓冲器210和PFD 220的输入之间的V_CC线路中。第二干扰部件232用产生感应干扰电压v_x的三绕组变压器232来表示，其串联连接在从XO-缓冲器的输出到PFD的输入的通路中。当这些干扰部件230和232施加到PFD输入220的输入信号v_i将与由XO-缓冲器产生的输出信号v_b不同。

由VCO泄漏所导致的问题当前是通过采用平衡信号通路并结合具有高共模抑制比和电源抑制比(分别为CMRR和RSRR)的电路来克服的。平衡布线方案在一些方面是有效的，因为其导致进入信号通路的大部分干扰是共模的，只有很小的不平衡项会干扰参考信号，其或者是由于某些布线不对称，或者是由于有限的CMRR。此类方案通常以20至40dB抑制在信号通路中的干扰。进入电源干线的干扰会类似的被高PSRR所抑制，典型地与CMRR具有相同的数量级。然而，随着不断增加的集成程度，片上距离变得越来越小。同时，由于片上电感器并未与其它电路技术同比变化，电感器与导线的相对间距也变得更小，进一步恶化了感应耦合干扰。例如，GSM频率合成器输出的寄生电平必须要比在400kHz偏置的载波低超过44dB，假定在该偏置的环路滤波器衰减是23dB，其与对于用13MHz晶体参考信号的DCS频段低-88dBc的参考频率寄生相对应。即使以当今的布线和电路技术，要获得这些寄生频率电平也变得越来越困难。因此，在现有技术中需要更加鲁棒的参考频率分配方案。

发明内容

应强调当在详述中使用术语“包括”时，特指所述的特征、整数、步骤或部件的存在；但这些术语的使用不排除一个或多个其它特征、整数、步骤、部件或其组合的存在或增加。

根据本发明的一个方面，参考频率分配设备包括用于产生参考频率信号的振荡器，及缓冲器装置，其输入连接到振荡器的输出信号通路上。缓冲器装置包括与缓冲器其它部件在空间上分离的至少一个部件，以增加从缓冲器可见的输出阻抗。对缓冲器部件位置的重新布线导致缓冲器输出阻抗抑制了由于RF信号泄漏进信号通路而产生的不想要的寄生成分。

根据本发明的另一方面，一种抑制沿RF信号通路到输入电路的多余信号的方法，包括在基片的第一和第二区域中提供缓冲限幅器装置的子部件，将RF信号通路布线在从缓冲器装置的输出到在电路布局的第二区域提供的输入电路上。通过在第二区域中提供缓冲限幅器子部件，缓冲限幅器输出阻抗和输入电路的输入阻抗变得不匹配，由此抑制了引入到缓冲限幅器输出和输入电路输入之间的信号通路上的干扰。

本发明的另一方面涉及锁相环(PLL)电路，其包括缓冲限幅器，具有用于接收参考频率信号的输入和用于输出缓冲后的参考频率信号的输出。第一低通滤波器连接到缓冲器和相位频率检测器的第一输入之间的信号通路中。第二低通滤波器作用于相位频率检测器的输出，以产生滤波后的相位检测器输出。按照顺序，压控振荡器产生输出信号，其频率依赖于滤波后的相位检测器输出。输出信号由分频器接收，其产生分频后的信号。在PLL中，第一滤波器与缓冲器的部件的物理布局导致了缓冲器的输出阻抗大于相位频率检测器第一输入的阻抗。

本发明的另一方面涉及一种方法，用于抑制沿射频-RF-信号通路到输入电路的多余信号，包括步骤：在基片的第一和第二区域中设置缓冲器的子部件(Q₁，Q₂，R_O)；将RF信号通路布线在从缓冲器的输出到在基片的第二区域中设置的输入电路上，其中在第二区域中设置缓冲器子部件(R_O)的所述步骤导致了缓冲器的输出阻抗和输入电路的输入阻抗变得不匹配，并由此抑制了引入到缓冲器输出和输入电路输入之间的RF信号通路中的干扰；对输入电路附近的RF信号通路进行低通滤波；及在缓冲器的输出和输入电路的输入之间的RF信号通路中设置多个低通滤波器和多个缓冲器，其中每个所述缓冲器都与所述低通滤波器之一连续相连。

本发明的另一方面涉及一种锁相环电路，用于抑制多余信号，包括：缓冲器，具有用于接收参考频率信号的输入和用于输出缓冲后的参考频率信号的输出；相位频率检测器，具有第一和第二输入；第一低通滤波器，连接在缓冲器和相位频率检测器的第一输入之间的射频-RF-信号通路中；第二低通滤波器，作用于相位检测器的输出上，以产生滤波后的相位检测器输出；压控振荡器，用于产生频率依赖于滤波后的相位检测器输出的输出信号；分频器，用于接收该输出信号，并产生分频后的信号；其特征在于第一低通滤波器和缓冲器的子部件的物理布局导致了缓冲器的输出阻抗大于相位频率检测器第一输入的阻抗，以抑制出现在RF信号通路上的干扰，其中缓冲器进一步包括连接到相位频率检测器的第一输入上的差动输出，其中第一低通滤波器的至少一个部件跨接到差动输出上。

本发明另外的方面和优点将在随后的说明书中提出，一部分从说明中显而易见，或可以由本发明的实施而获知。本发明的这些方面和优点将由在所记录的说明书和权利要求书及附图中具体指出的系统和方法而实现和获得。

应明白前面的概述和随后的详细说明都是且仅是示范性的，不是象权利要求那样来限制本发明。

附图说明

附图被包括以提供对本发明的进一步的理解，合并于此并构成说明书的一部分，其示出了本发明的典型实施例，其与说明书一起用于解释本发明的原理。在附图中：

图1是示出VCO泄漏通路的锁相环(PLL)电路的示意图。

图2是示出由于来自RF部件的泄漏而导致的干扰影响的电路模型。

图3是将图1和2的寄生成分表示为电路元件的电路模型。

图4示出了部分PLL电路，其中负载电阻器根据本发明的典型实施例重新布置。

图5是示范性的PLL RF电路的框图，其包括根据本发明的典型实施例而提供在相位频率检测器之前的滤波器。

图6a至6c是示出PLL电路部件的电路图，其中根据本发明的典型实施例，在相位频率检测器之前提供了低通滤波器。

图7是示出沿参考频率信号通路，级联布置的低通滤波器和缓冲器电路的框图。

具体实施方式

现在，将结合在附图中示出的典型实施例，对本发明的这些和其它方面来加以详细说明。

为获得上述干扰拾音问题的解决方案，在图3中示出的简化模型被用于分析图2中所示的干扰源。出于普遍性的原因，所有信号都假设是不平衡的，但是由于PSRR和CMRR通过采用适当数量的抵消，所得出的结果很容易扩展到平衡的情况(即对称或几乎对称)。因此，在下面仅使用不平衡信号表示。

如在图3中所示，i_b和v_b分别表示缓冲器输出电流和电压，v_i表示相位频率检测器(PFD)的输入电压。感应信号干扰在图3中用电压源v_x来模拟，电容(传导)信号串扰用电流源i_x来表示。电源干扰用电压源v_ccx来表示，缓冲器输出阻抗和PFD输入阻抗分别用R_O和r_i来表示。可以被示为

$v_i=\frac{r_i}{r_i+R_O}[(i_b+i_x)\·R_O+\left(v_x{+v}_{\mathrm{ccx}}\right)],---\left(1\right)$

这里，为了简明，频率相关性被省去。一般的缓冲器被设计为具有低输出阻抗(即R_O＜＜r_i)，所以等式(1)可以简化为如下：

v_i1≈[(i_b+i_x)·Ro+(v_x+v_ccx)](2)

这种策略揭示了电容串扰的影响能通过选择i_b来最小化，以使i_x变得不重要了。另外，明显的，电路部件较大的间隔会导致v_x和v_ccx比i_b·R_O小的多。然而，当前和将来的增加电路密度的需要使这种间隔即使不是不可能获得，也越来越困难。因此，必须提供抑制v_x和v_ccx的其它方式。

本发明在第一示范性方式中通过改变在缓冲器输出和PFD输入的阻抗程度，处理由RC泄漏所导致的干扰。例如，使R_O＞＞r_i，导致：

$v_{i2}\≈[i_b\·r_i+\frac{r_i}{R_O}(v_x+v_{\mathrm{ccx}})]---\left(3\right)$

这里i_x被省略，因为其所起的作用不会大于在等式(2)中。由等式(3)，可知由v_x和v_ccx引起的干扰将以比值R_O/r_i而被抑制。通过经由高缓冲器输出阻抗来产生阻抗不匹配，从而使缓冲器对于由由v_x和v_ccx引起的干扰会更鲁棒。

图4示出了相对于相位检测器输入阻抗，增加缓冲器输出阻抗以获得高比值R_O/r_i的示范性方式。如图4所示，缓冲器负载电阻器R_O被提供，其物理上更接近相位检测器输入420的输入端，而不是缓冲器单元410。更接近于PFD输入端来提供缓冲器负载电阻器R_O增加了缓冲器输出电阻，并减小了PFD的输入电阻，因此正如可由等式(3)可知的，抑制了由v_x和v_ccx而导致的干扰。

例如，RF ASIC通常具有大约500mv/1mA或500Ω阻值的R_O。相应的通常的输入电阻r_i≈β/g_m，或在1mA大约为2.5kΩ。(因为噪声的原因，缓冲器和相位检测器的输入通常工作在相似的电流等级。)当电阻器被移动到PFD输入侧时，PFD的输入电阻变为r_i≈R_O或500Ω，且在此以r_o表示的缓冲器输出阻抗由晶体管Q3和Q4的初期电压V_A给定。通常初期电压V_A可以在1mA的集电极电流(I_C)时为25V。这转换为缓冲器输出电阻r_o≈V_A/I_C，或25kΩ，产生极佳的v_x和v_ccx干扰抑制25000/500或40dB。

在干扰已经在由参考信号源而来的信号通路中存在的情况下，简单的重新布置负载电阻器R_O将不足以抑制由干扰引起的寄生分量。例如，在参考信号通路上的干扰会以两种方式引起PLL寄生音频：(1)在PFD中的多余音频的二次抽样(即折叠)或(2)在参考信号与缓冲器信号通路(在PFD输入之前的)中的干扰音频之间的互调。因此，就需要备选的或附加的方式，来抑制由二次抽样和互调所引起的干扰成分。

根据本发明，这些音频的抑制以第二方式来实现，在其中参考频率信号通过滤波而被净化。在随后的分析中，假设干扰是由干扰音频引起的。然而，下面讨论的概念对于噪声也同样有效，只要记住将会观测到增加的噪声底面或噪声“隆起”，而不是与干扰音频有关的清晰的PLL杂波。

由在PFD输入端的RF的二次抽样所引起的相位噪声与在PFD输入端的参考和干扰信号的转换速率(slew rate)的比值大概成正比(当干扰信号远小于参考信号时)。为了减小相位噪声，已知的是在参考通路的前端放置限幅缓冲器，以将参考信号转换速率最大化，同时限制在缓冲器之后拾取的干扰的任何影响。然而，一旦干扰进入信号通路，简单的增加限幅器将不能改变转换速率比值。在这种情况下，可以引入低通滤波器来抑制干扰，同时将参考信号的影响最小化。

图5是根据本发明的一个典型实施例的分数-N锁相环电路的框图，在其中低通滤波器被用于抑制由在参考频率信号的信号通路中的干扰引起的寄生音频。例如所示的PLL可以被用于通信装置的发射电路中，如移动电话。例如类似的电路可以用于此类装置的接收电路中。

具有频率f_ref的输入参考信号被提供给缓冲器520的输入，其限制振幅并输出具有陡峭过零的方波信号。缓冲器的输出被提供给低通滤波器(LPF)530，其对参考信号滤波，并将滤波后的信号提供给相位频率检测器(PFD)540的第一输入。尽管在图5中只示出了一个缓冲器520，但可以理解多个缓冲器级和LPF可以在低通滤波器530和PFD540之间的通路中存在。PFD 540的输出在环路滤波器550中进行滤波，并传输到压控振荡器(VCO)560，其在VCO输出端570提供输出信号。VCO 560的输出还被提供给分频器580，在此以一个分频比对其进行分频。分频器580的分频输出沿通路590被提供到PFD 540的第二输入。

在第一缓冲器(即限幅器)520之后，输出在波形上将接近方波。因此，当接收步进输入时，在信号过零转换速率上的低通滤波器530的影响能通过评估滤波器输出的峰值转换速率来估计。最大转换速率将会是在过零点的转换速率的合理近似值。

滤波器输出响应能在拉普拉斯域中计算如下：

v_o(s)＝v_i(s)·H(s)，

这里v_i(s)和H(s)分别是在s平面的滤波器输入信号和传递函数。由步进输入导致的标称输出转换速率(即，v_i(s)＝l/s)就为

${\stackrel{\·}{v}}_o\left(s\right)=s\·v_i\left(s\right)\·H\left(s\right)=H\left(s\right).$

假设是片上无源滤波器，所有极点都是实数，且出于简化而又不失普遍性，可以假设所有极点重合。这种n-极滤波器的传递函数就可以表示为：

$H\left(s\right)=\frac{H_0\·a^n}{{(s+a)}^n},$

这里a是滤波器极点角频率，H₀是低频增益。(例如见John J.Dt’Azzo andConstantine H.Houpis，Linear Control System Analysis and Design-conventionaland modern(线性控制系统分析和设计-传统的和现代的)，McGraw-Hill，1981。)输出电压的标称(即，a＝1和H₀＝1)时间导数就等于滤波器的脉冲响应，如导数算子和输入信号相约去，

$h\left(t\right)=L^{-1}\left(H\left(s\right)\right)=e^{-1}\frac{t^{n-1}}{(n-1)!}.$

峰值转换速率大约等于过零转换速率，可以约为 $\left|\right|{\stackrel{\·}{v}}_o\left|\right|\underset{\‾}{\≈}1/n,$ 对于n≤10，其误差小于35％。

标称滤波器转换速率与滤波器阶数的倒数成正比。因此，非标称转换速率将与滤波器极点频率除以其阶数(即a/n)成正比。而且，滤波器高频衰减与(s/a)ⁿ＝(ω_RF/a)ⁿ成正比。由于衰减随n的增长比随转换速率衰减要快，为了最大化转换速率衰减结果，我们取n的最大值，同时取a的最小值。然而，由于噪声约束，转换速率不能降低，人们不得不选择比能导致最大转换速率衰减结果要高的多的滤波器极点频率。极点频率(即，a/2/π)通常的选择是常为13或26MHz的晶体振荡器参考频率f_ox乘以在前的通常为10^m的限幅器过零增益结果，这里m是限幅器的数量。实际上，例如当m超过3时，限幅器(而不是滤波器)将限制带宽。在这种情况下，由于衰减很小(即ω_RF～a)，滤波器可以被省略或滤波器带宽能被设定为与限幅器带宽相似。然而，如下所示，滤波器优选的置于第一限幅器之后，在此情况下m＝1。

图6a至6c示出了在缓冲后的参考频率信号与相位频率检测器输入之间的低通滤波器的示范性实施。可以意识到所示的电路可以是PLL的一部分，例如频率合成器的、调制器的或一些其它RF电路的PLL。在图6a至6c所示的电路部分相对于在图4中类似标注的元件在上面被说明。例如，图6a至6c的电流源612/622、晶体管Q1至Q4、及模拟的传导和感应干扰630/632的功能分别与上述的图4的电流源412/422、晶体管Q1至Q4、及模拟的传导和感应干扰430/432相对应。

图6a示出了PLL的缓冲器610和PFD输入620，在其中双极点低通滤波器增加到PFD输入之前的信号通路中。图6a的双极点低通滤波器是单端配置，包括两个数值为C₁的电容器，两个数值为C₂的电容器，及连接到信号地电位的电阻器(示出数值为R₀/2)。也可以使用其它滤波器拓扑，例如有源RC或LRC滤波器，但优选至少为二阶的，具有低输入阻抗，并接近于PFD输入端放置。这样布置的低通滤波器增加了级间阻抗的不匹配，因此除了抑制高频干扰和噪声之外，还降低了拾取的感应干扰。

通过提供一对或多对差动结构的电容器和电阻器(例如，通过将这些部件跨接到信号线上)，能够节省一些芯片空间，但以CMRR为代价。例如，图6b示出了本发明的一个实例，其中滤波缓冲器通路具有双极点，一个是单端和一个是差动。图6c示出了示范性的滤波缓冲器通路具有3个滤波器极点，其两个是差动的，一个是单端的。

限幅缓冲器具有饱和传递函数。该传递函数具有很强的非线性并稳定输出信号振幅(以及PLL环路增益)，同时提高了过零转换速率。当从振荡器而来的正弦信号(例如晶体振荡器(XO)产生具有角频率ω_xo的信号)与一个很小的RF干扰通过这种限幅器时，两个信号成分都经受谐波和互调音频的产生。在RF音频附近，主要的成分很快衰减为类似于方波的晶体振荡器信号的谐波频谱和奇数阶互调产物。这两个信号成分可以分别表示为：

$v_{\mathrm{xo}}=v_{\mathrm{xo}1}\underset{i}{\mathrm{\Σ}}{c}_i\·\sin (i\·{\mathrm{\ω}}_{\mathrm{xo}}\·t),i=\mathrm{1,3,5},...,---\left(4\right)$

这里，v_xo1是基础音频的振幅， $c_i\underset{~}{<}1/i,$ 及：

$v_{\mathrm{rf}}=v_{\mathrm{rf}0}\underset{i}{\mathrm{\&Sigma;}}{c}_i\&CenterDot;\sin [({\mathrm{\&omega;}}_{\mathrm{rf}}+i\&CenterDot;{\mathrm{\&omega;}}_{\mathrm{xo}})\&CenterDot;t],i=...-5,-3,-\mathrm{1,0,1,3,5},...,---\left(5\right)$

这里，v_rf0是基本RF干扰音频的振幅。

在一个限幅器级之后，RF互调产物很快衰减，足以不引起任何接近于参考信号基频的低频寄生成分。然而，在第二个限幅器级之后(即当信号通过级联的两个限幅器时)，情况会有不同。在该情况下，不会像仅有一对相继连接的限幅器的情况那样，在RF干扰附近的互调音频的振幅并没有随着距RF基础音频的距离而衰减很多。这种频谱变宽的影响是当RF载波被选择为振荡器频率fxo的奇数倍时(例如，71·f_xo+Δ_f)，互调音频的出现很靠近晶体振荡器基频f_xo＝(ω_xo/2π)。当RF载波靠近f_xo的偶数倍时(例如，72·f_xo+Δ_f)，有相似的频谱结果，除了有在晶体振荡器谐波之间的奇数阶互调音频。在任一情况下，由于需要滤波器需要具有很高的Q值，通过滤波移去互调音频将会是很困难的。这种滤波器可以是复合有源滤波器或RLC滤波器，由于较大的面积和/或与RF载波线的互感，两种变形都易于拾取干扰。

互调频谱变宽的机理是：在第一限幅器之后，限幅器不再被输入两个正弦信号。第二限幅器将接收在等式4和5中所述的两个信号的和作为输入。目前，不仅存在两个基频的奇数阶互调成分，而且还有基频加上谐波和边频带的所有组合，导致了在RF基频附近相当平坦的互调频谱。滤除高阶互调产物的唯一方法是抑制在第一和第二限幅器之间的RF成分。当存在多个RF干扰进入点时，滤波器将随这些进入点提供在限幅器之间。

图7是根据本发明的，包括级联的低通滤波器和缓冲器的信号通路的框图。信号通路以XO和缓冲器频率信号分配设备710开始。尽管设备710表示为具有XO参考频率信号源，级联的概念就延伸为通常的RF型振荡器电路或易受由RF泄漏而来的干扰影响的其它信号源。设备710输出具有参考频率f_xo的信号，其被提供给低通滤波器720的输入。沿这条通路是RF干扰Int1的进入点。低通滤波器720增加中间级阻抗的不匹配，并滤除由干扰Int1引入的高阶互调成分。滤波器720的滤波输出被提供给缓冲限幅器730的输入。如果在缓冲器730之后的信号通路中没有干扰问题存在，附加的缓冲器可以与缓冲器730串联提供。

图7示出了另外的干扰Int2被引入到缓冲器730的输出之后的例子。与低通滤波器720和缓冲器730类似，低通滤波器净化信号，并增加到下一级的阻抗的不匹配。如果有必要，对于沿信号通路任何数量的干扰点重复上述设置。例如，图7示出了干扰Int3进入到缓冲器750之后的信号通路，附加的级联低通滤波器740和缓冲器750接在该进入点之后。如所见的，实际上任意数量的缓冲器和滤波器组合都可以用于抑制干扰并将其对信号的影响最小化。

前述的推论在推导中很大程度上忽略了频率相关性影响，但这些能够由本领域技术人员轻易的推断得出。已经参考具体实施例对本发明进行了说明。然而，对于本领域技术人员来说显而易见的，本发明可以用除上述的优选实施例之外的特定形式来体现。这样做不会脱离本发明的精神。

例如，尽管前面的实施例描述了基于双极的电路，但同样的原理能够应用于其它技术，例如CMOS。尽管上述的实施例涉及在PLL的晶体振荡器信号通路中的通路，但这些技术的使用并不限于这种通路，也能应用于其它敏感通路。具体的，PFD反馈通路与其输入共同具有同样的敏感性。例如，参照图5，本发明能被用于抑制寄生成分沿通路590进入。依赖于布线距离，所提出的原理也能被用于这种信号通路。另外，本发明不限于在PLL电路中使用，还能被用于需要参考频率信号的其它RF电路。例如，本发明能被用于在混频电路、波形发生器、和需要抑制不想要的寄生成分的其它电路中抑制寄生成分。

通过对一些缓冲器部件重新布线，可以取得对电感和电源所引起的干扰成分实质上的抑制。能够预期大约40dB的抑制比，而不会影响缓冲器链的正常工作。通过另外增加滤波，可以取得进一步的抑制和/或避免互调产物的产生。当不使用滤波器时，在芯片有效面积中的耗费基本上是0，当使用滤波器时也很小。额外的干扰边限将显著的降低寄生程度，可以节省一次或者多次ASIC重新流片(respin)。本发明对于平衡和单端信号都适用。

对于本领域技术人员来说显而易见的，可以对本发明的参考频率分配方法和配置做出各种变化和修改，而不会脱离其精神和范围。因此，本发明意欲覆盖对本发明的修改，只要它们处于附加的权利要求及其等价的范围内。

Claims (10)

1.一种用于抑制沿射频RF信号通路到输入电路的多余信号的方法，特征在于步骤：

在基片的第一和第二区域中设置缓冲器的子部件(Q₁，Q₂，R_o)；

将RF信号通路布线在从缓冲器的输出到在基片的第二区域中设置的输入电路上，其中在第二区域中设置缓冲器子部件(R_O)的所述步骤导致了缓冲器的输出阻抗和输入电路的输入阻抗变得不匹配，并由此抑制了引入到缓冲器输出和输入电路输入之间的RF信号通路中的干扰；

对输入电路附近的RF信号通路进行低通滤波；及

在缓冲器的输出和输入电路的输入之间的RF信号通路中设置多个低通滤波器和多个缓冲器，其中所述缓冲器中的每一个都与所述低通滤波器之一连续相连。

2.如权利要求1的方法，其中缓冲器是限幅器。

3.一种锁相环电路，用于抑制多余信号，包括：

缓冲器(520)，具有用于接收参考频率信号的输入和用于输出缓冲后的参考频率信号的输出；

相位频率检测器(540)，具有第一和第二输入；

第一低通滤波器(530)，连接在缓冲器和相位频率检测器的第一输入之间的射频RF信号通路中；

第二低通滤波器(550)，作用于相位检测器的输出上，以产生滤波后的相位检测器输出；

压控振荡器(560)，用于产生频率依赖于滤波后的相位检测器输出的输出信号；

分频器(580)，用于接收该输出信号，并产生分频后的信号；

其特征在于第一低通滤波器和缓冲器的子部件的物理布局导致了缓冲器的输出阻抗大于相位频率检测器第一输入的阻抗，以抑制出现在RF信号通路上的干扰，

其中缓冲器进一步包括连接到相位频率检测器的第一输入的差动输出，

其中第一低通滤波器的至少一个部件跨接到差动输出。

4.如权利要求3的锁相环电路，其中所述缓冲器是限幅器。

5.如权利要求3的锁相环电路，其中第一低通滤波器的至少一个部件连接到地。

6.如权利要求3的锁相环电路，包括第二缓冲器，连接到第一低通滤波器的输出上。

7.如权利要求3的锁相环电路，其中第一低通滤波器包括至少两个极点。

8.如权利要求7的锁相环电路，其中第一低通滤波器包括多于两个极点。

9.如权利要求3的锁相环电路，其中的相位频率分频器是分数-N分频器。

10.如权利要求3的锁相环电路，其中的振荡器部件包括晶体振荡器。

Images