CN1976010B - 用于制造半导体器件的方法 - Google Patents

用于制造半导体器件的方法 Download PDF

Info

Publication number
CN1976010B
CN1976010B CN2006101637864A CN200610163786A CN1976010B CN 1976010 B CN1976010 B CN 1976010B CN 2006101637864 A CN2006101637864 A CN 2006101637864A CN 200610163786 A CN200610163786 A CN 200610163786A CN 1976010 B CN1976010 B CN 1976010B
Authority
CN
China
Prior art keywords
substrate
integrated circuit
semiconductor integrated
insulating barrier
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2006101637864A
Other languages
English (en)
Other versions
CN1976010A (zh
Inventor
田村友子
青木智幸
鹤目卓也
大力浩二
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN1976010A publication Critical patent/CN1976010A/zh
Application granted granted Critical
Publication of CN1976010B publication Critical patent/CN1976010B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1262—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate
    • H01L27/1266—Multistep manufacturing methods with a particular formation, treatment or coating of the substrate the substrate on which the devices are formed not being the final device substrate, e.g. using a temporary substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

第一半导体集成电路和第二半导体集成电路，其被设置在第一衬底之上使得第二半导体集成电路中的每一个与第一半导体集成电路中的一个相邻，通过多个转移操作被转移到另外的衬底。在形成在第一衬底之上的第一半导体集成电路和第二半导体集成电路被分别转移到另外的衬底(第四衬底和第五衬底)之后，这些电路被分成对应于每一个半导体集成电路的半导体器件。在第四衬底之上第一半导体集成电路被设置同时使彼此保持距离，以及在第五衬底之上第二半导体集成电路被设置同时使彼此保持距离。因此，可以获得第四衬底和第五衬底中的每一个的大的分割边限。

Description

用于制造半导体器件的方法
技术领域
本发明涉及用于制造半导体器件的方法。本发明涉及用于制造通过无线通信输入和输出数据的半导体器件的方法。
背景技术
用于在柔性衬底之上制造装备有半导体集成电路的半导体器件的方法已经被提出过。在该方法中，首先，在第一衬底之上使用薄膜晶体管形成多个半导体集成电路，该第一衬底不是柔性的并且是由厚玻璃等形成的。在第一衬底之上该多个半导体集成电路被形成同时使彼此保持预定距离。该多个半导体集成电路从第一衬底被转移到柔性的第二衬底。该多个半导体集成电路完全同时从第一衬底被转移到第二衬底；因此，还在第二衬底之上，该多个半导体集成电路排成直线同时使彼此保持预定距离。其后，第二衬底被分开以便将半导体集成电路分成单独的块，由此获得多个半导体器件(参考在专利文献1：Japanese Published Patent Application No.2005-311333中的描述)。当通过分割第二衬底获得该多个半导体器件时该预定距离变成了用于分割的边限(margin)(在下文中称作分割边限或划线边限)。
在用于制造半导体器件的常规方法中，提供分割边限是必需的。因此，难以增加可以制造在一个第一衬底之上的半导体集成电路的数量，并且因此难以增加可以通过使用一个第一衬底同时制造的半导体器件的数量。因此，半导体器件的成本高。
另外，如果为了增加半导体器件的数量而没有使分割边限受到充分地保护，那么当被分开时半导体集成电路更有可能被损坏。因此，难以确保半导体集成电路的可靠性。
发明内容
考虑到以上所述，本发明的目的是提供用于以低成本制造高可靠性的半导体器件的方法。
本发明的一个特征是用于制造半导体器件的方法，利用该方法通过多个转移操作将多个形成在第一衬底之上的半导体集成电路转移到另外的衬底(在下文中，称作“通过多个转移操作的转移方法”)。
具体地说，本发明的一个特征是在将多个半导体集成电路转移到另外的衬底时使用多种类型的绝缘层(第一绝缘层和第二绝缘层)作为用于在半导体集成电路和另外的衬底之间粘附的绝缘层。第一绝缘层和第二绝缘层中的每一个和半导体集成电路之间的粘附力不相同。第一绝缘层选择性地形成在形成于第一衬底之上的该多个半导体集成电路中的一些电路之上，并且第二绝缘层选择性地形成在形成于第一衬底之上的该多个半导体集成电路中的其余电路之上。不同于第一衬底的另外的衬底设置在第一绝缘层和第二绝缘层之上以将第一衬底和另外的衬底彼此分开。因此，其上形成第一绝缘层的半导体集成电路不被转移到另外的衬底，但是其上形成第二绝缘层的半导体集成电路被转移到另外的衬底(第一转移)。此时，没有被转移到另外的衬底的半导体集成电路留在第一衬底之上。在第一转移之后，半导体集成电路被转移到新的另外的衬底(第二转移)。以这种方式，形成于第一衬底之上的该多个半导体集成电路可以被选择性地转移到另外的衬底。因此，形成于第一衬底之上的该多个半导体集成电路可以通过多个转移操作被转移到另外的衬底。
形成于第一衬底之上的该多个半导体集成电路可以具有相同结构或不同结构。例如，形成于第一衬底之上的该多个半导体集成电路可以具有相同的布局或不同的布局。
(利用通过多个转移操作的转移方法制造半导体器件的方法)
本发明的另一个特征是用于制造半导体器件的方法，通过该方法，在第一衬底之上形成多个第一半导体集成电路和多个第二半导体集成电路，该多个第二半导体集成电路被设置使得第二半导体集成电路的每一个与第一半导体集成电路的其中一个相邻；第二衬底被附着以便覆盖第一半导体集成电路和第二半导体集成电路；其后第一衬底和第二衬底被彼此分开并且第一半导体集成电路被转移到第二衬底(第一转移)；第三衬底被附着以覆盖留在第一衬底之上的第二半导体集成电路；其后第一衬底和第三衬底被彼此分开并且第二半导体集成电路被转移到第三衬底(第二转移)；第二衬底被分割以便将该多个第一半导体集成电路分成单独的块；并且第三衬底被分割以便将该多个第二半导体集成电路分成单独的块。
通过本发明的用于制造半导体器件的方法，在第一衬底之上形成多个第一半导体集成电路和多个第二半导体集成电路，该多个第二半导体集成电路被设置使得其每一个与第一半导体集成电路的其中一个相邻；形成第一绝缘层以便覆盖第二半导体集成电路；形成第二绝缘层以便覆盖第一半导体集成电路；第二衬底被附着以便覆盖第一绝缘层和第二绝缘层；通过在第二衬底和第一衬底之间增加第一外力使第一衬底和第二衬底彼此分开，并且第一半导体集成电路被转移到第二衬底(第一转移)；第三衬底被附着以便覆盖留在第一衬底之上的第二半导体集成电路；通过在第一衬底和第三衬底之间增加第二外力使第一衬底和第三衬底彼此分开，并且第二半导体集成电路被转移到第三衬底(第二转移)；第二衬底被分割以便将该多个第一半导体集成电路分成单独的块；并且第三衬底被分割以便将该多个第二半导体集成电路分成单独的块。
可以形成第二绝缘层以便覆盖第一绝缘层的边缘部分或可以形成第二绝缘层以便不覆盖第一绝缘层的边缘部分。
要注意的是，在第一半导体集成电路被转移到第二衬底后，多个第一半导体集成电路被进一步转移到第四衬底，并且第四衬底被分割以便将该多个第一半导体集成电路分成单独的块。此外，在第二半导体集成电路被转移到第三衬底后，多个第二半导体集成电路被进一步转移到第五衬底，并且第五衬底被分割以便将该多个第二半导体集成电路分成单独的块。
要注意的是，关于第一外力，第二绝缘层和第一半导体集成电路之间的接合(粘附)强度可以产生得比第一绝缘层和第二半导体集成电路之间的接合(粘附)强度高，并且产生得比第一衬底和第一半导体集成电路之间的接合强度高。另外，关于第一外力，第一衬底和第二半导体集成电路之间的接合强度产生得比第一绝缘层和第二半导体集成电路之间的接合(粘附)强度高。可以使用环氧基树脂材料(具有环氧基的树脂材料)形成第二绝缘层，并且可以使用乙烯基树脂材料(具有乙烯基的树脂材料)形成第一绝缘层。
第一半导体集成电路和第二半导体集成电路可以同时被形成在第一衬底之上(可以通过相同的工艺形成)。第一半导体集成电路和第二半导体集成电路可以具有相同结构或可以具有不同结构。
第一衬底的热阻可以产生得比第二到第五衬底的热阻高。热阻特性指的是应变点、熔点、或玻璃化转变点。
本发明的用于制造半导体器件的方法可以是这样的用于制造半导体器件的方法：通过该方法，第一半导体集成电路或第二半导体集成电路被电连接到天线并且通过天线利用无线通信来输入和输出数据。可以在第一衬底之上形成第一半导体集成电路和第二半导体集成电路时形成天线。要注意的是，天线可以被形成在与第一衬底不同的衬底之上。
(利用通过四个转移操作的转移方法制造半导体器件的方法)
通过本发明的用于制造半导体器件的方法，在第一衬底之上，形成多个第一半导体集成电路；多个第二半导体集成电路，该多个第二半导体集成电路被设置使得第二半导体集成电路的每一个与第一半导体集成电路的其中一个相邻；多个第三半导体集成电路，该多个第三半导体集成电路被设置使得第三半导体集成电路的每一个与第一半导体集成电路的其中一个和第二半导体集成电路的其中一个相邻；以及多个第四半导体集成电路，该多个第四半导体集成电路被设置使得第四半导体集成电路的每一个与第一半导体集成电路的其中一个、第二半导体集成电路的其中一个、和第三半导体集成电路的其中一个相邻。
形成第一绝缘层以覆盖第二半导体集成电路、第三半导体集成电路、和第四半导体集成电路。形成第二绝缘层以覆盖第一半导体集成电路。第二衬底被附着以覆盖第一绝缘层和第二绝缘层。通过在第一衬底和第二衬底之间增加第一外力使第一衬底和第二衬底彼此分开，并且第一半导体集成电路被转移到第二衬底(第一转移)。
形成第三绝缘层以覆盖第三半导体集成电路和留在第一衬底之上的第四半导体集成电路。形成第四绝缘层以覆盖第二半导体集成电路。第三衬底被附着以覆盖第三绝缘层和第四绝缘层。通过在第一衬底和第三衬底之间增加第二外力使第一衬底和第三衬底彼此分开，并且第二半导体集成电路被转移到第三衬底(第二转移)。
形成第五绝缘层以覆盖留在第一衬底之上的第四半导体集成电路。形成第六绝缘层以覆盖第三半导体集成电路。第四衬底被附着以覆盖第五绝缘层和第六绝缘层。通过在第一衬底和第四衬底之间增加第三外力使第一衬底和第四衬底彼此分开，并且第三半导体集成电路被转移到第四衬底(第三转移)。
第五衬底被附着以覆盖留在第一衬底之上的第四半导体集成电路。通过在第一衬底和第五衬底之间增加外力使第一衬底和第五衬底彼此分开，并且第四半导体集成电路被转移到第五衬底(第四转移)。
第二衬底被分割以便将该多个第一半导体集成电路分成单独的块。第三衬底被分割以便将该多个第二半导体集成电路分成单独的块。第四衬底被分割以便将该多个第三半导体集成电路分成单独的块。第五衬底被分割以便将该多个第四半导体集成电路分成单独的块。
可以形成第二绝缘层以便覆盖第一绝缘层的边缘部分或可以形成第二绝缘层以便不覆盖其边缘部分。可以形成第四绝缘层以便覆盖第三绝缘层的边缘部分或可以形成第四绝缘层以便不覆盖其边缘部分。可以形成第六绝缘层以便覆盖第五绝缘层的边缘部分或可以形成第六绝缘层以便不覆盖其边缘部分。
要注意的是，在第一半导体集成电路被转移到第二衬底之后，该多个第一半导体集成电路可以被进一步转移到第六衬底，并且可以分割第六衬底以便将该多个第一半导体集成电路分成单独的块。在第二半导体集成电路被转移到第三衬底之后，该多个第二半导体集成电路可以被进一步转移到第七衬底，并且可以分割第七衬底以便将该多个第二半导体集成电路分成单独的块。在第三半导体集成电路被转移到第四衬底之后，该多个第三半导体集成电路可以被进一步转移到第八衬底以便将该多个第三半导体集成电路分成单独的块。在第四半导体集成电路被转移到第五衬底之后，该多个第四半导体集成电路可以被进一步转移到第九衬底，并且可以分割第九衬底以便将该多个第四半导体集成电路分成单独的块。
要注意的是，关于第一外力，第二绝缘层和第一半导体集成电路之间的接合(粘附)强度产生得比第一绝缘层和第二到第四半导体集成电路中的每一个之间的接合(粘附)强度高，并且产生得比第一衬底和第一半导体集成电路之间的接合强度高。关于第一外力，第一衬底和第二到第四半导体集成电路中的每一个之间的接合强度产生得比第一绝缘层和第二到第四半导体集成电路中的每一个之间的接合(粘附)强度高。关于第二外力，第四绝缘层和第二半导体集成电路之间的接合(粘附)强度产生得比第三绝缘层和第三与第四半导体集成电路中的每一个之间的接合(粘附)强度高，并且产生得比第一衬底和第二半导体集成电路之间的接合强度高。关于第二外力，第一衬底和第三与第四半导体集成电路中的每一个之间的接合强度产生得比第三绝缘层和第三与第四半导体集成电路中的每一个之间的接合(粘附)强度高。关于第三外力，第六绝缘层和第三半导体集成电路之间的接合(粘附)强度产生得比第五绝缘层和第四半导体集成电路之间的接合(粘附)强度高，并且产生得比第一衬底和第三半导体集成电路之间的接合强度高。关于第三外力，第一衬底和第四半导体集成电路之间的接合强度产生得比第五绝缘层和第四半导体集成电路之间的接合(粘附)强度高。第二绝缘层、第四绝缘层、以及第六绝缘层可以利用环氧基树脂材料(具有环氧基的树脂材料)形成。第一绝缘层、第三绝缘层、以及第五绝缘层可以利用乙烯基树脂材料(具有乙烯基的树脂材料)形成。
第一到第四半导体集成电路可以同时形成在第一衬底之上(可以通过相同的工艺形成)。第一到第四半导体集成电路可以具有相同结构或者可以具有不同结构。
第一衬底的热阻可以产生得比第二到第九衬底的热阻高。
可以将本发明的用于制造半导体器件的方法应用到这样的用于制造半导体器件的方法：通过该方法，第一到第四半导体集成电路中的任何一个被电连接到天线并且通过天线利用无线通信来输入和输出数据。可以在第一衬底之上形成第一到第四半导体集成电路时形成天线。要注意的是，天线可以被形成在与第一衬底不同的衬底之上。
通过本发明的用于制造半导体器件的方法，在形成在第一衬底之上的第一半导体集成电路被转移到第二衬底之后，该第一半导体集成电路被分成单独的块。由于在第二衬底之上电路(第二半导体集成电路)并不形成得与任何一个第一半导体集成电路相邻，因此形成第一半导体集成电路同时使彼此保持距离。另外，在形成在第一衬底之上的第二半导体集成电路被转移到第三衬底之后，第二半导体集成电路被分成单独的块。由于在第三衬底之上电路(第一半导体集成电路)并不形成得与任何一个第二半导体集成电路相邻，因此形成第二半导体集成电路同时使彼此保持距离。因此，可以获得第二衬底的大的分割边限和第三衬底的大的分割边限。另外，能够增加可以由一个第一衬底制造的半导体器件的数量。要注意的是，由于半导体集成电路的面积变得更小，因此在分成每一个半导体集成电路的过程中的高精确度是必需的；因此，随着半导体集成电路的面积变得更小，本发明的效果变高。
具体地说，相对于通过两个转移操作的转移方法，利用通过四个转移操作的转移方法，在第一到第四半导体集成电路中的每一个中，可以放置多个半导体集成电路同时使彼此保持宽距离。因此，可以获得更大的分割边限。另外，能够增加可以由一个第一衬底制造的半导体器件的数量。
通过使第一衬底的热阻比半导体集成电路被转移到的衬底的热阻高，可以增加在制造多个半导体集成电路中所允许的工艺温度。这使得可以实施充分的热处理；因此，可以改善半导体集成电路的特性。
在利用通过两个转移操作的转移方法制造半导体器件的方法中，通过形成第二绝缘层以便不覆盖第一绝缘层的边缘部分，第一绝缘层可以不保留在第二绝缘层和第一半导体集成电路之间。因此，第二绝缘层和第一半导体集成电路之间的粘附性被增加并且半导体器件的可靠性可被进一步改善。另外，在第一半导体集成电路被转移到与第一衬底不同的衬底之后可以容易地去除第一绝缘层。
另外，在利用通过四个转移操作的转移方法制造半导体器件的方法中，通过形成第二绝缘层以便不覆盖第一绝缘层的边缘部分，第一绝缘层可以不保留在第二绝缘层和第一半导体集成电路之间。通过形成第四绝缘层以便不覆盖第三绝缘层的边缘部分，第三绝缘层可以不保留在第四绝缘层和第二半导体集成电路之间。通过形成第六绝缘层以便不覆盖第五绝缘层的边缘部分，第五绝缘层可以不保留在第六绝缘层和第三半导体集成电路之间。因此，第二绝缘层和第一半导体集成电路之间的粘附性、第四绝缘层和第二半导体集成电路之间的粘附性、以及第六绝缘层和第三半导体集成电路之间的粘附性能够被增加，并且半导体器件的可靠性能够被进一步改善。另外，在第一半导体集成电路、第二半导体集成电路、以及第三半导体集成电路被转移到与第一衬底不同的衬底之后，可以容易地除去第一绝缘层、第三绝缘层、以及第五绝缘层。
如上所述，可以提供以低成本制造高可靠性半导体器件的方法。
附图说明
在附图中：
图1A和1B是均示出实施例模式1的结构的视图；
图2A到2E是均示出实施例模式1的结构的视图；
图3A到3F是均示出实施例模式1的结构的视图；
图4是示出实施例模式1的结构的视图；
图5A和5B是均示出实施例模式2的结构的视图；
图6A和6B是均示出实施例模式3的结构的视图；
图7A和7B是均示出实施例模式4的结构的视图；
图8A到8D是均示出实施例模式5的结构的视图；
图9A和9B是均示出实施例模式5的结构的视图；
图10A到10E是均示出实施例4的结构的视图；
图11A到11C是均示出实施例5的结构的视图；
图12A到12F是均示出实施例模式2的结构的视图；
图13A到13F是均示出实施例模式2的结构的视图；
图14A到14F是均示出实施例模式2的结构的视图；
图15A到15D是均示出实施例模式2的结构的视图；以及
图16A和16B是均示出实施例1的结构的视图。
具体实施方式
将参考附图解释本发明的实施例模式。然而，本发明并不限于以下的解释，并且本领域的技术人员容易理解，在不脱离本发明的目的和范围的情况下可以以多种方式修改模式和细节。因此，本发明不应当被解释为限于下文所给出的实施例模式的解释。要注意的是，在下文中所解释的本发明的结构中，在不同附图中共同地使用表示相同部分的参考数字。在本发明中，“被连接”与“被电连接”同义；因此，另一个元件可以被夹在中间。
实施例模式1
将解释本发明的制造半导体器件的方法。在该实施例模式中，将解释利用通过两个转移操作的转移方法制造半导体器件的方法。使用图1A和1B、图2A到2E、图3A到3F、以及图4来解释。
图1A和1B、图2A到2E、以及图3A到3F是均示出本发明的用于制造半导体器件的方法的视图。图1A中虚线a-a’的截面图在图1B中示出。如图1B中所示，剥离层101形成在第一衬底100之上。第一半导体集成电路201和第二半导体集成电路202形成在剥离层101之上。如图1A中所示，在第一衬底100之上，形成第一半导体集成电路201和第二半导体集成电路202使得第二半导体集成电路202中的每一个与第一半导体集成电路201的其中一个相邻。第一半导体集成电路201被设置在第一衬底100之上使得第一半导体集成电路201不沿一个方向或沿垂直于该一个方向的方向连续设置。另外，第二半导体集成电路202被设置在第一衬底100之上使得第二半导体集成电路202不沿一个方向或沿垂直于该一个方向的方向连续设置。因此，第一半导体集成电路201和第二半导体集成电路202被交替设置。具有第一半导体集成电路201和第二半导体集成电路202的层是半导体集成电路层102。例如，在图1A和1B中，第一半导体集成电路201和第二半导体集成电路202中的每一个被设置在大致为四边形的区域中。
可以使用半导体衬底例如硅晶片、石英衬底、玻璃衬底等作为第一衬底100。通过使用具有高热阻温度的衬底作为第一衬底100，在制作第一半导体集成电路201和第二半导体集成电路202中所允许的工艺温度能够被提高。因此，可以实施充分的热处理，由此改善第一半导体集成电路201和第二半导体集成电路202的特性。另外，也可以用具有刚性的衬底作为第一衬底100。通过使用具有刚性的衬底作为第一衬底100，可以降低第一衬底100的变形，并且可以减小在制作第一半导体集成电路201和第二半导体集成电路202中的未对准等。因此，第一半导体集成电路201和第二半导体集成电路202的可靠性能够被改善。
施加第一树脂材料以便覆盖第二半导体集成电路202。其后，使用加热装置例如烘箱、热板、或加热炉实施烘焙处理以固化第一树脂材料，并且形成由树脂形成的第一绝缘层203a(图2A)。在此，乙烯基树脂材料(具有乙烯基的树脂材料)被用作第一树脂材料。例如，可以用由Asahi Chemical Research Laboratory制造的503B-SH作为第一树脂材料。烘焙处理的温度大于或等于130℃并且低于150℃。当烘焙处理温度被设置为130℃时，通过烘焙处理10分钟，能够固化所施加的第一树脂材料。要注意的是，第一绝缘层203a对于平行于第一衬底100的表面(顶表面)的方向可以具有绝缘特性使得多个半导体集成电路不短路。因此，可以使用各向异性的导电材料替代第一树脂材料来形成第一绝缘层203a。该各向异性的导电材料具有被混合在粘合剂中的导电微粒并且在垂直于第一衬底100的表面的方向上具有导电特性以及在与其平行的方向上具有绝缘特性。
在形成第一绝缘层203a之后，施加第二树脂材料以便覆盖第一半导体集成电路201。第二树脂材料不同于第一树脂材料。其后，使用加热装置例如烘箱、热板、或加热炉实施烘焙处理以固化第二树脂材料，并且形成由树脂形成的第二绝缘层204a(图2B)。在此，使用环氧基树脂材料作为第二树脂材料。可以使用由Mitsui Chemicals制造的XN651作为第二树脂材料。烘焙处理的温度大于或等于140℃并且低于180℃。当烘焙处理温度被设置为160℃时，通过烘焙处理30分钟，可以固化所施加的第二树脂材料。要注意的是，第二绝缘层204a对于平行于第一衬底的表面(顶表面)的方向可以具有绝缘特性使得多个半导体集成电路不短路。因此，可以使用各向异性的导电材料替代第二树脂材料来形成第二绝缘层204a。该各向异性的导电材料具有被混合在粘合剂中的导电微粒并且在垂直于第一衬底100的表面的方向上具有导电特性以及在与其平行的方向上具有绝缘特性。
可以采用印刷方法、微滴泄放方法等作为树脂材料等的施加方法用以形成第一绝缘层203a和第二绝缘层204a。微滴泄放方法是指通过从小孔将包含预定成分的微滴泄放以形成预定图案的方法。微滴泄放方法依赖于其系统也称作喷墨方法。印刷方法是指丝网印刷方法或胶版印刷方法。
在图2A到2E和图3A到3F中，示出其中第一绝缘层203a和第二绝缘层204a彼此不重叠的结构。
随后，在半导体集成电路层102中形成开口205，并且剥离层101被暴露(图2C)。优选在避开构成半导体集成电路层102的第一半导体集成电路201和第二半导体集成电路202的区域中、或在第一衬底100的边缘部分中提供开口205。此外，开口205也可以被设置在半导体集成电路之间的边界区中。可以通过利用激光束照射、通过机器研磨、或切割形成开口205。通过激光束照射形成开口205是优选的，因为可以缩短处理时间。当通过激光束照射提供开口205时，通过移动激光束的照射区域，从垂直于第一衬底100的顶表面的方向观察的开口205的形状可以是任意形状。例如，从垂直于第一衬底100的顶表面的方向观察的开口205的形状可以是弯曲的。例如，可以用UV激光器作为激光器。用激光束照射第一衬底100、剥离层101、半导体集成电路层102、以及第二绝缘层204a。另外，该激光束是从第二绝缘层204a侧(在图2C中用箭头示出的方向)发射的。形成开口205使得暴露剥离层101的至少一部分。因此，在至少半导体集成电路层102和第二绝缘层204a中提供开口205。要注意的是，激光束可以到达第一衬底100。换句话说，可以形成开口205以便穿透第一衬底100或以便除去部分第一衬底100。
第二衬底206a被设置在第二绝缘层204a之上(图2D)。第二衬底206a是其中绝缘层和粘结层(也可以是粘附层)被层叠的衬底并且是热剥离衬底。设置第二衬底206a以便粘结层和第二绝缘层204a彼此附着。热剥离衬底具有粘结层，其粘附力由于热处理而被减弱。作为粘结层，例如，可以使用由加热时变软的热塑性粘合剂形成的层；由其中混合了通过加热膨胀的微胶囊或起泡剂的材料形成的层；由其中给热固性树脂提供热熔融特性或热解特性的材料形成的层；或利用其中由于水的渗透界面强度退化的材料或利用由于水的吸收而膨胀的树脂的层。
通过使用第二衬底206a将第一半导体集成电路201与第一衬底100分开。此时，可以施加外力以便第二衬底206a与第一衬底100彼此分开。可以借助通过开口205引入气体或液体来刻蚀剥离层101而将第一半导体集成电路201与第一衬底100分开。可替换地，可以借助从开口205引入气体或液体来刻蚀剥离层101并且进一步借助施加外力将第一半导体集成电路201与第一衬底100分开。对于刻蚀，例如，可以使用包含卤素氟化物或卤素间化合物的气体或液体。在剥离层101的内部或在剥离层101和半导体集成电路层102之间的边界处实施第一衬底100和第一半导体集成电路201的分离。从而第一半导体集成电路201被转移到第二衬底206a(图2E)。在第一半导体集成电路201被转移到第二衬底206a之后第一衬底100的状态在图4中的列X1、行a中示出。
随后，第三树脂材料被施加到留在第一衬底100上的第二半导体集成电路202之上并且被烘焙，由此形成由树脂形成的第三绝缘层224b(图3A)。第三树脂材料和第二树脂材料可以相同。此外，如上所述，通过激光束等形成开口。通过在第三绝缘层224b之上设置第三衬底206b并且施加外力，第一衬底100和第三衬底206b彼此分开，即，通过使用物理装置，第二半导体集成电路202和第一衬底100分开。可以使用与第二衬底206a的材料相同的材料作为第三衬底206b。从而第二半导体集成电路202可被转移到第三衬底206b(图3B)。要注意的是，在不形成第三绝缘层224b的情况下，可以通过使用粘附(粘贴)到第二半导体集成电路202的第三衬底206b分开第二半导体集成电路202。在第二半导体集成电路202被转移到第三衬底206b之后第一衬底100的状态在图4中的列X2、行a中示出。
在图2E中示出的步骤中，当在剥离层101内部实施分离时，与第一半导体集成电路201重叠的剥离层101的区域801的表面被除去。在这种情形下，当在图3A中示出的步骤中在区域801之上形成第三绝缘层224b时，有时候难以使第三绝缘层224b与第一衬底100分开。为此，在图2E中所示出的步骤之后，对于区域801实施用于减弱与第三绝缘层224b的粘附性的处理。由于该处理，构成在图2E中示出的步骤中被除去的剥离层101的表面的层可以被再次制造。可替换地，代替用于减弱粘附性的处理，在图2E中示出的步骤之后，在图3A中示出的步骤中，可以仅仅在除了区域801以外的部分中形成第三绝缘层224b。
因此，第四衬底209被设置在第一半导体集成电路201的表面之上(图3C)。通过实施热处理，第一半导体集成电路201和第二衬底206a分开，并且第一半导体集成电路201被转移到第四衬底209(图3D)。此时第四衬底209上的状态在图4中的列X1、行b中示出。以同样的方式，第五衬底210被设置在第二半导体集成电路202的表面之上(图3E)。第二半导体集成电路202和第三衬底206b分开，并且第二半导体集成电路202被转移到第五衬底210(图3F)。此时第五衬底210上的状态在图4中的列X2、行b中示出。第四衬底209和第五衬底210中的每一个都是其中绝缘层和粘结层被层叠的衬底。粘结层通过热处理增加其粘附力，并且对应于包括热塑性树脂的层。例如该热塑性树脂对应于聚乙烯、聚苯乙烯、聚丙烯、聚氯乙烯等。
随后将解释用于分割第四衬底209的方法和用于分割第五衬底210的方法。使用图4中的行c和行d来解释。
第四衬底209被分割以便形成在第四衬底209之上的多个第一半导体集成电路201被分成单独的块。在此，在第四衬底209之上没有半导体集成电路形成的部分(在图中用四边形示出)被对角地分割并且沿通过该多个第一半导体集成电路201中的每一个的四个角的线211被分割(图4中的列X1、行c)。以同样的方式，沿线212分割第五衬底210以便形成在第五衬底210之上的多个第二半导体集成电路202被分成单独的块(图4中的列X2-行c)。可以通过利用激光器、切割器、剪刀等分割第四衬底209和第五衬底210中的每一个。另外，可以通过利用被加热的线等分割第四衬底209和第五衬底210中的每一个。例如，被形成为半导体集成电路的分割形状的线的框架被加热并且该框架被挤过去，由此分割第四衬底209和第五衬底210中的每一个。没有半导体集成电路形成的区域220形成在第一半导体集成电路201和第二半导体集成电路202的周围。
如果第四衬底209和第五衬底210中的每一个是柔性衬底，则可以制造具有柔韧性的半导体器件。可以用塑料衬底作为柔性衬底。另外，可以使用通过抛光玻璃衬底或半导体衬底至变薄而形成的衬底。例如，具有与单晶硅晶轴<100>或<110>垂直的表面的单晶硅衬底，其被抛光到具有在0.1到20μm的范围之内的厚度，一般厚度在1到5μm范围内。
根据该实施例模式，两种类型的半导体集成电路(第一半导体集成电路201和第二半导体集成电路202)，其被设置使得在第一衬底100之上第一半导体集成电路201中的每一个和第二半导体集成电路202中的每一个彼此相邻，可以通过多个转移操作被转移到另外的衬底(第四衬底209和第五衬底210)。在形成在第一衬底之上的第一半导体集成电路201和第二半导体集成电路202中的每一个被转移到另外的衬底(第四衬底209和第五衬底210)之后，第一半导体集成电路201和第二半导体集成电路202被分成单独的块。由于在第四衬底209之上所述电路(第二半导体集成电路202)中的每一个不被设置为与第一半导体集成电路201的任何一个相邻，因此第一半导体集成电路201被设置同时使彼此保持距离。另外，由于在第五衬底219之上所述电路(第一半导体集成电路201)中的每一个不被设置为与第二半导体集成电路202的任何一个相邻，因此第二半导体集成电路202被设置同时使彼此保持距离。因此，可以获得第四衬底209的大的分割边限和第五衬底210的大的分割边限。另外，能够增加可以由一个第一衬底制造的半导体器件的数量。
通过形成第二绝缘层204a以便不覆盖第一绝缘层203a的边缘部分，第一绝缘层203a可以不留在第二绝缘层204a和第一半导体集成电路201之间。因此，第二绝缘层204a和第一半导体集成电路201之间的粘附性可以被增加并且半导体器件的可靠性可以被改善。另外，在第一半导体集成电路201被转移到与第一衬底不同的衬底之后可以容易地除去第一绝缘层203a。
要注意的是，在该实施例模式中，这样的结构被示出：其中在被转移到第二衬底206a的第一半导体集成电路201被转移到第四衬底209之后，通过分割第四衬底209第一半导体集成电路201被分成单独的块。另外，这样的结构被示出：其中在被转移到第三衬底206b的第二半导体集成电路202被转移到第五衬底210之后，通过分割第五衬底210第二半导体集成电路被分成单独的块。在不对其限制的情况下，可以采用这样的结构：其中在第一半导体集成电路201被转移到第二衬底206a后，通过分割第二衬底206a第一半导体集成电路201被分成单独的块。也可以采用这样的结构：其中在第二半导体集成电路202被转移到第三衬底206b后，通过分割第三衬底206b第二半导体集成电路202被分成单独的块。从而多个半导体器件被制造。如果此时第二衬底206a和第三衬底206b中的每一个是柔性衬底，则可以制造具有柔韧性的半导体器件。
尽管在该实施例模式中示出了其中实施分割以便半导体集成电路被分成单独的块的结构，但是本发明并不限于此。可以根据半导体器件的预定目的将半导体集成电路分成半导体集成电路组。例如，可以实施这种形式的分割：其中多个半导体集成电路排成直线同时使彼此保持距离。由于多个半导体集成电路通过采用其中该多个半导体集成电路排成直线的结构的衬底被连接，因此可以容易地制造具有其中该多个半导体集成电路彼此串联或并联地电连接的结构的半导体器件。另外，多个半导体集成电路在通过衬底被连接的状态下被运送，并且其后该多个半导体集成电路可以被进一步分成单独的块以被使用。在多个半导体集成电路通过所述衬底彼此连接的状态下，可以共同实施该多个半导体集成电路和多个元件的连接。例如，可以通过使用卷对卷(roll-to-roll)方法实施该多个半导体集成电路与该多个元件等的连接。因此，可以改善半导体器件批量生产的效率。
因此，可以提供以低成本制造高可靠性的半导体器件的方法。
实施例模式2
在该实施例模式中，将解释使用通过四个转移操作的转移制造半导体器件的方法。图5A和5B以及图12A到12F、图15A到15D被用于解释。要注意的是，与实施例模式1中的那些相同的部分用相同的参考数字表示。
如图5A中所示，剥离层101(图12A，在图5中未示出)形成在第一衬底100之上，并且第一半导体集成电路401、第二半导体集成电路402、第三半导体集成电路403、以及第四半导体集成电路404形成在剥离层101之上。要注意的是，在第一衬底100之上，第一半导体集成电路401、第二半导体集成电路402、第三半导体集成电路403、以及第四半导体集成电路404中的每一个被形成为彼此相邻。第一半导体集成电路401被设置在第一衬底100之上以便不沿一个方向或沿垂直于该一个方向的方向连续设置。第二半导体集成电路402被设置在第一衬底100之上以便不沿一个方向或沿垂直于该一个方向的方向连续设置。第三半导体集成电路403被设置在第一衬底100之上以便不沿一个方向或沿垂直于该一个方向的方向连续设置。第四半导体集成电路404被设置在第一衬底100之上以便不沿一个方向或沿垂直于该一个方向的方向连续设置。因此，第一半导体集成电路401到第四半导体集成电路404被交替设置。具有第一半导体集成电路401到第四半导体集成电路404的层是半导体集成电路层。例如，在图5A和5B中，第一半导体集成电路401到第四半导体集成电路404中的每一个被设置在大致为四边形的区域中。
通过如实施例模式1中所示的方法，第一半导体集成电路401被转移到第二衬底。以同样的方式，第二半导体集成电路402被转移到第三衬底。第三半导体集成电路403被转移到第四衬底。第四半导体集成电路404被转移到第五衬底。此外，被转移到第二衬底的第一半导体集成电路401被转移到第六衬底501；被转移到第三衬底的第二半导体集成电路402被转移到第七衬底502；被转移到第四衬底的第三半导体集成电路被转移到第八衬底503；以及被转移到第五衬底的第四半导体集成电路404被转移到第九衬底504。
将参考图12A到12F至图15A到15D分别详细解释用来将第一半导体集成电路401到第四半导体集成电路404转移至第六衬底501到第九衬底504的方法。
图5A中a-a’的截面图在图12A中示出。如图12A中所示，剥离层101形成在第一衬底100之上。第一半导体集成电路401到第四半导体集成电路404形成在剥离层101之上。具有第一半导体集成电路401到第四半导体集成电路404的层是半导体集成电路层102。
可以使用半导体衬底例如硅晶片、石英衬底、玻璃衬底等作为第一衬底100。通过使用具有高热阻温度的衬底作为第一衬底100，在制作第一半导体集成电路401到第四半导体集成电路404的过程中所允许的工艺温度能够被提高。因此，可以实施充分的热处理，由此改善第一半导体集成电路401到第四半导体集成电路404的特性。另外，也可以使用具有刚性的衬底作为第一衬底100。通过使用具有刚性的衬底作为第一衬底100，可以减小第一衬底100的变形，并且可以减小在制作第一半导体集成电路401到第四半导体集成电路404的过程中的未对准等。因此，能够改善第一半导体集成电路401到第四半导体集成电路404的可靠性。
施加第一树脂材料以便覆盖第二半导体集成电路402到第四半导体集成电路404。其后，使用加热装置例如烘箱、热板、或加热炉实施烘焙处理以固化第一树脂材料，并且形成由树脂形成的第一绝缘层203a(图12B)。在此，乙烯基树脂材料(具有乙烯基的树脂材料)被用作第一树脂材料。例如，可以使用由Asahi Chemical ResearchLaboratory制造的503B-SH作为第一树脂材料。烘焙处理的温度大于或等于130℃并且低于150℃。当烘焙处理温度被设置为130℃时，可以通过烘焙处理10分钟固化所施加的第一树脂材料。要注意的是，第一绝缘层203a对于平行于第一衬底100的表面(顶表面)的方向可以具有绝缘特性以便多个半导体集成电路不短路。因此，可以使用各向异性的导电材料替代第一树脂材料来形成第一绝缘层203a。该各向异性的导电材料具有被混合在粘合剂中的导电微粒并且在垂直于第一衬底100的表面的方向上具有导电特性以及在与其平行的方向上具有绝缘特性。
在形成第一绝缘层203a之后，施加第二树脂材料以便覆盖第一半导体集成电路401。第二树脂材料与第一树脂材料不同。其后，使用加热装置例如烘箱、热板、或加热炉实施烘焙处理以固化第一树脂材料，并且形成由树脂形成的第二绝缘层204a(图12C)。在此，环氧基树脂材料被用作第二树脂材料。可以用由Mitsui Chemicals制造的XN651作为第二树脂材料。烘焙处理的温度高于或等于140℃并且低于180℃。当烘焙处理温度被设置为160℃时，通过烘焙处理三十分钟可以固化所施加的第二树脂材料。要注意的是，第二绝缘层204a对于平行于第一衬底的表面(顶表面)的方向可以具有绝缘特性以便多个半导体集成电路不短路。因此，可以使用各向异性的导电材料替代第一树脂材料来形成第一绝缘层203a。该各向异性的导电材料具有被混合在粘合剂中的导电微粒并且在垂直于第一衬底100的表面的方向上具有导电特性以及在与其平行的方向上具有绝缘特性。
可以采用印刷方法、微滴泄放方法等作为树脂材料等的施加方法用以形成第一绝缘层203a和第二绝缘层204a。
在图12A到12F中，示出了其中第一绝缘层203a和第二绝缘层204a彼此不重叠的结构。
随后，在半导体集成电路层102中形成开口205，并且剥离层101被暴露(图2C)。优选在避开构成半导体集成电路层102的第一半导体集成电路401到第四半导体集成电路404的区域中、或在第一衬底100的边缘部分中提供开口205。此外，开口205也可以被设置在半导体集成电路之间的边界区中。可以通过利用激光束照射、通过机器研磨、或切割形成开口205。通过激光束照射形成开口205是优选的，因为可以缩短处理时间。当通过激光束照射提供开口205时，通过移动激光束的照射区域，从垂直于第一衬底100的顶表面的方向观察的开口205的形状可以是任意形状。例如，从垂直于第一衬底100的顶表面的方向观察的开口205的形状可以是弯曲的。例如，可以用UV激光器作为激光器。用激光束照射第一衬底100、剥离层101、半导体集成电路层102、以及第二绝缘层204a。另外，该激光束是从第二绝缘层204a侧(在图2D中用箭头示出的方向)发射的。形成开口205使得暴露剥离层101的至少一部分。因此，在至少半导体集成电路层102和第二绝缘层204a中提供开口205。要注意的是，激光束可以到达第一衬底100。换句话说，可以形成开口205以便穿透第一衬底100或以便除去部分第一衬底100。
第二衬底206a被设置在第二绝缘层204a之上(图12E)。第二衬底206a是其中绝缘层和粘结层(也可以是粘附层)被层叠的衬底并且是热剥离衬底。设置第二衬底206a以便粘结层和第二绝缘层204a彼此附着。热剥离衬底具有粘结层，其粘附力由于热处理而被减弱。作为粘结层，例如，可以使用由加热时变软的热塑性粘合剂形成的层；由其中混合了通过加热膨胀的微胶囊或起泡剂的材料形成的层；由其中给热固性树脂提供热熔融或热解特性的材料形成的层；或利用其中由于湿气的渗透界面强度退化的材料或利用由于水的吸收而膨胀的树脂的层。
通过使用第二衬底206a将第一半导体集成电路401与第一衬底100分开。此时，可以施加外力以便第二衬底206a与第一衬底100彼此分开。可以借助通过开口205引入气体或液体来刻蚀剥离层101而将第一半导体集成电路401与第一衬底100分开。可替换地，可以借助通过开口205引入气体或液体来刻蚀剥离层101并且进一步借助施加外力将第一半导体集成电路401与第一衬底100分开。对于刻蚀，例如，可以使用包含卤素氟化物或卤素间化合物的气体或液体。在剥离层101的内部或在剥离层101和半导体集成电路层102之间的边界处实施第一衬底100和第一半导体集成电路401的分离。从而第一半导体集成电路201被转移到第二衬底206a(图12F)。在第一半导体集成电路401被转移到第二衬底206a之后第一衬底100的状态在图5B中的列X1、行a中示出。
随后，第三树脂材料被施加在留在第一衬底100之上的第三半导体集成电路403和第四半导体集成电路404之上并且被烘焙，由此形成由树脂形成的第三绝缘层203b。在形成第三绝缘层203b之后，施加第四树脂材料以覆盖第二半导体集成电路402，其后，实施烘焙，并且形成由树脂形成的第四绝缘层204b(图13A)。第三树脂材料可以和第一树脂材料相同。第四树脂材料可以和第二树脂材料相同。此外，如上所述，通过激光束等提供开口。第三衬底206b设置在第三绝缘层203b和第四绝缘层204b之上(图13B)。通过使用第三衬底206b将第二半导体集成电路402与第一衬底100分开。可以施加外力以便使第三衬底206b与第一衬底100彼此分开。可以使用与第二衬底206a的材料相同的材料作为第三衬底206b。因此，第二半导体集成电路402被转移到第三衬底206b(图13C)。在第二半导体集成电路402被转移到第三衬底206b之后第一衬底100的状态在图5B中的列X2、行a中示出。
随后，第五树脂材料被施加在留在第一衬底100之上的第四半导体集成电路402之上并且被烘焙，由此形成由树脂形成的第五绝缘层203c。在形成第五绝缘层203c之后，施加第六树脂材料以便覆盖第三半导体集成电路403。其后，实施烘焙，并且形成由树脂形成的第六绝缘层204c(图13D)。第五树脂材料可以和第一树脂材料以及第三树脂材料相同。第六树脂材料可以和第二树脂材料以及第四树脂材料相同。此外，如上所述，通过激光束等形成开口。第四衬底206c形成在第五绝缘层203c和第六绝缘层204c之上(图13E)。通过使用第四衬底206c将第三半导体集成电路403与第一衬底100分开。可以施加外力以便使第四衬底206c与第一衬底100彼此分开。可以使用与第二衬底206a的材料相同的材料作为第四衬底206c。因此，第三半导体集成电路403被转移到第四衬底206c(图13F)。在第三半导体集成电路403被转移到第四衬底206c之后第一衬底100的状态在图5B中的列X3、行a中示出。
随后，第七树脂材料被施加在留在第一衬底100之上的第四半导体集成电路404之上并且被烘焙，由此形成由树脂形成的第七绝缘层204d。第七树脂材料可以和第二树脂材料相同。此外，如上所述，通过激光束等形成开口。第五衬底206d设置在第七绝缘层204d之上(图14A)。然后，通过施加外力即通过使用物理装置使第一衬底100与第五衬底206d彼此分开，将第四半导体集成电路404与第一衬底100分开。可以使用与第二衬底206a的材料相同的材料作为第五衬底206d。因此，第四半导体集成电路404被转移到第五衬底206d(图14B)。要注意的是，在不形成第七绝缘层204d的情况下，可以通过使用粘接(粘附)到第四半导体集成电路404的第五衬底206b分开第四半导体集成电路404。在第四半导体集成电路404被转移到第五衬底206d之后第一衬底100的状态在图5B中的列X4、行a中示出。
在图12F中示出的步骤中，当在剥离层101内部实施分离时，与第一半导体集成电路401重叠的剥离层101的区域802a的表面被除去。在这种情形下，当在图13A中示出的步骤中在区域802a之上形成第四绝缘层204b时，在图13B中示出的步骤中有时难以将第四绝缘层204b与第一衬底100分开。为此，在图12F中示出的步骤之后，对区域802a实施用于减弱与第四绝缘层204b的粘附性的处理。由于该处理，构成在图12F中示出的步骤中被除去的剥离层101的表面的层可以被再次制造。可替换地，代替用于减弱粘附性的处理，在图12F中示出的步骤之后，在图13A中示出的步骤中可以仅在除了区域802a以外的部分中形成第四绝缘层204b。以同样的方式，可以对图13C中示出的区域802b实施用于减弱粘附性的处理，或可以仅在除了区域802b以外的部分中形成第六绝缘层204c。可以对图13F中示出的区域802c实施用于减弱粘附性的处理，或可以仅在除了区域802c以外的部分中形成第七绝缘层204d。
随后，第六衬底501被设置在通过图12F所示的步骤被转移到第二衬底206a的第一半导体集成电路401的表面之上(图14C)。通过热处理将第一半导体集成电路401与第二衬底206a分开，并且第一半导体集成电路401被转移到第六衬底501(图14D)。此时第六衬底501上的状态在图5B中的列X1、行b中示出。以同样的方式，第七衬底502被设置在通过图13C所示的步骤被转移到第三衬底206的半导体集成电路402的表面之上(图14E)。第二半导体集成电路402与第三衬底206分开，并且第二半导体集成电路402被转移到第七衬底502(图14F)。此时第七半导体衬底502上的状态在图5B中的列X2、行b中示出。第八衬底503被设置在通过图13F所示的步骤被转移到第四衬底206c的第三半导体集成电路403的表面之上(图15A)。第三半导体集成电路403与第四衬底206c分开，并且第三半导体集成电路403被转移到第八衬底503(图15B)。此时第八衬底503上的状态在图5B中的列X3、行b中示出。第九衬底504被设置在通过图14B所示的步骤被转移到第五衬底206d的第四半导体集成电路404的表面之上(图15C)。第四半导体集成电路404与第五衬底206d分开，并且第四半导体集成电路404被转移到第九衬底504(图15D)。此时第九衬底上的状态在图5B中的列X4、行b中示出。第六衬底501到第九衬底504中的每一个是其中绝缘层和粘结层被层叠的衬底。粘结层通过热处理增加其粘附力，并且对应于包括热塑性树脂的层。例如该热塑性树脂对应于聚乙烯、聚苯乙烯、聚丙烯、聚氯乙烯等。
如图5B的行b所示，由于在第六衬底501之上，第二半导体集成电路402中的每一个、第三半导体集成电路403中的每一个、以及第四半导体集成电路404中的每一个没有被设置为与第一半导体集成电路401中的任何一个相邻，因此第一半导体集成电路401被设置同时使彼此保持距离。由于在第七衬底502之上，第一半导体集成电路401中的每一个、第三半导体集成电路403中的每一个、以及第四半导体集成电路404中的每一个没有被设置为与第二半导体集成电路402中的任何一个相邻，因此第二半导体集成电路402被设置同时使彼此保持距离。由于在第八衬底503之上，第一半导体集成电路401中的每一个、第二半导体集成电路402中的每一个、以及第四半导体集成电路403中的每一个没有被设置为与第三半导体集成电路403中的任何一个相邻，因此第三半导体集成电路403被设置同时使彼此保持距离。由于在第九衬底504之上，第一半导体集成电路401中的每一个、第二半导体集成电路402中的每一个、以及第三半导体集成电路403中的每一个没有被设置为与第四半导体集成电路404中的任何一个相邻，因此第四半导体集成电路404被设置同时使彼此保持距离。
分割第六衬底501以便将形成在第六衬底501之上的多个第一半导体集成电路401分成单独的块。沿几乎通过第一半导体集成电路401之间的中心的线213实施分割(图5B中的列X1、行c)。要注意的是，可以在另一位置处分割第六衬底501而不限于线213，只要不使第一半导体集成电路401断开。以同样的方式，沿线214分割第七衬底502以便将形成在第七衬底502之上的多个第二半导体集成电路402分成单独的块(图5B中的列X2、行c)。沿线215分割第八衬底503以便将形成在第八衬底503之上的多个第三半导体集成电路403分成单独的块(图5B中的列X3、行c)。沿线216分割第九衬底504以便将形成在第九衬底504之上的多个第四半导体集成电路404分成单独的块(图5B中的列X4、行c)。从而多个半导体器件被制造。
可以通过利用激光器、切割器、剪刀等分割第六衬底501到第九衬底504中的每一个。另外，可以通过利用加热的线等分割第六衬底501到第九衬底504中的每一个。例如，被形成为半导体集成电路的分割形状的线的框架被加热并且该框架被挤过去，由此分割第六衬底501到第九衬底504中的每一个。
如果第六衬底501到第九衬底504中的每一个是柔性衬底，则可以制造具有柔韧性的半导体器件。
根据本发明，四种类型的半导体集成电路(第一半导体集成电路401到第四半导体集成电路404)，其被设置以便在第一衬底100之上第一半导体集成电路401中的每一个、第二半导体集成电路402中的每一个、第三半导体集成电路403中的每一个、以及第四半导体集成电路404中的每一个彼此相邻，可以通过多个转移操作被转移到另外的衬底(第六衬底501到第九衬底504)。形成在第一衬底之上的第一半导体集成电路401到第四半导体集成电路404被分别转移到另外的衬底(第六衬底501到第九衬底504)，并且第一半导体集成电路401到第四半导体集成电路404中的每一个被分成单独的块。在第六衬底501到第九衬底504中的每一个之上，半导体集成电路被设置同时使彼此保持距离。因此，可以获得第六衬底501到第九衬底504中的每一个的大的分割边限。另外，能够增加可以由一个第一衬底制造的半导体器件的数量。
相对于实施例模式1中示出的通过两个转移操作的转移方法，在通过使用经过四个转移操作的转移方法制造半导体器件的方法中，在被转移到与第一衬底不同的衬底的第一半导体集成电路到第四半导体集成电路的每一个中，可以设置多个半导体集成电路同时使彼此保持宽距离。因此，可以获得更大的分割边限。因此，能够增加可以由一个第一衬底制造的半导体器件的数量。
通过形成第二绝缘层204a以便不覆盖第一绝缘层203a的边缘部分，第一绝缘层203a可以不留在第二绝缘层204a和第一半导体集成电路401之间。通过形成第四绝缘层204b以便不覆盖第三绝缘层203b的边缘部分，第三绝缘层203b可以不留在第四绝缘层204b和第二半导体集成电路402之间。通过形成第六绝缘层204c以便不覆盖第五绝缘层203c的边缘部分，第五绝缘层203c可以不留在第六绝缘层204c和第三半导体集成电路403之间。因此，可以增强第二绝缘层204a和第一半导体集成电路401之间的粘附性、第四绝缘层204b和第二半导体集成电路402之间的粘附性、以及第六绝缘层204c和第三半导体集成电路403之间的粘附性，并且可以进一步改善半导体器件的可靠性。另外，在第一半导体集成电路401、第二半导体集成电路402、以及第三半导体集成电路403中的每一个被转移到与第一衬底100不同的衬底之后，可以容易地除去第一绝缘层203a、第三绝缘层203b、以及第五绝缘层203c。
在该实施例模式中，示出了这样的结构：其中在被转移到第二衬底206a的第一半导体集成电路401被转移到第六衬底501之后，分割第六衬底501以便将第一半导体集成电路401分成单独的块。然而，本发明并不限于此。也可以采用这样的结构：其中在第一半导体集成电路401被转移到第二衬底206a之后，第二衬底206a被分割以便第一半导体集成电路401被分成单独的块。以同样的方式，可以采用这样的结构：其中在第二半导体集成电路402被转移到第三衬底206b之后，第三衬底206b被分割以便第二半导体集成电路402被分成单独的块。以同样的方式，可以采用这样的结构：其中在第三半导体集成电路403被转移到第四衬底206c之后，第四衬底206c被分割以便第三半导体集成电路403被分成单独的块。以同样的方式，可以采用这样的结构：其中在第四半导体集成电路404被转移到第五衬底206d之后，第五衬底206d被分割以便第四半导体集成电路404被分成单独的块。从而多个半导体器件被制造。如果第二衬底206a到第五衬底206d中的每一个是柔性衬底，则可以制造具有柔韧性的半导体器件。
尽管在该实施例模式中示出了其中实施分割以便半导体集成电路被分成单独的块的结构，但是本发明并不限于此。可以根据半导体器件的预定目的将半导体集成电路分成半导体集成电路组。例如，可以实施这种形式的分割：其中多个半导体集成电路排成直线同时使彼此保持距离。由于多个半导体集成电路通过采用其中该多个半导体集成电路排成直线的结构的衬底被连接，因此可以容易地制造具有其中该多个半导体集成电路彼此串联或并联地电连接的结构的半导体器件。另外，多个半导体集成电路在通过衬底被连接的状态下被运送，并且其后该多个半导体集成电路可以被进一步分成单独的块以被使用。在多个半导体集成电路通过所述衬底彼此连接的状态下，可以共同实施该多个半导体集成电路和多个元件的连接。例如，可以通过使用卷对卷方法实施该多个半导体集成电路与该多个元件等的连接。因此，可以改善半导体器件批量生产的效率。
因此，可以提供以低成本制造高可靠性的半导体器件的方法。
该实施例模式可以通过与实施例模式1自由组合来实现。
实施例模式3
在该实施例模式中，示出这种实例：其中用于制造在实施例模式2示出的半导体器件的方法被应用到用于制造通过无线通信输入和输出数据的半导体器件的方法。图6A和6B用于解释。通过无线通信输入和输出数据的半导体器件被称作RFID标签、IC标签、ID标签、发射机应答器、IC芯片、ID芯片等。通过无线通信输入和输出数据的半导体器件(在下文中称作RFID标签)具有天线，并且借助该天线通过无线通信输入和输出数据。
在图6A和6B中，在图6A中直到行b的步骤与图5B中直到行b的步骤相同；因此，其解释被省略。
如图6A中的行c中所示，配备有多个用作RFID的天线的导电层307的第十衬底306被准备。用作天线的导电层307被设置同时使彼此保持距离。用作天线的导电层307可以是任意形状例如盘绕形状或偶极子形状。导电层307之间的距离对应于衬底100之上的第一半导体集成电路401之间的距离、第一衬底100之上的第二半导体集成电路402之间的距离、第一衬底100之上的第三半导体集成电路403之间的距离、以及第一衬底100之上的第四半导体集成电路404之间的距离。可以通过印刷方法、微滴泄放方法等形成导电层307。
将解释用于电连接用作天线的导电层307和半导体电路的方法和用于形成RFID标签的方法。在解释中，示出用于电连接用作天线的导电层307和第一半导体集成电路401的方法。要注意的是，由于用于电连接用作天线的导电层307和第二半导体集成电路到第四半导体集成电路中的每一个的方法与用于电连接用作天线的导电层307和第一半导体集成电路401的方法相同，因此其解释被省略。
设置电极332以便电连接到被包含在第一半导体集成电路401中的元件(例如薄膜晶体管)(图6B)。通过设置在第二绝缘层204a中的接触孔，电极332被电连接到被包含在第一半导体集成电路401中的元件。可以通过溅射方法、印刷方法等提供电极332。当使用溅射方法时，可以使用金属膜例如铝膜。当使用丝网印刷方法时，可以使用导电金属膏(例如银膏)。要注意的是，可以在将第一半导体集成电路401转移到第六衬底501之后或在形成第二绝缘层204a之后并且在提供第二衬底206a之前形成在第二绝缘层204a中的接触孔和电极332。
随后，第六衬底501与第十衬底306被彼此附着。当第六衬底501与第十衬底306被彼此附着时第一半导体集成电路401和导电层307之间的位置关系在图6A中的行d中示出。此时，如图6B中所示，电极332和第十衬底306之上的导电层307彼此附着，其间具有各向异性的导电材料308。该各向异性的导电材料308是其中导电微粒309被混合到称为ACP(各向异性的导电膏)的粘合剂中的材料或其中导电微粒被混合到称为ACF(各向异性的导电膜)的粘合片中的材料。随后，如果需要，通过使用倒装接合机、芯片接合机、ACF接合机、压力接合机等实施压力处理和热处理中的一种或两种，并且第六衬底501和第十衬底306彼此附着，由此形成衬底310。
在第六衬底501和第十衬底306彼此附着之后，分割所附着的衬底310以便将形成在第六衬底之上的多个第一半导体集成电路401分成单独的块。从而可以制造半导体器件。
根据该实施例模式，四种类型的半导体集成电路(第一半导体集成电路401到第四半导体集成电路404)，其被设置以便在第一衬底100之上第一半导体集成电路401中的每一个、第二半导体集成电路402中的每一个、第三半导体集成电路403中的每一个、以及第四半导体集成电路404中的每一个彼此相邻，可以通过多个转移操作被转移到另外的衬底(第六衬底501到第九衬底504)。在形成在第一衬底100之上的第一半导体集成电路401到第四半导体集成电路404被分别转移到另外的衬底(第六衬底501到第九衬底504)之后，第一半导体集成电路401到第四半导体集成电路404中的每一个被分成单独的块。在第六衬底501到第九衬底504中的每一个之上，半导体集成电路被设置同时使彼此保持距离。因此，可以获得第六衬底501到第九衬底504中的每一个的大的分割边限。另外，能够增加可以由一个第一衬底100制造的半导体器件的数量。
在第六衬底501到第九衬底504中的每一个之上，半导体集成电路被设置同时使彼此保持距离。因此，即使在第十衬底306之上用作天线的导电层307占据大的区域，也可以将第十衬底306附着到第六衬底501到第九衬底504中的每一个，以便一个半导体集成电路对应一个导电层307。换句话说，可以将第十衬底306附着到第六衬底501到第九衬底504中的每一个，以便该多个半导体器件不与一个导电层307重叠。因此，能够增加可以由一个第一衬底100制造的半导体器件的数量。
因此，可以提供以低成本制造高可靠性的半导体器件的方法。
该实施例模式可以通过与实施例模式1和2自由组合来实现。
实施例模式4
在实施例模式1到3中，解释了在第一衬底100之上形成具有相同尺寸的多个半导体集成电路的情况。然而，本发明并不限于此。形成在第一衬底100之上的半导体集成电路可以是多种尺寸。另外，形成在第一衬底100之上的半导体集成电路可以具有彼此不同的结构。将参考图7A和7B解释其中具有不同尺寸的多个半导体集成电路形成在一个第一衬底100之上的实例。
如图7A中所示，第二半导体集成电路552被设置以便在第一衬底100之上占据大的区域。在其余的空间内设置占据小区域的第一半导体集成电路551和第三半导体集成电路553。
通过如实施例模式1或2中所示的方法将第一半导体集成电路551转移到衬底554。第一半导体集成电路551转移到其上的衬底554的状态在图7B中的列X1、行b中示出。在第一半导体集成电路551从那里转移后衬底100的状态在图7B中的列X1、行a中示出。以同样的方式，第二半导体集成电路552被转移到衬底555。第二半导体集成电路552被转移到的衬底555的状态在图7B中的列X2、行b中示出。在第二半导体集成电路552从那里转移后衬底100的状态在列X2、行a中示出。第三半导体集成电路553被转移到衬底556。第三半导体集成电路553被转移到的衬底556的状态在图7B中的列X3、行a中示出。在第三半导体集成电路553从那里转移后衬底100的状态在图7B中的列X3、行a中示出。衬底554到衬底556中的每一个被分割以便半导体集成电路被分成单独的块，并且可以制造半导体器件。衬底554到衬底556中的每一个可以彼此不同或相同。
根据该实施例模式，在第一衬底100之上制造的多种类型的半导体集成电路可以被转移到单独的衬底。由于可以选择半导体集成电路被转移到的衬底，所以可以选择适于具有不同结构的半导体集成电路的每一个的衬底。因此，可以改善半导体集成电路的可靠性。当在第一衬底100之上形成具有一个尺寸的半导体集成电路时，鉴于第一衬底100的尺寸，在第一衬底100之上产生不设置第一半导体集成电路的空间。然而，通过在第一衬底100之上制造多种类型的具有不同尺寸的半导体集成电路，可以有效利用第一衬底100。因此，可以进一步增加可以由一个第一衬底100制造的半导体器件的数量。
因此，可以提供以低成本制造高可靠性的半导体器件的方法。
另外，本发明并不限于利用通过两个转移操作的转移方法、通过三个转移操作的转移方法、以及通过四个转移操作的转移方法的情形。可以通过利用通过任意次转移方法的转移方法制造半导体器件。
该实施例模式可以通过与实施例模式1到3自由组合来实现。
实施例模式5
在该实施例模式中，将解释用于在第一衬底100之上形成半导体集成电路的方法。图8A到8D以及图9A和9B用于解释。
如图8A中所示，绝缘层711、剥离层712、以及绝缘层713被形成在第一衬底100之上。绝缘层711、剥离层712、以及绝缘层713对应于图1A和1B至图3A到3F以及图12A到12F至图15A到15D中的剥离层101。可以使用玻璃衬底例如钡硼硅酸盐玻璃衬底或铝硼硅酸盐玻璃衬底、石英衬底、陶瓷衬底等作为第一衬底100。此外，也可以使用其上形成绝缘膜的半导体衬底。也可以使用由具有柔韧性的合成树脂例如塑料形成的衬底。可以通过用CMP(化学机械抛光)方法等抛光来使第一衬底100的表面平面化。可以使用通过化学汽相淀积方法(CVD方法)或溅射方法形成的硅的氧化物、硅的氮化物、包含氮的硅的氧化物、包含氧的硅的氮化物等作为绝缘层711和绝缘层713。作为剥离层712，通过溅射方法等将包括选自W、Mo、Ti、Ta、Nb、Ni、Co、Zr、Zn、Ru、Rh、Pd、Os、Ir、Si等的元素、包括该元素作为其主要成分的合金或混合物材料的层形成为单层或叠层。要注意的是，包含硅的层可以是非晶的、微晶的、以及多晶的中的任何一种。
当剥离层712具有单层结构时，优选地，可以使用包括W、Mo、W和Mo的混合物、W的氧化物、W的氮氧化物、Mo的氧化物、Mo的氮氧化物、W和Mo的混合物的氧化物、以及W和Mo的混合物的氮氧化物中的任何一种的层。
当剥离层712具有包括两层的叠层结构时，优选地，可以使用包括W、Mo、以及W和Mo的混合物中的任何一种的层作为第一层，并且可以使用包括W的氧化物、W的氮氧化物、Mo的氧化物、Mo的氮氧化物、W和Mo的混合物的氧化物、以及W和Mo的混合物的氮氧化物中的任何一种的层作为第二层。通过氧等离子体处理或N2O等离子体处理来加工第一层的表面，由此形成这些氧化物或氮氧化物。
随后，如图8B中所示，半导体层662形成在绝缘层713之上，并且形成元件组601。
可以使用岛状结晶半导体膜或非晶半导体膜作为半导体层662。另外，也可以使用有机半导体膜。可以通过结晶化非晶半导体膜获得结晶半导体膜。可以使用激光结晶化方法、利用RTA或炉退火的热结晶化方法、使用促进结晶化的金属元素的热结晶化方法等作为结晶化方法。该半导体层662具有沟道形成区662a和一对杂质区662b，对其添加给予导电类型的杂质元素。尽管示出了这样的结构：其中在沟道形成区662a和该对杂质区662b中的一个之间提供低浓度杂质区662c中的每一个，对其以比杂质区662b低的浓度添加杂质元素，但是本发明并不限于此。也可以采用其中不提供低浓度杂质区662c的结构。可替换地，也可以采用其中硅化物被形成在该对杂质区662b的部分顶表面(特别是与布线666接触的部分)或其整个表面之上的结构。
优选地，引导与半导体层662同时(通过相同的步骤)形成的布线以便从垂直于衬底100的顶表面的方向观看时各个角是圆形的。图9A和9B是均示出了用于引导布线的方法的示意图。用布线3011表示与该半导体层同时(通过相同的步骤)形成的布线。图9A示出用来引导布线的常规方法。图9B示出本发明的用来引导布线的方法。各个角1202a与常规布线的各个角1201a相比是圆形的。通过使所述角成为圆形的，可以防止灰尘等留在布线的各角处。因此，可以减少由灰尘引起的半导体器件的缺陷并且可以提高产量。
可以将给予导电类型的杂质元素增加到薄膜晶体管的沟道形成区662a。因此，可以控制薄膜晶体管的阈值电压。
第一绝缘层663被形成在半导体层662之上。第一绝缘层663可以由包括使用氧化硅、氮化硅、氧氮化硅等的多个膜的叠层或单层形成。在这种情况下，第一绝缘层663的表面可以在氧环境或氮环境中通过高密度等离子体处理来加工，并且可以通过氧化处理或氮化处理来加工以变致密。如上所述，通过使用高频波例如2.45GHz产生高密度等离子体。要注意的是，所使用的高密度等离子体具有的电子密度在1011到1013/cm3的范围之内、电子温度小于或等于2eV、以及离子能量小于或等于5eV。可以使用利用高频激发的等离子体处理设备产生等离子体，其使用径向槽天线。在用来产生高密度等离子体的设备中，产生高频波的天线和第一衬底100之间的距离在20到80mm(优选20到60mm)的范围之内。
在形成第一绝缘层663之前，可以对该半导体层662的表面施加以上高密度等离子体处理以便该半导体层662的表面被氧化或氮化。这时，通过在300到450℃的范围内的温度下，在氧环境或氮环境中对第一衬底100执行所述处理，可以与形成在半导体层662之上的第一绝缘层663形成良好的界面。
作为氮环境，可以使用包括氮(N)和稀有气体(包括He、Ne、Ar、Kr、和Xe中的至少一种)的环境、包括氮、氢(H)、和稀有气体的环境、或包括氨(NH3)和稀有气体的环境。作为氧环境，可以使用包括氧(O)和稀有气体的环境、包括氧、氢(H)、和稀有气体的环境、或包括一氧化二氮(N2O)和稀有气体的环境。
栅电极664被形成在第一绝缘层663之上。可以使用选自Ta、W、Ti、Mo、Al、Cu、Cr、和Nd的元素、或包括多个以上元素的合金或混合物作为栅电极664。另外，栅电极664可以具有包括这些元素、合金、或混合物的单层结构或叠层结构。在这些图中，具有单层结构的栅电极664被示出。优选地引导栅电极664或与栅电极664同时(通过相同的步骤)形成的布线以便从垂直于第一衬底100的顶表面的方向观看时各个角是圆形的。用来引导布线的方法与图9B中所示出的相同。用布线3012表示栅电极664或与栅电极664同时(通过相同的步骤)形成的布线。通过使各个角1202b与各个角1201b相比成为圆形，可以防止灰尘等留在布线的各角处。因此，可以减少由灰尘引起的半导体器件的缺陷并且可以提高产量。
薄膜晶体管包括半导体层662、栅电极664、用作半导体层662和栅电极664之间的栅绝缘膜的第一绝缘层663。尽管在该实施例模式中薄膜晶体管是顶栅晶体管，但是它也可以是在半导体层的下面具有栅电极的底栅晶体管、或在半导体层的上面和下面具有栅电极的双栅晶体管。
提供绝缘膜(在图8A到8D中用侧壁667a表示)以便与栅电极664的侧面相接触。通过在形成侧壁667a之后增加给予导电类型的杂质元素到半导体层662，可以用自对准的方式形成低浓度杂质区662c。另外，可以通过利用侧壁667a以自对准的方式形成其中在该对杂质区662b中形成硅化物的结构。要注意的是，尽管示出了其中提供侧壁667a的结构，但是在不限于此的情况下，可以不形成侧壁。
第二绝缘层667被形成在栅电极664和侧壁667a之上。第二绝缘层667是具有阻挡离子杂质的阻挡特性的绝缘膜，例如氮化硅膜。例如，第二绝缘层667由氮化硅或氮氧化硅形成。该第二绝缘层667用作保护膜，用以防止半导体层662被污染。在淀积第二绝缘层667之后，可以引入氢气并且可以实施上述的高密度等离子体处理，由此氢化第二绝缘层667。可替换地，可以通过引入氨(NH3)气氮化和氢化第二绝缘层667。另外，可以通过引入氧、一氧化二氮(N2O)气体等和氢气实施氧化-氮化处理和氢化处理。通过以这种方式实施氮化处理、氧化处理、或氧化-氮化处理，可以使第二绝缘层667的表面致密。因此，可以增强第二绝缘层667作为保护膜的功能。当在400到450℃的温度下施加热处理时被引入到第二绝缘层667的氢被放电，由此氢化半导体层662。要注意的是，可以结合使用第一绝缘层663的氢化处理来实施该氢化处理。
第三绝缘层665被形成在第二绝缘层667之上。第三绝缘层665可以具有无机绝缘膜或有机绝缘膜的单层结构或叠层结构。可以使用通过CVD方法形成的氧化硅膜、通过SOG(玻璃上旋涂)方法形成的氧化硅膜等作为无机绝缘膜。可以使用聚酰亚胺、聚酰胺、BCB(苯并环丁烯)、丙烯酸(acrylic)、正光敏有机树脂、负光敏有机树脂等的膜作为有机绝缘膜。
第三绝缘层665可以由具有硅(Si)和氧(O)的键形成的构架结构的材料制成。至少包括氢的有机基(例如烷基和芳香烃)被用作该材料的取代基。可替换地，可以用氟代基(fluoro group)作为取代基。进一步可替换地，可以使用至少包括氢的有机基和氟代基作为取代基。
布线666被形成在第三绝缘层665之上。布线666可以由选自Al、Ni、W、Mo、Ti、Pt、Cu、Ta、Au、和Mn的一种元素、或包含多种以上元素的合金形成。可替换地，可以使用这些元素或合金的单层或叠层。在图中示出了单层结构的实例。要注意的是，优选地引导布线666以便从垂直于第一衬底100的顶表面的方向观看时其各个角是圆形的。用来引导布线的方法与图9B中所示出的相同。用布线3013表示布线666。通过使各个角成为圆形，如在各角1202c中，与各个角1201c相比，可以防止灰尘等留在布线的各角处。因此，可以减少由灰尘引起的半导体器件的缺陷并且可以提高产量。布线3013通过接触孔3014连接到布线3011。布线666变成了连接到薄膜晶体管的源或漏的布线。
第四绝缘层669形成在布线666之上。第四绝缘层669可以具有无机绝缘膜或有机绝缘膜的单层结构或叠层结构。可以使用通过CVD方法形成的氧化硅膜、通过SOG(玻璃上旋涂)方法形成的氧化硅膜等作为无机绝缘膜。可以使用聚酰亚胺、聚酰胺、BCB(苯并环丁烯)、丙烯酸、正光敏有机树脂、负光敏有机树脂等的膜作为有机绝缘膜。
第四绝缘层669可以由具有硅(Si)和氧(O)的键形成的构架结构的材料制成。至少包括氢的有机基(例如烷基和芳香烃)被用作该材料的取代基。可替换地，可以用氟代基作为取代基。进一步可替换地，可以使用至少包括氢的有机基和氟代基作为取代基。
电极134被形成在第四绝缘层669之上。电极134可以由选自Al、Ni、W、Mo、Ti、Pt、Cu、Ta、Au、和Mn的一种元素、或包含多种以上元素的合金形成。可替换地，可以使用这些元素或合金的单层或叠层。在图中示出了单层结构的实例。
如图8C中所示，绝缘层204被形成在电极134之上。绝缘层204对应于图2A到2E和图3A到3F中的第二绝缘层204a和第三绝缘层224b、图12A到12F至图15A到15D中的第二绝缘层204a、第四绝缘层204b、第六绝缘层204c、以及第七绝缘层204d。要注意的是，可以提供对应于图2A到2E和图3A到3F中的第一绝缘层203a、图12A到12F至图15A到15D中的第一绝缘层203a、第三绝缘层203b、第五绝缘层203c的绝缘层来替代绝缘层204。
如图8D中所示，提供了开口205。用与实施例模式1中图2C中所示的方法相同的方法设置开口205。设置开口205以便部分剥离层712被暴露。在图2A到2E、图3A到3F以及图12A到12F至图15A到15D中所示出的任何步骤中，可以采用在该实施例模式中示出的制造工艺。
当本发明应用于制造RFID(射频识别)标签(也称作无线标签、IC标签、IC芯片、RF标签、电子标签、或发射机应答器)的方法时，电极134可以是连接到图6B中所示的电极332的电极。要注意的是，天线可以形成在形成电极134的绝缘表面(即第四绝缘层669的表面)之上。当天线形成在形成电极134的绝缘表面(即第四绝缘层669的表面)之上时(当天线和半导体集成电路一起形成时)，连接与第一衬底100分离的半导体集成电路和天线的步骤并非必需的。因此，可以以低成本制造RFID标签。
因此，可以提供以低成本制造高可靠性的半导体器件的方法。
该实施例模式可以通过与实施例模式1到4自由组合来实施。
实施例1
在该实施例中，将解释可以通过本发明制造的RFID标签的结构。此外，将解释使用RFID标签的无线通信系统。
图16A示出无线通信系统的结构，其包括RFID标签3000和用于通过无线通信和RFID标签3000交换数据的读写器2201。RFID标签3000包括天线2202和输入信号到天线2202/从天线2202输出信号的电路部分2203。电路部分2203对应于在实施例模式中解释的半导体集成电路。读写器2201包括天线2206和输入信号到天线2206/从天线2206输出信号的电路部分2207。RFID标签3000和读写器2201通过利用天线2202和天线2206发射和接收已调制的载波(也称作无线信号)来输入和输出数据。电路部分2203包括模拟部分2204和数字部分2205。模拟部分2204输入信号到天线2202/从天线2202输出信号。数字部分2205输入信号到模拟部分2204/从模拟部分2204输出信号。
图16B示出模拟部分2204和数字部分2205的结构。模拟部分2204包括谐振电容器2501、带通滤波器2502、电源电路2503、解调电路2506、以及调制电路2507。设置谐振电容器2501以便天线2202可以容易地接收预定频率的信号。数字部分2205包括代码提取电路2301、代码测定电路2302、循环冗余校验电路2303、存储器电路2305、和控制电路2304。
将解释RFID标签3000接收数据的情形。从天线2202输入的、通过带通滤波器2502除去了噪声的已调制的载波被输入到电源电路2503和解调电路2506。电源电路2503具有整流电路和存储电容器。通过带通滤波器2502输入的已调制的载波通过整流电路整流并且通过存储电容器被平滑。以这种方式，电源电路2503产生DC电压。在电源电路2503中产生的DC电压作为电源电压被提供给包含在RFID标签3000中的电路部分2203中的每一个电路。要注意的是，可以通过恒压电路(调节器)将从电源电路2503输出的电源电压提供给电路部分2203中的每一个电路。通过带通滤波器2502输入的已调制的载波被解调电路2506解调，并且该解调信号被输入到数字部分2205。从模拟部分2204输入的信号，即通过由解调电路2506解调已调制的载波获得的信号，被输入到代码提取电路2301，并且提取该信号的代码。代码提取电路2301的输出被输入到代码测定电路2302并且分析所提取的代码。被分析的代码被输入到循环冗余校验电路2303，并且实施用于鉴别传输错误的算术处理。然后，循环冗余校验电路2303将所接收的数据是否有错误的结果输出给控制电路2304。要注意的是，可以包括使用解调电路2506的输出产生预定频率的与信号同步的时钟的相位同步电路。可以使用锁相环电路(PLL电路)作为相位同步电路。
随后将解释RFID标签3000发射数据的情形。依赖于从代码测定电路2302输入的信号，存储器电路2305将储存的唯一标识符(UID)输出到控制电路2304。存储器电路包括存储器、以及控制从存储器读取数据的存储器控制器。可以用掩模型ROM作为存储器。循环冗余校验电路2303计算对应于已发射的数据的CRC码并且将该CRC码输出到控制电路2304。控制电路2304将该CRC码加到所发射的数据上。控制电路2304对其中CRC码被加到所发射的数据上的数据进行编码。另外，控制电路2304将已编码的信息转换成信号用来根据预定的调制方法调制载波。控制电路2304的输出被输入到模拟部分2204的调制电路2507。该调制电路2507根据输入信号载入-调制载波并且将该载波输出到天线2202。
通过本发明的制造半导体器件(RFID标签)的方法，在将被转移到与第一衬底不同的衬底的多个半导体集成电路分成单独的块时可以获得大的分割边限。另外，能够增加可以由一个第一衬底制造的RFID标签的数量。因此，可以提供以低成本制造高可靠性的RFID标签的方法。
该实施例可以通过与上述实施例模式自由组合来实施。
实施例2
在该实施例中，将解释包含在可以通过本发明制造的RFID标签中的存储器(对应于包含在图16A和16B中的存储器电路2305中的存储器)的制造方法。将解释使用掩模型ROM作为存储器的实例。
使用多个晶体管形成掩模型ROM，并且利用光刻形成构成掩模型ROM的晶体管。在该情况下，进行选择在形成在晶体管之上的层间绝缘膜中是否打开用于连接到例如晶体管的漏区的布线的接触孔。因此，可以写入不同的数据。例如，在接触孔被打开的情况下逻辑值“1”的数据可以被写入存储单元，并且可替换地，在接触孔不打开的情况下逻辑值“0”的数据可以被写入存储单元。
在对光致抗蚀剂曝光的步骤中，在用曝光设备例如步进器通过掩模版(光掩模)进行曝光的步骤之前或之后，在接触孔被打开的区域之上的光致抗蚀剂被电子束或激光照射。其后，通常进行例如显影、刻蚀、或剥离光致抗蚀剂的步骤。因此，在不改变掩模版(光掩模)的情况下，仅通过选择用电子束或激光照射的区域，可以单独形成其中接触孔被打开的图案和其中接触孔不被打开的图案。换句话说，在不改变掩模版(光掩模)的情况下，仅通过选择用电子束或激光照射的区域，可以制造其中不同的数据被写入每一个半导体器件的掩模型ROM。
通过使用这种掩模型ROM的制造方法，可以在制造中为每一个半导体器件设置唯一标识符(UID)。在设置不同UID的情况下掩模版(光掩模)也不必改变；因此，可以以低成本制造半导体器件。
此外，代替掩模型ROM，可以通过本发明制造的RFID标签可以包括能够附加写入的存储器或能够重写的存储器。另外，可以包括掩模型ROM、以及能够附加写入的存储器和/或能够重写的存储器。
通过本发明的制造半导体器件(RFID标签)的方法，在将被转移到与第一衬底不同的衬底的多个半导体集成电路分成单独的块时可以获得大的分割边限。另外，能够增加可以由一个第一衬底制造的RFID标签的数量。因此，可以提供以低成本制造高可靠性的RFID标签的方法。
该实施例可以通过与上述实施例模式和实施例1自由组合来实施。
实施例3
在该实施例中，将解释可以通过本发明制造的RFID标签中的无线通信的载波。
关于载波的频率，可以采用下述中的任何一种：大于或等于300GHz并且小于或等于3THz的亚毫米波；大于或等于30GHz并且小于300GHz的极高频率；大于或等于3GHz并且小于30GHz的超高频率；大于或等于300MHz并且小于3GHz的特高频率；大于或等于30MHz并且小于300MHz的甚高波；大于或等于3MHz并且小于30MHz的高频率；大于或等于300KHz并且小于3MHz的中频率；大于或等于30KHz并且小于300KHz的低频率；以及大于或等于3KHz并且小于30KHz的甚低频率。例如，可以使用13.56MHz频率的载波或可以使用2.45GHz频率的载波。
包含于RFID标签中的天线的形状可以根据载波或发射系统的频率而改变。例如，在利用电磁感应类型的情况下天线可以具有线圈形状，或在利用微波类型的情况下天线可以具有偶极子形状。
通过本发明的制造半导体器件(RFID标签)的方法，在将被转移到与第一衬底不同的衬底的多个半导体集成电路分成单独的块时可以获得大的分割边限。另外，能够增加可以由一个第一衬底制造的RFID标签的数量。因此，可以提供以低成本制造高可靠性的RFID标签的方法。
该实施例可以通过与上述实施例模式和实施例1和2自由组合来实施。
实施例4
在该实施例中，将参考图10A到10E解释可以通过本发明制造的RFID标签的应用。RFID标签3000具有这样的特征：设置天线并且经由该天线通过无线通信输入和输出数据。该RFID标签3000可以应用于纸币、硬币、证券、不记名债券、证件(驾驶证或居住卡；图10A)、封装容器(包装纸或瓶子；图10B)、记录介质(图10C)例如DVD软件、CD、以及录像带。另外，该RFID标签3000可以应用于交通工具(图10D)，例如汽车、机动脚踏车、和自行车、个人附属品(图10E)例如提包和眼镜、杂货、衣服、日用品、电子装置等。电子设备包括液晶显示器件、EL(电致发光)显示器件、电视机装置(也简称电视机或电视接收机)、便携电话等。
RFID标签3000可以附着到物体的表面或嵌入物体中以被固定。例如，RFID标签3000优选嵌入书的纸中或利用有机树脂形成的包装的有机树脂中。通过将RFID标签3000设置在纸币、硬币、证券、不记名债券、证件等中，可以防止其被伪造。此外，通过将RFID标签3000设置在封装容器、记录介质、个人附属品、杂货、衣服、日用品、电子装置等中，可以促进检测系统或出租商店(rental shop)系统的效率。此外，通过将RFID标签3000设置在交通工具中可以防止其被伪造或偷窃。通过将RFID标签3000植入生物例如动物中，可以容易地识别每一种生物。例如，通过将RFID标签3000植入生物例如家畜中，可以容易地鉴别它的出生年、性别、品种等。
通过本发明的制造半导体器件(RFID标签)的方法，在将被转移到与第一衬底不同的衬底的多个半导体集成电路分成单独的块时可以获得大的分割边限。另外，能够增加可以由一个第一衬底制造的RFID标签的数量。因此，可以提供低成本的高可靠性的RFID标签。
该实施例可以通过与上述实施例模式和实施例1到3自由组合来实施。
实施例5
在该实施例中，将参考图11A到11C解释利用可以通过本发明制造的RFID标签3000的无线通信系统的一个模式。包括显示部分9521的端子9520装备有天线和连接到该天线的读写器。物体A9522装备有RFID标签3000，并且物体B9532也装备有RFID标签3000。在图11A中，示出内服药(internal medicine)作为物体A或物体B的实例。当端子9520的天线被保持在物体A9522的RFID标签3000附近时，显示部分9521显示物体A9522上的信息，例如原材料、原产地、在每个生产过程中的测试结果、分配过程的记录、以及该物体的描述。当端子9520的天线被保持在物体B9532的RFID标签3000附近时，显示部分9521显示物体B9532上的信息，例如原材料、原产地、在每个生产过程中的测试结果、分配过程的记录、以及该物体的描述。
将参考图11B中示出的流程图解释利用图11A中所示系统的商业模型的实例。关于过敏反应的信息被输入到端子9520(第一步骤4001)。关于过敏反应的信息是关于医药产品、它们的成分等的信息，其可能使某些人产生过敏反应。如上所述，通过为端子9520提供的天线获得关于内服药A(物体A9522)的信息(第二步骤4002)。关于内服药A的信息包括关于内服药A的成分等的信息。将关于过敏反应的信息与所获得的关于内服药A的成分等的信息相比较，由此确定是否包含了相应成分(第三步骤4003)。如果包含相应成分，那么端子9520的使用者被警告某些人可能会对内服药A有过敏反应(第四步骤4004)。如果不包含相应成分，那么端子9520的使用者被通知某些人对内服药A具有过敏反应的风险低(内服药A安全的事实)(第五步骤4005)。在第四步骤4004或第五步骤4005中，为告知端子9520的使用者该信息，该信息可以显示在端子9520的显示部分9521上、或可以发出端子9520的警报等。
可替换地，图11C示出商业模型的另一实例。关于当同时使用时会有危险的内服药的组合或当同时使用时会有危险的内服药的成分的组合的信息(在下文中称作组合信息)被输入到端子9520(第一步骤4101)。如上所述，通过为端子9520提供的天线获得关于内服药A(物体A9522)的信息(第二步骤4102)。关于内服药A的信息包括关于内服药A的成分等的信息。随后，如上所述，通过为端子9520提供的天线获得关于内服药B(物体B9532)的信息(第三步骤4103)。关于内服药B的信息包括关于内服药B的成分等的信息。以这种方式，获得关于多种内服药的信息。将组合信息与所获得的关于该多种内服药的信息比较，由此确定是否包含当同时使用时会有危险的内服药的成分的相应组合(第四步骤4104)。如果包括相应组合，那么端子9520的使用者被警告(第五步骤4105)。如果不包括相应组合，那么端子9520的使用者被告知安全(第六步骤4106)。在第五步骤4105或第六步骤4106中，为告知端子9520的使用者该信息，该信息可以显示在端子9520的显示部分9521上、或可以发出端子的警报等。
通过本发明的制造半导体器件(RFID标签)的方法，在将被转移到与第一衬底不同的衬底的多个半导体集成电路分成单独的块时可以获得大的分割边限。另外，能够增加可以由一个第一衬底制造的RFID标签的数量。因此，可以提供低成本的高可靠性的RFID标签。
该实施例可以通过与上述实施例模式和实施例1到4自由组合来实施。
本申请基于2005年12月2日在日本专利局提交的日本专利申请序列号no.2005-348872，在此并入其全部内容作为参考。

Claims (40)

1.一种用于制造半导体器件的方法，包括：
形成多个第一半导体集成电路和多个第二半导体集成电路，其被设置在第一衬底之上，使得第二半导体集成电路中的每一个与第一半导体集成电路中的一个相邻；
将第二衬底附着到第一衬底以便用第二衬底覆盖第一半导体集成电路和第二半导体集成电路，使得在将第二衬底附着到第一衬底时，在第二衬底的第二区域处，第二衬底与第二半导体集成电路重叠；
使第一衬底和第二衬底彼此分开并且将第一半导体集成电路转移到第二衬底；
将第三衬底附着到第一衬底以便用第三衬底覆盖留在第一衬底之上的第二半导体集成电路，使得在将第三衬底附着到第一衬底时，在第三衬底的第一区域处，第三衬底与第二半导体集成电路重叠；
使第一衬底和第三衬底彼此分开并且将第二半导体集成电路转移到第三衬底；以及
在第二衬底的第二区域处分割第二衬底以便将该多个第一半导体集成电路分成单独的块；以及
在第三衬底的除第一区域之外的区域处分割第三衬底以便将该多个第二半导体集成电路分成单独的块。
2.根据权利要求1所述的用于制造半导体器件的方法，进一步包括在第一衬底和第一半导体集成电路之间以及在第一衬底和第二半导体集成电路之间形成剥离层。
3.根据权利要求1所述的用于制造半导体器件的方法，其中通过相同步骤在第一衬底之上形成第一半导体集成电路和第二半导体集成电路。
4.根据权利要求1所述的用于制造半导体器件的方法，其中第一半导体集成电路和第二半导体集成电路具有相同的结构。
5.根据权利要求1所述的用于制造半导体器件的方法，其中第一半导体集成电路和第二半导体集成电路具有不同的结构。
6.根据权利要求1所述的用于制造半导体器件的方法，
其中第一半导体集成电路或第二半导体集成电路被电连接到天线，以及
其中经由天线通过无线通信输入和输出数据。
7.一种用于制造半导体器件的方法，包括：
形成多个第一半导体集成电路和多个第二半导体集成电路，其被设置在第一衬底之上，使得第二半导体集成电路中的每一个与第一半导体集成电路中的一个相邻；
附着第二衬底以便覆盖第一半导体集成电路和第二半导体集成电路；
使第一衬底和第二衬底彼此分开并且将第一半导体集成电路转移到第二衬底；
附着第三衬底以便覆盖留在第一衬底之上的第二半导体集成电路；
使第一衬底和第三衬底彼此分开并且将第二半导体集成电路转移到第三衬底；
将第四衬底附着到第二衬底以便用第四衬底覆盖第一半导体集成电路，使得在将第四衬底附着到第二衬底时，在第四衬底的第一区域处，第四衬底与第一半导体集成电路重叠；
在第四衬底的除第一区域之外的区域处分割第四衬底以便将该多个第一半导体集成电路分成单独的块；
将第五衬底附着到第三衬底以便用第五衬底覆盖留在第三衬底之上的第二半导体集成电路，使得在将第五衬底附着到第三衬底时，在第五衬底的第二区域处，第五衬底与第二半导体集成电路重叠；以及
在第五衬底的除第二区域之外的区域处分割第五衬底以便将该多个第二半导体集成电路分成单独的块。
8.根据权利要求7所述的用于制造半导体器件的方法，进一步包括在第一衬底和第一半导体集成电路之间以及在第一衬底和第二半导体集成电路之间形成剥离层。
9.根据权利要求7所述的用于制造半导体器件的方法，其中通过相同步骤在第一衬底之上形成第一半导体集成电路和第二半导体集成电路。
10.根据权利要求7所述的用于制造半导体器件的方法，其中第一半导体集成电路和第二半导体集成电路具有相同的结构。
11.根据权利要求7所述的用于制造半导体器件的方法，其中第一半导体集成电路和第二半导体集成电路具有不同的结构。
12.根据权利要求7所述的用于制造半导体器件的方法，
其中第一半导体集成电路或第二半导体集成电路被电连接到天线，以及
其中经由天线通过无线通信输入和输出数据。
13.一种用于制造半导体器件的方法，包括：
形成多个第一半导体集成电路和多个第二半导体集成电路，其被设置在第一衬底之上，使得第二半导体集成电路中的每一个与第一半导体集成电路中的一个相邻；
形成第一绝缘层以便覆盖第二半导体集成电路；
形成第二绝缘层以便覆盖第一半导体集成电路；
将第二衬底附着到第一衬底以便用第二衬底覆盖第一绝缘层和第二绝缘层，使得在将第二衬底附着到第一衬底时，在第二衬底的第二区域处，第二衬底与第二半导体集成电路重叠；
通过在第二衬底和第一衬底之间施加第一外力使第一衬底和第二衬底彼此分开，并且将第一半导体集成电路转移到第二衬底；
将第三衬底附着到第一衬底以便用第三衬底覆盖留在第一衬底之上的第二半导体集成电路，使得在将第三衬底附着到第一衬底时，在第三衬底的第一区域处，第三衬底与第二半导体集成电路重叠；
通过在第一衬底和第三衬底之间施加第二外力使第一衬底和第三衬底彼此分开，并且将第二半导体集成电路转移到第三衬底；以及
在第二衬底的第二区域处分割第二衬底以便将该多个第一半导体集成电路分成单独的块；以及
在第三衬底的除第一区域之外的区域处分割第三衬底以便将该多个第二半导体集成电路分成单独的块。
14.根据权利要求13所述的用于制造半导体器件的方法，其中利用具有环氧基的树脂材料形成第二绝缘层以及利用具有乙烯基的树脂材料形成第一绝缘层。
15.根据权利要求13所述的用于制造半导体器件的方法，进一步包括在第一衬底和第一半导体集成电路之间以及在第一衬底和第二半导体集成电路之间形成剥离层。
16.根据权利要求13所述的用于制造半导体器件的方法，其中通过相同步骤在第一衬底之上形成第一半导体集成电路和第二半导体集成电路。
17.根据权利要求13所述的用于制造半导体器件的方法，其中第一半导体集成电路和第二半导体集成电路具有相同的结构。
18.根据权利要求13所述的用于制造半导体器件的方法，其中第一半导体集成电路和第二半导体集成电路具有不同的结构。
19.根据权利要求13所述的用于制造半导体器件的方法，
其中第一半导体集成电路或第二半导体集成电路被电连接到天线，以及
其中经由天线通过无线通信输入和输出数据。
20.一种用于制造半导体器件的方法，包括：
形成多个第一半导体集成电路和多个第二半导体集成电路，其被设置在第一衬底之上，使得第二半导体集成电路中的每一个与第一半导体集成电路中的一个相邻；
形成第一绝缘层以便覆盖第二半导体集成电路；
形成第二绝缘层以便覆盖第一半导体集成电路；
附着第二衬底以便覆盖第一绝缘层和第二绝缘层；
通过在第二衬底和第一衬底之间施加第一外力使第一衬底和第二衬底彼此分开，并且将第一半导体集成电路转移到第二衬底；
附着第三衬底以便覆盖留在第一衬底之上的第二半导体集成电路；
通过在第一衬底和第三衬底之间施加第二外力使第一衬底和第三衬底彼此分开，并且将第二半导体集成电路转移到第三衬底；
将第四衬底附着到第二衬底以便用第四衬底覆盖第一半导体集成电路，使得在将第四衬底附着到第二衬底时，在第四衬底的第一区域处，第四衬底与第一半导体集成电路重叠；
在第四衬底的除第一区域之外的区域处分割第四衬底以便将该多个第一半导体集成电路分成单独的块；将第五衬底附着到第三衬底以便用第五衬底覆盖留在第三衬底之上的第二半导体集成电路，使得在将第五衬底附着到第三衬底时，在第五衬底的第二区域处，第五衬底与第二半导体集成电路重叠；以及
在第五衬底的除第二区域之外的区域处分割第五衬底以便将该多个第二半导体集成电路分成单独的块。
21.根据权利要求20所述的用于制造半导体器件的方法，其中利用具有环氧基的树脂材料形成第二绝缘层以及利用具有乙烯基的树脂材料形成第一绝缘层。
22.根据权利要求20所述的用于制造半导体器件的方法，进一步包括在第一衬底和第一半导体集成电路之间以及在第一衬底和第二半导体集成电路之间形成剥离层。
23.根据权利要求20所述的用于制造半导体器件的方法，其中通过相同步骤在第一衬底之上形成第一半导体集成电路和第二半导体集成电路。
24.根据权利要求20所述的用于制造半导体器件的方法，其中第一半导体集成电路和第二半导体集成电路具有相同的结构。
25.根据权利要求20所述的用于制造半导体器件的方法，其中第一半导体集成电路和第二半导体集成电路具有不同的结构。
26.根据权利要求20所述的用于制造半导体器件的方法，
其中第一半导体集成电路或第二半导体集成电路被电连接到天线，以及
其中经由天线通过无线通信输入和输出数据。
27.一种用于制造半导体器件的方法，包括：
形成多个第一半导体集成电路和多个第二半导体集成电路，其被设置在第一衬底之上，使得第二半导体集成电路中的每一个与第一半导体集成电路中的一个相邻；
形成第一绝缘层以便覆盖第二半导体集成电路；
形成第二绝缘层以便覆盖第一半导体集成电路；
将第二衬底附着到第一衬底以便用第二衬底覆盖第一绝缘层和第二绝缘层，使得在将第二衬底附着到第一衬底时，在第二衬底的第二区域处，第二衬底与第二半导体集成电路重叠；以及
通过在第二衬底和第一衬底之间施加第一外力使第一衬底和第二衬底彼此分开，
其中，关于第一外力，第二绝缘层和第一半导体集成电路之间的粘附强度比第一绝缘层和第二半导体集成电路之间的粘附强度以及第一衬底和第一半导体集成电路之间的粘附强度高，以及
其中，关于第一外力，第一衬底和第二半导体集成电路之间的接合强度比第一绝缘层和第二半导体集成电路之间的粘附强度高，
将第三衬底附着到第一衬底以便用第三衬底覆盖在分开第二衬底之后第一衬底之上的第二半导体集成电路，使得在将第三衬底附着到第一衬底时，在第三衬底的第一区域处，第三衬底与第二半导体集成电路重叠；
通过在第一衬底和第三衬底之间施加第二外力使第一衬底和第三衬底彼此分开，并且将第二半导体集成电路转移到第三衬底；以及
在第二衬底的第二区域处分割第二衬底以便将该多个第一半导体集成电路分成单独的块；以及
在第三衬底的除第一区域之外的区域处分割第三衬底以便将该多个第二半导体集成电路分成单独的块。
28.根据权利要求27所述的用于制造半导体器件的方法，其中利用具有环氧基的树脂材料形成第二绝缘层以及利用具有乙烯基的树脂材料形成第一绝缘层。
29.根据权利要求27所述的用于制造半导体器件的方法，进一步包括在第一衬底和第一半导体集成电路之间以及在第一衬底和第二半导体集成电路之间形成剥离层。
30.根据权利要求27所述的用于制造半导体器件的方法，其中通过相同步骤在第一衬底之上形成第一半导体集成电路和第二半导体集成电路。
31.根据权利要求27所述的用于制造半导体器件的方法，其中第一半导体集成电路和第二半导体集成电路具有相同的结构。
32.根据权利要求27所述的用于制造半导体器件的方法，其中第一半导体集成电路和第二半导体集成电路具有不同的结构。
33.根据权利要求27所述的用于制造半导体器件的方法，
其中第一半导体集成电路或第二半导体集成电路被电连接到天线，以及
其中经由天线通过无线通信输入和输出数据。
34.一种用于制造半导体器件的方法，包括：
形成多个第一半导体集成电路和多个第二半导体集成电路，其被设置在第一衬底之上，使得第二半导体集成电路中的每一个与第一半导体集成电路中的一个相邻；
形成第一绝缘层以便覆盖第二半导体集成电路；
形成第二绝缘层以便覆盖第一半导体集成电路；
附着第二衬底以便覆盖第一绝缘层和第二绝缘层；以及
通过在第二衬底和第一衬底之间施加第一外力使第一衬底和第二衬底彼此分开，
其中，关于第一外力，第二绝缘层和第一半导体集成电路之间的粘附强度比第一绝缘层和第二半导体集成电路之间的粘附强度以及第一衬底和第一半导体集成电路之间的粘附强度高，以及
其中，关于第一外力，第一衬底和第二半导体集成电路之间的接合强度比第一绝缘层和第二半导体集成电路之间的粘附强度高，
附着第三衬底以便覆盖在分开第二衬底之后第一衬底之上的第二半导体集成电路；
通过在第一衬底和第三衬底之间施加第二外力使第一衬底和第三衬底彼此分开，并且将第二半导体集成电路转移到第三衬底；
将第四衬底附着到第二衬底以便用第四衬底覆盖第一半导体集成电路，使得在将第四衬底附着到第二衬底时，在第四衬底的第一区域处，第四衬底与第一半导体集成电路重叠；
在第四衬底的除第一区域之外的区域处分割第四衬底以便将该多个第一半导体集成电路分成单独的块；将第五衬底附着到第三衬底以便用第五衬底覆盖留在第三衬底之上的第二半导体集成电路，使得在将第五衬底附着到第三衬底时，在第五衬底的第二区域处，第五衬底与第二半导体集成电路重叠；以及
在第五衬底的除第二区域之外的区域处分割第五衬底以便将该多个第二半导体集成电路分成单独的块。
35.根据权利要求34所述的用于制造半导体器件的方法，其中利用具有环氧基的树脂材料形成第二绝缘层以及利用具有乙烯基的树脂材料形成第一绝缘层。
36.根据权利要求34所述的用于制造半导体器件的方法，进一步包括在第一衬底和第一半导体集成电路之间以及在第一衬底和第二半导体集成电路之间形成剥离层。
37.根据权利要求34所述的用于制造半导体器件的方法，其中通过相同步骤在第一衬底之上形成第一半导体集成电路和第二半导体集成电路。
38.根据权利要求34所述的用于制造半导体器件的方法，其中第一半导体集成电路和第二半导体集成电路具有相同的结构。
39.根据权利要求34所述的用于制造半导体器件的方法，其中第一半导体集成电路和第二半导体集成电路具有不同的结构。
40.根据权利要求34所述的用于制造半导体器件的方法，
其中第一半导体集成电路或第二半导体集成电路被电连接到天线，以及
其中经由天线通过无线通信输入和输出数据。
CN2006101637864A 2005-12-02 2006-12-04 用于制造半导体器件的方法 Expired - Fee Related CN1976010B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005348872 2005-12-02
JP2005-348872 2005-12-02
JP2005348872 2005-12-02

Publications (2)

Publication Number Publication Date
CN1976010A CN1976010A (zh) 2007-06-06
CN1976010B true CN1976010B (zh) 2011-01-05

Family

ID=38119283

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006101637864A Expired - Fee Related CN1976010B (zh) 2005-12-02 2006-12-04 用于制造半导体器件的方法

Country Status (2)

Country Link
US (1) US7875530B2 (zh)
CN (1) CN1976010B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7504317B2 (en) * 2005-12-02 2009-03-17 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device
WO2011070855A1 (ja) * 2009-12-11 2011-06-16 シャープ株式会社 半導体装置の製造方法および半導体装置
JP2012248916A (ja) * 2011-05-25 2012-12-13 Taiyo Yuden Co Ltd 弾性波デバイスの製造方法
CN104781933B (zh) 2012-08-20 2017-07-21 赫普塔冈微光有限公司 光学晶片的制造
TWI571949B (zh) * 2013-01-10 2017-02-21 晶元光電股份有限公司 半導體元件翻轉裝置
US9400865B2 (en) * 2014-06-13 2016-07-26 Kla-Tencor Corp. Extracting comprehensive design guidance for in-line process control tools and methods
CN115915907B (zh) * 2023-01-05 2023-09-12 量子科技长三角产业创新中心 一种超导量子芯片制备方法及超导量子芯片

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1203710A (zh) * 1995-12-18 1998-12-30 松下电器产业株式会社 通信用无线电装置的收发信电路及半导体集成电路装置
US6372608B1 (en) * 1996-08-27 2002-04-16 Seiko Epson Corporation Separating method, method for transferring thin film device, thin film device, thin film integrated circuit device, and liquid crystal display device manufactured by using the transferring method
US6867072B1 (en) * 2004-01-07 2005-03-15 Freescale Semiconductor, Inc. Flipchip QFN package and method therefor

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3314304B2 (ja) * 1999-06-07 2002-08-12 アムコー テクノロジー コリア インコーポレーティド 半導体パッケージ用の回路基板
US6425971B1 (en) * 2000-05-10 2002-07-30 Silverbrook Research Pty Ltd Method of fabricating devices incorporating microelectromechanical systems using UV curable tapes
WO2002084631A1 (fr) * 2001-04-11 2002-10-24 Sony Corporation Procede de transfert d'element, procede de disposition d'element mettant en oeuvre ce procede et procede de production d'un appareil d'affichage d'image
JP4524561B2 (ja) * 2001-07-24 2010-08-18 セイコーエプソン株式会社 転写方法
WO2003014010A1 (en) * 2001-08-08 2003-02-20 Jsr Corporation Three-dimensional opto-electronic micro-system
JP4266106B2 (ja) * 2001-09-27 2009-05-20 株式会社東芝 粘着性テープの剥離装置、粘着性テープの剥離方法、半導体チップのピックアップ装置、半導体チップのピックアップ方法及び半導体装置の製造方法
JP2003124147A (ja) * 2001-10-15 2003-04-25 Fujitsu Ltd 半導体装置の製造方法
US6570263B1 (en) * 2002-06-06 2003-05-27 Vate Technology Co., Ltd. Structure of plated wire of fiducial marks for die-dicing package
JP2005019525A (ja) * 2003-06-24 2005-01-20 Disco Abrasive Syst Ltd 半導体チップの製造方法
JP2005019571A (ja) * 2003-06-24 2005-01-20 Canon Inc チップの実装方法及び実装基板の製造装置
DE10342980B3 (de) * 2003-09-17 2005-01-05 Disco Hi-Tec Europe Gmbh Verfahren zur Bildung von Chip-Stapeln
US7820529B2 (en) 2004-03-22 2010-10-26 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing integrated circuit
JP5030388B2 (ja) 2004-03-22 2012-09-19 株式会社半導体エネルギー研究所 薄膜集積回路の作製方法
US20060013680A1 (en) * 2004-07-16 2006-01-19 Tessera, Inc. Chip handling methods and apparatus
US7005319B1 (en) * 2004-11-19 2006-02-28 International Business Machines Corporation Global planarization of wafer scale package with precision die thickness control
US7504317B2 (en) * 2005-12-02 2009-03-17 Semiconductor Energy Laboratory Co., Ltd. Manufacturing method of semiconductor device

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1203710A (zh) * 1995-12-18 1998-12-30 松下电器产业株式会社 通信用无线电装置的收发信电路及半导体集成电路装置
US6372608B1 (en) * 1996-08-27 2002-04-16 Seiko Epson Corporation Separating method, method for transferring thin film device, thin film device, thin film integrated circuit device, and liquid crystal display device manufactured by using the transferring method
US6867072B1 (en) * 2004-01-07 2005-03-15 Freescale Semiconductor, Inc. Flipchip QFN package and method therefor

Also Published As

Publication number Publication date
CN1976010A (zh) 2007-06-06
US20070128747A1 (en) 2007-06-07
US7875530B2 (en) 2011-01-25

Similar Documents

Publication Publication Date Title
CN1976005B (zh) 半导体器件的制造方法
US8354962B2 (en) Antenna and manufacturing method thereof, semiconductor device including antenna and manufacturing method thereof, and radio communication system
CN1976010B (zh) 用于制造半导体器件的方法
CN101278534B (zh) 半导体器件和无线通信系统
CN103779359B (zh) 半导体器件及其制造方法
US9294126B2 (en) Cyclic redundancy check circuit and semiconductor device having the cyclic redundancy check circuit
CN101151544B (zh) 半导体器件、其制造方法、及其测量方法
KR20080036168A (ko) 반도체장치 및 무선 통신 시스템
CN100561723C (zh) 半导体器件和其制造方法
CN101599456B (zh) 制造薄膜集成电路的方法
CN102750565B (zh) 半导体器件
JP2007181187A (ja) アンテナ及びその作製方法、アンテナを有する半導体装置及びその作製方法、並びに無線通信システム
JP5004563B2 (ja) 半導体装置の作製方法
JP5004562B2 (ja) 半導体装置の作製方法
JP2007116677A (ja) 巡回冗長検査回路、巡回冗長検査回路を有する半導体装置、前記半導体装置を有する電子機器、及び前記半導体装置を用いる無線通信システム
KR20070030676A (ko) 반도체장치

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20110105

Termination date: 20211204