CN1968009A - 用于在交错式功率放大器中进行动态时间偏移的系统 - Google Patents

用于在交错式功率放大器中进行动态时间偏移的系统 Download PDF

Info

Publication number
CN1968009A
CN1968009A CNA2006101470334A CN200610147033A CN1968009A CN 1968009 A CN1968009 A CN 1968009A CN A2006101470334 A CNA2006101470334 A CN A2006101470334A CN 200610147033 A CN200610147033 A CN 200610147033A CN 1968009 A CN1968009 A CN 1968009A
Authority
CN
China
Prior art keywords
pulse
pulse width
level
time migration
amplification system
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006101470334A
Other languages
English (en)
Other versions
CN1968009B (zh
Inventor
G·R·斯坦利
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Harman International Industries Inc
Crown Audio Inc
Original Assignee
Crown Audio Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Crown Audio Inc filed Critical Crown Audio Inc
Publication of CN1968009A publication Critical patent/CN1968009A/zh
Application granted granted Critical
Publication of CN1968009B publication Critical patent/CN1968009B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/32—Modifications of amplifiers to reduce non-linear distortion
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/213—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only in integrated circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers
    • H03F3/2173—Class D power amplifiers; Switching amplifiers of the bridge type
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/21—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers with semiconductor devices only
    • H03F3/217—Class D power amplifiers; Switching amplifiers
    • H03F3/2178—Class D power amplifiers; Switching amplifiers using more than one switch or switching amplifier in parallel or in series
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K6/00—Manipulating pulses having a finite slope and not covered by one of the other main groups of this subclass
    • H03K6/02—Amplifying pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/351—Pulse width modulation being used in an amplifying circuit
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/459—Ripple reduction circuitry being used in an amplifying circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Amplifiers (AREA)

Abstract

一种用于控制施加到脉冲宽度调制放大器的一个分支中的延迟的系统。典型地，在输入信号电平低时加入延迟，并在输入信号电平增加时减小延迟。该系统可使用开关、电平检测器和计时器来实现，它们协力确定将延迟单元包括在分支中还是将其旁路掉。该系统可使用可编程的延迟，该可编程的延迟可调节所施加延迟的时间，或者在延迟不再对提供高信号质量有益时被编程为起到使信号通过的作用。

Description

用于在交错式功率放大器中进行动态时间偏移的系统
技术领域
本发明一般涉及脉冲宽度调制(PWM)放大器，并更具体涉及一种具有可加入或消除或者可增加或减小的时间偏移的交错式脉冲宽度调制放大器。
背景技术
用于音频应用的脉冲宽度调制(PWM)放大器已被用于通过包含充当开关的输出装置来提高效率。在PWM放大器中，音频输入信号由脉冲宽度调制波形表示。具体而言，输入的音频信号调制超声波矩形波形的宽度。然后对经调制的波形进行低通滤波，并使用合成的模拟信号来驱动负载或扬声器。与线性模式放大形成对比的是，对信号进行放大的晶体管是在完全导通或完全关断的饱和模式下工作的。输出晶体管被排成半桥对，使得一个输出晶体管产生更高的正电压，而另一个产生更高的负电压。
称为D类放大器的最普通形式的脉冲宽度调制放大器，在理论上效率为100％，因为输出晶体管不是完全导通就是完全关断。然而，这些放大器是有问题的，因为这些晶体管的开关必须非常精确地控制。
在D类放大器中，开关在时间上交替工作。理想情况下，开关被完美地定时，使得一个晶体管瞬时关断，同时另一晶体管瞬时导通。然而实际上，在晶体管提供输出之前会有延迟。两个开关的导通间隔之间的时间，即两个开关都没有导通的时间，被称为死区时间。死区时间导致控制的丢失，这会产生畸变，因此应该使其最小化。相反地，由于死区时间不充足，定时错误可能会导致正和负开关晶体管同时导通。尽管重叠的时间很短，但是它会生成可能会毁坏输出晶体管的高强度的击穿电流。
为了解决这个问题，Crown Audio开发了反向电流变换器，其特征被公开在美国专利号5,657,219中。在也可被命名为BCA(平衡电流放大器)或I类放大器的反向电流变换器中，正和负开关脉冲是交错的而不是交替的。在音频输入信号穿过零点时，即在没有信号将被输出时，开关在50％工作循环被同时导通和关断。结果，正和负信号相互抵消，从而提供零输出信号。在输入信号将要变为正值时，正开关的工作循环增加，并且负开关的工作循环减小。在输入信号将要变为负值时，发生相反的情况。
I类放大器有优势的一个原因是脉冲彼此以对方为中心，并且在一个信号关断时不处于导通。I类放大器还需要更少的低通滤波以从输出中消除开关信号。I类放大器的进一步的讨论可在美国专利号5,657,219、发明者的白皮书“Reinventing the Power Amplifier-BCA”和Crown Audio的Understanding Class-I primer中找到，将它们引用在此作为参考。
当构造交错式PWM放大器时，电路被设计成降低开关的串扰量以避免一个开关的决定处理将基于另一个开关的结果的情况。串扰问题在信号电平低时被增强。这是因为即使是较小的定时错误，也代表着与理想的响应相比相对大的畸变。在多个调制器和输出级全部共享共同的基底和封装的集成电路PWM放大器中，串扰畸变的可能性是最严重的。
为了解决串扰问题，可对交错式放大器的一些不同信号路径的主开关信号进行时间延迟，使得有更少的小信号调制事件边缘在时间上重合。在Anderskouv & Risbo的美国专利6,373,336中的两个全桥放大器的交错，显示出了这种技术。如图1中所示，这样的系统在其中一个PWM分支中包含时间延迟元件140。该系统声称能通过引入将一个调制器和功率级的开关噪声有效移动到第二调制器和功率级的调制循环的非零信号部分的时间延迟，来解决由于串扰而引起的无意过零畸变问题。可选地，可在一个脉冲宽度调制器分支中延迟调制波形，从而生成相对于另一个脉冲宽度调制器分支的时间偏移。在调制器中引入滞后，也可用于生成延迟。
图1是从信号源110接收输入信号的简单交错式PWM放大器调制器100的实例。放大器调制器100将输入分成两个分支。第一分支包括反相模块120。该反相模块120与标为PWM A的第一脉冲宽度调制器130连接。PWMA 130与标为半桥A的第一半桥150连接。然后半桥A 150的输出与负载160连接。
第二分支包括与标为PWM B的第二脉冲宽度调制器135连接的非反相模块125。PWM B 135与延迟单元140连接。延迟单元140被连接到标为半桥B的第二半桥155。然后半桥B 155与负载160连接。
在该系统中，当通过利用延迟单元140引入延迟而把靠近输入信号过零区间的条件“推”离过零区间时，可能会导致能听到的畸变的串扰噪声。这一结果是可由现在更大的信号更容易在可听程度上掩蔽的错误，其中需要该更大的信号将产生噪声的输出与其它调制器的开关时刻在时间上重合。然而，引入延迟的方法具有使其不适于在某些条件下使用的局限。该方法的主要问题是当加入时间偏移时，反馈信号被破坏。因为时间延迟的加入，脉冲宽度调制信号也受到了影响。因此，先前被抑制的PWM谱可能会作为畸变出现在可听频谱中。
发明内容
通过将时间延迟加入交错式脉冲宽度调制器的一个分支，可将串扰噪声从输入信号的靠近过零的区间移动到更高的信号电平。然而，该声称的益处也具有破坏反馈信号的效果，其中反馈信号具有在不引入延迟的情况下将会被抑制的PWM谱的表现。当信号电平低时，由这些边带引入的畸变几乎为零。然而当信号电平增加时，所引入延迟的损害超过了它的益处。
为了解决这些情况，当应该引入延迟并且/或者可控制引入的延迟量时。通过分析被输入的源的电平，脉冲宽度调制放大系统可评估是否应该将时间延迟包括在脉冲宽度调制放大器的其中一个分支中。可选地，可通过检查在一个或多个分支中存在的脉冲宽度波形来分析电平。该分析可包括对信号电平的量值和电平在信号范围内的时间量的评估。
该系统可以各种方式实现。例如，可引入由开关控制的旁路电路。该旁路电路可绕过PWM放大器的一个分支中存在的时间延迟电路。当信号电平低时，时间延迟电路被包括在电路中。当信号电平充分高时，开关可连接旁路电路。为了确保在工作模式之间不出现过多的开关操作，可将计时器包含在该系统中。计时器可确保旁路电路在电平位于适合的范围内充足的时间时被连接或断开。
在另一系统中，可利用可编程的时间延迟电路。在这点上，计时器可指示时间延迟电路增加或减小引入到PWM分支中的时间延迟。在该系统中，可仍然使用开关来连接旁路电路。可选地，时间延迟电路和计时器可协力工作以将延迟逐渐地减为零而不使用开关。在使调制三角波形移相以生成延迟的设计中，可将相移减为零。例如，如果采用锁相回路的从常规的零度锁定错误偏置的相位检测器来生成相移，则可将相位检测器偏置减回到零并且可除去调制器中的延迟。
时间延迟的控制还可由微处理器实现，该微处理器分析信号电平，执行定时功能，并指示延迟电路仅作为旁路工作或者引入预定或可调节的延迟量。事实上，时间延迟的功能是由微处理器执行。
如上所述，对输入信号的分析可通过检查一个或两个脉冲宽度调制信号来执行。可以复杂度更低的方式，诸如加入检查脉冲宽度调制信号的前沿或后沿并指示计时器开始计时的锁存器或检测器，来执行分析，而不使用微处理器。当计时器已经到达适合的时间范围时，不通过锁存器的不同输出进行复位，开关就可以连接旁路电路。
如在本文中所使用的，术语延迟单元是指可以引入时间偏移的任何硬件或软件实现方案。延迟单元可包括由控制器或微控制器操作的用于引入时间偏移的软件指令。可选地，延迟单元可包括模拟CMOS集成电路。可利用如在环形振荡器中使用的可调谐延迟元件。可将滞后引入到将输入信号与脉冲宽度调制器中的调制三角波形进行比较的比较器中。时间偏移可通过在级或门电路中的传播时间来产生。延迟单元可以许多方式来实现。
对于本领域技术人员来说，在研究过以下附图和详细描述后，本发明的其它系统、方法、特征和优点将是或将变得显而易见。所有这些附加系统、方法、特征和优点都包括在本描述内，包括在本发明的范围内，并由所附权利要求保护。
附图说明
参照以下附图和描述，可更好地理解本发明。图中的组件不必要依比例，而是将重点放在说明本发明的原理上。此外，在图中，相似的附图标记在不同示图中始终指定相应的部分。
图1是用于在交错式脉冲宽度调制放大器的一个分支中引入时间延迟的现有技术系统的框图。
图2、3和4是作为时间延迟信号的调制的函数的250KHz、750KHz、1.25MHz和1.75MHz边带的第二、第四和第六谐波的曲线图。
图5是交错式脉冲宽度调制放大系统的框图。
图6是控制是否引入时间延迟以及所引入的时间延迟量的交错式脉冲宽度调制放大系统的框图。
图7是控制是否引入时间延迟以及所引入的时间延迟量的另一交错式脉冲宽度调制放大系统的框图。
图8绘出了控制是否引入时间延迟的脉冲宽度调制放大系统。
图9是控制是否引入时间延迟以及所引入的时间延迟量的另一交错式脉冲宽度调制放大系统的框图。
图10是示出了控制交错式脉冲宽度调制放大系统中的时间偏移的方法的流程图。
图11是示出了控制交错式脉冲宽度调制放大系统中的时间偏移的另一方法的流程图。
具体实施方式
可通过首先考虑在交错式脉冲宽度调制放大器中引入时间延迟的效果，来更详细地提出本发明。普通双侧PWM处理的输出信号谱可表示为：
y 0 ( t ) = MV 0 cos ( ω s t ) + ( 4 V 0 π ) Σ m = 1 ∞ 1 m [ Σ n = - ∞ ∞ J n ( Mmπ 2 ) sin ( ( m + n ) π 2 ) cos ( m ω c t + n ω s t ) ] (等式1)
M是调制系数，其中0≤M≤1.0
ωs是以弧度/秒表示的信号频率
ωc是以弧度/秒表示的PWM载波/开关频率
Vo是PWM波形的峰值输出电压
m是载波带的整数谐波序号，1≤m≤∞
n是边带序号，-∞≤n≤∞
前面的余弦项是想要处理的信号，它的输入是弧度频率ωs的余弦，其相对于调制三角波形的幅度是比例M。三角波形以统一的幅度余弦形式给出如下：
v ( t ) = 8 π 2 Σ m = 1,3,5 . . ∞ 1 m 2 cos ( m ω c t ) (等式2)
(等式1)的第二部分由调制三角的谐波(m)和关于每个谐波的一对边带(±n)构成。每个边带的幅度由第一类Bessel函数(序号n)、调制系数和谐波序号的函数给出。由于m和n始终是整数，所以乘积正弦项具有三个可能的值，-1、0和+1。当m+n是偶数时，正弦项为零并且没有边带(或者当n＝0时没有载波)。换言之，偶谐波仅具有由奇数倍的信号频率间隔开的边带，而奇谐波仅具有包括载波谐波的偶数倍的信号频率。
n＝1的边带的反馈产生增益误差而不产生畸变。n＝0并且m为奇数的项生成DC偏移误差。当这些波动信号产生位于放大器的信号通带内的交调信号时，它们会导致谐波畸变。对于音频放大器，信号通带将会小于或等于20KHz。也可测量完全位于通带之外的谐波信号。
减少输出中的不需要的谱的一个方法是使用交错式功率级。当使用普通双侧PWM被最优地形成时，交错可抑制除了以交错编号N为模的带之外的所有带的所有谐波序号和它们的边带。
这种交错式PWM功率级的输出谱可给出如下：
y 0 ( t ) = MV 0 cos ( ω s t ) + ( 4 V 0 π ) Σ p = 1 ∞ 1 pN [ Σ n = - ∞ ∞ J n ( MpNπ 2 ) sin ( ( pN + n ) π 2 ) cos ( pN ω c t + n ω s t ) ] (等式3)
N是整数交错序号，1≤N≤∞
pN是整数谐波编号并且1≤p≤∞
当N＝1时，上面的表达式完全等同于(等式1)，如预期的那样。无论m在(等式1)中的哪里出现，现在pN都会出现并且揭示出交错已经抑制了具有不以N为模的序号m的所有带。那些剩余的作为N的整数(p)倍的那些带(m)具有与(等式1)中完全相同的边带和载波谐波。
当将延迟加入一些PWM信号时，相加可能不再会完全抑制位于N的倍数之间的带。N的各倍数的幅度可被非常轻微地减小，但这通常是不大重要的。
在如图1所示的N＝2的简单情况下，有两个PWM信号流在全桥功率级的输出端被相加。将其中一个延迟Δt，是指将频率ωx的各个谱线的相位移动θ＝Δt·ωx，这导致相对强度的两个这样的边带的总和：
Ψ = ( 1 - cos ( θ ) ) 2 (等式4)
其中Ψ是应用到在(等式3)中将会被消去的(等式1)中的各个谱线的新权重。注意当θ＝0时，Ψ也等于0。当θ＝π时，则所有边带抑制消失，因为Ψ＝1。
参考图2、3和4而显示出了可引入的畸变的实例。例如，如果诸如图1中所示的系统利用以250KHz执行的开关操作，20KHz的正弦波的输入信号，以及100纳秒的Δt。相对于调制系数M以及被标准化为百分比的M而绘出在250KHz的所有奇数倍周围的±40KHz的边带的曲线。
如果这些信号将被重新引入到调制处理中作为反馈信号，则它们可作为第二谐波(40KHz)畸变出现在输出信号中，如图2所示。将被重新插入的这些信号的实际的量可以是所采用的反馈滤波的函数。通常，较低边带的回路增益将会大于较高边带，因此它比较高边带更重要。由于较高边带的角度θ大于较低边带，所以较低边带是二者中较大的一个。较高和较低边带可成对出现。
图3的实例中示出了在250KHz的所有奇数倍周围的±80KHz的边带。这些信号如果被重新插入到调制处理中，则会变成第四谐波。
图4的实例中示出了在250KHz的所有奇数倍周围的±120KHz的边带。这些信号如果被重新插入到调制处理中，则会变成第六谐波。
在图2、3和4中，可能由反馈信号中的这些边带引起的初始小信号(小M)畸变效应是零。然而，随着M的增加，结果迅速恶化。在图2中，以1.75MHz为中心的1.75MHz边带202(较高@1.79MHz)和204(较低@1.71MHz)，以1.25MHz为中心的1.25MHz边带206(较高@1.29MHz)和208(较低@1.21MHz)，以及以750KHz为中心的750KHz边带210(较高@790KHz)和212(较低@710KHz)迅速增加。另一方面，以250KHz为中心的250KHz边带214(较高@290KHz)和216(较低@210KHz)在全调制情况下可包含大约2-3％的畸变。在这点上，250KHz边带214和216可能是最有问题的，因为它们可能会由于较低的频率而是最难以经由滤波消除的。
在图3中，第四谐波产生甚至更加平坦的250KHz边带314和316，然而以250KHz为中心使它们更加难以滤掉/除去。类似地，在图4中，250KHz边带414(较高@370KHz)和416(较低@130KHz)是无法看见的，并且750KHz边带410(较高@870KHz)和412(较低@630KHz)。然而，更低的频率(即，130KHz)将通常具有更难以除去的波形。因此，在调制增加的情况下，延迟可能更多是带来障碍而不是帮助。
图5绘出了可在适当情况下消除延迟的脉冲宽度调制放大系统的一个实例。因此，当信号变得足够充分使得延迟不再会被视为有帮助时，可将其旁路掉以有利于系统而不使用延迟或减小延迟的系统。该实例加入旁路连接530，并且能够在开关540被置于处在较高位置的第一位置时工作。当开关在处于较低位置的第二位置时，延迟被加入系统。
由于开关操作本身在过于迅速或频繁执行的情况下会生成显著的畸变，所以图5中绘出的实例还包括电平检测器510和计时器520。计时器520确保直到过去预定时间段时才会启用和/或禁用旁路电路。尽管可将计时器520设置成任意时间段，但是优选的时间段是20毫秒。从音质的观点来看，比每20毫秒一次更快地进行开关可能是没有益处的。计时器可以各种不同的形式实现。例如在数字为主的环境中，可采用可复位的计数器/计时器。在模拟环境中，可使用可复位的单稳态。
电平检测器可测量信号源的电平，并指示计时器何时启动、停止和/或复位。如果达到了确定的检测电平，则电平检测器510可指示计时器520开始计时/计数。计时器520可向开关540发送指示开关540切换位置并连接到连接530的信号，从而将延迟单元140旁路掉。每次检测到预定电平，计时器520就可复位到初始计时/计数状态。计时或计数可以仅在电平低于预定的检测电平时进行。当在没有达到预定电平的状态下达到预定的时间段时，可将开关540设置到较低位置，以便将时间延迟重新加入到系统中。相反地，当检测到的电平保持高于阈值的状态预定长度的时间时，可将开关540设置在较高位置以允许旁路电路530将脉冲宽度调制器B 135输出的信号连接到半桥B155，从而绕过延迟引入元件140。
尽管框图将脉冲宽度调制器B 135和延迟引入元件140绘成独立的元件，但是可将它们组合在单个单元中。例如，脉冲宽度调制器B 135可提供相对于脉冲宽度调制器A 130的输出具有时间延迟的信号。例如，如果脉冲宽度调制器130和135由三角波形驱动，则可通过延迟驱动脉冲宽度调制器A 130或脉冲宽度调制器B 135的三角波形来引入时间偏移。
在另一实例中，脉冲宽度调制放大系统600如图6中所示，延迟140可以是可调节的。延迟调节线610绘出计时器520的输出和对延迟140的输入之间的连接。可选地，电平检测器510的输出可连接到延迟140。
尽管在图5和6中将电平检测器510、计时器520、电路旁路530和开关540显示为独立的元件，但是可将这些元件中的一些或所有这些元件集成在一起。此外，在图7中，可将电平检测器510和计时器520组合到单个电平分析单元710中。电平分析单元710可包含一组由微处理器操作的指令。电平分析单元710可以是该组指令或执行该组指令的微处理器。在这点上，电平分析单元710可访问信号源110并控制延迟140。在该实例中，延迟140被动态地调节以便不提供延迟(仅充当旁路)或提供由电平分析单元710选择的延迟量。
可选地，如果在脉冲宽度调制器A 130和脉冲宽度调制器B 135的输出之间已经有即存的时间偏移，则可通过以下方式来减小时间偏移：延迟调制器130和135中的一个的调制波形，或者引入独立的延迟单元，该独立的延迟单元将会引入用于减小脉冲宽度调制器130和135的输出之间的时间偏移的延迟。类似地，可通过以下方式来增加时间偏移：延迟调制器130和135中的一个的调制波形，或者引入独立的延迟单元，该独立的延迟单元将会引入用于增加脉冲宽度调制器130和135的输出之间的时间偏移的延迟。
图8绘出了包括电平检测器810和计时器820的示例性脉冲宽度调制放大系统800。电平检测器810由边缘敏感逻辑实现以确定时间延迟何时已由调制克制。在所示出的实例中，电平检测器810是D型触发器。在其它实例中，可实现由畸变驱动的电平标准。
可将电平检测器810的一个输入端连接到脉冲宽度调制器A 130的输出端。可将另一输入端连接到延迟单元140的输出端。在图8中，输入端D与脉冲宽度调制器A 130连接，并且输入C端与延迟单元140的输出端连接。可选地，输入C端可与脉冲宽度调制器A 130连接，并且输入D端可与延迟单元140的输出端连接。这样，电平检测器810将首先在PWM A 130边缘转变或者延迟单元140转变时切换输出状态。因此，然后可复位计时器820。以这种方式，开关340可仅在计时器820达到充足的时间量之后改变，并且计时器820仅在从PWM A 130或延迟单元140检测到充足的电平时被激活。
可选地，在工作期间，延迟可选择性地变化。选择性变化的延迟可随着信号电平的增加平滑地减为零。如果在调制器中使用了延迟方式的调制波形，则它会产生与PWM输出中的延迟相似(但不是完全相同)的效应。
图9绘出了包含接口单元910和控制器920的示例性脉冲宽度调制系统900。在图9中，PWM A 130、PWM B 135或者这两个脉冲宽度调制器130和135可延迟调制波形以产生时间偏移，如上所述。在这点上，控制器920可指示脉冲宽度调制器130和135中的一个来延迟调制波形。对其中一个调制波形的延迟可用于增加或减小时间偏移。可选地，可指示两个脉冲宽度调制器130和135都改变延迟量以便增加、减小或试图消除时间偏移。此外，控制器920可指示对脉冲宽度调制器130和135施加相同的延迟或根本不施加延迟。
控制器920可从与信号源110相连接的接口单元910接收数据。接口单元910可充当电平检测器、模拟数字转换器、预处理器或三者的结合。通常，其目的是为控制器920提供基于信号源110的数据。所提供的数据可以是对信号源110的电平是否大于阈值的评估，频谱分析，噪声分析，等等。从该数据中，控制器920可评估如果要施加延迟的话，应该由脉冲宽度调制器A 130和/或脉冲宽度调制器B 135施加多少延迟。控制器920和接口单元910可包含在单个集成电路上或者作为独立元件。
控制器920可包含电平检测器和计时器二者的功能。例如，接口单元910可对信号源110进行采样并为控制器920提供数字数据，从这些数字数据中，控制器920可计算信号源的电平，信号源高于电平(或低于)阈值的持续时间，以及信号源高于(或低于)电平阈值的持续时间是否已达到持续时间阈值。
可选地，控制器920可根据接收到的数据调节电平或持续时间阈值。控制器920还可利用各种不同的分析，利用或者不利用电平或持续时间阈值，来计算是否应该有意地引入延迟，要引入的延迟量，以及是否应该减小延迟。
图10示出了控制交错式脉冲宽度调制放大器中的时间偏移的示例性方法。在步骤1000中，分析输入信号电平。然后，在步骤1010中，估算输入信号以评估输入是否高于至少一个输入阈值。如果输入信号低于阈值，则方法返回到步骤1000。如果输入信号高于输入阈值，则在步骤1020中减小延迟(时间偏移)。
图11示出了控制交错式脉冲宽度调制放大器中的时间偏移的另一示例性方法。在步骤1100中，分析输入信号电平。在步骤1110，评估输入信号以确定它是否高于电平阈值。如果它高于电平阈值，则系统在步骤1120中确定电平是否在先前高于电平阈值。如果电平先前不高于电平阈值，则在步骤1150中复位计时器，并且系统将返回到步骤1100。
在步骤1110，确定输入信号是否等于或低于电平阈值，系统在步骤1125中确定它在先前是否等于或低于电平阈值。如果电平在先前不等于或低于电平阈值，则在步骤1150中复位计时器，并且系统将返回到步骤1100。
如果系统在步骤1120中发现电平在先前高于电平阈值(或者在步骤1125中发现电平在先前等于或低于电平阈值)，则系统在步骤1130中询问计时器是否高于计时器阈值(或者在步骤1135中询问是否等于或低于阈值信号)。如果还没有超过时间阈值，则系统返回到步骤1100。
如果在步骤1130中计时器阈值已被超过并且电平高于阈值，则系统将在步骤1140中减小两个脉冲宽度调制信号之间的时间偏移。如果系统已经施加了减小的时间偏移，则系统将保持减小的时间偏移。在该步骤中，系统已经确定输入信号的电平已经维持足够高被认为足够的时间段。结果，确定时间偏移不是有益的，因此应将其减小。该减小可以是部分减小或者可被设计成大致消除时间偏移。可选地，可逐步进行减小或者减小可作为输入信号高于阈值的时间段和/或量的函数。对减小的时间偏移的应用或保持可以各种方式实现，其实例已在上面进行过描述。
如果计时器阈值已被超过并且电平等于或低于阈值，则系统将在步骤1145中增加两个脉冲宽度调制信号之间的时间偏移。如果系统已经施加了增加的时间偏移，则系统将保持增加的时间偏移。在该步骤中，系统已经确定引入时间偏移水平将是有益的，因此增加时间偏移水平或保持增加的时间偏移水平。可选地，时间偏移的增加可逐步进行，或者可作为输入信号低于阈值的时间段和/或量的函数。对增加的时间偏移的应用或保持可以各种方式实现，其实例已在上面进行过描述。
尽管已经描述了本发明的多个实施例，但是对于本领域的普通技术人员来说将显而易见的是，在本发明的范围内可能会有许多其它的实施例和实现方案。例如，存在着延迟发生器和它们如何被调制或旁路的许多实施例。因此，本发明除所附权利要求和它们的等价物外，不受其它限制。

Claims (40)

1.一种脉冲宽度调制放大系统，包括：
第一脉冲宽度调制器，其能够接收输入信号并从中产生第一脉冲宽度调制信号，所述第一脉冲宽度调制器与第一开关模式功率级连接并能够与负载连接；
第二脉冲宽度调制器，所述第二脉冲宽度调制器能够接收所述输入信号并从中产生相对于所述第一脉冲宽度调制信号具有时间偏移的第二脉冲宽度调制信号，所述第二脉冲宽度调制器与第二开关模式功率级连接并能够与负载连接；
控制器，其能够指示所述第二脉冲宽度调制器调节所述第二脉冲宽度调制信号相对于所述第一脉冲宽度调制信号的时间偏移量。
2.如权利要求1所述的脉冲宽度调制放大系统，其中，所述第一和第二脉冲宽度调制器利用三角调制波形。
3.如权利要求1所述的脉冲宽度调制放大系统，其中，所述第一和第二开关模式功率级包括全桥交错式功率变换器的两个半桥。
4.如权利要求1所述的脉冲宽度调制放大系统，其中，所述第一和第二开关模式功率级包括反向电流变换器的正和负电流半部。
5.如权利要求1所述的脉冲宽度调制放大系统，还包括能够分析所述输入信号的电平的电平检测器。
6.如权利要求5所述的脉冲宽度调制放大系统，还包括与所述电平检测器和所述控制器连接的计时器。
7.如权利要求5所述的脉冲宽度调制放大系统，其中，所述电平检测器和控制器被包含在集成电路上。
8.如权利要求5所述的脉冲宽度调制放大系统，其中，所述第一脉冲宽度调制器、所述第二脉冲宽度调制器、所述电平检测器和所述控制器被包含在集成电路上。
9.如权利要求1所述的脉冲宽度调制放大系统，其中，所述输入信号是数字信号音频。
10.如权利要求1所述的脉冲宽度调制放大系统，其中，所述输入信号是模拟信号音频。
11.如权利要求1所述的脉冲宽度调制放大系统，还包括与所述输入信号和所述第一脉冲宽度调制器连接的反相模块，以及与所述输入信号和所述第二脉冲宽度调制器连接的非反相模块。
12.如权利要求1所述的脉冲宽度调制放大系统，还包括与所述输入信号和所述第一脉冲宽度调制器连接的非反相模块，以及与所述输入信号和所述第二脉冲宽度调制器连接的反相模块。
13.一种脉冲宽度调制放大系统，包括：
第一脉冲宽度调制器，其能够接收信号并输出第一脉冲宽度调制信号，所述第一脉冲宽度调制器与第一开关模式功率级连接并能够与负载连接；
第二脉冲宽度调制器，所述第二脉冲宽度调制器能够输出与所述第一脉冲宽度调制信号交错的第二脉冲宽度调制信号，所述第二脉冲宽度调制器与第二开关模式功率级连接并能够与负载连接；
电平检测器，其能够分析输入信号的电平；
延迟单元，其能够对所述第二脉冲宽度调制信号进行相对于所述第一脉冲宽度调制信号的时间偏移，所述延迟单元与所述电平检测器和所述第二脉冲宽度调制器连接；和
旁路电路，其能够响应于来自所述电平检测器的输出而在第一状态下绕过所述延迟单元，并在第二状态下加入所述延迟单元。
14.如权利要求13所述的脉冲宽度调制放大系统，其中，所述第一和第二脉冲宽度调制器由相应的三角调制波形驱动。
15.如权利要求13所述的脉冲宽度调制放大系统，其中，所述第一和第二开关模式功率级包括全桥交错式功率变换器的两个半桥。
16.如权利要求13所述的脉冲宽度调制放大系统，其中，所述第一和第二开关模式功率级包括反向电流变换器的正和负电流半部。
17.如权利要求13所述的脉冲宽度调制放大系统，其中，所述延迟单元是脉冲延迟单元。
18.如权利要求13所述的脉冲宽度调制放大系统，其中，所述延迟单元能够通过相对于由所述第一脉冲宽度调制器使用的三角调制波形的相位而移动由所述第二脉冲宽度调制器使用的三角调制波形的相位，来对所述第二脉冲宽度调制信号进行相对于所述第一脉冲宽度调制信号的时间偏移。
19.如权利要求13所述的脉冲宽度调制放大系统，其中，所述旁路电路能通过开关的接合或分离而在所述第一和第二状态之间转换。
20.如权利要求13所述的脉冲宽度调制放大系统，还包括第二延迟单元，所述第二延迟单元与所述第一脉冲宽度调制器连接，并能够通过将一段时间的延迟引入所述第一脉冲宽度调制信号来减小所述第二脉冲宽度调制信号相对于所述第一脉冲宽度调制信号的时间偏移。
21.如权利要求13所述的脉冲宽度调制放大系统，还包括与所述电平检测器和所述旁路电路连接的计时器。
22.如权利要求21所述的脉冲宽度调制放大系统，其中，所述计时器能够调节由所述延迟单元产生的时间偏移的量。
23.如权利要求21所述的脉冲宽度调制放大系统，其中，所述计时器能够指示所述延迟单元设置延迟的时间段。
24.如权利要求13所述的脉冲宽度调制放大系统，其中，所述电平检测器能够指示所述延迟单元提供所需的时间偏移。
25.如权利要求13所述的脉冲宽度调制放大系统，其中，所述第一和第二脉冲宽度调制器被包含在集成电路上。
26.如权利要求13所述的脉冲宽度调制放大系统，其中，所述电平检测器包括锁存器，所述锁存器与所述第一脉冲宽度调制器和所述延迟单元连接。
27.一种用于控制脉冲宽度调制放大器中的时间延迟的方法，包括：
利用与第一开关模式功率级连接的第一脉冲宽度调制器产生第一脉冲宽度调制信号；
利用与第二开关模式功率级连接的第二脉冲宽度调制器产生第二脉冲宽度调制信号；
分析输入信号的电平；
将所述输入信号的电平与阈值进行比较；和
基于所述比较，选择性地调节所述第二脉冲宽度调制信号和所述第一脉冲宽度调制信号之间的时间偏移。
28.如权利要求27所述的方法，其中，所述选择性地调节时间偏移的操作包括在所述输入信号的电平高于所述阈值时减小所述时间偏移。
29.如权利要求27所述的方法，其中，所述选择性地调节时间偏移的操作包括在所述输入信号的电平大于或等于所述阈值时减小所述时间偏移。
30.如权利要求27所述的方法，其中，所述选择性地调节时间偏移的操作包括在所述输入信号的电平低于所述阈值时增加所述时间偏移。
31.如权利要求27所述的方法，其中，所述选择性地调节时间偏移的操作包括在所述输入信号的电平小于或等于所述阈值时增加所述时间偏移。
32.如权利要求27所述的方法，其中，所述比较还包括确定所述输入信号的电平是否已经高于或低于阈值一段时间的操作。
33.一种用于控制脉冲宽度调制放大器中的时间延迟的方法，包括：
提供与第一开关模式功率级连接的第一脉冲宽度调制器；
提供与第二开关模式功率级连接的第二脉冲宽度调制器；
对采用所述第二脉冲宽度调制器产生的第二脉冲宽度调制信号进行相对于采用所述第一脉冲宽度调制器产生的第一脉冲宽度调制信号的时间偏移；
分析输入信号的电平；
确定所述输入信号的电平已经高于阈值一段时间；和
调节所述时间偏移。
34.如权利要求33所述的方法，其中，所述调节时间偏移的操作包括减小所述时间偏移。
35.如权利要求33所述的方法，其中，所述调节时间偏移的操作包括大致除去所述时间偏移。
36.一种在其中存储有数据的计算机可读存储介质，所述数据代表可由处理器执行的、用于控制脉冲宽度调制放大器中的时间延迟的指令，所述存储介质包括用于执行下列操作的指令：
接收输入信号；
基于所述输入信号产生第一脉冲宽度调制信号；
基于所述输入信号产生第二脉冲宽度调制信号，所述第二脉冲宽度调制信号具有相对于所述第一脉冲宽度调制信号的时间偏移；
分析所述输入信号的电平；和
将所述时间偏移作为所述电平的函数来选择性地调节。
37.如权利要求36所述的计算机可读存储介质，其中，所述选择性地调节时间偏移的操作包括减小所述时间偏移。
38.如权利要求36所述的计算机可读存储介质，其中，所述选择性地调节时间偏移的操作包括大致除去所述时间偏移。
39.如权利要求36所述的计算机可读存储介质，其中，所述选择性地调节时间偏移的操作包括增加所述时间偏移。
40.如权利要求36所述的计算机可读存储介质，其中，所述分析输入信号的电平包括确定所述输入信号是否已经高于阈值一段时间。
CN2006101470334A 2005-11-18 2006-11-13 用于在交错式功率放大器中进行动态时间偏移的系统 Active CN1968009B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/283,035 US7778324B2 (en) 2005-11-18 2005-11-18 System for dynamic time offsetting in interleaved power amplifiers
US11/283,035 2005-11-18

Publications (2)

Publication Number Publication Date
CN1968009A true CN1968009A (zh) 2007-05-23
CN1968009B CN1968009B (zh) 2011-05-04

Family

ID=37594753

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006101470334A Active CN1968009B (zh) 2005-11-18 2006-11-13 用于在交错式功率放大器中进行动态时间偏移的系统

Country Status (6)

Country Link
US (1) US7778324B2 (zh)
JP (2) JP4943122B2 (zh)
CN (1) CN1968009B (zh)
DE (1) DE102006052881A1 (zh)
FR (1) FR2896355A1 (zh)
GB (1) GB2432470B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111512544A (zh) * 2017-12-20 2020-08-07 杜比实验室特许公司 可配置模态放大器系统

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7308027B1 (en) * 2004-04-21 2007-12-11 Cirrus Logic, Inc. Circuits and methods for reducing distortion and noise in pulse width modulation systems utilizing full-bridge drivers
US7778324B2 (en) * 2005-11-18 2010-08-17 Harman International Industries, Incorporated System for dynamic time offsetting in interleaved power amplifiers
JP4513832B2 (ja) * 2007-07-13 2010-07-28 ヤマハ株式会社 Ｄ級増幅回路
US8433028B2 (en) 2010-06-07 2013-04-30 Silicon Laboratories Inc. Latency locked loop circuit for driving a buffer circuit
US8446186B2 (en) 2010-06-07 2013-05-21 Silicon Laboratories Inc. Time-shared latency locked loop circuit for driving a buffer circuit
EP2466737A3 (en) * 2010-12-17 2016-04-27 Vestas Wind Systems A/S A wind turbine generator
JP2012151702A (ja) * 2011-01-20 2012-08-09 Sanyo Semiconductor Co Ltd 駆動回路
US8502539B2 (en) 2011-03-31 2013-08-06 General Electric Company Gradient amplifier system
KR101993379B1 (ko) * 2012-09-11 2019-06-26 삼성전자주식회사 전동기를 구동하는 인버터의 출력전압을 제어하는 방법 및 장치.
JP5655051B2 (ja) * 2012-10-23 2015-01-14 旭化成エレクトロニクス株式会社 スイッチングアンプ
KR101928437B1 (ko) * 2013-01-14 2018-12-12 삼성전자주식회사 전동기를 구동하는 인버터의 출력전압을 제어하는 방법 및 장치.
US9628064B2 (en) * 2013-09-10 2017-04-18 Merus Audio Aps Multiphase pulse width modulator for class D audio amplifiers
JP6381960B2 (ja) * 2014-05-07 2018-08-29 ローム株式会社 オーディオアンプ、オーディオ出力回路、オーディオ用集積回路、電子機器、オーディオ信号の増幅方法
JP7332557B2 (ja) 2020-09-11 2023-08-23 株式会社東芝 クリップ検出回路
CN112910427A (zh) * 2021-01-13 2021-06-04 上海艾为电子技术股份有限公司 D类音频放大器及其自适应脉宽调整方法、电子设备

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3585517A (en) * 1968-05-01 1971-06-15 Westinghouse Electric Corp High-efficiency power amplifier
US4700148A (en) * 1986-04-23 1987-10-13 Ling Electronics, Inc. Shaker table amplifier
JPH02177605A (ja) * 1988-12-28 1990-07-10 Pioneer Electron Corp パルス幅変調増幅回路
JPH0728181B2 (ja) 1988-12-28 1995-03-29 パイオニア株式会社 パルス幅変調増幅回路
US5014016A (en) * 1989-04-13 1991-05-07 Beltone Electronics Corporation Switching amplifier
JP2814685B2 (ja) 1990-04-16 1998-10-27 松下電器産業株式会社 音声切替装置
JPH05315856A (ja) 1992-05-14 1993-11-26 Pioneer Electron Corp 電力増幅装置
US5289046A (en) * 1992-06-10 1994-02-22 Digital Equipment Corporation Power converter with controller for switching between primary and battery power sources
US5657219A (en) * 1995-08-29 1997-08-12 Crown International, Inc. Opposed current power converter
US5767740A (en) * 1996-09-27 1998-06-16 Harris Corporation Switching amplifier closed loop dual comparator modulation technique
DK1101278T3 (da) 1998-07-24 2006-09-25 Texas Instr Denmark As Fremgangsmåde til dæmpning af nulgennemgangsforvrængning og stöj i en forstærker, en forstærker, samt anvendelser af fremgangsmåde og forstærkeren
US6262632B1 (en) * 1999-11-16 2001-07-17 Texas Instruments Incorporated Concept and method to enable filterless, efficient operation of Class-D amplifiers
US6693571B2 (en) 2000-05-10 2004-02-17 Cirrus Logic, Inc. Modulation of a digital input signal using a digital signal modulator and signal splitting
US6683494B2 (en) * 2001-03-26 2004-01-27 Harman International Industries, Incorporated Digital signal processor enhanced pulse width modulation amplifier
JP2005142780A (ja) * 2003-11-06 2005-06-02 Sony Corp 電力増幅回路
CN100468960C (zh) * 2003-11-26 2009-03-11 雅马哈株式会社 D类放大器
US7276867B2 (en) * 2004-11-10 2007-10-02 Andigilog, Inc. Controller arrangement with adaptive non-overlapping commutation
US7778324B2 (en) * 2005-11-18 2010-08-17 Harman International Industries, Incorporated System for dynamic time offsetting in interleaved power amplifiers

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111512544A (zh) * 2017-12-20 2020-08-07 杜比实验室特许公司 可配置模态放大器系统
CN111512544B (zh) * 2017-12-20 2023-11-24 杜比实验室特许公司 可配置模态放大器系统

Also Published As

Publication number Publication date
US20070116109A1 (en) 2007-05-24
FR2896355A1 (fr) 2007-07-20
DE102006052881A1 (de) 2007-05-24
GB2432470B (en) 2008-09-03
US7778324B2 (en) 2010-08-17
CN1968009B (zh) 2011-05-04
GB0622509D0 (en) 2006-12-20
JP4943122B2 (ja) 2012-05-30
JP2011061865A (ja) 2011-03-24
JP2007143148A (ja) 2007-06-07
GB2432470A (en) 2007-05-23

Similar Documents

Publication Publication Date Title
CN1968009A (zh) 用于在交错式功率放大器中进行动态时间偏移的系统
US6812785B2 (en) Digital power amplifier and digital/analog converter
EP2221965A2 (en) Amplifier employing interleaved signals for PWM ripple suppression
US20040232978A1 (en) Filterless class D amplifiers using spread spectrum PWM modulation
US6700803B2 (en) Systems and methods for pulse width modulation
EP2475088A3 (en) Pulse width modulation control method and system for mitigating reflected wave effects in over-modulation region
US8648561B2 (en) Method for driving a pulse width modulated controller
CN209120151U (zh) 脉冲宽度调制电路和电子设备
CN103490652B (zh) 载波移相脉宽调制方法
CN1864324A (zh) 功率转换系统
US20060220735A1 (en) Gate driver for Class D audio amplifier with adaptive dV/dt control
US9263992B1 (en) Class D amplifier with variable switching frequency
WO2006121260A1 (en) Method and apparatus for pulse width modulation in a swithing amplifier
US7279966B2 (en) Systems for pseudo-BD modulation
CN109347349A (zh) 一种三电平载波调制方法
KR20210008456A (ko) 저전압 스트레스의 멀티레벨 디지털 앰프
US10186970B2 (en) Switching audio amplifier
US8717096B2 (en) Switching amplifier system and method for suppressing signal distortion thereof
JPH01194871A (ja) パルス幅変調形インバータ装置
CN203104369U (zh) 载波降频式d类音频功率放大器
CN105703622A (zh) 直流-直流功率变换器及其方法
KR20160098667A (ko) 게이트 구동 회로 및 전원 공급 장치
KR20020034677A (ko) 고효율 스위칭 증폭기
CN105007064A (zh) 一种pwm调制中窄脉冲的消除方法
Cho et al. A new switching strategy for PWM power converters

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant