CN1967846A - 横向双载子接面电晶体及其形成方法 - Google Patents

横向双载子接面电晶体及其形成方法 Download PDF

Info

Publication number
CN1967846A
CN1967846A CNA2006101366985A CN200610136698A CN1967846A CN 1967846 A CN1967846 A CN 1967846A CN A2006101366985 A CNA2006101366985 A CN A2006101366985A CN 200610136698 A CN200610136698 A CN 200610136698A CN 1967846 A CN1967846 A CN 1967846A
Authority
CN
China
Prior art keywords
emitter
base
bandgap grading
base bandgap
collection
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006101366985A
Other languages
English (en)
Other versions
CN100461413C (zh
Inventor
陈硕懋
赵治平
张智胜
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN1967846A publication Critical patent/CN1967846A/zh
Application granted granted Critical
Publication of CN100461413C publication Critical patent/CN100461413C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/735—Lateral transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Bipolar Transistors (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)

Abstract

提供一种具有增进电流增益的横向双载子接面电晶体与其形成方法。该电晶体包含一在基板上形成属于第一导通类型的井区，至少一射极位于井区内，属于与第一导通类型相反的第二导通类型，其中至少一射极中的每一个系彼此连接；复数个集极，位于该井区内，属于第二导通类型其中复数个集极系彼此连接；以及复数个基极接点，位于井区内，属于第一导通类型，其中基极系彼此连接。最好让至少一射极的所有侧边与集极邻接，基极接点中无一与射极的侧边接触。邻近的射极、集极与基极接点系由井区中的间隔所隔开。

Description

横向双载子接面电晶体及其形成方法
【发明所属之技术领域】
本发明大致上系关系于半导体装置，尤其系关系于横向双载子接面电晶体的结构与制造方法。
【先前技术】
双载子接面电晶体(BJTs)是类比积体电路的重要元件。BJTs可分类为NPN BJTs(NBJTs)及PNP BJTs(PBJTs)。包含有集极C、基极B以及射极E之NPN BJTs之符号显示于第1A图。有两种一般设计之BJTs使用习知CMOS技术。第1B图与第1C图显示一垂直式BJTs，其中上视图示于第1B图，剖面图示于第1C图。垂直式BJTs系一包含有参杂区的NPN电晶体，上述参杂区亦即射极E、基极B以及集极C。为增加射极的射入效率，射极E系被基极接点B与集极C所包围。射极E与基极接点B在P型井形成而集极C在N型井形成，其中P型井与N型井在深N型井(DNW，Deep N-well)形成。既然基极区包含P型井与基极接点B，射极/基极接面与集极/基极接面系形成彼此垂直设置的元件，而这样的BJT就是所谓的垂直BJT。
图1D与图1E显示一(NPN)横向-BJT。再一次地，上视图示于图1D，剖面图示于图1E。为基极区之一部分的P型井有一部分插在射极E与集极C之间，射极/基极接面与集极/基极接面系形成彼此横向设置的元件，而这样的BJT就是所谓的横向BJT(LBJT)。
用以增进习知垂直BJT与横向BJT增益之技能系受到下列原因所限制。以图1E作为范例，除了特意形成的BJT之外这也有寄生电晶体NBJT，其集极、基极与射极系分别在E区、P型井区与深N型井(DNW)区形成。既然寄生电晶体NBJT的射极/基极接面绝大部分位于接面2(在射极E的底部)，所以为了减低寄生电晶体NBJT的影响最好让表面2仅有小面积。另一方面，为了增进横向BJT射极射入效率，最好让射极E与集极C间的路径(由箭头4所指)有大面积。这需要让射极E与集极C的长度LE为一个大的数值。很长的LE与小面积的射极E是互相冲突的条件，这表示横向BJT的改良会带来较大寄生BJT的代价。假定垂直BJT系使用与形成CMOS装置相同的技术所形成，习知垂直BJT的难题是基极宽度，其实质上系等于第1C图中所示P型井的深度，无法缩放。
习惯上，BJTs系使用习知CMOS技术形成，且通常与CMOS装置同时形成。这带来些缺点。CMOS装置通常具有袋状布植(pocket implant)，因而相同的袋状布植亦在BJTs上执行。袋状布植导致在基极区的剂量增加，因而降低电流增益。再者，轻微参杂的源极/汲极(LDD)植入引起在基极/集极接面尖锐的剂量分布，导致较低的崩溃电压。
因此，有必要在不增加寄生效应之代价下要增进横向BJTs的增益、各基极宽度的缩放度、以及射极射入效率。
【发明内容】
根据本发明之一态样，一横向双载子接面电晶体包含一在基板上形成属于第一导通类型的井区(BJT的基极区)，以及一射极、复数个集极与复数个基极接点于该井区。该射极系属于与第一导通类型相反的第二导通类型，且具有有着复数个侧边的多边形外形。集极系属第二导通类型且彼此连接，其中射极复数边的每一边有一集极邻接且与集极中之一集极在实质上连成一线。基极接点属于第一导通类型且彼此连接。最好让基极接点邻接于集极，而其中没有任一基极接点与射极的侧边邻接或实质上连成一线。邻近的射极以及邻近集极与基极接点系由井区中的间隔所隔开。
根据本发明的另一态样，一横向双载子接面电晶体包含一在基板上形成属于第一导通类型的井区(BJT的基极区)；至少一射极位于井区内，属于与第一导通类型相反的第二导通类型，其中至少一射极中的每一个系彼此连接；复数个集极，位于该井区内，属于第二导通类型其中复数个集极系彼此连接；以及复数个基极接点，位于井区内，属于第一导通类型其中基极系彼此连接。至少一射极中的每一个系由集极所包围。最好让基极接点中无一与至少一射极的侧边邻接。射极以及邻近集极系由井区中的间隔所隔开，且集极以及邻近基极接点系由井区中的间隔所隔开。
而根据本发明的另一态样，一种阵列形横向双载子接面电晶体包含属于第一导通类型形成于基板上的一井区(BJT的基极区)；属于与该第一导通类型相反的第二导通类型的复数个射极，位于该井区内，其中该射极系布置成行与列且彼此连接；位于该井区内，属于该第二导通类型的复数个集极，其中该集极系彼此连接；复数个基极接点，位于该井区内，属于该第一导通类型其中该基极系彼此连接。每个该射极的所有侧边系邻接于该集极且不与该基极接点邻接。邻近的射极、集极以及基极接点系由该井区中的各间隔所隔开。
而根据本发明的另一态样，一种用以形成横向双载子接面电晶体的方法包含：提供一基板；在该基板上形成一井区(BJT的基极区)；在该井区上形成一遮罩，其中该遮罩将该井区切割成数个子区域；在一子区域中植入一射极，其中该射极系属于与第一导通类型相反的第二导通类型；在邻接该射极侧边的部分子区域植入以形成复数个集极；以及在邻接该射极侧边的部分子区域植入以形成复数个基极接点。
本发明的较佳实施例因较小的射极尺寸减低了垂直BJTs的寄生效应与增加了射极至集极的直接路径而增进了电流增益。
【图式简单说明】
为求更完整的理解本发明与其优点，结合所伴随的图示之下列叙述作为参照，其中：
第1A图显示NPN电晶体的元件符号；
第1B图与1C显示利用习知CMOS技术形成之习之垂直双载子接面电晶体(BJT)；
第1D图与第1E图显示利用习知CMOS技术形成之习之横向双载子接面电晶体(BJT)；
第2A图到第3B图显示各种不同的单位BJT单元；
第4到7图系为本发明之实施例制造过程中的剖面图；
第8A到8C图系阵列形BJTs的布局；
第9图显示一BJT实施例，其中由集极隔开射极与基极接点；以及
第10到12图显示样本装置的甘梅图。
【主要元件符号说明】
10～介电层，12、12`～多晶硅，14、14`耐蚀防护氧化层(RPO)；
22～基板，26～N型井，28、34～集极，30、36～延伸集极，32～射极，38～基极接点；
40、46～延伸集极，42～射极，44、50～集极，48～基极接点，52～P型井区，54～深N型井(DNW)区，56～N型井；
58～P型井区；
60～N型井区；
70～集极电流，72～基极电流，74～VCB的偏压为1V，76～VCB的偏压为0V；
80～第一NPN BJT样本，82～第NPN BJT样本，84～第三NPN BJT样本。
【实施方式】
于下详细的讨论目前较佳实施例的制造与使用。然而，应当体会到本发明提供了许多可应用的开创性概念，这概念可由种种广泛之具体文字组合而成。所特定讨论的实施例仅作为解释本发明特定之制造与使用方式，且不应局限本发明之范围。
在此提供具有增进电流增益的横向双载子接面电晶体(LBJT)的新设计。说明制造本发明较佳实施例中间的各阶段。接着讨论种种的较佳实施例。本发明所有种种的图释与解释性的实施例中，同样的参考号码用来表明同样的元件。
为了设计高电流增益的LBJT，最好应用许多原则。最好将基极宽度缩到最小，就是在基极区中射极与集极所隔开的距离。射极尺寸最好最小化以降低垂直寄生电晶体效应。在射极与集极间的横向路径最好具有最大化的面积以增进射极射入效率。射极与基极间的距离最好不要太大，以限制基极电阻。这些原则通常彼此冲突，因而难以增加电流增益。由本发明较佳实施例提出遵守这些原则的新设计。
第2A图显示一个单位NPN BJT(NBJT)单元，其包含集极C、基极接点B以及在单位单元中间的射极E。此结构的剖面图示于第2B图，其中此剖面图系取自于第2A图中的沿着A-A’的直线。最好让射极E、集极C与基极接点B在P型井形成，P型井依次在深N型井(DNW)上，而DNW在P型基板上。融贯此叙述，基极接点B就等于是指基极B。熟悉此技艺之人士将会了解到该基极区包括基极接点B极底下的P型井区(参考第2B图)。最好在P型井上形成一遮罩，隔开集极C、基极接点B与射极E。该遮罩最好包含在P型井上的介电层10与在介电层10上的多晶硅12。多晶硅最好经参杂，且可施加一电压于其上以改变该BJT的特性。
第2C图说明一示于第2A图之变形结构的剖面图，其中耐蚀防护氧化层(RPO)14系作为遮罩在P型井上形成。然而RPO 14不能用来施加电压，它是用来隔绝在射极E、集极C与基极接点B上随之形成的硅化物区，避免彼此接触。
基极接点B位于集极E的顶点。最好使得射极E的长度L与宽度W小，尤其最好使其在实质上接近现存技术所允许的最小宽度，换言之，在实质上接近关键尺寸。射极最好具有多角形的外形，如三角形、长方型或六角形。集极C最好在射极E的每个临边形成。最好不要让基极接点B在射极E的临边形成。所有的集极C系连接在一起且充当一个集极，而所有的基极接点B系连接在一起且充当一个基极。于是，示于第2A图的单位单元充当一个BJT。
在这样的设计下，前面所讨论的原则都用上了且增加了该BJT的电流增益。注意到基极宽度BW(集极C与射极E间的间隔)可被缩至最小宽度(第2A图中没有阴影的间隔)，而亦可选择缩小为宽度D(第2A图中阴影的间隔)。因为长度L与宽度W可被缩至最小宽度所以射极E小。既然所有射极E的边缘均临靠集极C，那么射极E与集极C间的路径具有相当大的面积。
第3A图与第3B图系本发明较佳实施例之变形，而这些变形具有后续相同的特征：射极E位于单位单元的中间；集极B位于靠近射极E的地方，但是基极B没有临靠射极E的边缘。在较佳实施例中，没有集极C坐落在射极E与集极B之间。在另一实施例中，如示于第9图，射极E与基极B会被集极C所分开。为求简洁，未示出邻近射极、集极、基极间的多晶硅带或RPO区，然而他们已适当出示E、B与C所有的邻近特色。应当了解到虽然射极、集极、与基极最好具有规则的形状以利布局，而他们可以具有不规则的形状，这些不规则性包括了不等长的侧边、弯区的侧边等。
在第3A图中，射极E系为三角形，而集极C与基极接点B分别系为六角形与三角形。在第3B图中，射极E具有六角形的外型，而集极C具有三角形的外型，基极B具有钻石形的外型。需要注意到本发明之实施例不决定射极、集极与基极接点间形状的关系，而是妥善的应用上述之设计原则。
第4图显示PNP LBJT的剖面图，其中此剖面图可取自于第3B图中的沿着A-A’的直线。然而，此剖面图可得自本发明其他的实施例，如第8A图到第9图。基板22最好包含如硅或硅化锗的半导体材质，虽然也可使用N型基板，然而最好以P型杂质做参杂。一N型井26系形成于基板22之上。PNP LBJT包含了集极28与34以及在它们之间的射极32。集极28与34以及射极32系参杂了P型杂质。BJT的基极区包含N型井区26与基极接点38，其为N型参杂。
射极32与集极28、34最好与CMOS装置P+源极/汲极区的形成同时形成。集极28、34最好更包含了延伸集极，如延伸集极30、36，其最好相似于CMOS装置的轻参杂源极/汲极区(LDD)。延伸集极30、36与用于输入/输出(I/O)电路之CMOS装置P+源极/汲极区的形成同时形成。最好让延伸集极30、36只在面对射极32而没有面对基极接点区38的各集极边缘形成。因此，只有在一侧形成延伸集极30，而在对面侧没有形成延伸集极。同样的，只有延伸集极36在邻接集极34面对射极32的那一侧形成。在邻接延伸集极30、36的地方没有形成袋状区，其中袋状区系与各延伸集极具有相反导通类型的区域。
射极32不具有延伸集极。再者，没有袋状区于邻接射极32的基极区26(N型井26)形成。
第5图显示NPN LBJT的剖面图。除了集极(以及延伸集极)、射极、以及基极接点的导通类型相反之外，集极50、44(以及延伸集极40、46)、射极42与基极接点48的结构系与示于图4的各元件类似。基极区包含P型井区52。形成深N型井(DNW)区54与两个N型井56以隔绝PNP LBJT与底下的P型基板22。再一次地，延伸集极40、46仅在集极面对射极42的那一侧形成。没有在邻接延伸集极40、46处形成袋状区。射极42不具有延伸区。再者，没有袋状区在基极区52(N型井52)与邻接射极42处形成。
第6图显示一附加PNP LBJT的剖面图。该结构类似于示于第4图之实施例，除略去延伸集极区30、36而P型井区58形成为包围集极28、34外。此外，在集极28、34、基极接点38以及射极32任何临接处无袋状区形成。
第7图显示一附加NPN LBJT的剖面图。该结构类似于示于第5图之实施例，除略去延伸集极区40、46而N型井区60形成为包围集极44、50外。在集极44、50、基极接点48以及射极42任何临接处无袋状区形成。
在第4、5、6与7图的每一图中，形成经适当参杂的多晶硅闸极12，可施加一电压于其上以改变该电晶体的特性。一参照第2A图之上视图显示多晶硅带12形成彼此相连接的多晶硅网。另外，在第4到7图所示的实施例中，耐蚀防护氧化层带可于多晶硅带12处形成。在此例中，可省略多晶硅带12下的介电层。
在本发明的较佳实施例中，LBJT的单位单元是可以重复的且可被布置成一阵列。第8A、8B与8C图显示2乘2的阵列布局。在每个阵列中，整个结构被视为一个阵列型LBJT，每个射极与其各自环绕的集极与基极视为一个单位LBJT，而这有四个射极布置成2乘2阵列。最好让四个射极E接成一个。所有的基极接点B接成一个，而所有的集极C接成一个。从而，这阵列等于一个LBJT。
一个包含小BJT阵列的BJT优于一个大BJT。众所周知的，当一个区域切割成数个子区域时，整体的面积不会增加，而整体的周长增加了。于是，相较占据相同面积但只有一个基极、一个射极与一个集极的LBJT，本发明的较佳实施例在整体射极面积没有增加的情况下具有在集极与射极间路径总面积的最大化。同时，射极/基极具有最小化的介面面积。
通常，根据设计上的需要，一个LBJT会设计成列的数目与行的不同。最好让阵列中的每个单位单元的射极具有最小的面积，这最好由现存技术所允许的最小宽度而定，而且LBJT最好有更多单位单元以增进效能。
虽然本较佳实施例提供形成NPN LBJTs的方法，熟悉此项技艺之人士将了解到所提供之教导以足以用于形成PNP LBJTs，即用相反类型的各射极、集极、基极与井区。
第9图显示较佳实施例的一种变形，其中基极B系由集极C与射极E隔开。此实施例的优点在于基极电阻可由调整基极B与射极E间的距离而改变。
利用本发明较佳实施例形成样本LBJT装置，其中该样本装置具有与示于第8B图的类似的结构，除了该样本装置系3乘3阵列的形式之外。参照第2A图多晶硅宽度D约0.25μm，射极宽度W约0.28μm，而射极长度约0.4μm。
第10与11图显示样本LBJT装置的甘梅图(Gummelplots)。在第10图中，X轴表示基极接点与射极间的射极电压VBE。在图左侧的Y轴表示集极电流与基极电流，分别由线段70与72所示。注意到线段70与72在从0.4V到0.8V这广大的射极电压范围内，在实质上是条直线。在图右侧的Y轴表示β值，其为电流增益且等于集极电流除以基极电流。从线段74与76，发现当射极电压在0.4V到0.8V的范围内时β值大。线段74与76分别表示VCB的偏压为1V与0V。
第11图显示β值为集极电流IC之函式。该图显示β值可高达251，而β值在集极电流IC值约在10-8到10-4的范围内维持高值。显示于第10与11图的结果已证明利用本发明较佳实施例形成的装置在广大的电流与电压范围具有高增益。
第12图显示三个样本甘梅图的比较，其中X轴与Y轴与示于第10图的相同。线段80得自第一NPN BJT样本，其中所有的集极、基极接点、射极系与核心CMOS装置的形成同时形成。袋状区与LDD区系形成为第一NPN BJT样本的集极、基极接点、射极。线段82系得自第二NPN BJT样本，其中没有袋状区与LDD区形成于第NPN BJT样本的集极、基极接点、射极临接处。线段84得自结构示于图4的第三NPN BJT样本。注意到第三样本的β值明显高于第一与第二样本。
虽然本发明在此以一个或更多个特定的范例作为实施例阐明及描述，不过不应将本发明局限于所示之细节，然而仍可在不背离本发明的精神下且在申请专利范围均等之领域与范围内实现许多不同的修改与结构上的改变。因此，最好将所附上的申请专利范围广泛地且以符合本发明领域之方法解释，在随后的申请专利范围前提出此声明。

Claims (20)

1.一种横向双载子接面电晶体包含：
一井区，属于第一导通类型，形成于基板上；
一射极，位于该井区内，其中该射极系属于与该第一导通类型相反的第二导通类型，而其中该射极具有复数边的多角形外型；
复数个集极，位于该井区内，属于该第二导通类型且彼此连接，其中该射极复数边的每一边有一集极邻接且与该等集极中之一集极在实质上连成一线；
复数个基极接点，位于该井区内，属于该第一导通类型且彼此连接，其中该等基极接点系邻接于该等集极，而其中没有任一该等基极接点与该射极的侧边邻接或实质上连成一线；以及
其中该射极以及邻近的集极与基极接点系由该井区中的间隔所隔开。
2.如申请专利范围第1项之横向双载子接面电晶体，其中该间隔具有实质上接近关键尺寸之宽度。
3.如申请专利范围第1项之横向双载子接面电晶体更包含有在该间隔上之介电层，以及一多晶硅于该介电层上。
4.如申请专利范围第1项之横向双载子接面电晶体更包含有一耐蚀防护氧化物于该间隔上。
5.如申请专利范围第1项之横向双载子接面电晶体，其中该射极具有一长度或宽度实质上接近关键尺寸。
6.如申请专利范围第1项之横向双载子接面电晶体，其中该射极、该等集极与该等基极接点系正方形。
7.如申请专利范围第1项之横向双载子接面电晶体，其中该射极具有三角形的外型，该等集极具有六角形的外型而该等基极接点具有三角形的外型。
8.如申请专利范围第1项之横向双载子接面电晶体，其中该射极具有六角形的外型，该等集极具有三角形的外型而该等基极接点具有钻石外型。
9.如申请专利范围第1项之横向双载子接面电晶体更包含复数个附加射极，其中该射极与该等附加射极系布置为一阵列且系互相连接。
10.如申请专利范围第1项之横向双载子接面电晶体，其中每个该集极更包含面对该射极之该集极第一侧边的延伸集极(collector extension)，其中该第一侧边对面的第二侧边无延伸集极。
11.如申请专利范围第1项之横向双载子接面电晶体，其中至少一该延伸集极具有与输入/输出(I/O)MOS装置之LDD区相同的参杂与深度。
12.如申请专利范围第1项之横向双载子接面电晶体，其中该射极、该等集极与该等基极接点没有与该井区之袋状区邻接。
13.一种横向双载子接面电晶体包含：
一井区，属于第一导通类型，形成于基板上；
至少一射极，属于与该第一导通类型相反的第二导通类型，位于该井区内，其中该至少一射极中的每一个系彼此连接；
复数个集极，位于该井区内，属于该第二导通类型其中该复数个集极系彼此连接；
复数个基极接点，位于该井区内，属于该第一导通类型其中该等基极系彼此连接；
其中该至少一射极中的每一个系由该等集极所包围且该等基极接点中无一与该至少一射极的侧边邻接；以及
其中该射极以及邻近的集极系由该井区中的间隔所隔开，且尤其其中该等集极以及邻近的基极接点系由该井区中的间隔所隔开。
14.如申请专利范围第1项之横向双载子接面电晶体，其中该第一导通类型系N型而该第二导通类型系P型。
15.如申请专利范围第1项之横向双载子接面电晶体，其中该第一导通类型系P型而该第二导通类型系N型。
16.如申请专利范围第1项之横向双载子接面电晶体，其中该至少一射极、该等基极接点与该等集极系多边形。
17.如申请专利范围第1项之横向双载子接面电晶体，其中该至少一射极、该等基极接点与该等集极具有不规则的外形。
18.如申请专利范围第1项之横向双载子接面电晶体，其中一射极由一集极与最近的基极接点隔开。
19.一种阵列形横向双载子接面电晶体包含：
一井区，属于第一导通类型，形成于基板上；
复数个射极，属于与该第一导通类型相反的第二导通类型，位于该井区内，其中该等射极系布置成行与列且彼此连接；
复数个集极，位于该井区内，属于该第二导通类型其中该等集极系彼此连接；
复数个基极接点，位于该井区内，属于该第一导通类型其中该等基极系彼此连接；
其中每个该等射极的所有侧边系邻接于该等集极且不与该等基极接点邻接；以及
其中邻近的该等射极、集极以及基极接点系由该井区中的各间隔所隔开。
20.如申请专利范围第19项之阵列形横向双载子接面电晶体，其中部分该等集极系邻接不只一个该等射极。
CNB2006101366985A 2005-10-31 2006-10-31 横向双极结型晶体管 Expired - Fee Related CN100461413C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US73172005P 2005-10-31 2005-10-31
US60/731,720 2005-10-31

Publications (2)

Publication Number Publication Date
CN1967846A true CN1967846A (zh) 2007-05-23
CN100461413C CN100461413C (zh) 2009-02-11

Family

ID=38076500

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006101366985A Expired - Fee Related CN100461413C (zh) 2005-10-31 2006-10-31 横向双极结型晶体管

Country Status (3)

Country Link
US (1) US7701038B2 (zh)
CN (1) CN100461413C (zh)
TW (1) TWI323941B (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101908540A (zh) * 2009-06-02 2010-12-08 台湾积体电路制造股份有限公司 集成电路元件
CN101930983A (zh) * 2009-06-17 2010-12-29 台湾积体电路制造股份有限公司 集成电路结构
CN104332404A (zh) * 2014-09-25 2015-02-04 上海华虹宏力半导体制造有限公司 Cmos工艺制造双极型晶体管的方法及双极型晶体管
CN106206696A (zh) * 2014-11-07 2016-12-07 爱思开海力士有限公司 具有高电流驱动能力的横向双极结型晶体管
CN108807515A (zh) * 2017-05-05 2018-11-13 联华电子股份有限公司 双极性晶体管
WO2023070477A1 (zh) * 2021-10-28 2023-05-04 华为技术有限公司 鳍式双极结型晶体管及其制备方法、电子设备

Families Citing this family (69)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8115280B2 (en) * 2005-10-31 2012-02-14 Taiwan Semiconductor Manufacturing Company, Ltd. Four-terminal gate-controlled LVBJTs
US8324713B2 (en) * 2005-10-31 2012-12-04 Taiwan Semiconductor Manufacturing Company, Ltd. Profile design for lateral-vertical bipolar junction transistor
TW200837947A (en) * 2007-03-13 2008-09-16 Nat Univ Tsing Hua The structure and layout of high - efficiency lateral bipolar transistor
US7663445B2 (en) * 2008-01-09 2010-02-16 Taiwan Semiconductor Manufacturing Co., Ltd. Voltage-control oscillator circuits with combined MOS and bipolar device
KR101439849B1 (ko) 2008-02-01 2014-09-17 삼성전자주식회사 잉크젯 헤드의 온도 감지장치
US8143644B2 (en) * 2008-05-28 2012-03-27 Taiwan Semiconductor Manufacturing Co., Ltd. Bipolar device compatible with CMOS process technology
US8728846B2 (en) 2008-08-20 2014-05-20 Texas Instruments Incorporated Vertical thermoelectric structures
US8674454B2 (en) * 2009-02-20 2014-03-18 Mediatek Inc. Lateral bipolar junction transistor
US20100213507A1 (en) * 2009-02-20 2010-08-26 Ching-Chung Ko Lateral bipolar junction transistor
US7968971B2 (en) * 2009-06-22 2011-06-28 Taiwan Semiconductor Manufacturing Co., Ltd. Thin-body bipolar device
US8020128B2 (en) 2009-06-29 2011-09-13 International Business Machines Corporation Scaling of bipolar transistors
DE102010001788A1 (de) 2010-02-10 2011-08-11 Forschungsverbund Berlin e.V., 12489 Skalierbarer Aufbau für laterale Halbleiterbauelemente mit hoher Stromtragfähigkeit
CN102315256B (zh) * 2010-07-08 2014-05-14 旺宏电子股份有限公司 双极接面晶体管装置
US9224496B2 (en) 2010-08-11 2015-12-29 Shine C. Chung Circuit and system of aggregated area anti-fuse in CMOS processes
US9431127B2 (en) 2010-08-20 2016-08-30 Shine C. Chung Circuit and system of using junction diode as program selector for metal fuses for one-time programmable devices
US8488359B2 (en) 2010-08-20 2013-07-16 Shine C. Chung Circuit and system of using junction diode as program selector for one-time programmable devices
US9711237B2 (en) 2010-08-20 2017-07-18 Attopsemi Technology Co., Ltd. Method and structure for reliable electrical fuse programming
US9236141B2 (en) 2010-08-20 2016-01-12 Shine C. Chung Circuit and system of using junction diode of MOS as program selector for programmable resistive devices
US10249379B2 (en) 2010-08-20 2019-04-02 Attopsemi Technology Co., Ltd One-time programmable devices having program selector for electrical fuses with extended area
US9460807B2 (en) 2010-08-20 2016-10-04 Shine C. Chung One-time programmable memory devices using FinFET technology
US10923204B2 (en) 2010-08-20 2021-02-16 Attopsemi Technology Co., Ltd Fully testible OTP memory
US9042153B2 (en) 2010-08-20 2015-05-26 Shine C. Chung Programmable resistive memory unit with multiple cells to improve yield and reliability
US9070437B2 (en) 2010-08-20 2015-06-30 Shine C. Chung Circuit and system of using junction diode as program selector for one-time programmable devices with heat sink
US10916317B2 (en) 2010-08-20 2021-02-09 Attopsemi Technology Co., Ltd Programmable resistance memory on thin film transistor technology
US9019742B2 (en) 2010-08-20 2015-04-28 Shine C. Chung Multiple-state one-time programmable (OTP) memory to function as multi-time programmable (MTP) memory
US9251893B2 (en) 2010-08-20 2016-02-02 Shine C. Chung Multiple-bit programmable resistive memory using diode as program selector
US9818478B2 (en) 2012-12-07 2017-11-14 Attopsemi Technology Co., Ltd Programmable resistive device and memory using diode as selector
US9496033B2 (en) 2010-08-20 2016-11-15 Attopsemi Technology Co., Ltd Method and system of programmable resistive devices with read capability using a low supply voltage
US9824768B2 (en) 2015-03-22 2017-11-21 Attopsemi Technology Co., Ltd Integrated OTP memory for providing MTP memory
US10229746B2 (en) 2010-08-20 2019-03-12 Attopsemi Technology Co., Ltd OTP memory with high data security
US8929122B2 (en) 2010-08-20 2015-01-06 Shine C. Chung Circuit and system of using a junction diode as program selector for resistive devices
US9025357B2 (en) 2010-08-20 2015-05-05 Shine C. Chung Programmable resistive memory unit with data and reference cells
US8804398B2 (en) 2010-08-20 2014-08-12 Shine C. Chung Reversible resistive memory using diodes formed in CMOS processes as program selectors
US8830720B2 (en) 2010-08-20 2014-09-09 Shine C. Chung Circuit and system of using junction diode as program selector and MOS as read selector for one-time programmable devices
US8913449B2 (en) 2012-03-11 2014-12-16 Shine C. Chung System and method of in-system repairs or configurations for memories
US8988965B2 (en) 2010-11-03 2015-03-24 Shine C. Chung Low-pin-count non-volatile memory interface
US9019791B2 (en) 2010-11-03 2015-04-28 Shine C. Chung Low-pin-count non-volatile memory interface for 3D IC
US9076513B2 (en) 2010-11-03 2015-07-07 Shine C. Chung Low-pin-count non-volatile memory interface with soft programming capability
US8119522B1 (en) 2010-11-08 2012-02-21 International Business Machines Corporation Method of fabricating damascene structures
TWI478168B (zh) 2010-12-08 2015-03-21 Chien Shine Chung 反熔絲記憶體及電子系統
US10192615B2 (en) 2011-02-14 2019-01-29 Attopsemi Technology Co., Ltd One-time programmable devices having a semiconductor fin structure with a divided active region
US10586832B2 (en) 2011-02-14 2020-03-10 Attopsemi Technology Co., Ltd One-time programmable devices using gate-all-around structures
US8848423B2 (en) 2011-02-14 2014-09-30 Shine C. Chung Circuit and system of using FinFET for building programmable resistive devices
KR101259896B1 (ko) * 2011-08-29 2013-05-02 주식회사 동부하이텍 바이폴라 트랜지스터 및 그 제조 방법
US9324849B2 (en) 2011-11-15 2016-04-26 Shine C. Chung Structures and techniques for using semiconductor body to construct SCR, DIAC, or TRIAC
US8912576B2 (en) * 2011-11-15 2014-12-16 Shine C. Chung Structures and techniques for using semiconductor body to construct bipolar junction transistors
US9136261B2 (en) 2011-11-15 2015-09-15 Shine C. Chung Structures and techniques for using mesh-structure diodes for electro-static discharge (ESD) protection
US8861249B2 (en) 2012-02-06 2014-10-14 Shine C. Chung Circuit and system of a low density one-time programmable memory
US9007804B2 (en) 2012-02-06 2015-04-14 Shine C. Chung Circuit and system of protective mechanisms for programmable resistive memories
US8917533B2 (en) 2012-02-06 2014-12-23 Shine C. Chung Circuit and system for testing a one-time programmable (OTP) memory
US9076526B2 (en) 2012-09-10 2015-07-07 Shine C. Chung OTP memories functioning as an MTP memory
US9183897B2 (en) 2012-09-30 2015-11-10 Shine C. Chung Circuits and methods of a self-timed high speed SRAM
US9324447B2 (en) 2012-11-20 2016-04-26 Shine C. Chung Circuit and system for concurrently programming multiple bits of OTP memory devices
FR3007575A1 (fr) * 2013-06-24 2014-12-26 St Microelectronics Sa Procede de fabrication d’un transistor bipolaire vertical compatible avec les procedes de fabrication cmos
US10269898B2 (en) * 2014-05-22 2019-04-23 Texas Instruments Incorporated Surrounded emitter bipolar device
US9412473B2 (en) 2014-06-16 2016-08-09 Shine C. Chung System and method of a novel redundancy scheme for OTP
US11251095B2 (en) * 2016-06-13 2022-02-15 Globalfoundries Singapore Pte. Ltd. High gain transistor for analog applications
GB2561388B (en) 2017-04-13 2019-11-06 Raytheon Systems Ltd Silicon carbide integrated circuit
GB2561390B (en) 2017-04-13 2020-03-11 Raytheon Systems Ltd Silicon carbide transistor
US10535413B2 (en) 2017-04-14 2020-01-14 Attopsemi Technology Co., Ltd Low power read operation for programmable resistive memories
US10726914B2 (en) 2017-04-14 2020-07-28 Attopsemi Technology Co. Ltd Programmable resistive memories with low power read operation and novel sensing scheme
US11062786B2 (en) 2017-04-14 2021-07-13 Attopsemi Technology Co., Ltd One-time programmable memories with low power read operation and novel sensing scheme
US11615859B2 (en) 2017-04-14 2023-03-28 Attopsemi Technology Co., Ltd One-time programmable memories with ultra-low power read operation and novel sensing scheme
US10770160B2 (en) 2017-11-30 2020-09-08 Attopsemi Technology Co., Ltd Programmable resistive memory formed by bit slices from a standard cell library
US10811497B2 (en) 2018-04-17 2020-10-20 Silanna Asia Pte Ltd Tiled lateral BJT
CN110310984B (zh) * 2019-06-28 2022-07-15 北京工业大学 等温共发射区横向SiGe异质结双极晶体管
US11276770B2 (en) * 2019-11-05 2022-03-15 Globalfoundries U.S. Inc. Gate controlled lateral bipolar junction/heterojunction transistors
US11322414B2 (en) 2019-12-19 2022-05-03 Globalfoundries U.S. Inc. Concurrent manufacture of field effect transistors and bipolar junction transistors with gain tuning
US11575029B2 (en) * 2021-05-19 2023-02-07 Globalfoundries U.S. Inc. Lateral bipolar junction transistor and method

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4344081A (en) * 1980-04-14 1982-08-10 Supertex, Inc. Combined DMOS and a vertical bipolar transistor device and fabrication method therefor
US4417265A (en) * 1981-03-26 1983-11-22 National Semiconductor Corporation Lateral PNP power transistor
US4831281A (en) * 1984-04-02 1989-05-16 Motorola, Inc. Merged multi-collector transistor
US4800415A (en) * 1984-09-21 1989-01-24 American Telephone And Telegraph Company, At&T Bell Laboratories Bipolar inversion channel device
US4672414A (en) * 1985-06-28 1987-06-09 Texas Instruments Incorporated Planar heterojunction bipolar device and method
US4669177A (en) * 1985-10-28 1987-06-02 Texas Instruments Incorporated Process for making a lateral bipolar transistor in a standard CSAG process
US5717241A (en) * 1993-12-09 1998-02-10 Northern Telecom Limited Gate controlled lateral bipolar junction transistor
US5498885A (en) * 1994-09-26 1996-03-12 Northern Telecom Limited Modulation circuit
JP3568255B2 (ja) * 1994-10-28 2004-09-22 富士通株式会社 音声符号化装置及びその方法
US6291303B1 (en) * 1998-12-16 2001-09-18 United Microelectronics Corp. Method for manufacturing a bipolar junction device
US6372595B1 (en) * 1999-12-03 2002-04-16 Legerity, Inc. Lateral bipolar junction transistor with reduced parasitic current loss
WO2002059978A1 (en) * 2001-01-23 2002-08-01 Koninklijke Philips Electronics N.V. Power bipolar transistor
US6987039B2 (en) * 2001-10-03 2006-01-17 Texas Instruments Incorporated Forming lateral bipolar junction transistor in CMOS flow
US6861325B1 (en) * 2002-09-24 2005-03-01 Advanced Micro Devices, Inc. Methods for fabricating CMOS-compatible lateral bipolar junction transistors
US7015089B2 (en) * 2002-11-07 2006-03-21 Taiwan Semiconductor Manufacturing Co., Ltd. Method to improve etching of resist protective oxide (RPO) to prevent photo-resist peeling

Cited By (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101908540A (zh) * 2009-06-02 2010-12-08 台湾积体电路制造股份有限公司 集成电路元件
CN101908540B (zh) * 2009-06-02 2013-02-06 台湾积体电路制造股份有限公司 集成电路元件
CN101930983A (zh) * 2009-06-17 2010-12-29 台湾积体电路制造股份有限公司 集成电路结构
CN105355594A (zh) * 2009-06-17 2016-02-24 台湾积体电路制造股份有限公司 集成电路结构
CN105355594B (zh) * 2009-06-17 2018-11-16 台湾积体电路制造股份有限公司 集成电路结构
CN104332404A (zh) * 2014-09-25 2015-02-04 上海华虹宏力半导体制造有限公司 Cmos工艺制造双极型晶体管的方法及双极型晶体管
CN106206696A (zh) * 2014-11-07 2016-12-07 爱思开海力士有限公司 具有高电流驱动能力的横向双极结型晶体管
CN108807515A (zh) * 2017-05-05 2018-11-13 联华电子股份有限公司 双极性晶体管
CN108807515B (zh) * 2017-05-05 2022-07-05 联华电子股份有限公司 双极性晶体管
WO2023070477A1 (zh) * 2021-10-28 2023-05-04 华为技术有限公司 鳍式双极结型晶体管及其制备方法、电子设备

Also Published As

Publication number Publication date
US20070105301A1 (en) 2007-05-10
CN100461413C (zh) 2009-02-11
TWI323941B (en) 2010-04-21
TW200717797A (en) 2007-05-01
US7701038B2 (en) 2010-04-20

Similar Documents

Publication Publication Date Title
CN1967846A (zh) 横向双载子接面电晶体及其形成方法
US8324713B2 (en) Profile design for lateral-vertical bipolar junction transistor
CN1314091C (zh) 具有内嵌的沟槽肖特基整流器的沟槽dmos晶体管
US8415764B2 (en) High-voltage BJT formed using CMOS HV processes
US8816433B2 (en) Checkerboarded high-voltage vertical transistor layout
CN101887911B (zh) 横向双极结型晶体管及其制造方法
KR101446387B1 (ko) Ｉｏ ｅｓｄ 디바이스 및 그 형성 방법
EP0557253A2 (en) VDMOS transistor with improved breakdown characteristics
DE102009049775A1 (de) Vertikal integriertes elektronisches Bauelement, Verfahren zu dessen Herstellung und Finnen-Bipolartransistor
DE19523172A1 (de) Bidirektionaler Thyristor
US20110220973A1 (en) Junction-field-effect-transistor devices and methods of manufacturing the same
CN1777997A (zh) 几何形状允许频繁体接触的mosfet器件
DE19701189A1 (de) Halbleiterbauteil
DE102017126853B4 (de) Halbleitervorrichtung mit Puffergebiet
CN1838431A (zh) 双极性装置
CN1092558A (zh) 一种击穿电压高的薄有源层半导体器件
CN1523677A (zh) 半导体装置
EP0828294A1 (en) Semiconductor integrated circuit device and method for manufacturing the same
DE69930715T2 (de) Elektronische Halbleiterleistung mit integrierter Diode
CN1490873A (zh) 静电放电保护电路
CN1799144A (zh) 半导体器件的端子结构及其制造方法
CN1774805A (zh) 用于硅绝缘体技术上的静电放电(esd)保护的低电压可控硅整流器(scr)
CN1599065A (zh) 静电放电保护装置
US9865676B2 (en) Power semiconductor device
DE102020125553A1 (de) Halbleitervorrichtung und verfahren zur herstellung von selbiger

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090211

CF01 Termination of patent right due to non-payment of annual fee