CN106206696A - 具有高电流驱动能力的横向双极结型晶体管 - Google Patents

具有高电流驱动能力的横向双极结型晶体管 Download PDF

Info

Publication number
CN106206696A
CN106206696A CN201510289441.2A CN201510289441A CN106206696A CN 106206696 A CN106206696 A CN 106206696A CN 201510289441 A CN201510289441 A CN 201510289441A CN 106206696 A CN106206696 A CN 106206696A
Authority
CN
China
Prior art keywords
region
bipolar junction
junction transistor
emitter
base
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510289441.2A
Other languages
English (en)
Other versions
CN106206696B (zh
Inventor
宋贤旻
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
SK Hynix Inc
Original Assignee
Hynix Semiconductor Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hynix Semiconductor Inc filed Critical Hynix Semiconductor Inc
Publication of CN106206696A publication Critical patent/CN106206696A/zh
Application granted granted Critical
Publication of CN106206696B publication Critical patent/CN106206696B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/70—Bipolar devices
    • H01L29/72—Transistor-type devices, i.e. able to continuously respond to applied control signals
    • H01L29/73—Bipolar junction transistors
    • H01L29/735—Lateral transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0684—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape, relative sizes or dispositions of the semiconductor regions or junctions between the regions
    • H01L29/0692—Surface layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0804—Emitter regions of bipolar transistors
    • H01L29/0808—Emitter regions of bipolar transistors of lateral transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0821—Collector regions of bipolar transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1004—Base region of bipolar transistors
    • H01L29/1008—Base region of bipolar transistors of lateral transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Bipolar Transistors (AREA)
  • Bipolar Integrated Circuits (AREA)

Abstract

一种双极结型晶体管包括共用基极区；多个发射极区，其被设置在所述共用基极区中并且在第一对角线方向上被排列成彼此间隔开的；以及多个集电极区，其被设置在所述共用基极区中并且在所述第一对角线方向上被排列成彼此间隔开的。所述多个发射极区以及多个集电极区在第二对角线方向上交替地排列。

Description

具有高电流驱动能力的横向双极结型晶体管
相关申请的交叉引用
本申请主张2014年11月7日向韩国知识产权局申请的申请号10-2014-0154785的韩国申请的优先权，通过引用将其整体并入此文。
技术领域
本公开内容的各种实施例有关于双极结型晶体管，并且更具体而言有关于具有高电流驱动能力的横向双极结型晶体管。
背景技术
双极结型晶体管被使用在例如信号放大电路及参考电压产生电路的各种电路中。一般而言，双极结型晶体管利用纯粹的双极工艺技术来被制造。然而，在某些情形中，双极结型晶体管利用互补金属氧化物半导体(CMOS)兼容的工艺技术、双极CMOS(BiCMOS)工艺技术、或类似者来被制造而具有CMOS电路、或双重扩散的金属氧化物半导体(DMOS)电路。因此，双极结型晶体管已经被采用在各种的电子系统中，例如办公室自动化设备、家用电器、或其它电子产品。通过所述CMOS兼容的工艺技术制造的双极结型晶体管被称为横向双极结型晶体管，并且众所周知的是横向双极结型晶体管具有高的阈值频率(Ft)以及高的电流增益(β)。
发明内容
各种的实施例针对于具有高电流驱动能力的横向双极结型晶体管。
根据一实施例，一种横向双极结型晶体管包括：共用基极区；多个发射极区，其被设置在所述共用基极区中并且在第一对角线方向上被排列成彼此间隔开；以及多个集电极区，其被设置在所述共用基极区中并且在所述第一对角线方向上被排列成彼此间隔开；其中所述多个发射极区与多个集电极区在第二对角线方向上交替地排列。
附图说明
本公开内容的实施例在考虑到所附的附图以及所附的详细说明下将会变得更明显，其中：
图1是描绘一般被用在半导体器件中的横向NPN双极结型晶体管的平面图；
图2是描绘根据一实施例的一种横向双极结型晶体管的平面图；
图3是根据一实施例的在图2中所示的横向双极结型晶体管的沿着图2的线Ⅰ-Ⅰ'所取的横截面图；
图4是描绘在图2中所示的横向双极结型晶体管的主动模式中介于集电极区与发射极区之间的电流路径的平面图；
图5是根据另一实施例的一种横向双极结型晶体管的横截面图；
图6是描绘根据另一实施例的一种横向双极结型晶体管的平面图；
图7是根据一实施例的在图6中所示的横向双极结型晶体管的沿着图6的线Ⅱ-Ⅱ'所取的横截面图；
图8是根据另一实施例的在图6中所示的横向双极结型晶体管的沿着图6的线Ⅱ-Ⅱ'所取的横截面图；
图9是根据又一实施例的在图6中所示的横向双极结型晶体管的沿着图6的线Ⅱ-Ⅱ'所取的横截面图；以及
图10是描绘在图6中所示的横向双极结型晶体管的主动模式中，介于集电极区与发射极区之间的电流路径的平面图。
具体实施方式
将会了解到的是，尽管例如"第一"、"第二"、"第三"等等的术语可能在此被使用来描述各种的组件，但是这些组件不应该受限于这些术语。这些术语只是被用来区别一组件与另一组件。因此，在某些实施例中的第一组件可能在其它实施例中被称为第二组件，而不脱离本公开内容的教导。
同样将会理解到的是，当一组件被称为位于另一组件"上"、"之上"、"上方"、"下"、"之下"或"下方"时，其可以直接接触所述另一组件、或至少一介于中间的组件可以存在于两者之间。于是，在此所用的例如"上"、"之上"、"上方"、"下"、"之下"、"下方"与类似者的术语只是为了描述特定实施例的目的而已，因而并不欲限制本公开内容的范围。
进一步将会理解到的是，当组件被称为"连接"或"耦接"至另一组件时，其可以直接连接或耦接至所述另一组件、或介于中间的组件可以存在。
图1是描绘一般在半导体器件中被采用的横向NPN双极结型晶体管10的平面图。参照图1，横向NPN双极结型晶体管10可以包括多个掺杂的区域，例如发射极区(E)12、基极区(B)14、以及集电极区(C)16。发射极区(E)12可以被基极区(B)14所围绕，并且基极区(B)14可以被集电极区(C)16所围绕。发射极区(E)12可以被重掺杂N型杂质，并且集电极区(C)16可以被轻掺杂N型杂质。基极区(B)14可以被掺杂P型杂质。在横向NPN双极结型晶体管10中，若正向偏置被施加在发射极区(E)12与基极区(B)14之间并且反向偏置被施加在基极区(B)14与集电极区(C)16之间，则集电极电流可以如同由箭头20所指出的从集电极区(C)16流向发射极区(E)12。在此种情形中，集电极电流量可能会受到在发射极区(E)12与基极区(B)14之间的结面积的影响。换言之，若在发射极区(E)12与基极区(B)14之间的结面积增大以改善横向NPN双极结型晶体管10的电流驱动能力，则横向NPN双极结型晶体管10所占用的平面面积亦可能会增大。
图2是描绘根据一实施例的一种横向双极结型晶体管100的平面图。参照图2，横向双极结型晶体管100可以对应于横向NPN双极结型晶体管，并且可以包括共用基极区120、被设置在共用基极区120中的多个岛状发射极区131～137、以及被设置在共用基极区120中的多个岛状集电极区141～146。共用基极区120可以包括低浓度的基极区122以及高浓度的基极区124。低浓度的基极区122可以被轻掺杂P型杂质，并且高浓度的基极区124可以被重掺杂P型杂质。低浓度的基极区122可以被设置以围绕高浓度的基极区124的侧壁以及底表面。在某些实施例中，低浓度的基极区122在平面图中可以具有矩形形状。类似地，高浓度的基极区124在平面图中亦可以具有矩形形状。
多个岛状发射极区131～137可以是N型，并且多个岛状集电极区141～146亦可以是N型。发射极区131～137的杂质浓度可以高于集电极区141～146的杂质浓度。发射极区131～137可以包括第一发射极区131～135、第二发射极区136、以及第三发射极区137。第一发射极区131～135可以在对角线210上被排列成彼此间隔开，对角线210在第一对角线方向上从高浓度的基极区124的左上角朝向高浓度的基极区124的右下角延伸。第二发射极区136可以被设置在高浓度的基极区124的右上角，并且第三发射极区137可以被设置在高浓度的基极区124的左下角。集电极区141～146可以包括第一集电极区141～143以及第二集电极区144～146。第一集电极区141～143可以被设置在对角线210与第二发射极区136之间，并且可以在第一对角线方向上被排列成彼此间隔开。第二集电极区144～146可以被设置在对角线210与第三发射极区137之间，并且可以在第一对角线方向上被排列成彼此间隔开。根据上述的发射极区与集电极区的阵列，发射极区与集电极区可以在垂直于第一对角线方向的第二对角线方向上交替地排列。
图3是根据一实施例的在图2中所示的横向双极结型晶体管100的沿着图2的线Ⅰ-Ⅰ'所取的横截面图。参照图2及3，N型深阱区104可以被设置在P型衬底102的上方区域中。共用基极区120的低浓度的基极区122可以被设置在深阱区104的上方区域中。发射极区131～137以及集电极区141～146可以被设置在低浓度的基极区122的上方区域中，以彼此间隔开。高浓度的基极区124可以被设置在发射极区131～137以及集电极区141～146的侧壁之间。
第一发射极区133以及高浓度的基极区124可以具有相同的结深度。尽管未显示在图3中，所有在图2中所描绘的发射极区131～137都可以具有和高浓度的基极区124实质相同的结深度。第一集电极区143以及第二集电极区144可以具有大于高浓度的基极区124的结深度的结深度。所有在图2中所描绘的集电极区141～146亦可以具有实质相同的结深度。如上所述，第一集电极区143以及第二集电极区144可以被轻掺杂N型杂质。因此，所有的集电极区141～146都可以在NMOS晶体管的N型轻掺杂的漏极(LDD)区(亦即，N型延伸)在衬底102的相邻于横向双极结型晶体管100的其它区域中被形成的同时被形成。第一发射极区133以及高浓度的基极区124分别可以被重掺杂N型杂质以及P型杂质。因此，第一发射极区133(亦即，所有的发射极区131～137)可以在NMOS晶体管的N型源极/漏极区在衬底102的相邻横向双极结型晶体管100的其它区域中被形成时被形成，并且高浓度的基极区124可以在NMOS晶体管(或PMOS晶体管)的P型本体接触区(或P型源极/漏极区)在衬底102的相邻于横向双极结型晶体管100的其它区域中被形成时被形成。于是，若NMOS晶体管的N型LDD区(亦即，N型延伸)比NMOS晶体管的N型源极/漏极区以及P型本体接触区深，则如同在图3中所绘，第一集电极区143以及第二集电极区144可以比高浓度的基极区124以及第一发射极区133深。
深阱区104可以被设置以将低浓度的基极区122与衬底102电性隔离。例如，若被施加至深阱区104的电压高于被施加至低浓度的基极区122的电压，则由深阱区104以及低浓度的基极区122所构成的寄生PN二极管可以被反向偏置，以将低浓度的基极区122与衬底102电性绝缘。换言之，低浓度的基极区122可以与被设置在衬底102中的相邻于深阱区104的其它器件电性隔离，并且即使横向双极结型晶体管100在操作，衬底102的电位也不会波动。
第一发射极区133可以电连接至发射极端子E。尽管图3描绘了其中只有第一发射极区133电连接至发射极端子E的横截面图，但是所有在图2中所描绘的发射极区131～137都可以电连接至发射极端子E。第一及第二集电极区143及144可以电连接至集电极端子C。更明确地说，所有在图2中所描绘的集电极区141～146都可以电连接至集电极端子C。高浓度的基极区124可以电连接至基极端子B。因为低浓度的基极区122以及高浓度的基极区124都是P型，因此偏置电压可以从基极端子B起通过高浓度的基极区124而被传送至低浓度的基极区122。
若正向偏置被施加在发射极端子E与基极端子B之间，并且反向偏置被施加在集电极端子C与基极端子B之间，则横向双极结型晶体管100可以操作在主动模式中。在横向NPN双极结型晶体管100的主动模式中，对应于电流的主(dominant)载流子(或多数载流子)的电子可以从发射极端子E朝向集电极端子C移动。于是，集电极电流可以从集电极端子C流向发射极端子E。明确地说，如通过箭头311所指出的，集电极电流的一部分可以从第一集电极区143流向第一发射极区133。再者，如通过箭头312所指出的，集电极电流的另一部分可以从第二集电极区144流向第一发射极区133。
图4是描绘在图2中所示的横向双极结型晶体管100的主动模式中在集电极区与发射极区之间的电流路径的平面图。在图4中，和在图2中所用的相同的附图标记表示相同的组件。因此，和在图2中所绘的相同的组件的说明在此实施例中将会被省略、或被简略地提及。
参照图4，如同参考图3所述的，被设置在高浓度的基极区124的中央区域的第一发射极区133可以通过电流路径311及312以从第一及第二集电极区143及144接收集电极电流。类似地，第一发射极区133可以通过电流路径313以从被设置在第一发射极区133的上方侧的第一集电极区141接收集电极电流，并且可以通过电流路径314以从被设置在第一发射极区133的下方侧的第二集电极区146接收集电极电流。因此，当从图4的平面图观之，到达第一发射极区133的电流路径311、312、313及314分别可以面对第一发射极区133的四个侧壁。
第一发射极区132可以通过电流路径321以从第一集电极区142接收集电极电流，并且可以通过电流路径322以从第二集电极区145接收集电极电流。因此，当从图4的平面图观之，到达第一发射极区132的电流路径321及322分别可以面对第一发射极区132的右侧壁以及下侧壁。此外，第一发射极区131可以通过电流路径331以从第一集电极区141接收集电极电流，并且可以通过电流路径332以从第二集电极区144接收集电极电流。因此，当从图4的平面图观之，到达第一发射极区131的电流路径331及332分别可以面对第一发射极区131的右侧壁以及下侧壁。
第一发射极区134可以通过电流路径341以从第一集电极区142接收集电极电流，并且可以通过电流路径342以从第二集电极区145接收集电极电流。因此，当从图4的平面图观之，到达第一发射极区134的电流路径341及342分别可以面对第一发射极区134的上侧壁以及左侧壁。此外，第一发射极区135可以通过电流路径351以从第一集电极区143接收集电极电流，并且可以通过电流路径352以从第二集电极区146接收集电极电流。因此，当从图4的平面图观之，到达第一发射极区135的电流路径351及352分别可以面对第一发射极区135的上侧壁以及左侧壁。
第二发射极区136可以通过电流路径361以从第一集电极区141接收集电极电流，并且可以通过电流路径362以从第一集电极区143接收集电极电流。因此，当从图4的平面图观之，到达第一发射极区136的电流路径361及362分别可以面对第二发射极区136的左侧壁以及下侧壁。类似地，第三发射极区137可以通过电流路径371以从第二集电极区144接收集电极电流，并且可以通过电流路径372以从第二集电极区146接收集电极电流。因此，当从图4的平面图观之，到达第一发射极区137的电流路径371及372分别可以面对第三发射极区137的上侧壁以及右侧壁。
如上所述，横向双极结型晶体管100可以被配置以在发射极端子E(亦即，发射极区)与集电极端子C(亦即，集电极区)之间具有十六个电流路径。换言之，在相同的平面面积中，横向双极结型晶体管100可以被设计以在发射极端子E(亦即，发射极区)与集电极端子C(亦即，集电极区)之间具有十六个电流路径，而在图1中所示的一般双极结型晶体管10在发射极端子E(亦即，发射极区12)与集电极端子C(亦即，集电极区16)之间只有四个电流路径20。在此例中，横向双极结型晶体管100的发射极-基极结面积的每一个可能小于在图1中所示的一般双极结型晶体管10的发射极-基极结面积。然而，横向双极结型晶体管100的发射极-基极结区的总数可以是在图1中所示的一般双极结型晶体管10的发射极-基极结区的总数的七倍。因此，相较于在图1中所示的一般双极结型晶体管10，横向双极结型晶体管100的电流驱动能力可以得到改善。
图5是根据另一实施例的一种横向双极结型晶体管400的横截面图。在图5中，与在图2及3所用的相同的附图标记表示相同的组件。
参照图2及5，P型半导体层410可以被设置在P型衬底102的上方区域中。P型半导体层410可以利用外延生长工艺来被形成。N型掩埋层420可以被设置在半导体层410与衬底102之间。在形成半导体层410的同时，掩埋层420中的杂质可以被激活，并且垂直地扩散到半导体层410以及衬底102之中。掩埋层420的边缘可以接触N型槽(sink)区430的下端。槽区430可以向上地延伸以穿透半导体层410。尽管未显示在图5中，N型槽接触区可以被设置在槽区430的上方区域中。由槽区430以及掩埋层420所围绕的半导体层410可以作用为低浓度的基极区122。若超过某一电平的正电压被施加至槽区430及掩埋层420并且半导体层410被接地，则低浓度的基极区122可以因槽区430及掩埋层420的存在而与被设置在衬底102或半导体层410中的其它器件电性隔离，因而即使被制造在低浓度的基极区122中的横向双极结型晶体管400操作时，衬底102的电位也不会波动。
第一发射极区133、第一集电极区143以及第二集电极区144可以被设置在低浓度的基极区122的上方区域中而为间隔开的。高浓度的基极区124可以被设置在第一发射极区133与第一及第二集电极区143及144的侧壁之间。第一发射极区133以及高浓度的基极区124可以具有相同的结深度。尽管未显示在图5中，如同在图2及3中所绘，横向双极结型晶体管400可以包括具有与高浓度的基极区124实质相同的结深度的多个发射极区。第一集电极区143以及第二集电极区144可以具有大于高浓度的基极区124的结深度的结深度。如同在图2及3中所绘，横向双极结型晶体管400可以包括具有与第一及第二集电极区143及144实质相同的结深度的多个集电极区。
第一发射极区133可以电连接至发射极端子E。尽管图5描绘了其中只有第一发射极区133电连接至发射极端子E的横截面图，但是所有的发射极区都可以电连接至发射极端子E。第一及第二集电极区143及144可以电连接至集电极端子C。更明确地说，所有的集电极区都可以电连接至集电极端子C。高浓度的基极区124可以电连接至基极端子B。因为低浓度的基极区122以及高浓度的基极区124两者都是P型，因此偏置电压可以从基极端子B起通过高浓度的基极区124而甚至被传送至低浓度的基极区122。
若正向偏置被施加在发射极端子E与基极端子B之间，并且反向偏置被施加在集电极端子C与基极端子B之间，则横向双极结型晶体管400可以在主动模式中操作。在横向NPN双极结型晶体管400的主动模式中，对应于电流的主载流子(或多数载流子)的电子可以从发射极端子E朝向集电极端子C移动。于是，集电极电流可以从集电极端子C流向发射极端子E。明确地说，如同由箭头311所指出的，集电极电流的一部分可以从第一集电极区143流向第一发射极区133。再者，如同由箭头312所指出的，集电极电流的另一部分可以从第二集电极区144流向第一发射极区133。横向NPN双极结型晶体管400可以呈现与参考图4所述的相同的电流路径。
图6是描绘根据另一实施例的一种横向双极结型晶体管500的平面图。参照图6，横向双极结型晶体管500可以对应于横向PNP双极结型晶体管，并且可以包括共用基极区520、被设置在共用基极区520中的多个岛状发射极区531～537、以及被设置在共用基极区520中的多个岛状集电极区541～546。共用基极区520可以包括低浓度的基极区522以及高浓度的基极区524。低浓度的基极区522可以被轻掺杂N型杂质，并且高浓度的基极区524可以被重掺杂N型杂质。低浓度的基极区522可以被设置以围绕高浓度的基极区524的侧壁以及底表面。在某些实施例中，低浓度的基极区522在平面图中可以具有矩形形状。类似地，高浓度的基极区524在平面图中亦可以具有矩形形状。
多个岛状发射极区531～537可以是P型，并且多个岛状集电极区541～546亦可以是P型。发射极区531～537的杂质浓度可以高于集电极区541～546的杂质浓度。发射极区531～537可以包括第一发射极区531～535、第二发射极区536、以及第三发射极区537。第一发射极区531～535可以在对角线610上被排列成彼此间隔开，对角线610在第一对角线方向上从高浓度的基极区524的左上角朝向高浓度的基极区524的右下角延伸。第二发射极区536可以被设置在高浓度的基极区524的右上角，并且第三发射极区537可以被设置在高浓度的基极区524的左下角。集电极区541～546可以包括第一集电极区541～543以及第二集电极区544～546。第一集电极区541～543可以被设置在对角线610与第二发射极区536之间，并且可以在第一对角线方向上被排列成彼此间隔开。第二集电极区544～546可以被设置在对角线610与第三发射极区537之间，并且可以在第一对角线方向上被排列成彼此间隔开。根据上述的发射极区以及集电极区的阵列，发射极区以及集电极区可以在垂直于第一对角线方向的第二对角线方向上交替地排列。
图7是根据一实施例的在图6中所示的横向双极结型晶体管500的沿着图6的线Ⅱ-Ⅱ'所取的横截面图。尽管未显示在图6中，第一P型深阱区504可以被设置在P型衬底502的上方区域中。第一P型深阱区504可以在在衬底502中形成相邻于横向PNP双极结型晶体管500的其它器件的P型阱区的同时被形成。因此，若其它器件被形成为无任何P型阱区，则横向PNP双极结型晶体管500可以被形成为无第一P型深阱区504。共用基极区520的低浓度的基极区522可以被设置在第一P型深阱区504的上方区域中。发射极区531～537以及集电极区541～546可以被设置在低浓度的基极区522的上方区域中，以彼此间隔开。高浓度的基极区524可以被设置在发射极区531～537以及集电极区541～546的侧壁之间。
第一发射极区533以及高浓度的基极区524可以具有相同的结深度。尽管未显示在图7中，所有在图6中描绘的发射极区531～537都可以具有与高浓度的基极区524实质相同的结深度。第一集电极区543以及第二集电极区544可以具有大于高浓度的基极区524的结深度的结深度。所有在图6中描绘的集电极区541～546亦可以具有实质相同的结深度。如上所述的，第一集电极区543以及第二集电极区544可以被轻掺杂P型杂质。因此，所有的集电极区541～546都可以于在衬底502的相邻于横向双极结型晶体管500的其它区域中形成PMOS晶体管的P型轻掺杂漏极(LDD)区(亦即，P型延伸)的同时被形成。第一发射极区533以及高浓度的基极区524分别可以被重掺杂P型杂质及N型杂质。因此，第一发射极区533(亦即，所有的发射极区531～537)可以于在衬底502的相邻于横向双极结型晶体管500的其它区域中形成PMOS晶体管的P型源极/漏极区的同时被形成，并且高浓度的基极区524可以于在衬底502的相邻于横向双极结型晶体管500的其它区域中形成PMOS晶体管(或NMOS晶体管)的N型本体接触区(或N型源极/漏极区)的同时被形成。于是，若PMOS晶体管的P型LDD区域(亦即，P型延伸)比PMOS晶体管的P型源极/漏极区及N型本体接触区深，则如同在图7中所绘，第一集电极区543以及第二集电极区544可以被形成为比高浓度的基极区524以及第一发射极区533深。
由于第一深阱区504及/或衬底502P型而且低浓度的基极区522N型，因此寄生P-N二极管可以被设置在衬底502与低浓度的基极区522之间。因此，若被施加至第一深阱区504及/或衬底502的电压低于被施加至低浓度的基极区522的电压，则寄生P-N二极管可以被反向偏置。于是，低浓度的基极区522可以与被设置在衬底502中的相邻于第一深阱区504的其它器件电性隔离，并且即使横向双极结型晶体管500操作时，衬底502的电位也不会波动。
第一发射极区533可以电连接至发射极端子E。尽管图7描绘了其中只有第一发射极区533电连接至发射极端子E的横截面图，但是所有在图6中描绘的发射极区531～537都可以电连接至发射极端子E。第一及第二集电极区543及544可以电连接至集电极端子C。更明确地说，所有在图6中描绘的集电极区541～546都可以电连接至集电极端子C。高浓度的基极区524可以电连接至基极端子B。因为低浓度的基极区522以及高浓度的基极区524两者都是N型，因此偏置电压可以从基极端子B起通过高浓度的基极区524而甚至被传送至低浓度的基极区522。
若正向偏置被施加在发射极端子E与基极端子B之间，并且反向偏置被施加在集电极端子C与基极端子B之间，则横向双极结型晶体管500可以在主动模式中操作。在横向PNP双极结型晶体管500的主动模式中，对应于电流的主载流子(或多数载流子)的空穴可以从发射极端子E朝向集电极端子C移动。于是，集电极电流可以从发射极端子E流向集电极端子C。
图8是根据另一实施例的在图6中所示的横向双极结型晶体管500的沿着图6的线Ⅱ-Ⅱ'所取的横截面图。在图8中，与在图6及7中所用的相同的附图标记表示相同的组件。尽管未显示在图6中，第一P型深阱区504可以被设置在P型衬底502的上方区域中。第一P型深阱区504的侧壁以及底表面可以由被设置在衬底502中的第二N型深阱区503所围绕。换言之，第二N型深阱区503可以在衬底502的顶表面露出，并且第一P型深阱区504亦可以在衬底502的顶表面露出。共用基极区520的低浓度的基极区522可以被设置在第一P型深阱区504的上方区域中。发射极区531～537以及集电极区541～546可以被设置在低浓度的基极区522的上方区域中，以彼此间隔开。共用基极区520的高浓度的基极区524可以被设置在发射极区531～537以及集电极区541～546的侧壁之间。
第一发射极区533以及高浓度的基极区524可以具有相同的结深度。尽管未显示在图8中，所有在图6中描绘的发射极区531～537都可以具有与高浓度的基极区524实质相同的结深度。第一集电极区543以及第二集电极区544可以具有大于高浓度的基极区524的结深度的结深度。所有在图6中描绘的集电极区541～546亦可以具有实质相同的结深度。如上所述的，第一集电极区543以及第二集电极区544可以被轻掺杂P型杂质。因此，所有的集电极区541～546都可以于在衬底502的相邻于横向双极结型晶体管500的其它区域中形成PMOS晶体管的P型轻掺杂漏极(LDD)区域(亦即，P型延伸)的同时被形成。第一发射极区533以及高浓度的基极区524分别可以被重掺杂P型杂质及N型杂质。因此，第一发射极区533(亦即，所有的发射极区531～537)可以于在衬底502的相邻于横向双极结型晶体管500的其它区域中形成PMOS晶体管的P型源极/漏极区的同时被形成，并且高浓度的基极区524可以于在衬底502的相邻于横向双极结型晶体管500的其它区域中形成PMOS晶体管(或NMOS晶体管)的N型本体接触区(或N型源极/漏极区)的同时被形成。于是，若PMOS晶体管的P型LDD区(亦即，P型延伸)比PMOS晶体管的P型源极/漏极区以及N型本体接触区深，则如同在图8中所绘，第一集电极区543以及第二集电极区544可以比高浓度的基极区524以及第一发射极区533深。
第一寄生P-N二极管可以被设置在第一P型深阱区504与低浓度的基极区522之间。此外，第二寄生P-N二极管可以被设置在第一P型深阱区504与第二N型深阱区503之间。因此，若被施加至低浓度的基极区522的电压高于被施加至第一深阱区504的电压，则第一寄生P-N二极管可以被反向偏置，以将低浓度的基极区522与衬底502电性隔离。再者，若被施加至第二深阱区503的电压高于被施加至第一深阱区504的电压，则第二寄生P-N二极管亦可以被反向偏置，以将第一深阱区504与衬底502电性隔离。在任一种情形中，低浓度的基极区522都可以与被设置在衬底502中的相邻于第一深阱区504的其它器件电性隔离，因而即使横向双极结型晶体管500操作时，衬底502的电位也不会波动。
第一发射极区533可以电连接至发射极端子E。尽管图8描绘了其中只有第一发射极区533电连接至发射极端子E的横截面图，但是所有在图6中描绘的发射极区531～537都可以电连接至发射极端子E。第一及第二集电极区543及544可以电连接至集电极端子C。更明确地说，所有在图6中描绘的集电极区541～546都可以电连接至集电极端子C。高浓度的基极区524可以电连接至基极端子B。因为低浓度的基极区522以及高浓度的基极区524两者都是N型，因此偏置电压可以从基极端子B起通过高浓度的基极区524而被传送至低浓度的基极区522。若正向偏置被施加在发射极端子E与基极端子B之间，并且反向偏置被施加在集电极端子C与基极端子B之间，则横向双极结型晶体管500可以在主动模式中操作。在横向PNP双极结型晶体管500的主动模式中，对应于电流的主载流子(或多数载流子)的空穴可以从发射极端子E朝向集电极端子C移动。于是，集电极电流可以从发射极端子E流向集电极端子C。
图9是根据另一实施例的在图6中所示的横向双极结型晶体管500的沿着图6的线Ⅱ-Ⅱ'所取的横截面图。在图9中，所用的附图标记表示与图6、7及8相同的组件。尽管未显示在图6中，P型半导体层610可以被设置在P型衬底502的上方区域中。P型半导体层610可以利用外延生长工艺来被形成。N型掩埋层620可以被设置在半导体层610与衬底502之间。在形成半导体层610的同时，在掩埋层620中的杂质可以被激活并且垂直地扩散到半导体层610以及衬底502之中。掩埋层620的边缘可以接触N型槽区630的下端。槽区630可以向上地延伸，以穿透半导体层610。尽管未显示在图9中，N型槽接触区可以被设置在槽区630的上方区域中。由槽区630以及掩埋层620所围绕的半导体层610可以作用为P型深阱区710。低浓度的基极区522可以被设置在深阱区710的上方区域中。若被施加至槽区630以及掩埋层620的电压高于被施加至深阱区710的电压，则低浓度的基极区522可以与被设置在衬底502或半导体层610中的其它器件电性隔离，并且即使在低浓度的基极区522中所制造的横向双极结型晶体管500操作时，衬底502的电位也不会波动。
第一发射极区533、第一集电极区543以及第二集电极区544可以被设置在低浓度的基极区522的上方区域中，以彼此间隔开。高浓度的基极区524可以被设置在第一发射极区533与第一及第二集电极区543及544的侧壁之间。第一发射极区533以及高浓度的基极区524可以具有相同的结深度。尽管未显示在图9中，所有在图6中描绘的发射极区531～537可以具有和高浓度的基极区524实质相同的结深度。第一集电极区543以及第二集电极区544可以具有大于高浓度的基极区524的结深度的结深度。所有在图6中描绘的集电极区541～546亦可以具有实质相同的结深度。
第一发射极区533可以电连接至发射极端子E。尽管图9描绘了其中只有第一发射极区533电连接至发射极端子E的横截面图，但是所有在图6中描绘的发射极区531～537都可以电连接至发射极端子E。第一及第二集电极区543及544可以电连接至集电极端子C。更明确地说，所有在图6中描绘的集电极区541～546都可以电连接至集电极端子C。高浓度的基极区524可以电连接至基极端子B。因为低浓度的基极区522以及高浓度的基极区524两者都是P型，因此偏置电压可以从基极端子B起通过高浓度的基极区524而甚至被传送至低浓度的基极区522。若正向偏置被施加在发射极端子E与基极端子B之间，并且反向偏置被施加在集电极端子C与基极端子B之间，则横向双极结型晶体管500可以在主动模式中操作。在横向PNP双极结型晶体管500的主动模式中，对应于电流的主载流子(或多数载流子)的空穴可以从发射极端子E朝向集电极端子C移动。于是，集电极电流可以从发射极端子E流向集电极端子C。
图10是描绘在图6中所示的横向双极结型晶体管500的主动模式中在集电极区与发射极区之间的电流路径的平面图。在图10中，与在图6中所用的相同的附图标记表示相同的组件。因此，与在图6中所绘的相同的组件的说明在此实施例中将会被省略、或被简略地提及。
参照图10，被设置在高浓度的基极区524的中央区域的第一发射极区533可以分别通过电流路径811及812而朝向第一及第二集电极区543及544发射载流子(例如，空穴)。再者，第一发射极区533可以通过电流路径813而朝向被设置在第一发射极区533的上方侧的第一集电极区541发射载流子(例如，空穴)，并且可以通过电流路径814而朝向被设置在第一发射极区533的下方侧的第二集电极区546发射载流子(例如，空穴)。因此，电流路径811、812、813及814可以从第一发射极区533的四个侧壁分别朝向集电极区543、544、541及546来延伸。
第一发射极区532可以通过电流路径821而朝向第一集电极区542发射载流子(例如，空穴)，并且可以通过电流路径822而朝向第二集电极区545发射载流子(例如，空穴)。因此，电流路径821及822可以从第一发射极区532的右侧壁以及下侧壁分别朝向第一及第二集电极区542及545来延伸。第一发射极区531可以通过电流路径831而朝向第一集电极区541发射载流子(例如，空穴)，并且可以通过电流路径832而朝向第二集电极区544发射载流子(例如，空穴)。因此，电流路径831及832可以从第一发射极区531的右侧壁以及下侧壁分别朝向第一及第二集电极区541及544来延伸。
第一发射极区534可以通过电流路径841而朝向第一集电极区542发射载流子(例如，空穴)，并且可以通过电流路径842而朝向第二集电极区545发射载流子(例如，空穴)。因此，电流路径841及842可以从第一发射极区534的上侧壁以及左侧壁分别朝向第一及第二集电极区542及545来延伸。第一发射极区535可以通过电流路径851而朝向第一集电极区543发射载流子(例如，空穴)，并且可以通过电流路径852而朝向第二集电极区546发射载流子(例如，空穴)。因此，电流路径851及852可以从第一发射极区535的上侧壁以及左侧壁分别朝向第一及第二集电极区543及546来延伸。
第二发射极区536可以通过电流路径861而朝向第一集电极区541发射载流子(例如，空穴)，并且可以通过电流路径862而朝向第一集电极区543发射载流子(例如，空穴)。因此，电流路径861及862可以从第二发射极区536的左侧壁以及下侧壁分别朝向第一集电极区541及543来延伸。第三发射极区537可以通过电流路径871而朝向第二集电极区544发射载流子(例如，空穴)，并且可以通过电流路径872而朝向第二集电极区546发射载流子(例如，空穴)。因此，电流路径871及872可以从第三发射极区537的上侧壁以及右侧壁分别朝向第二集电极区544及546来延伸。
如上所述的，横向双极结型晶体管500可以被配置以在发射极端子E(亦即，发射极区)与集电极端子C(亦即，集电极区)之间具有十六个电流路径。换言之，在相同的平面面积中，横向双极结型晶体管500可以被设计以在发射极端子E(亦即，发射极区)与集电极端子C(亦即，集电极区)之间具有十六个电流路径，而在图1中所示的一般双极结型晶体管10在发射极端子E(亦即，发射极区12)与集电极端子C(亦即，集电极区16)之间只有四个电流路径20。因此，相较于在图1中所示的一般双极结型晶体管10，横向双极结型晶体管500的电流驱动能力可以得到改善。
本公开的实施例已经在以上为了举例说明的目的而被公开。本领域技术人员将会体认到各种的修改、添加及替代都是可能的，而不脱离如同在所附的权利要求中公开的本发明的范围及精神。
通过以上实施例可以看出，本申请提供了以下的技术方案。
技术方案1.一种双极结型晶体管，包括：
共用基极区；
多个发射极区，被设置在所述共用基极区中并且在第一对角线方向上被排列成彼此间隔开；以及
多个集电极区，被设置在所述共用基极区中并且在所述第一对角线方向上被排列成彼此间隔开，
其中，所述多个发射极区与所述多个集电极区在第二对角线方向上交替地排列。
技术方案2.如技术方案1所述的双极结型晶体管，其中,所述共用基极区被设置以围绕所述多个发射极区的侧壁及底表面、以及所述多个集电极区的侧壁及底表面。
技术方案3.如技术方案1所述的双极结型晶体管，其中,所述共用基极区包括：
高浓度的基极区，被设置在所述多个发射极区的侧壁以及所述多个集电极区的侧壁之间；以及
低浓度的基极区，围绕所述高浓度的基极区、所述多个发射极区、以及所述多个集电极区。
技术方案4.如技术方案3所述的双极结型晶体管，其中，所述高浓度的基极区以及所述低浓度的基极区是P型的，并且所述多个发射极区以及所述多个集电极区是N型的。
技术方案5.如技术方案4所述的双极结型晶体管，进一步包括：
深阱区，围绕所述低浓度的基极区的侧壁以及底表面，并且被设置在衬底中。
技术方案6.如技术方案4所述的双极结型晶体管，进一步包括：
掩埋层，被设置在所述低浓度的基极区之下；以及
槽区，被设置以接触所述低浓度的基极区的侧壁以及所述掩埋层的边缘。
技术方案7.如技术方案6所述的双极结型晶体管，其中，所述掩埋层以及所述槽区是N型的。
技术方案8.如技术方案7所述的双极结型晶体管，其中所述低浓度的基极区是外延层的一部分。
技术方案9.如技术方案8所述的双极结型晶体管，其中所述掩埋层被设置在所述外延层与衬底之间。
技术方案10.如技术方案3所述的双极结型晶体管，其中，所述高浓度的基极区以及所述低浓度的基极区是N型的，并且所述多个发射极区以及所述多个集电极区是P型的。
技术方案11.如技术方案10所述的双极结型晶体管，进一步包括：
第一深阱区，围绕所述低浓度的基极区的侧壁以及底表面，并且被设置在衬底中。
技术方案12.如技术方案11所述的双极结型晶体管，进一步包括：
第二深阱区，被设置在所述衬底中，并且围绕所述第一深阱区的侧壁以及底表面。
技术方案13.如技术方案11所述的双极结型晶体管，进一步包括：
掩埋层，被设置在所述第一深阱区之下；以及
槽区，被设置成接触所述第一深阱区的侧壁以及所述掩埋层的边缘。
技术方案14.如技术方案13所述的双极结型晶体管，其中所述掩埋层以及所述槽区是N型的。
技术方案15.如技术方案14所述的双极结型晶体管，其中所述第一深阱区外延层的一部分。
技术方案16.如技术方案15所述的双极结型晶体管，其中所述掩埋层被设置在所述外延层与所述衬底之间。
技术方案17.如技术方案1所述的双极结型晶体管，其中所述第一对角线方向与第二对角线方向是彼此垂直的。
技术方案18.如技术方案1所述的双极结型晶体管，其中所述共用基极区在平面图中具有矩形形状。
技术方案19.如技术方案18所述的双极结型晶体管，其中所述多个发射极区包括：
第一发射极区，被排列在对角线上，所述对角线从所述共用基极区的左上角朝向所述共用基极区的右下角延伸；
第二发射极区，被设置在所述共用基极区的右上角；以及
第三发射极区，被设置在所述共用基极区的左下角。
技术方案20.如技术方案19所述的双极结型晶体管，其中所述多个集电极区包括：
第一集电极区，被设置在所述对角线与所述第二发射极区之间，并且被排列在所述第一对角线方向上；以及
第二集电极区，被设置在所述对角线与所述第三发射极区之间，并且被排列在所述第一对角线方向上。

Claims (10)

1.一种双极结型晶体管，包括：
共用基极区；
多个发射极区，被设置在所述共用基极区中并且在第一对角线方向上被排列成彼此间隔开；以及
多个集电极区，被设置在所述共用基极区中并且在所述第一对角线方向上被排列成彼此间隔开，
其中，所述多个发射极区与所述多个集电极区在第二对角线方向上交替地排列。
2.如权利要求1所述的双极结型晶体管，其中,所述共用基极区被设置以围绕所述多个发射极区的侧壁及底表面、以及所述多个集电极区的侧壁及底表面。
3.如权利要求1所述的双极结型晶体管，其中,所述共用基极区包括：
高浓度的基极区，被设置在所述多个发射极区的侧壁以及所述多个集电极区的侧壁之间；以及
低浓度的基极区，围绕所述高浓度的基极区、所述多个发射极区、以及所述多个集电极区。
4.如权利要求3所述的双极结型晶体管，其中，所述高浓度的基极区以及所述低浓度的基极区是P型的，并且所述多个发射极区以及所述多个集电极区是N型的。
5.如权利要求4所述的双极结型晶体管，进一步包括：
深阱区，围绕所述低浓度的基极区的侧壁以及底表面，并且被设置在衬底中。
6.如权利要求4所述的双极结型晶体管，进一步包括：
掩埋层，被设置在所述低浓度的基极区之下；以及
槽区，被设置以接触所述低浓度的基极区的侧壁以及所述掩埋层的边缘。
7.如权利要求6所述的双极结型晶体管，其中，所述掩埋层以及所述槽区是N型的。
8.如权利要求7所述的双极结型晶体管，其中所述低浓度的基极区是外延层的一部分。
9.如权利要求8所述的双极结型晶体管，其中所述掩埋层被设置在所述外延层与衬底之间。
10.如权利要求3所述的双极结型晶体管，其中，所述高浓度的基极区以及所述低浓度的基极区是N型的，并且所述多个发射极区以及所述多个集电极区是P型的。
CN201510289441.2A 2014-11-07 2015-05-29 具有高电流驱动能力的横向双极结型晶体管 Active CN106206696B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR10-2014-0154785 2014-11-07
KR1020140154785A KR102254766B1 (ko) 2014-11-07 2014-11-07 높은 전류구동능력을 갖는 수평형 바이폴라 접합 트랜지스터

Publications (2)

Publication Number Publication Date
CN106206696A true CN106206696A (zh) 2016-12-07
CN106206696B CN106206696B (zh) 2020-09-22

Family

ID=55912911

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510289441.2A Active CN106206696B (zh) 2014-11-07 2015-05-29 具有高电流驱动能力的横向双极结型晶体管

Country Status (4)

Country Link
US (1) US9349846B1 (zh)
KR (1) KR102254766B1 (zh)
CN (1) CN106206696B (zh)
TW (1) TWI671899B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107895739A (zh) * 2017-12-07 2018-04-10 湖南大学 一种适合单片集成的高速高增益横向bjt结构及制备方法

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI655746B (zh) * 2015-05-08 2019-04-01 創意電子股份有限公司 二極體與二極體串電路
TWI674678B (zh) * 2015-12-07 2019-10-11 聯華電子股份有限公司 二極體結構
GB2561390B (en) * 2017-04-13 2020-03-11 Raytheon Systems Ltd Silicon carbide transistor
GB2561388B (en) 2017-04-13 2019-11-06 Raytheon Systems Ltd Silicon carbide integrated circuit
US10811497B2 (en) 2018-04-17 2020-10-20 Silanna Asia Pte Ltd Tiled lateral BJT
US10700187B2 (en) 2018-05-30 2020-06-30 Silanna Asia Pte Ltd Tiled lateral thyristor
US11290666B2 (en) * 2020-05-20 2022-03-29 Pixart Imaging Incorporation Multi-beta pixel circuit and image sensor circuit using same
GB2612643A (en) * 2021-11-08 2023-05-10 Search For The Next Ltd A novel transistor device
US20220352317A1 (en) * 2021-04-29 2022-11-03 Texas Instruments Incorporated Repeated emitter design for achieving scalable lateral pnp behavior

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050098853A1 (en) * 2003-09-12 2005-05-12 Kabushiki Kaisha Toshiba Semiconductor device
CN1967846A (zh) * 2005-10-31 2007-05-23 台湾积体电路制造股份有限公司 横向双载子接面电晶体及其形成方法
CN101908540A (zh) * 2009-06-02 2010-12-08 台湾积体电路制造股份有限公司 集成电路元件
CN103904077A (zh) * 2012-12-11 2014-07-02 英飞凌科技股份有限公司 Esd保护结构、集成电路和半导体器件

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR970018353A (ko) 1995-09-22 1997-04-30 김광호 래터럴 바이폴라 트랜지스터(Lateral Bipolar Transistor) 및 그 제조방법
US8143644B2 (en) * 2008-05-28 2012-03-27 Taiwan Semiconductor Manufacturing Co., Ltd. Bipolar device compatible with CMOS process technology
EP2761660B1 (en) * 2012-01-18 2017-09-27 Fairchild Semiconductor Corporation Bipolar junction transistor with spacer layer and method of manufacturing the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20050098853A1 (en) * 2003-09-12 2005-05-12 Kabushiki Kaisha Toshiba Semiconductor device
CN1967846A (zh) * 2005-10-31 2007-05-23 台湾积体电路制造股份有限公司 横向双载子接面电晶体及其形成方法
CN101908540A (zh) * 2009-06-02 2010-12-08 台湾积体电路制造股份有限公司 集成电路元件
CN103904077A (zh) * 2012-12-11 2014-07-02 英飞凌科技股份有限公司 Esd保护结构、集成电路和半导体器件

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107895739A (zh) * 2017-12-07 2018-04-10 湖南大学 一种适合单片集成的高速高增益横向bjt结构及制备方法

Also Published As

Publication number Publication date
US9349846B1 (en) 2016-05-24
US20160133731A1 (en) 2016-05-12
CN106206696B (zh) 2020-09-22
KR102254766B1 (ko) 2021-05-25
TWI671899B (zh) 2019-09-11
TW201618298A (zh) 2016-05-16
KR20160055381A (ko) 2016-05-18

Similar Documents

Publication Publication Date Title
CN106206696A (zh) 具有高电流驱动能力的横向双极结型晶体管
CN104867976B (zh) 垂直双极结型晶体管及其制造方法
CN101771039B (zh) 一种bcd器件及其制造方法
US10262997B2 (en) High-voltage LDMOSFET devices having polysilicon trench-type guard rings
CN103137703A (zh) 半导体器件
US8455953B2 (en) Semiconductor device and method of manufacturing semiconductor device
US8946817B2 (en) Semiconductor device with compensation regions
KR20120055139A (ko) Ｌｄｍｏｓ반도체 소자
US20150179754A1 (en) Manufacturing method of semiconductor structure
JP2007287985A (ja) 半導体装置
US10573713B2 (en) High voltage junction terminating structure of high voltage integrated circuit
CN109979936B (zh) 一种集成半导体器件和电子装置
CN107316871A (zh) 具有护环的绝缘体上半导体（soi）块
CN107078059B (zh) 改进bcd技术中的横向bjt特性
CN103378139B (zh) 半导体结构及其制作方法
US20190057961A1 (en) High holding high voltage (hhhv) fet for esd protection with modified source and method for producing the same
GB2561390A (en) Silicon carbide transistor
CN108122906A (zh) 半导体元件
US6894367B2 (en) Vertical bipolar transistor
US8455980B2 (en) Schottky-clamped bipolar transistor with reduced self heating
CN103367461A (zh) 三阱隔离二极管及其制造方法
CN102468302A (zh) 半导体装置及其制造方法
KR102475447B1 (ko) 바이폴라 접합 트랜지스터 및 이의 제조 방법
TW201733030A (zh) 在絕緣體上矽之具有快速恢復時間的超音波傳送／接收隔離隔離器
CN105280719A (zh) 半导体器件

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant