CN1967384B - 印模及制造方法、使用印模的薄膜晶体管和液晶显示器件 - Google Patents

印模及制造方法、使用印模的薄膜晶体管和液晶显示器件 Download PDF

Info

Publication number
CN1967384B
CN1967384B CN2006100871756A CN200610087175A CN1967384B CN 1967384 B CN1967384 B CN 1967384B CN 2006100871756 A CN2006100871756 A CN 2006100871756A CN 200610087175 A CN200610087175 A CN 200610087175A CN 1967384 B CN1967384 B CN 1967384B
Authority
CN
China
Prior art keywords
substrate
layer
die
nano
metal level
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2006100871756A
Other languages
English (en)
Other versions
CN1967384A (zh
Inventor
李宝铉
蔡基成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Display Co Ltd
Original Assignee
LG Display Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Display Co Ltd filed Critical LG Display Co Ltd
Publication of CN1967384A publication Critical patent/CN1967384A/zh
Application granted granted Critical
Publication of CN1967384B publication Critical patent/CN1967384B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/1368—Active matrix addressed cells in which the switching element is a three-electrode device
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y20/00—Nanooptics, e.g. quantum optics or photonic crystals
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y30/00—Nanotechnology for materials or surface science, e.g. nanocomposites
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/0002—Lithographic processes using patterning methods other than those involving the exposure to radiation, e.g. by stamping
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03G—ELECTROGRAPHY; ELECTROPHOTOGRAPHY; MAGNETOGRAPHY
    • G03G13/00—Electrographic processes using a charge pattern
    • G03G13/26—Electrographic processes using a charge pattern for the production of printing plates for non-xerographic printing processes
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03G—ELECTROGRAPHY; ELECTROPHOTOGRAPHY; MAGNETOGRAPHY
    • G03G13/00—Electrographic processes using a charge pattern
    • G03G13/26—Electrographic processes using a charge pattern for the production of printing plates for non-xerographic printing processes
    • G03G13/28—Planographic printing plates
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03G—ELECTROGRAPHY; ELECTROPHOTOGRAPHY; MAGNETOGRAPHY
    • G03G13/00—Electrographic processes using a charge pattern
    • G03G13/26—Electrographic processes using a charge pattern for the production of printing plates for non-xerographic printing processes
    • G03G13/28—Planographic printing plates
    • G03G13/283—Planographic printing plates obtained by a process including the transfer of a tonered image, i.e. indirect process
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03G—ELECTROGRAPHY; ELECTROPHOTOGRAPHY; MAGNETOGRAPHY
    • G03G13/00—Electrographic processes using a charge pattern
    • G03G13/26—Electrographic processes using a charge pattern for the production of printing plates for non-xerographic printing processes
    • G03G13/28—Planographic printing plates
    • G03G13/286—Planographic printing plates for dry lithography
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1292—Multistep manufacturing methods using liquid deposition, e.g. printing
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y40/00—Manufacture or treatment of nanostructures
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362—Active matrix addressed cells
    • G02F1/136286—Wiring, e.g. gate line, drain line
    • G02F1/136295—Materials; Compositions; Manufacture processes
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F2202/00—Materials and properties
    • G02F2202/36—Micro- or nanomaterials

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nonlinear Science (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Theoretical Computer Science (AREA)
  • Biophysics (AREA)
  • Composite Materials (AREA)
  • Materials Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Crystal (AREA)
  • Electrodes Of Semiconductors (AREA)
  • Exposure Of Semiconductors, Excluding Electron Or Ion Beam Exposure (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

本发明提供了一种制造印模、薄膜晶体管和采用该薄膜晶体管的液晶显示器件的方法。该印模具有相对于基板改进的接触性能。使用该印模在基板上形成带电区域，并且涂布或者电镀充有与该带电区域的电荷相反的电荷的纳米材料以形成自组装单层(SAM)。因此，该薄膜晶体管和该液晶显示器件能够具有精确的纳米图案，由此提高该器件的性能。

Description

印模及制造方法、使用印模的薄膜晶体管和液晶显示器件
技术领域
本发明涉及一种印模及其制造方法、使用该印模的薄膜晶体管以及具有该薄膜晶体管的液晶显示器件，尤其涉及一种相对于基板具有改进的接触性能的印模、使用该印模的具有精确纳米(nano)图案的薄膜晶体管以及具有该薄膜晶体管的液晶显示器件。
背景技术
随着半导体产品的微型化和高度集成，一直在进行关于构图技术的研究以形成图案从而提高器件的新功能。
具体地说，具有100nm或者更小纳米器件的微电子电路、数字存储单元、显示器和传感器能够利用非常少量的纳米材料而获得良好的特性。因此，在各种工业领域，纳米材料被认为是一种新的能够满足高科技工业领域需求的材料。在这种纳米器件的发展中，最重要的技术之一是纳米构图技术。
具有高集成度的构图技术已经发展为制造半导体器件中的核心技术。通常，使用光学器件或者光束的构图技术包括光刻、电子束平版印刷、X射线平版印刷等等。该平版印刷工艺使用对光的照射敏感的光致抗蚀剂，并且采用蚀刻技术形成图案。因而，从装置和工艺来看，常规的平版印刷技术耗时、耗成本并且复杂。
另外，用作光致抗蚀剂的聚合物材料已经达到了物理极限并且难以应用到弯曲表面。
近年来，有人提出一种软平版印刷(soft-lithography)技术作为构图技术的新概念，其不同于典型的光刻技术。
软平版印刷技术包括微接触印刷(μCP)和纳米盖印(nano-imprinting)平版印刷。软平版印刷技术是利用其上施加有机材料的柔性聚合物印模来制造图案或者结构，而不需要使用光或者高能量微粒。
根据利用自组装(self-assembled)材料的微接触印刷(μCP)，在具有微图案的聚二甲基硅氧烷(PDMS)合成橡胶印模上施加墨水(自组装单体(SAM))，并且以接触方式将图案转印到基板的表面。以这种方式，可以在一个平面上局部地形成期望的薄膜图案。
另外，当形成半导体器件或者显示器件的导电图案时，通过在具有凸起部分的聚合物材料例如PDMS上涂布期望的金属而形成印模，并且将该印模放在导电基板上。然后，施加外部电压以在接触该涂布有金属的印模的凸起部分的基板上形成具有电荷的带电区域。将具有与该带电区域相反电荷的微粒或者分子涂布在该带电区域上，并且在该平面上将自组装单层(SAM)局部地构图，由此直接形成期望的薄膜图案。
然而，通过在柔性PDMS材料上涂布金属形成的印模由于该金属而具有刚性。因此，当通过将印模与大尺寸基板接触而形成带电区域以形成导电性图案时，不可能使基板与印模正确地接触。
由于这种带电区域与期望的图案区域没有正确地匹配，因此难于在大尺寸基板上正确地形成导电图案。此外，图案在后续工艺的各步骤中可能会被打开(open)。
发明内容
因而，本发明涉及一种印模及其制造方法、使用该印模的薄膜晶体管以及具有该薄膜晶体管的液晶显示器件，其基本上克服了由于相关技术的局限性和缺点引起的一个或者多个问题。
本发明的一个目的是提供一种相对于基板具有改进接触性能的印模的制造方法。
本发明的另一目的是提供一种使用该印模形成纳米图案的方法。
本发明的又一目的是提供一种利用该印模制造具有精确纳米图案的薄膜晶体管和具有该薄膜晶体管的液晶显示器件的方法。
本发明另外的优点、目的和特征将在随后的说明书中加以阐述，并且会从说明书中部分地变得清楚，或者在实施本发明后得以理解。从这里书面的说明书和权利要求书以及附图中所具体描述的结构可以实现并达到本发明的目的和其它优点。
为了实现这些目的和其它优点以及适用于本发明的目的，正如这里所实施并概括地描述的一样，本发明提供了一种用于形成纳米图案的印模，包括：基板；位于该基板上并且具有凸起部分的金属层；以及形成于该金属层上的聚合物层，并且在其上沿该凸起部分形成凸起图案。
在本发明的另一方面，提供一种制造用于形成纳米图案的印模的方法，包括：在基板上形成金属层；对该金属层构图以在其上形成凸起部分；形成具有沿位于该金属层上的凸起部分的凸起图案的聚合物材料层；以及固化该聚合物材料层以形成聚合物层。
在本发明的又一方面，提供一种形成纳米图案的方法，包括：使用其中形成有带电层的基板接触印模；通过将预定电压施加到该印模而在该带电层中形成带电区域；从该基板上卸去该印模；涂布或者电镀充有与该带电区域的电荷相反的电荷的纳米材料；并且在该带电区域中形成自组装纳米图案。其中所述印模包括基板；位于该基板上并且具有凸起部分的金属层；以及形成于该金属层上的聚合物层，并且在其上沿该凸起部分形成凸起图案。
在本发明的又一方面，提供一种在薄膜晶体管中形成半导体层、源极、漏极和栅极中至少之一的方法，该半导体层形成于基板上，该源极和漏极与该半导体层相连，该栅极对应于该半导体层形成并且在其间介有栅绝缘层，该方法包括：在该基板上形成带电层；在该带电层的预定部分形成带电区域；和在该带电区域中形成自组装纳米材料的图案。其中，形成所述带电区域的步骤包括：
用其中形成有该带电层的基板接触印模；通过将预定电压施加到该印模，在接触该印模表面的带电层中形成带电区域；以及从该基板上卸去该印模。其中，所述印模包括：基板；位于该基板上并且具有凸起部分的金属层；以及形成于该金属层上的聚合物层，并且在其上沿该凸起部分形成凸起图案。
该纳米材料充有与该带电区域的电荷相反的电荷。
在本发明的又一方面，提供一种制造液晶显示器件的方法，包括：自组装纳米材料以在基板上形成栅极、半导体层、源极和漏极以及像素电极中的至少一个。其中形成该栅极、该半导体层以及该源极和漏极的至少之一包括：在基板上形成带电层；用该带电层接触印模；将预定电压施加到该印模以在该带电层上形成带电区域；并且通过自组装充有与该带电区域的电荷相反的电荷的纳米材料形成纳米图案。其中，所述印模包括：基板；位于该基板上并且具有凸起部分的金属层；以及形成于该金属层上的聚合物层，并且在其上沿该凸起部分形成凸起图案。
根据本发明，通过使用该柔性印模，通过提高相对于该基板的接触性能而能够在基板上形成期望的带电区域。
另外，通过使用该印模形成自组装单层，能够在最初的沉积中形成与期望形状相同的纳米图案。
此外，本发明提供一种通过使用该印模形成该纳米图案的方法而形成薄膜晶体管和液晶显示器件的方法，由此提高了器件的性能。
应该理解，本发明前面简略的描述和下面详细的描述都是示例性和解释性的，本发明意欲对所要求保护的范围提供进一步的解释。
附图说明
这些附图提供了对本发明进一步的理解，它们构成本申请的一部分并结合进来说明本发明的实施方式，并且与说明书一起用来解释本发明的原理。在图中：
图1A到1G示出了根据本发明一实施方式的印模及其制造方法的截面图；
图2A到2E示出了根据本发明第一实施方式使用所述印模形成纳米图案的方法截面图；
图3A到3F示出了根据本发明第二实施方式使用所述印模形成纳米图案的方法截面图；
图4A到4F示出了使用根据本发明第一实施方式的印模制造薄膜晶体管的方法截面图；
图5A到5F示出了使用根据本发明第二实施方式的印模制造薄膜晶体管的方法截面图；
图6A到6F示出了使用根据本发明第三实施方式的印模制造薄膜晶体管的方法截面图；
图7A到7H示出了使用根据本发明第一实施方式的制造薄膜晶体管的方法制造LCD阵列基板的方法截面图。
具体实施方式
现在对本发明的优选实施方式进行详细说明，其实施方式示于附图中。只要可能，在整个附图中采用相同的附图标记表示相同或者相似的部件。
图1A到1G示出了根据本发明一实施方式的印模及其制造方法的截面图。
参照图1G，根据本发明的印模10包括形成于玻璃基板11上具有凸起部分(凸)16的金属层12以及形成于该金属层12上的聚合物层18。
金属层12由从包含铝(Al)、铜(Cu)、铬(Cr)、钨(W)、镍(Ni)、钛(Ti)和铝合金(AlNd)的组中选出的导电金属形成。
聚合物层18由包括聚二甲基硅氧烷(PDMS)或者甲基丙烯酸甲酯(PMMA)的聚合物材料形成。
形成于金属层12上的凸起部分16可以具有相同的尺寸或者不同的尺寸。另外，该凸起部分16可以根据期望的图案形状而进行修改。
下面参照图1A到1G描述根据本发明的制造印模的方法。
参照图1A，通过采用等离子体增强型化学汽相沉积法(PECVD)、低压化学汽相沉积法(LPCVD)或者溅射法在基板11的整个表面上沉积金属而形成金属层12。
参照图1B，使用旋涂法将光致抗蚀剂(PR)13，一种光敏材料涂布在金属层12上。光致抗蚀剂13可以是正型光致抗蚀剂或者负型光致抗蚀剂。在该实施方式中，光致抗蚀剂13为正型光致抗蚀剂，其中仅仅暴露于紫外线(UA)的区域在显影工艺中由显影剂除去。
参照图1C，将具有遮光部分14a和透光部分14b的掩模14放在光致抗蚀剂13上方，并且对该掩模照射UV光。
参照图1D，由于透过掩模14的透光部分14b的UV光而使光致抗蚀剂13显影，并且光致抗蚀剂13中对应于透光部分14b的那部分被除去。因而，在与掩模14的遮光部分14a相对应的区域中形成光致抗蚀剂图案15。
参照图1E，利用光致抗蚀剂图案15对金属层12进行干蚀刻。然后，通过利用灰化或者PR剥离而除去光致抗蚀剂图案15，从而形成具有凸起部分16的金属层12。
参照图1F，通过采用旋涂法、缝涂(slit coating)法、喷射沉积法和Langmuir Blodgett法之一在具有凸起部分16的金属层12上涂布或者沉积液态PMMA或者PDMS而形成聚合物层17。然后，采用UV光或者加热将聚合物层17固化。
参照图1G，通过上面的步骤，就形成了印模10，其在具有凸起部分16的金属层12上具有聚合物层18。
如上所述，凸起部分16的表面由柔性聚合物层，例如PDMS和PMMA形成。因此，当在下面的工艺中使带电区域形成为与大尺寸基板接触时，相对于基板的接触性能良好从而在最初的沉积期间就能够形成与期望图案相同的精确带电区域。
图2A到2E示出了根据本发明第一实施方式使用该印模形成纳米图案的方法截面图，图3A到3F示出了根据本发明第二实施方式使用该印模形成纳米图案的方法截面图。
参照图2A，在基板21上形成带电层22。
基板21可以由透明或者不透明材料形成。另外，基板21可以是导电或者不导电基板。基板21可以由玻璃或者硅(Si)形成。
带电层22由介电材料形成。带电层22可以由PDMS或者PMMA形成。
通过使用旋涂法、缝涂法、喷射沉积法和Langmuir Blodgett法之一涂布或者沉积液态介电材料并且然后采用UV光或者加热将涂布的或者沉积的介电材料固化而形成带电层22。
参照图2B，使带电层22与包括玻璃基板11、具有凸起部分16的金属层12和聚合物层18的印模10接触。然后，将外部电压27施加到印模10的金属层12和基板21上。基板21为导电基板。
尽管未示出，但是对于基板21为非导电基板的情形，将该非导电基板置于基板21下方或者保持在真空状态中。然后，将外部电压施加到印模10的金属层12和导电基板21上，或者将基板21插入到溅射室中。之后，将预定的电压施加到印模10的金属层12和基板支撑上，使得电荷能够朝向带电层22移动。通过这些步骤形成带电区域。
参照图2C，通过从带电层22上卸下印模10，在印模10的凸起部分16的聚合物层18与带电层22之间的接触区域中形成充有负(-)电荷或者正(+)电荷的带电区域23。在该实施方式中，带电区域23充有正电荷。
参照图2D，利用喷嘴25以印刷调色剂法(printer toner method)涂布充有负电荷的纳米材料24。
该印刷调色剂法在室温下进行。由于印刷调色剂方案众所周知，因此省去对它的详细描述。
纳米材料24是一种纳米粉末并且由从包含硅(Si)、金(Au)、银(Ag)和铜(Cu)的组中选出的一种形成。
参照图2E，涂布的纳米粉末24由于引力而形成位于带电区域23上的自组装单层(SAM)，由此形成纳米图案26。
纳米图案26可以用作半导体层、栅极、源极和漏极图案。由于纳米图案26利用本发明的柔性印模而改善了相对于带电层22的接触性能，因此在带电层22中形成具有良好构图性能的带电区域23。因而，与期望图案相同的良好纳米薄膜就能够在最初的沉积期间形成。
下面参照图3A到3F描述根据本发明第二实施方式使用所述印模形成纳米图案的方法。
参照图3A，在基板31上形成带电层32。基板31和带电层32的材料以及形成带电层32的方法与第一实施方式中的相同。
参照图3B，使带电层22与包括玻璃基板11、具有凸起部分16的金属层12和聚合物层18的印模10接触。然后，将外部电压38施加到印模10的金属层12和基板31上。该基板31为导电基板。
尽管未示出，但是对于基板31为非导电基板的情形，外部电压以与本发明第一实施方式相同的方式施加。
参照图3C，通过从带电层32上卸下印模10而在印模10的凸起部分16的聚合物层18与带电层32之间形成具有负(-)电荷或者正(+)电荷的带电区域33。在该实施方式中，带电区域33充有正电荷。
然后，将具有负电荷的纳米材料34与一种溶剂混合，以制备一种其中分散有带负电荷的纳米材料34的溶液。
该纳米材料34为纳米线(nano wire)或者纳米管(nano tube)，并且由从包含硅(Si)、金(Au)、银(Ag)和铜(Cu)的组中选出的材料形成。
对于用于分散纳米线或者纳米管34的有机溶剂没有特别的限制。有机溶剂可以是乙醇、甲醇和异丙醇(IPA)中的一种。
参照图3D，将具有带电区域33的基板31放在容纳溶液35的容器36中。参照图3E，该纳米线或者纳米管34由于引力而在带电区域33上形成自组装单层(SAM)，由此形成纳米图案37。也即通过电镀法形成纳米图案37。
参照图3F，从该溶液中取出具有纳米图案37的基板31并且采用UV光或者加热将其干燥。
纳米图案37可以用作半导体层、栅极、源极和漏极图案。由于纳米图案37采用本发明的柔性印模而提高了相对于带电层32的接触性能，因此在带电层32中形成具有良好构图性能的带电区域33。因而，在最初的沉积期间能够形成与期望图案相同的良好纳米薄膜。
图4A到4F示出了根据本发明第一实施方式使用所述印模制造薄膜晶体管的方法截面图。
参照图4A，在基板41上形成带电层42。
基板41可以由透明或者不透明材料形成。另外，基板41可以是导电或者非导电基板。基板41可以由玻璃或者硅(Si)形成。
带电层42由介电材料形成。带电层42可以由PDMS或者PMMA形成。
带电层42通过采用旋涂法、缝涂法、喷射沉积法和Langmuir Blodgett法之一涂布或者沉积液态介电材料然后使用UV光或者加热将涂布或者沉积的介电材料固化而形成。
参照图4B，使带电层42与包括玻璃基板11、具有凸起部分16的金属层12和聚合物层18的印模10接触。然后，将外部电压49施加到印模10的金属层12和基板41上。这里，仅仅使印模10的凸起部分16的聚合物层18与带电层42接触。基板41为导电基板。
尽管未示出，对于基板41为非导电基板的情形，将该非导电基板放在基板41的下方或者保持为真空状态。然后，将外部电压施加到印模10的金属层12和导电基板41上，或者将基板41插入溅射室中。之后，将预定电压施加到印模10的金属层12和基板支撑上，使得电荷能够朝向带电层42移动。通过这些步骤就形成带电区域。
参照涂4C，通过从带电层42上卸下印模10，在印模10的凸起部分16的聚合物层18与带电层42之间形成一个带有负(-)电荷或者正(+)电荷的带电区域43。在该实施方式中，带电区域43充有正电荷。
参照图4D，采用印刷调色剂法将充有负电荷的纳米粉末涂布在带电区域43上，或者将具有带电区域43的基板41浸泡在其中分散充有负电荷的纳米线或者纳米管的溶液中。因而，由于引力，在带电区域43上以自组装单层(SAM)形成半导体层44。这里，半导体层44利用沉积法或者电镀法形成。
也即，半导体层44通过根据本发明第一或者第二实施方式使用印模形成纳米图案的方法形成。
半导体层44由纳米粉末、纳米线和纳米管中之一形成。半导体层44可以由硅形成。
该溶液包含一种用于分散纳米线或者纳米管的溶剂。该溶剂为有机溶剂并且不受特别限制。该有机溶剂可以是乙醇、甲醇、异丙醇(IPA)之一。
将基板41浸泡在其中分散有纳米线或者纳米管的溶液中。然后，将基板41从该溶液中取出并且干燥。这里，基板41采用UV光或者加热干燥。
半导体层44由于自组装而形成精确的纳米图案。与半导体图案相同的该图案能够在最初的沉积期间形成。
参照图4E，采用PECVD、LPCVD或者溅射法将导电金属堆叠在带有半导体层44的带电层42上。然后，使用掩模对该导电金属构图，以形成彼此隔开预定距离并且连接到半导体层44的源极45和漏极46。
源极45和漏极46由从包含铝(Al)、铜(Cu)、铬(Cr)、钨(W)、镍(Ni)、钛(Ti)和铝合金(AlNd)的组中选出的材料形成。
在源极45和漏极46隔开并且暴露半导体层44的区域中形成沟道CH，以将源极45连接到漏极46。
参照图4F，采用PECVD或者LPCVD在具有源极45和漏极45的基板41的整个表面上沉积氧化硅层(SiO2)或者氮化硅层(SiNx)，以此形成栅绝缘层47。
采用PECVD、LPCVD或者溅射法将导电金属堆叠在该栅绝缘层47上。然后，采用掩模对该导电金属构图，以形成与半导体层44对应的栅极。该栅极48由从包含铝(Al)、铜(Cu)、铬(Cr)、钨(W)、镍(Ni)、钛(Ti)和铝合金(AlNd)的组中选出的材料形成。
通过这些步骤，就完成了具有半导体层44、源极45和漏极46以及栅极48的顶栅型薄膜晶体管。
该薄膜晶体管包括使用根据本发明的印模10而以精确的纳米薄膜图案形成的半导体层44。
通过使用柔性印模10，该薄膜晶体管提高了印模10与带电层42之间的接触性能，并且因而在带电层42中形成具有良好构图性能的带电区域43。因此，在随后的步骤中就能够在最初的沉积中形成与期望图案相同的良好纳米薄膜图案的半导体层44，由此提高了薄膜晶体管的性能。
图5A到5F示出了根据本发明第二实施方式采用所述印模制造薄膜晶体管的方法截面图。
参照图5A，在基板51上形成带电层52。
基板51和带电层52的材料以及形成带电层52的方法与本发明第一实施方式的相同。
参照图5B，使带电层52与包括玻璃基板11、具有凸起部分16的金属层12和聚合物层18的印模10接触。然后，将外部电压59施加到印模10的金属层12和基板51上。这里，基板51为导电基板。
尽管未示出，但是对于基板51为非导电基板的情形，外部电压以根据本发明第一实施方式的薄膜晶体管中相同的方式施加。
参照图5C，通过从带电层52上卸下印模10而在印模10的凸起部分16的聚合物层18与带电层52之间形成带有负(-)电荷或者正(+)电荷的带电区域53。在该实施方式中，带电区域53充有正电荷。
参照图5D，采用印刷调色剂法将充有负电荷的纳米粉末涂布在带电区域53上，或者将具有带电区域53的基板51浸泡在其中分散充有负电荷的纳米线或者纳米管的溶液中。因而，由于引力，在带电区域53上以自组装单层(SAM)形成栅极54。这里，栅极54利用沉积法或者电镀法形成。
SAM纳米图案的栅极54通过按照本发明第一或者第二实施方式形成纳米图案的方法而形成。
栅极54由纳米粉末、纳米线和纳米管中之一形成。栅极54可以由金(Au)、银(Ag)、或者铜(Cu)形成。
参照图5E，采用PECVD、LPCVD，在具有栅极54的基板51的整个表面上沉积氧化硅层或者氮化硅层，由此形成栅绝缘层55。
采用PECVD、LPCVD将纯非晶硅和掺杂杂质的非晶硅依次堆叠在栅绝缘层55的整个表面上，并且然后对其构图以在与栅极54对应的区域中形成半导体层56。
参照图5F，采用PECVD、LPCVD或者溅射法，将导电金属堆叠在具有半导体层56的栅绝缘层55上。然后，使用掩模对该导电金属构图，以形成彼此隔开预定距离并且连接到半导体层56的源极57和漏极58。
源极57和漏极58由从包含铝(Al)、铜(Cu)、铬(Cr)、钨(W)、镍(Ni)、钛(Ti)和铝合金(AlNd)的组中选出的材料形成。
在源极57和漏极58隔开并且暴露半导体层56的区域内形成沟道CH，以将源极57连接到漏极58。
通过这些步骤，就完成了具有栅极54、半导体层56、源极57和漏极58的底栅型薄膜晶体管。
通过使用柔性印模10，该薄膜晶体管提高了印模10和带电层52之间的接触性能，并且因而在带电层52中形成具有良好构图性能的带电区域53。因此，在最初的沉积中就能够形成具有与期望图案相同的良好纳米薄膜图案的栅极54，由此提高了薄膜晶体管的性能。
图6A到6F示出了根据本发明第三实施方式采用所述印模制造薄膜晶体管的方法截面图。
参照图6A，在基板61上形成带电层62。
基板61和带电层62的材料以及形成带电层62的方法与本发明第一实施方式的相同。
参照图6B，使带电层62与包括玻璃基板11、具有凸起部分16的金属层12和聚合物层18的印模10接触。然后，将外部电压69施加到印模10的金属层12和基板61上。这里，基板61为导电基板。
尽管未示出，但是对于基板61为非导电基板的情形，外部电压以在根据本发明第一实施方式的薄膜晶体管中相同的方式施加。
参照图6C，通过从带电层62上卸下印模10而在印模10的凸起部分16的聚合物层18与带电层62之间的接触区域中形成带有负(-)电荷或者正(+)电荷的带电区域63。在该实施方式中，带电区域63充有正电荷。
参照图6D，采用印刷调色剂法将充有负电荷的纳米粉末涂布在带电区域63上，或者将带有带电区域63的基板61浸泡在其中分散充有负电荷的纳米线或者纳米管的溶液中。因而，由于引力，在带电区域63上以自组装单层(SAM)形成源极64和漏极65。这里，源极和漏极64和65利用沉积法或者电镀法形成。
SAM纳米图案的源极64和漏极65通过按照本发明第一或者第二实施方式形成纳米图案的方法而形成。
源极64和漏极65由纳米粉末、纳米线和纳米管中之一形成。该源极64和漏极65可以由金(Au)、银(Ag)、或者铜(Cu)形成。
这里，源极64和漏极65形成为与在最初的沉积中期望源极和漏极图案相同的精确纳米图案。
参照图6E，在带电层52上的源极64和漏极65之间形成半导体层66，使得其与源极64和漏极65相连。在源极64和漏极65彼此分隔开并且其间插入有半导体层66的区域中形成沟道CH，以将源极64连接到漏极65。
半导体层66的材料及其形成方法与本发明第二实施方式的那些相同。
参照图6F，在具有半导体层66的基板61的整个表面上形成栅绝缘层67。然后，将导电金属堆叠在栅绝缘层67上，并且对其构图，以形成与半导体层66对应的栅极68。
栅绝缘层67和栅极68的材料以及形成栅极68的方法与本发明第一实方式的那些相同。
通过这些步骤，就完成了具有源极64和漏极65、半导体层66以及栅极68的顶栅型薄膜晶体管。
如上所述，采用本发明的印模以精确的纳米图案形成了半导体层、栅极、以及源极和漏极中的一个。
具体地说，通过使用柔性印模，该薄膜晶体管提高了印模与带电层之间的接触性能。因而，在最初的沉积中就能够形成具有与期望的半导体层、栅极以及源极和漏极相同的纳米薄膜图案的薄膜晶体管，由此提高了薄膜晶体管的性能。
在本发明的第一到第三实施方式的方法中，需要用于形成带电区域的带电层，以利用印模形成纳米图案。因此，为了防止器件的性能在形成薄膜晶体管时由于形成在电极之间的带电层而劣化，仅仅是半导体层、栅极、源极和漏极中的一个采用使用了该印模的形成纳米图案的方法形成。
图7A到7H示出了根据本发明第一实施方式采用制造薄膜晶体管的方法制造LCD阵列基板的方法截面图。
参照图7A，在玻璃基板71上形成带电层72。使带电层72与包括玻璃基板11、具有凸起部分16的金属层12和聚合物层18的印模10接触。这里，仅仅使印模10的凸起部分16的聚合物层18与带电层72接触。
参照图7B，由于玻璃基板71为非导电，因此将金属基板73放在该玻璃基板71下方或者保持在真空状态。然后，将外部电压83施加到印模10的金属层12和金属基板73上。
尽管未示出，但是在将基板71载入溅射室中之后，可以将电压施加到印模10的金属层12和基板支撑上。
参照图7C，通过从带电层72上卸下印模10而在印模10的凸起部分16的聚合物层18与带电层72之间的接触区域中形成带有负(-)电荷或者正(+)电荷的带电区域74。
参照图7D，采用印刷调色剂法将充有与带电区域74的电荷相反的电荷的纳米粉末涂布在带电区域74上，或者将具有带电区域74的基板71浸泡在其中分散充有与带电区域74的电荷相反的电荷的纳米线或者纳米管的溶液中。因而，由于引力，在带电区域74上以自组装单层(SAM)形成半导体层75。这里，将具有半导体层75的基板71从该溶液中取出，并且用光或者热干燥。
将导电金属堆叠在具有半导体层75的基板71的整个表面上。然后，利用掩模对该导电金属构图，以在带电层72上形成源极76和漏极77。源极76和漏极77彼此分隔开预定距离并且连接到半导体层75。参照图7E，在源极76和漏极77分隔开并且暴露半导体层75的区域中形成沟道CH。该沟道将源极76连接到漏极77。
参照图7F，在具有源极76和漏极77的基板71的整个表面上形成栅绝缘层78。在栅极绝缘层78上形成导电金属层，并且对导电金属构图以形成与半导体层75对应的栅极79。
带电层72、半导体层75、源极76和漏极77、栅绝缘层78以及栅极79的材料及其形成方法与本发明第一实施方式的那些相同。
通过这些步骤，就完成了具有半导体层75、源极76和漏极77以及栅极79的薄膜晶体管。
参照图7G，在具有栅极79的基板71的整个表面形成钝化层80。然后，对该钝化层80和栅绝缘层78干蚀刻或者湿蚀刻以形成将漏极77的表面一部分暴露出来的接触孔81。该钝化层80可以通过PECVD或者LPCVD使用氧化硅层或者氮化硅层沉积。
通过溅射法在具有接触孔81的钝化层80上形成透明导电材料并且然后对其构图，以形成像素电极82，其通过接触孔81与漏极77电连接。该透明导电材料可以是氧化锡铟(ITO)或者氧化锌铟(IZO)。
通过这些步骤，就完成了根据本发明第一实施方式采用使用所述印模制造薄膜晶体管的方法的LCD阵列基板。
如上所述，通过使用柔性印模，大尺寸基板与带电层之间的接触性能得以提高，并且通过自组装在带电层中能够形成具有良好构图性能的带电区域。因而，在最初的沉积中就能够以具有与期望半导体层图案相同的良好纳米图案来形成半导体层，由此提高了LCD中的器件性能。
为了方便起见，上面的描述是关于按照本发明第一实施方式采用所述制造薄膜晶体管的方法来制造LCD的方法而作出的，但是该LCD也能够通过采用根据本发明第二和第三实施方式使用印模制造薄膜晶体管的方法而制造。
也即，在该LCD中，形成于基板上带电层中的半导体层、栅极以及源极和漏极中的任何一个都可以采用根据本发明通过采用使用印模的形成纳米图案的方法制造薄膜晶体管的方法来形成。
如上所述，为了防止器件性能由于形成于薄膜晶体管的电极之间的带电层劣化，利用该带电层形成纳米图案的方法限制于半导体层、栅极以及源极和漏极中的任何一个。
尽管未示出，但是要将该阵列基板通过密封剂粘结到包括黑矩阵、滤色片层和公共电极的滤色片基板上，其中注入孔的部分不密封。通过这些步骤完成该LCD。
本发明能够通过提高带电区域与基板之间的接触性能而提高基板上期望的带电区域性能。
另外，本发明能够通过采用印模形成自组装单层而在最初的沉积中形成与期望形状相同的纳米图案。
此外，薄膜晶体管和LCD能够通过使用印模形成精确的纳米图案的方法来制造，由此提高了器件的性能。
对本领域所属技术人员来说，显然本发明能够进行各种修改和变化。因而，本发明意欲覆盖这些修改和变化，只要它们落在所附权利要求书及其等效物的范围内。

Claims (35)

1.一种用于形成纳米图案的印模，包括：
基板；
在所述基板上直接形成并且具有凸起部分的金属层；以及
在所述金属层上形成的聚合物层，在所述聚合物层上沿着所述金属层的所述凸起部分的轮廓形成凸起图案，
其中，所述凸起部分从所述金属层的表面凸出，并且与所述金属层整体形成。
2.如权利要求1所述的印模，其特征在于，所述聚合物层由聚二甲基硅氧烷或者甲基丙烯酸甲酯形成。
3.一种制造用于形成纳米图案的印模的方法，包括：
在基板上形成金属层；
对所述金属层进行构图以在所述金属层上形成凸起部分；
形成具有沿着位于所述金属层上的凸起部分的凸起图案的聚合物材料层；以及
固化该聚合物材料层以形成聚合物层，
其中，所述聚合物层直接形成在所述金属层上。
4.如权利要求3所述的方法，其特征在于，在光刻工艺后通过蚀刻对该金属层构图。
5.如权利要求3所述的方法，其特征在于，所述聚合物材料层使用旋涂法、缝涂法、喷射沉积法和Langmuir Blodgett法之一形成。
6.如权利要求3所述的方法，其特征在于，所述聚合物材料层使用光或者加热固化。
7.一种形成纳米图案的方法，包括：
使用其中形成有带电层的基板接触印模；
通过将预定电压施加到该印模而在该带电层中形成带电区域；
从该基板上卸去该印模；
涂布或者电镀充有与该带电区域的电荷相反的电荷的纳米材料；以及
在该带电区域中形成自组装纳米图案，
其中，所述印模包括：
基板；
在所述基板上直接形成并且具有凸起部分的金属层；以及
在所述金属层上形成的聚合物层，并且在所述聚合物层上沿着所述金属层的所述凸起部分的轮廓形成凸起图案，
其中，所述凸起部分从所述金属层的表面凸出，并且与所述金属层整体形成。
8.如权利要求7所述的方法，其特征在于，所述带电层由聚二甲基硅氧烷或者甲基丙烯酸甲酯形成。
9.如权利要求7所述的方法，其特征在于，所述带电层使用旋涂法、缝涂法、喷射沉积法和Langmuir Blodgett法之一形成。
10.如权利要求7所述的方法，其特征在于，所述带电区域充有负电荷或者正电荷。
11.如权利要求7所述的方法，其特征在于，所述纳米材料从包含纳米粉末、纳米线和纳米管的组中选出。
12.如权利要求7所述的方法，其特征在于，所述纳米材料从包含硅(Si)、金(Au)、银(Ag)和铜(Cu)的组中选出。
13.如权利要求7所述的方法，其特征在于，所述纳米图案采用印刷调色剂法涂布。
14.如权利要求7所述的方法，其特征在于，所述纳米图案通过将该基板浸泡在其中分散有纳米材料的溶液中的电镀工艺形成。
15.如权利要求14所述的方法，其特征在于，所述溶液包含从由乙醇、甲醇和异丙醇(IPA)组成的组中选出的溶剂。
16.一种在具有形成于基板上的半导体层、连接到该半导体层的源极和漏极、以及对应于该半导体层形成并且其间夹有栅绝缘层的栅极的薄膜晶体管中形成该半导体层、源极、漏极和该栅极中至少之一的方法，包括：
在该基板上形成带电层；
在该带电层的预定部分中形成带电区域；以及
在该带电区域中形成自组装纳米材料的图案，
其中，形成所述带电区域的步骤包括：
用其中形成有该带电层的基板接触印模；
通过将预定电压施加到该印模，在接触该印模表面的带电层中形成带电区域；以及
从该基板上卸去该印模，
其中，所述印模包括：
基板；
位于该基板上并且具有凸起部分的金属层；以及
形成于该金属层上的聚合物层，并且在其上沿该凸起部分形成凸起图案。
17.如权利要求16所述的方法，其特征在于，所述纳米材料充有与该带电区域的电荷相反的电荷。
18.如权利要求16所述的方法，其特征在于，形成所述半导体层的步骤包括：
在该基板上形成带电层；
在该带电层中形成带电区域；以及
自组装充有与该带电区域的电荷相反的电荷的纳米材料。
19.如权利要求16所述的方法，其特征在于，形成所述源极和漏极的步骤包括：
在该基板上形成带电层；
在该带电层中形成带电区域；以及
自组装充有与该带电区域的电荷相反的电荷的纳米材料。
20.如权利要求16所述的方法，其特征在于，形成所述栅极的步骤包括：
在该基板上形成带电层；
在该带电层中形成带电区域；以及
自组装充有与该带电区域的电荷相反的电荷的纳米材料。
21.如权利要求16所述的方法，其特征在于，所述带电层由聚二甲基硅氧烷或者甲基丙烯酸甲酯形成。
22.如权利要求16所述的方法，其特征在于，所述带电层使用旋涂法、缝涂法、喷射沉积法和Langmuir Blodgett法之一形成。
23.如权利要求16所述的方法，其特征在于，所述纳米材料从包含纳米粉末、纳米线和纳米管的组中选出。
24.如权利要求16所述的方法，其特征在于，所述纳米材料从包含硅(Si)、金(Au)、银(Ag)和铜(Cu)的组中选出。
25.如权利要求16所述的方法，其特征在于，所述纳米图案采用印刷调色剂法涂布。
26.如权利要求16所述的方法，其特征在于，所述纳米图案通过将该基板浸泡在其中分散由纳米材料的溶液中的电镀工艺形成。
27.一种制造液晶显示器件的方法，包括：
自组装纳米材料以在基板上形成栅极、半导体层、源极和漏极以及像素电极中的至少一个，
其中，在基板上形成所述栅极、半导体层以及源极和漏极的至少之一的步骤包括：
在该基板上形成带电层；
在该带电层上形成带电区；以及
自组装充有与该带电区域的电荷相反的电荷的纳米材料，
其中，在带电层中形成带电区域的步骤包括：
用其中形成有带电层的基板接触印模；
通过将预定电压施加到该印模而在该带电层中形成带电区域；和
从该基板上卸去该印模，
其中，所述印模包括：
基板；
位于该基板上并且具有凸起部分的金属层；以及
形成于该金属层上的聚合物层，并且在其上沿该凸起部分形成凸起图案。
28.如权利要求27所述的方法，其特征在于，所述纳米材料充有与带电区域的电荷相反的电荷。
29.如权利要求27所述的方法，其特征在于，所述带电层由聚二甲基硅氧烷或者甲基丙烯酸甲酯形成。
30.如权利要求27所述的方法，其特征在于，所述带电层使用旋涂法、缝涂法、喷射沉积法和Langmuir Blodgett法之一形成。
31.如权利要求27所述的方法，其特征在于，所述纳米材料从包含纳米粉末、纳米线和纳米管的组中选出。
32.如权利要求27所述的方法，其特征在于，所述纳米材料从包含硅(Si)、金(Au)、银(Ag)和铜(Cu)的组中选出。
33.如权利要求27所述的方法，其特征在于，所述纳米图案采用印刷调色剂法涂布。
34.如权利要求27所述的方法，其特征在于，所述纳米图案通过将该基板浸泡在其中分散由纳米材料的溶液中的电镀工艺形成。
35.如权利要求27所述的方法，其特征在于，所述半导体层、源极、漏极和栅极中至少之一以纳米图案形成。
CN2006100871756A 2005-11-14 2006-06-15 印模及制造方法、使用印模的薄膜晶体管和液晶显示器件 Expired - Fee Related CN1967384B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR10-2005-0108334 2005-11-14
KR1020050108334A KR101265321B1 (ko) 2005-11-14 2005-11-14 스탬프 제조 방법, 그를 이용한 박막트랜지스터 및액정표시장치의 제조 방법
KR1020050108334 2005-11-14

Publications (2)

Publication Number Publication Date
CN1967384A CN1967384A (zh) 2007-05-23
CN1967384B true CN1967384B (zh) 2012-05-23

Family

ID=36775642

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006100871756A Expired - Fee Related CN1967384B (zh) 2005-11-14 2006-06-15 印模及制造方法、使用印模的薄膜晶体管和液晶显示器件

Country Status (5)

Country Link
US (1) US8127674B2 (zh)
JP (1) JP4881079B2 (zh)
KR (1) KR101265321B1 (zh)
CN (1) CN1967384B (zh)
GB (1) GB2432257B8 (zh)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100052995A1 (en) 2006-11-15 2010-03-04 Board Of Trustees Of Michigan State University Micropatterning of conductive graphite particles using microcontact printing
KR101333593B1 (ko) * 2007-08-24 2013-11-26 엘지디스플레이 주식회사 액정표시장치 및 그 제조방법
KR100988437B1 (ko) * 2007-09-21 2010-10-18 주식회사 엘지화학 네가티브 포토레지스트를 이용한 유리 또는 금속 식각방법 및 이를 이용한 클리쉐의 제조방법
WO2009087793A1 (ja) * 2008-01-11 2009-07-16 National Institute Of Japan Science And Technology Agency 電界効果トランジスタ、電界効果トランジスタの製造方法、中間体及び第２中間体
TWI367821B (en) * 2008-11-14 2012-07-11 Au Optronics Corp Mold and method for manufacturing the same
US8029869B2 (en) * 2009-07-10 2011-10-04 Korea University Research And Business Foundation Structure fabrication using nanoparticles
KR101652915B1 (ko) 2009-11-09 2016-09-01 삼성디스플레이 주식회사 그라비아 인쇄 방법
KR101658537B1 (ko) * 2009-12-28 2016-09-22 엘지디스플레이 주식회사 나노 패터닝을 이용한 표면 플라즈몬 컬러필터의 제조방법
KR20110120722A (ko) * 2010-04-29 2011-11-04 엘지디스플레이 주식회사 나노 패터닝 방법 및 이를 이용한 표면 플라즈몬 컬러필터와 액정표시장치의 제조방법
FR2959833B1 (fr) * 2010-05-07 2015-06-12 Inst Nat Sciences Appliq Procede de nano-structure topographique et electrique d'un film mince de polymere electret et film mince de polymere electret obtenu
JP5599379B2 (ja) * 2011-11-04 2014-10-01 信越化学工業株式会社 太陽電池素子の製造方法
US9348231B2 (en) * 2013-07-17 2016-05-24 Palo Alto Research Center Incorporated Continuously producing digital micro-scale patterns on a thin polymer film
KR102087835B1 (ko) * 2018-08-31 2020-03-11 서울대학교 산학협력단 실버 나노와이어 박막 패터닝 방법
CN112877740A (zh) * 2021-01-08 2021-06-01 深圳市华星光电半导体显示技术有限公司 纳米材料薄膜的制作方法及显示面板

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63152133A (ja) 1986-12-16 1988-06-24 Nec Kyushu Ltd 銀ペ−スト塗布用スタンプ
JPH0378134A (ja) 1989-08-18 1991-04-03 Plasmon Data Syst Inc 光学ディスクの表面ノイズを減少する方法
US6458426B1 (en) * 1999-11-23 2002-10-01 The Trustees Of Princeton University Method for depositing a patterned layer of material over a substrate
WO2001084238A1 (en) * 2000-05-04 2001-11-08 Btg International Limited Nanostructures
AU2001271799A1 (en) 2000-06-30 2002-01-14 President And Fellows Of Harvard College Electric microcontact printing method and apparatus
NL1016779C2 (nl) * 2000-12-02 2002-06-04 Cornelis Johannes Maria V Rijn Matrijs, werkwijze voor het vervaardigen van precisieproducten met behulp van een matrijs, alsmede precisieproducten, in het bijzonder microzeven en membraanfilters, vervaardigd met een dergelijke matrijs.
SE519573C2 (sv) * 2001-07-05 2003-03-11 Obducat Ab Stamp med antividhäftningsskikt samt sätt att framställa och sätt att reparera en sådan stamp
KR20050030956A (ko) 2002-07-26 2005-03-31 코닌클리케 필립스 일렉트로닉스 엔.브이. 마이크로-접촉 프린팅 방법
JP4713818B2 (ja) * 2003-03-28 2011-06-29 パナソニック株式会社 有機トランジスタの製造方法、及び有機ｅｌ表示装置の製造方法
TW200504746A (en) 2003-06-23 2005-02-01 Matsushita Electric Ind Co Ltd Method for producing stamper for optical information recording medium
US7232771B2 (en) * 2003-11-04 2007-06-19 Regents Of The University Of Minnesota Method and apparatus for depositing charge and/or nanoparticles
US7632087B2 (en) * 2003-12-19 2009-12-15 Wd Media, Inc. Composite stamper for imprint lithography
KR20080006590A (ko) * 2005-04-07 2008-01-16 이 창 훈 프로브, 프로브의 제조방법 및 프로브의 응용
KR100634327B1 (ko) * 2005-04-13 2006-10-13 한국기계연구원 롤-투-롤 윤전인쇄방식을 이용한 전자소자의 제조방법 및그 제조장치

Also Published As

Publication number Publication date
CN1967384A (zh) 2007-05-23
GB2432257A (en) 2007-05-16
JP4881079B2 (ja) 2012-02-22
US20070107614A1 (en) 2007-05-17
GB2432257B8 (en) 2008-04-29
GB2432257B (en) 2008-04-16
KR20070051004A (ko) 2007-05-17
JP2007142362A (ja) 2007-06-07
KR101265321B1 (ko) 2013-05-20
US8127674B2 (en) 2012-03-06
GB0611793D0 (en) 2006-07-26

Similar Documents

Publication Publication Date Title
CN1967384B (zh) 印模及制造方法、使用印模的薄膜晶体管和液晶显示器件
US7638252B2 (en) Electrophotographic printing of electronic devices
CN100475544C (zh) 图案形成方法,有机场效应晶体管的制造方法,以及柔性印刷电路板的制造方法
JP5306341B2 (ja) パターン化された層を基板上に形成する方法
CN100354754C (zh) 聚合物薄膜图案成形方法及其应用
CN100445852C (zh) 制造有机薄膜晶体管的方法和用其制造液晶显示器件的方法
US8093109B2 (en) Method for forming semiconductor thin film and method for manufacturing electronic device
JP4439394B2 (ja) パターン形成方法
JP5221896B2 (ja) 有機電子素子の電極形成方法、これによって形成された電極を含む有機薄膜トランジスタ及びこれを備えた表示素子
US20070178710A1 (en) Method for sealing thin film transistors
CN101542744A (zh) 自对准有机薄膜晶体管及其制造方法
GB2436163A (en) Device fabrication by ink-jet printing materials into bank structures, and embossing tool
TW201330053A (zh) 於薄膜元件中壓印圖案化材料的製程
JP4837326B2 (ja) ナノ構造化電極
KR101182522B1 (ko) 나노 패턴 형성 방법과 그를 이용한 박막트랜지스터 및액정표시장치의 제조 방법
KR20090056117A (ko) 투명하고 플렉서블한 탄소나노튜브 박막 트랜지스터 및이의 제조방법
US20040209191A1 (en) Method for producing conductive structures by means of printing technique, and active components produced therefrom for integrated circuits
KR20120130149A (ko) 플렉시블 전계효과 트랜지스터 및 이의 제조 방법
CN102646792A (zh) 有机薄膜晶体管阵列基板及其制备方法
US9093470B1 (en) VTFT formation using capillary action
JP5276992B2 (ja) 半導体デバイスの製造方法
CN105580121B (zh) 薄膜晶体管阵列及其制造方法
JP2020088225A (ja) 薄膜トランジスタ、画像表示装置、センサー装置および薄膜トランジスタの製造方法
GB2442641A (en) LCD TFT self assembly fabrication method
KR20050040987A (ko) 유기물과 무기물 반도체층을 포함하는 전계 효과트랜지스터 및 그 반도체층 형성 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120523

Termination date: 20210615