CN1954417A

CN1954417A - 制造电子集成电路的方法以及由此获得的电子集成电路

Info

Publication number: CN1954417A
Application number: CNA2005800042821A
Authority: CN
Inventors: 克里斯托夫·雷尼尔; 奥雷莉·安贝尔
Original assignee: STMicroelectronics Crolles 2 SAS; Koninklijke Philips Electronics NV
Current assignee: STMicroelectronics Crolles 2 SAS; Koninklijke Philips NV
Priority date: 2004-02-13
Filing date: 2005-02-10
Publication date: 2007-04-25
Anticipated expiration: 2025-02-10
Also published as: EP1714313A1; JP2007522665A; FR2866471A1; US20070170538A1; CN100483649C; WO2005078785A1; US7829449B2

Abstract

一种制造电子集成电路的方法，包括在衬底(100)上形成由牺牲材料形成的部分(1)，所述衬底(100)的一部分由吸收材料形成。牺牲材料包括钴、镍、钛、钽、钨、钼、镓、铟、银、金、铁和/或铬。在由牺牲材料形成的部分(1)的、与衬底由吸收材料形成的部分相对一侧上形成刚性部分(3，4)，其与所述衬底(100)固定接触。对所述电路加热，以使得牺牲材料被吸收进入衬底的由吸收材料形成的部分中。因此取代由牺牲材料形成的部分(1)而形成了基本为空的腔(V)。所述基本为空的腔可代替介于电容器的电极之间的电介质材料。

Description

制造电子集成电路的方法以及由此获得的电子集成电路

本发明涉及电子集成电路的制造方法，该集成电路包括基本不包含材料的腔(volume)。本发明还涉及由该方法制造的电子集成电路。

第5 296 408号美国专利描述了一种在集成电路内部形成空腔的方法，以构造各种电子元件，例如光源、检测器、晶体管或真空管。根据这一方法，通过加热可使得铝被吸收进入硅中，以形成没有材料的空洞(cavity)，其形式可以预先确定。

在第5 296 408号美国专利中描述的方法的一个缺陷是由铝的化学反应性和相对较低的熔点所导致的。实际上，如果在铝被吸收进入硅之前电路温度超过约400-500℃，则在电路中，铝与沉积在铝附近的材料之间会发生化学反应。这对于要吸入铝的材料为硅的情况尤其如此。这会妨碍铝在硅中的最终吸收，从而无法良好控制空洞的形成。

本发明的一个目的在于提供一种不具有上述缺陷的、在电子集成电路内制造空洞的方法。

本发明提出了一种制造电子集成电路的方法，其中所述方法包括以下步骤：

a)在所述电路的衬底上形成由牺牲材料形成的部分，所述衬底的一部分由吸收材料形成，所述由牺牲材料形成的部分与所述衬底的由吸收材料形成的部分的一个表面相接触；

b)在所述由牺牲材料形成的部分的一侧上形成刚性部分，所述一侧与所述衬底的由吸收材料形成的部分的所述表面相对，所述刚性部分与所述衬底固定接触；以及

c)对所述电路加热，以通过使所述牺牲材料被吸收进入所述衬底的由吸收材料形成的部分而形成基本不包含材料的腔，

所述方法的特征在于，所述牺牲材料的熔点大于900℃，并且所述牺牲材料被选为在所述步骤c)之前不会使得所述电路的、与所述牺牲材料形成的部分相接触的部件发生材料变化。

由于选用了作为本发明的一部分的牺牲材料，因此步骤c)可以得到良好控制。获得了基本不包含材料的腔，其形式和尺寸能被精确控制。因此，根据本发明的方法与对应于晶体管栅极宽度等于或小于0.18微米、尤其是等于90或65nm的集成电路制造工艺相兼容。

在步骤c)中，优选地，相应部分的所有牺牲材料都被吸收进入衬底的由吸收材料形成的部分中。因此，基本不包含材料的腔的形式和尺寸的可再现性得到了提高。但是，仅仅一部分牺牲材料能够被吸收，从而在步骤c)完成之后，由牺牲材料形成的部分的一部分仍然存在于电路中。

本发明的方法的一个有益效果在于，不需要从电路中提取牺牲材料。用于形成空腔的电路的加热步骤c)尤其易于实现。不需要任何用于进入由牺牲材料形成的部分的开口，也不需使用任何湿法或等离子体蚀刻工艺。

特别地，在步骤c)中，通过在牺牲材料与吸收材料之间发生化学反应，使得牺牲材料吸收进入衬底的由吸收材料形成的部分中。

本发明的方法的另一个有益效果在于，一旦执行了步骤a)和b)，则可在电路制造过程中随后的任意时刻执行步骤c)。例如，除了与基本不包含材料的腔有关的电子元件之外的其他部件的制造步骤可一方面在步骤a)和b)之间执行、另一方面在步骤a)和c)之间执行。在某些制造电路其它部件的步骤与施加到电路的机械力有关时，以上方式尤为有利。在这些步骤之后执行步骤c)，从而使得所述电路在经受机械力时还未形成空腔。因此可降低制造期间对电路造成损坏或使其破裂的风险，这些风险是由电路内部出现的空腔所引起的。

有利地，所述方法在所述步骤a)和b)之间进一步包括中间层的形成，在所述步骤b)完成时，所述中间层位于所述由牺牲材料形成的部分与所述刚性部分之间。所述中间层可具有多种功能。功能之一在于可对刚性结构的形成进行改良。因而能获得较平滑的刚性结构表面，这能够使步骤c)中牺牲材料的吸收更均匀和更完整。中间层的另一个作用是有助于对由牺牲材料形成的部分进行化学隔离，以避免牺牲材料被来自于电路其它部件的原子所改变。

牺牲材料可包括钴、镍、钛、钽、钨、钼、银、金、铁和/或铬。

吸收材料可包括硅、锗、磷、砷和/或锑。它还可能包括硒和/或碲。

在本发明的一个特定实施方案中，所述由牺牲材料形成的部分形成在位于所述衬底的表面的平面下方的空洞中。因此，刚性部分能够以连续的方式覆盖空洞中由牺牲材料形成的部分和空洞外部的衬底。

基本不包含材料的腔可具有不同形式，并可相对于衬底以不同方位设置。特别地，它可具有基本平行于所述衬底表面的较大横截面。

根据本发明的优选实施方案，基本不包含材料的腔位于形成电路一部分的电容器的两个电极之间。

因此，位于电容器的电极之间的材料的至少一部分由在牺牲材料形成的部分的位置处形成的空腔所代替。该空腔为电容器提供了某些特定的电特性，特别是较高击穿电压和较高漏泄电阻。

对于给定的击穿电压来说，所获得的具有空腔的电容器在其两个电极之间可具有较小的间隙。对于给定的恒定电容来说，可从而降低电容器的尺寸，这使得能够获得电路的较高集成度。

有益地，刚性结构包括电容器的第一电极。在步骤c)中吸收牺牲材料之后，衬底的由吸收材料形成的部分可包括电容器的第二电极。该第二电极的材料因此在步骤c)中直接形成，而不需要将新材料沉积到电路上的附加步骤。因此，电容器的制造过程被简化，这有助于降低电子电路的价格。

根据电容器的结构，电容器的两个电极的至少其中之一可具有基本平行于衬底表面的主表面。

本发明还涉及使用如上所述的方法制造的电子集成电路。特别地，基本不包含材料的腔可位于电路的金属化层内部。

本发明的其它特征和有益效果将通过以下参照附图对两个示例的非限制性实施方案的描述而变得显而易见，其中：

图1至5示出了根据本发明的制造电子集成电路的方法的第一实施方案的各个步骤；

图6至8示出了根据本发明的制造电子集成电路的方法的第二实施方案的各个步骤。

现在，将以制造包括金属-绝缘体-金属式电容器(或MIM电容器)的电子集成电路的框架来详细描述本发明。MIM电容器通常包括两个金属性电极以及沉积在两个电极之间的电介质材料部分。通过使用根据本发明的方法，电介质材料这一部分的至少一部分可由基本不包含材料的腔来代替。

在附图中，为清晰起见，所示电子元件的各个部分的尺寸并未按比例表示。这些图为基本平坦的衬底的剖视图，在衬底上构造有MIM式电容器。上述剖视图可视为在与衬底表面相垂直的平面上。衬底被置于各图的下部，而N表示与衬底表面相垂直的、朝向附图的上部的方向。在以下描述中，诸如“上方”、“下方”、“顶部”和“底部”等术语是参照该方向使用的。另外，在所有附图中，相同的附图标记与相同部件相对应。

在下文中，不详细描述本领域技术人员所熟悉的制造电子集成电路的示例性工艺步骤。仅描述与根据本发明的方法制造电路相关的连续示例性步骤。

首先描述第一实施方案，根据该实施方案，电容器被制造为在电子集成电路的半导体衬底的上表面水平面的下方。在该第一实施方案中，衬底的半导体材料构成吸收材料。

根据图1，由半导体材料制成的衬底100具有基本平坦的上表面S。空洞C形成于衬底100中，位于上表面S的水平面下方。空洞C在N方向上的深度可等于例如约0.5微米。

在衬底100上相继沉积牺牲材料形成的第一层1、被称为中间层的第二层2以及导电材料形成的第三层3，它们沉积进入空洞C中且沉积到空洞C外部的表面S上。层1和2各自的厚度被选为使得层1和2各自形成空洞C侧壁的共形涂层。层3的厚度被选为能够填充空洞C。因此，获得了图2中所示的电路结构。层1在空洞C的底部F处以及在空洞C的侧壁上与衬底100相接触。层1、2和3的厚度可分别为约20nm、5nm以及1微米。

然后，电路的上表面被恰好向下研磨至表面S位于空洞C外部的水平面下方。因而层1-3的剩下的部分仅位于空洞C内部(图3)。

选择具有这样性质的材料作为层1的材料，即，其能够在稍后通过空洞C的底部F被吸收进入衬底100中。为此，层1的材料通常称作牺牲材料。层1的材料例如可包括：钴(Co)、镍(Ni)、钛(Ti)、钽(Ta)、钨(W)、钼(Mo)、镓(Ga)、铟(In)、银(Ag)、金(Au)、铁(Fe)和/或铬(Cr)。层1的材料随后将被吸收进入的衬底100的半导体材料可包括硅(Si)、锗(Ge)、磷(P)、砷(As)、锑(Sb)、硒(Se)和/或碲(Te)。

优选地，衬底100的材料为硅基材料，而层1的牺牲材料是钴基材料。因此，利用公知的钴沉积方法之一，即可在集成电路的生产线的前端工艺中容易地进行层1至3的沉积。

层3的剩余部分被设计成形成电容器的第一电极或上电极。为此，层3的材料可为表现出较高导电性的金属，例如，钨(W)。作为一种选择，层3的材料也可以是适于掺杂以具有足够导电性的硅基材料。

层2的功能在于使得层3能良好地粘合至电路表面。有益地，层2的材料被选为能够促进层3以均匀的厚度逐步生长。为此，层2的材料可特别为氮化钛(TiN)或氮化钽(TaN)。

然后，电路被涂覆由刚性材料形成的层4，其与衬底100和第一电极3相接触(图4)。层4的刚性材料可为例如二氧化硅(SiO₂)或四氮化三硅(Si₃N₄)。层4在空洞C上以及在空洞C外部的衬底100上以连续的方式延伸。层4可通过本领域技术人员公知的方法之一进行沉积，例如，特别地，CVD(化学气相淀积)。

在层4的沉积期间，所使用的某些反应剂(例如氧化的分子)可到达部分1并使部分1的牺牲材料发生变化。在其变化了的状态下，部分1的材料可能不再能被吸收到衬底100的材料中。为了避免部分1的牺牲材料的上述变化，中间层2具有使部分1与形成层4时所用的反应剂之间化学隔离的附加功能。这种隔离对于对抗形成电路其它部分时所用的化合物也有效。

然后可执行各种传统的电路制造步骤。这些步骤可特别涉及制造与包括电极3的电容器隔开的电路元件、或者在表面S的水平面上方形成金属化层。通过公知的方式，电子互连可根据大马士革工艺或其变型-双大马士革工艺而设置在这些金属化层内。层4可作为电路的第一金属化层的一部分。

上述电路制造步骤可包括对电路进行加热。作为一个实施例，用于使得部分材料致密而对电路进行加热的温度约为400-500℃。为此，部分1的牺牲材料可作为其熔点的函数来选择。特别地，可选择为使得其熔点高于在加工步骤期间电路所达到的最高温度。因此，诸如钴(T_熔化＝1495℃)、钛(T_熔化＝1640℃)或镍(T_熔化＝1453℃)等金属是优选的。实际上，它们使得在加工步骤涉及的电路加热阶段中，不需改变部分1就能在电路元件的制造中使用公知的加工工艺。通过这样的方式，根据本发明的空腔的形成可仅在这些步骤之后进行。

然后，电路被加热到足够高的温度，以使得部分1的牺牲材料能够在空洞C的底部F和侧壁附近被吸收进入衬底100的材料中。这种吸收可通过牺牲材料和衬底100的材料之间的化学反应而导致，或者可通过部分1的材料在衬底100的材料中溶解而导致。部分1和衬底100的各自的材料被这样选择，即，使得牺牲材料的吸收不会使空洞C周围的衬底100材料产生膨胀。通过这样的方式，电路不会变形，并且将保持足够的鲁棒性。

另一种选择是对电路进行局部加热，换言之，仅对电路的有限部分进行加热，以使得部分1的牺牲材料吸收进入衬底100的材料中。被加热的电路的这一有限部分包括部分1，以及由吸收材料组成的、位于空洞C的底部F和侧壁附近的衬底100的部分。这种局部加热可以公知方式、通过聚焦在电路的所述有限部分上的激光束来进行。

因此，空洞C的、最初被部分1占据的部分被腾空：在由空洞C的底部F形成的面与中间层2之间形成了没有材料的腔V。层4和由中间层2覆盖的上电极3形成了保持在适当位置并与衬底100相对固定地接触的刚性部分。这一刚性部分悬吊在面F上方并与之平行。为此，层4的材料被选为具有足够的刚性和坚固性，以抵抗由空腔V引起的任何可能的应力。已经通过反复的测试验证，二氧化硅(SiO₂)或四氮化三硅(Si₃N₄)适合用作层4的材料。

作为一个实施例，当衬底100是硅基材料而部分1的牺牲材料是钴基材料时，由钴的硅化反应来实现吸收，这在集成电路的制造中是众所周知并且可以精确控制的。由于必须对电路加热以促进硅化反应的温度约为800℃，因此现有的集成电路生产线模块可用于形成空腔V的步骤。另外，为了形成空腔V而对电路进行的加热可同时用来驱动电路其它部分中的硅化反应，特别是用于电接触、以通过公知的方式降低电接触电阻的部分。

优选地，这样选择衬底100的材料和部分1的牺牲材料，即，在牺牲材料被吸收进入衬底材料中之后，在空洞C的底部F和侧壁附近所形成的材料是导电化合物。这在形成硅化钴(CoSi₂)的情况下尤其如此。参照图5中的5，衬底100的这一导电部分形成了电容器的第二电极(或者下电极)。两个电极3和5通过空腔V彼此隔开。腔V起到了位于所得到的电容器的电极之间的电介质材料的作用。其可容纳一定量的气态化合物，尤其是来自于衬底100、来自于层2或4、或者来自于电路其他部分的扩散的蒸汽态化合物。在这种情况下，腔V被称作“基本为空”。

在刚刚已经描述的本发明的第一实施方案中，所得到的电容器结构如下：基本不包含材料的腔V具有与衬底100的表面S基本平行的较大横截面，而电极3和5各自具有与表面S基本平行的主表面。腔V在N方向上的厚度基本等于层1的初始厚度，即，约为20nm。

另外，可在衬底100的构成电容器的下电极的部分5周围设置电绝缘带。优选地，这种绝缘带在电容器制造过程的开始阶段形成于衬底100中。其可例如为STI(浅沟槽绝缘)类型，或者为LOCOS(硅的局部氧化)类型。

根据本发明的方法的第二实施方案，电容器可设置在电子集成电路的半导体衬底的上表面上方的金属化层内部。现在将参照图6至8描述第二实施方案。

根据图6，由半导体材料制成的衬底101涂覆有由电绝缘材料形成的层102。层102可由例如二氧化硅(SiO₂)形成。插入部分103(例如，由硅形成)形成于层102内部的限定部分内。插入部分103在N方向上的厚度可等于例如0.6微米。由衬底101、层102以及插入部分103形成的组件起到了与上述本发明的第一实施方案中所用的衬底100的相同的作用。S对应于层102的上表面，其以不间断的方式在插入部分103上延续。

执行与图1-4所对应的步骤相同的步骤，以在插入部分103内构造电容器。因此，空洞C形成于插入部分103的中央部分中。空洞C在N方向上测得的深度为例如0.5微米，小于插入部分103的厚度。因此，在空洞C的底部和层102之间具有约0.1微米的剩余厚度。

部分1、2和3(例如分别由镍(Ni)、氮化钛(TiN)和钨(W)形成)以及由二氧化硅(SiO₂)形成的层4以如上所述的相同方式形成。然后，可获得图7中所示的电路结构。在该结构中，插入部分103的材料形成吸收材料。面F对应于空洞C的底部，形成了插入部分103与部分1之间的分界面。

层4与层102一起形成了衬底101上的第一金属化层，示为M1。作为一种选择，停止层(此处未示出，但可由四氮化三硅(Si₃N₄)形成)可设置在层102和4之间，以使得能够利用双大马士革工艺在金属化层M1中形成互连。

然后，将电路加热到约500℃，以使得部分1的镍材料被吸收进入插入部分103的硅材料中。在该第二实施方案中，插入部分103的材料是吸收材料。空腔V因而在层2和插入部分103之间形成。插入部分103靠近腔V的材料转化为硅化镍(NiSi)。这形成了电容器的下电极5，其设置为与部分3形成的电容器的上电极相对。电极3和5由空腔V分隔。

在制造MIM电容器期间，通过利用空腔取代设置在电容器的电极之间的电介质材料，本发明的方法能够以多种方法实现。尤其在某些实施方案中，可去除中间层2。电容器也可具有与所述实施方案的结构不同的结构。特别地，可使用这样的结构，根据该结构，空腔V具有与衬底的表面S基本垂直的较大横截面。在这种情况下，电容器电极可具有同样定位于垂直于表面S的方向上的主表面。

通常来说，使用本发明的方法构造的电容器表现出很高的击穿电压。实际上，电容器的击穿电压值取决于电介质材料部分的质量。当该部分是通过集成电路制造中所用的普通材料沉积技术所形成时，该部分具有固有的缺陷，这是导致这种电容器被击穿的原因。通过使用根据本发明的方法获得的基本为空的腔来替换MIM电容器的电介质材料部分的至少一部分，使得电容器具有较高的击穿电压值。MIM电容器可因而被用于需要较高击穿电压值的特殊应用，例如，在连接至电路的几个电源之间的去耦应用。

最后，虽然以MIM电容器制造的框架来详细描述了本发明，但是应该理解，本发明可用于电子集成电路内的其它元件的制造。

Claims

1.一种制造电子集成电路的方法，包括以下步骤：

a)在所述电路的衬底(100)上形成由牺牲材料形成的部分(1)，所述衬底(100)的一部分(100；103)由吸收材料形成，所述由牺牲材料形成的部分(1)与所述衬底的由吸收材料形成的部分的一个表面(F)相接触；

b)在所述由牺牲材料形成的部分(1)的一侧上形成刚性部分(3，4)，所述一侧与所述衬底的由吸收材料形成的部分的所述表面(F)相对，所述刚性部分(3，4)与所述衬底(100)固定接触；以及

c)对所述电路加热，以通过使所述牺牲材料被吸收进入所述衬底的由吸收材料形成的部分(100；103)而形成基本不包含材料的腔(V)，

2.如权利要求1所述的方法，其中，所述牺牲材料包括钴、镍、钛、钽、钨、钼、银、金、铁和/或铬。

3.如权利要求1或2所述的方法，其中，所述吸收材料包括硅、锗、磷、砷和/或锑。

4.如权利要求1至3中任一项所述的方法，其中，所述由牺牲材料形成的部分(1)形成在位于所述衬底(100)的表面(S)的平面下方的空洞(C)中。

5.如权利要求1至4中任一项所述的方法，其中，在所述步骤c)中，通过在所述牺牲材料与所述吸收材料之间发生化学反应，使得所述牺牲材料被吸收进入所述衬底的由所述吸收材料形成的部分(100；103)中。

6.如权利要求1至5中任一项所述的方法，其中，所述基本不包含材料的腔(V)具有与所述衬底的表面(S)基本平行的较大横截面。

7.如权利要求1至6中任一项所述的方法，在所述步骤a)和b)之间进一步包括中间层(2)的形成，在所述步骤b)完成时，所述中间层位于所述由牺牲材料形成的部分(1)与所述刚性部分(3，4)之间。

8.如权利要求1至7中任一项所述的方法，其中，所述基本不包含材料的腔(V)位于属于所述电路的电容器的两个电极(3，5)之间。

9.如权利要求8所述的方法，其中，所述刚性部分包括所述电容器的第一电极(3)。

10.如权利要求8或9所述的方法，其中，在所述步骤c)中吸收所述牺牲材料之后，所述衬底的由吸收材料形成的部分(100；103)包括所述电容器的第二电极(5)。

11.如权利要求8至10中任一项所述的方法，其中，所述两个电极(3，5)的至少其中之一具有基本平行于衬底表面(S)的主表面(P)。

12.一种使用如前述任意一项权利要求所述的方法制造的电子集成电路。

13.如权利要求12所述的电子集成电路，其中，所述基本不包含材料的腔(V)位于所述电路的金属化层(M1)内部。