CN117178360A

CN117178360A - 包括金属-绝缘体-金属(mim)电容器模块和薄膜电阻器(tfr)模块的集成电路结构

Info

Publication number: CN117178360A
Application number: CN202280029097.1A
Authority: CN
Inventors: 冷耀俭
Original assignee: Microchip Technology Inc
Current assignee: Microchip Technology Inc
Priority date: 2021-09-15
Filing date: 2022-03-09
Publication date: 2023-12-05

Abstract

本公开提供了一种包括金属‑绝缘体‑金属(MIM)电容器模块和薄膜电阻器(TFR)的集成电路结构。该MIM电容器模块包括形成在下部金属层中的底部电极基部、形成在该下部金属层与上部金属层之间的电介质区中的底部电极、形成在该底部电极上方的绝缘体以及形成在该绝缘体上方的该上部金属层中的顶部电极。该底部电极包括杯形底部电极部件和形成在由该杯形底部电极部件限定的内部开口中的底部电极填充部件。该TFR模块包括形成在该电介质区中的一对金属头部和跨该对金属头部连接的电阻器元件。每个金属头部包括杯形头部部件和形成在由该杯形头部部件限定的内部开口中的头部填充部件。

Description

包括金属-绝缘体-金属(MIM)电容器模块和薄膜电阻器(TFR) 模块的集成电路结构

相关专利申请

本申请要求于2021年9月15日提交的共同拥有的美国临时专利申请63/244,366号的优先权，该专利申请的全部内容据此以引用方式并入以用于所有目的。

技术领域

本公开涉及形成在集成电路器件中的模拟部件，并且更具体地涉及包括金属-绝缘体-金属(MIM)电容器模块和薄膜电阻器(TFR)模块的集成电路结构。

背景技术

单片地形成在集成电路器件中的电容器和电阻器分别被称为集成电容器和电阻器。集成电容器和电阻器是许多集成电路器件中常见的元件。例如，各种模拟、混合信号和RF-CMOS(射频互补金属氧化物半导体)集成电路器件单独地或彼此组合地使用集成电容器和电阻器。集成电容器和电阻器可提供优于分立对应物(即，片外电容器和电阻器)的各种优点。例如，与典型的离散(片外)电容器和电阻器相比，集成电容器和电阻器通常可以较低成本生产。另外，包括集成电容器和电阻器的片上系统设备可具有减少的引脚计数(这可提供改进的易用性和形状因数)，并且可表现出减少的寄生电容。

MIM电容器模块通常构造在称为金属层M_x和M_x+1的两个互连金属层(例如，铝层)之间。例如，MIM电容器模块可通过以下步骤形成：使用现有金属层M_x作为底部电极(底板)；在底部电极上方构造绝缘体和顶部电极(顶板)；以及通过相应通孔将上覆金属层M_x+1连接到顶部电极和底部电极。在两个金属层M_x与M_x+1之间形成的顶部电极可由与金属层M_x和M_x+1不同的金属形成。例如，金属层M_x和M_x+1可由铝形成，而顶部电极可由例如钛/氮化钛(Ti/TiN)、钽/氮化钽(Ta/TaN)或钨(W)形成。

顶部电极通常具有比底部电极更高的电阻，例如因为顶部电极可能受到厚度约束和材料选择的限制，由此限制了常规MIM电容器模块的性能。MIM电容器模块通常具有非常窄的工艺裕度，特别是对于用于形成顶部电极的金属蚀刻而言。

此外，对于形成在铝互连件中的MIM电容器模块(即，其中金属层M_x和M_x+1包括铝互连层)，铝底部电极可易于在底部电极的顶侧处形成凸丘，例如，由铝(低熔点金属)的高温处理引起。形成在底部电极上的凸丘可能不利地或不可预测地影响MIM电容器模块的击穿电压。

图1A至图1F示出了用于形成MIM电容器模块10的示例性现有技术工艺的横截面侧视图。如图1A所示，在电介质区上方形成金属互连层M_x，例如，指示为IMD_x的金属间电介质(IMD)层。金属层M_x可由铝或其他合适的金属形成。

接下来，如图1B所示，沉积绝缘体层100，接着沉积形成MIM电容器模块10的顶部电极(顶板)的顶部电极层102，如下面讨论的图1C所示。绝缘体层100可包括具有约的厚度T_绝缘体的氮化硅(Si₃N₄，也简称为SiN)，氮化硅可通过等离子体增强化学气相沉积(PECVD)工艺来沉积。顶部电极层102可包含氮化钛(TiN)、钽(Ta)、氮化钽(TaN)或具有约/>的厚度T_顶部电极的其他合适金属。限定电容器顶部电极108的厚度(参见图1C)的顶部电极层102的厚度T_顶部电极典型地受随后形成的IMD层IMD_x+1的厚度限制(在下面讨论的图1F中示出)。此外，例如，顶部电极蚀刻的蚀刻裕度(参见图1C，下文讨论)以及后续化学机械平坦化(CMP)的工艺裕度可有助于对顶部电极层102的厚度T_顶部电极的限制。对于/>的典型的IMD_x+1层厚度，顶部电极102的厚度T_顶部电极可限制为约/>或更小。顶部电极层102(以及因此电容器顶部电极108)的该有限厚度T_顶部电极可导致对于某些应用例如射频(RF)应用的高串联电阻和低品质因数(Q因数)。

在沉积绝缘体层100和顶部电极层102之后，印刷在下面的硅衬底的晶片划线区中的信息可能非常难以读取(通过顶部电极层102、绝缘体层100和下面的金属层Mx)，这可能导致制造问题。例如，印刷在晶片划线区中的晶片批号和/或晶片编号可能难以读取，这可能导致各种问题，例如，不能对在不同工艺条件之间划分的指定晶片进行受控实验，或者记录与晶片编号相关的晶片活动(例如，报废(scrap)或事故(incident)事件)。

接下来，如图1C所示，沉积并图案化光致抗蚀剂层以在顶部电极层102上方形成第一光掩模106，并且执行蚀刻以从顶部电极层102限定MIM电容器顶部电极108，其中绝缘体层100的在MIM电容器顶部电极108下方的部分限定MIM电容器绝缘体，如在100a处指示的。顶部电极蚀刻通常具有非常小的工艺裕度。特别地，蚀刻被设计成在绝缘体层100的厚度T绝缘体的大约一半处停止。

例如，顶部电极蚀刻的精确深度(其限定顶部电极108的覆盖区外部的剩余绝缘体层100的厚度T_{绝缘体_蚀刻}，指示为蚀刻的绝缘体层区100b)通常对特定工艺参数敏感，诸如氮化硅沉积厚度和不均匀性，以及蚀刻均匀性和选择性。如果蚀刻不够深(使得蚀刻的绝缘体层区100b的T_{绝缘体_蚀刻}过厚)，则顶部电极层102可能在晶片上的一些区域中未被完全移除(例如，由于跨晶片的蚀刻的非均匀性)，因此在晶片上留下金属残留物或纵梁。这些金属残留物或纵梁可能在随后的金属蚀刻步骤中导致不完全蚀刻，产生金属短路，并且导致器件良率损失或可靠性失效。

另一方面，如果顶部电极蚀刻太深(使得蚀刻的绝缘体层区100b的T_{绝缘体_蚀刻}太薄)，则所得到的MIM电容器模块10可能具有不适当地低的击穿电压，特别是由于通过上述顶部电极蚀刻形成在绝缘体层100中的拐角″C″，如以下关于图1F所讨论的。

因此，蚀刻的绝缘体层区100b的厚度T_{绝缘体_蚀刻}的有效裕度可非常小，从而限定用于顶部电极蚀刻的小工艺裕度。例如，对于具有的厚度T_绝缘体的沉积的氮化硅绝缘体层，蚀刻的绝缘体层区100b的有效目标厚T_{绝缘体_蚀刻}可具有非常小的裕度，例如介于/>至之间。

接下来，如图1D所示，移除第一光掩模106的剩余部分并且沉积和图案化新的光致抗蚀剂层，以在顶部电极108上方形成第二光掩模112，该第二光掩模在第一横向方向上超过顶部电极108延伸。

接下来，如图1E所示，执行金属蚀刻以限定MIM电容器底部电极116。

最后，如图1F所示，通过以下步骤来完成MIM电容器模块10的构造：移除第二光掩模112；形成IMD层(IMD_x+1)；形成分别接触顶部电极108和底部电极116的通孔120；以及在IMD_x+1层上方的金属层M_x+1中形成顶部电极接触件122和底部电极接触件124。

现有技术的MIM电容器模块10可具有各种缺点。例如，如上所述，由于金属层M_x与M_x+1之间的竖直间距限制(该竖直间距由IMD_x+1区的厚度T_IMDx+1表示)，因此顶部电极108的厚度T_顶部电极可能受到限制。顶部电极108的有限厚度T_顶部电极可导致不适于某些应用(例如，RF应用)的高串联电阻。

此外，MIM电容器模块10可具有低的和/或不可预测的击穿电压。例如，电容器击穿电压可对蚀刻的绝缘体层区100b的厚度T_{绝缘体_蚀刻}非常敏感，特别是在顶部电极108的横向边缘下方的拐角C处，如上文所论述。另外，电容器击穿电压还可对形成在电容器底部电极116上的凸丘″H″敏感。在上述制造工艺中，可能非常难以控制凸丘的形成。例如，由于在电容器模块制造期间和之后的各种加热的工艺步骤，包括热处理步骤和/或加热的铝沉积步骤(例如，在400℃执行)，凸丘H可形成在底部电极116上。这些凸丘H可产生电容器模块10的不受控制的低击穿电压。

另外，如上所述，各种材料层(下部金属层、绝缘体层和顶部电极层)在晶片划线区上方的沉积可能妨碍读取印刷在晶片划线区中的信息(例如，晶片编号和批号)的能力，这可能使制造工艺复杂化。

现在转向集成电阻器，一种共同类型的集成电阻器是薄膜电阻器(TFR)模块，其包括由电阻器元件或TFR膜连接的一对金属头部。

图2示出了使用常规技术实现的两个示例性TFR模块200A和200B的横截面视图。参考相关IC器件的背景制造工艺，常规TFR模块200A或200B的制造通常需要三个增添掩模层。特别地，可使用第一增添掩模层来创建金属头部202A和202B，可使用第二增添掩模层来创建电阻器元件204，并且可使用第三增添掩模层来创建TFR通孔206A和206B。如图所示，TFR模块200A的电阻器元件204跨金属头部202A和202B的顶部形成，而TFR模块200B的电阻器元件204跨金属头部202A和202B的底部形成，但是每个设计通常都使用三个增添掩模层。

TFR模块和MIM电容器模块的构造通常是昂贵的。例如，如上所述，用于形成MIM电容器模块或TFR模块的工艺通常包括对背景IC制造工艺的多个附加掩模层。而且，MIM电容器模块和TFR模块通常独立于彼此构造，进一步增加了在集成电路器件中形成两种类型的器件所需的附加掩模层的数量。

需要构建集成电容器和电阻器，特别是将MIM电容器模块和TFR模块一起构造，与常规工艺相比，效率更高，成本更低。

发明内容

本公开提供了一种集成电路(IC)结构，该IC结构包括同时形成在该IC结构中的两个金属层之间的电介质区(例如，金属间电介质(IMD)区或金属前电介质(PMD)区)中的MIM电容器模块和TFR模块。在一些示例中，IC结构也包括与MIM电容器模块和TFR模块同时形成在该IC结构中的两个金属层之间的电介质区中的至少一个互连结构。

如本文所用，形成在两个金属层″之间″的结构(例如，如本文所公开的，MIM电容器模块、TFR模块和/或形成在两个层之间的互连结构)是指包括(a)形成在两个金属层之间的电介质区中的至少一个部件以及(b)形成在两个金属层中的一者或两者中的至少一个部件的结构。

一个方面提供了一种集成电路结构，该集成电路结构包括MIM电容器模块和TFR模块。该MIM电容器模块包括形成在下部金属层中的底部电极基部、形成在该下部金属层与上部金属层之间的电介质区中的底部电极、形成在该底部电极上方的绝缘体以及形成在该绝缘体上方的该上部金属层中的顶部电极。底部电极包括杯形底部电极部件和形成在由杯形底部电极部件限定的内部开口中的底部电极填充部件。该TFR模块包括形成在下部金属层与上部金属层之间的电介质区中的一对金属头部，和跨该对金属头部连接的电阻器元件。该对金属头部中的每个金属头部包括杯形头部部件和形成在由该杯形头部部件限定的内部开口中的头部填充部件。

在一个示例中，TFR模块包括形成在下部金属层中的一对头部基部，其中每个金属头部导电地连接到相应头部基部。

在一个示例中，每个金属头部的杯形头部部件和杯形底部电极部件是由共形金属形成的，并且每个金属头部的头部填充部件和底部电极填充部件是由不同于该共形金属的填充金属形成的。在一个示例中，共形金属包含钨，并且填充金属包含氮化钛。

在一个示例中，绝缘体跨该绝缘体的整个横向宽度具有均匀的竖直厚度。

在一个示例中，绝缘体形成在平坦化支撑表面上方，该平坦化支撑表面包括杯形底部电极部件的平坦化顶部表面和底部电极填充部件的平坦化顶部表面。

在一个示例中，绝缘体形成在平坦化支撑表面上，该平坦化支撑表面包括：(a)杯形底部电极部件的平坦化顶部表面；(b)底部电极填充部件的平坦化顶部表面；以及(c)电介质区的位于底部电极的相对的两侧的平坦化顶部表面区域，并且绝缘体横向延伸跨并且超过底部电极的整个宽度，使得绝缘体在电介质区的位于底部电极的相对的两侧上的平坦化顶部表面区域上方延伸。

在一个示例中，薄膜电阻器模块包括形成在电阻器元件上的电阻器元件绝缘体顶盖元件，并且电阻器元件绝缘体顶盖元件是由与绝缘体共同的绝缘体材料形成的。

在一个示例中，下部金属层包括下部互连层，并且上部金属层包括上部互连层。在另一个示例中，下部金属层包括硅化多晶硅层，其中形成在下部金属层中的底部电极基部包括形成在多晶硅区上的金属硅化物区，并且上部金属层包括第一金属互连层。

在一个示例中，金属-绝缘体-金属电容器模块包括形成在上部金属层中的底部电极连接元件，以及形成在下部金属层与上部金属层之间的电介质区中的底部电极接触件。底部电极接触件提供形成在上部金属层中的底部电极连接元件与形成在下部金属层中的底部电极基部之间的导电连接。

在一些示例中，集成电路结构包括互连结构，该互连结构包括形成在下部金属层中的下部互连元件，以及形成在上部金属层中并通过至少一个互连通孔连接到下部互连元件的上部互连接触件。在一个示例中，至少一个互连通孔和杯形底部电极部件是由共同共形金属形成的。

另一方面提供了一种形成集成电路结构的方法。该方法包括：形成包括底部电极基部的下部金属层；在该下部金属层上方沉积电介质区；图案化并蚀刻该电介质区以形成底部电极桶开口和一对头部桶开口；以及在该底部电极桶开口中形成底部电极，其中该底部电极包括杯形底部电极部件和在由该杯形底部电极部件限定的内部开口中的底部电极填充部件。该方法也包括在该对头部桶开口的每个头部桶开口中形成金属头部，其中每个金属头部包括杯形头部部件和在由杯形头部部件限定的内部开口中的头部填充部件。该方法也包括：在底部电极上方形成绝缘体；形成跨该对金属头部连接的电阻器元件；以及在绝缘体上方形成包括顶部电极的上部金属层。

在一个示例中，该方法包括：执行平坦化工艺以限定平坦化支撑表面，该平坦化支撑表面包括杯形底部电极部件的平坦化顶部表面和底部电极填充部件的平坦化顶部表面；以及在该平坦化支撑表面上方形成绝缘体。

在一个示例中，该方法包括跨绝缘体的整个横向宽度具有均匀的竖直厚度的绝缘体。

在一个示例中，该方法包括执行平坦化工艺以限定平坦化支撑表面，该平坦化支撑表面包括：(a)杯形底部电极部件的平坦化顶部表面；(b)底部电极填充部件的平坦化顶部表面；以及(c)电介质区的位于底部电极的相对的两侧上的平坦化顶部表面区域。绝缘体横向延伸跨并且超过底部电极的整个宽度，使得该绝缘体在电介质区的位于所述底部电极的相对的两侧上的平坦化顶部表面区域上方延伸。

另一方面提供了一种形成集成电路结构的方法。该方法包括：形成包括底部电极基部和一对头部基部的下部金属层；在下部金属层上方形成电介质区；在电介质区中形成开口，该开口包括(a)底部电极开口和(b)一对头部开口；沉积延伸到底部电极开口中和每个头部开口中的共形金属；以及在共形金属层上方沉积填充金属并且延伸到电极开口中和每个头部开口中。该方法也包括执行平坦化工艺以移除共形金属和填充金属两者的部分，其中(a)底部电极开口中的共形金属和填充金属的剩余部分限定底部电极，该底部电极包括(i)杯形底部电极部件和(ii)由杯形底部电极部件限定的内部开口中的底部电极填充部件，并且(b)该对头部开口中的每个头部开口中的共形金属和填充金属的剩余部分限定一对金属头部，每个金属头部包括(i)杯形头部部件和(ii)由杯形头部部件限定的内部开口中的头部填充部件。该方法也包括：在底部电极上方形成绝缘体；形成跨过该对金属头部的电阻器元件；以及在绝缘体上方形成包括顶部电极的上部金属层。

在一个示例中，平坦化工艺限定平坦化支撑表面，该平坦化支撑表面包括杯形底部电极部件的平坦化顶部表面和底部电极填充部件的平坦化顶部表面；并且绝缘体形成在该平坦化支撑表面上。

在一个示例中，平坦化工艺限定平坦化支撑表面，该平坦化支撑表面包括：(a)杯形底部电极部件的平坦化顶部表面；(b)底部电极填充部件的平坦化顶部表面；以及(c)电介质区的位于底部电极的相对的两侧上的平坦化顶部表面区域。绝缘体横向延伸跨并且超过底部电极的整个宽度，使得该绝缘体在电介质区的位于所述底部电极的相对的两侧上的平坦化顶部表面区域上方延伸。

在一个示例中，该方法包括：在底部电极上方和该对金属头部上方形成绝缘体层；以及蚀刻该绝缘体层以(a)在底部电极上方形成绝缘体以及(b)在电阻器元件上方形成绝缘体顶盖元件。

在一个示例中，形成上部金属层包括(a)在绝缘体上方形成顶部电极以及(b)在绝缘体顶盖元件上方形成金属顶盖元件。

在一个示例中，该方法包括：在底部电极上方和在该对金属头部上方沉积电阻器膜；在电阻器膜上方沉积绝缘体层；以及在电阻器膜上方沉积绝缘体层之后，图案化并蚀刻电阻器膜和绝缘体层。电阻器膜的剩余部分(a)在底部电极上方限定电阻器膜区以及(b)跨过该对金属头部限定电阻器元件，并且绝缘体层的剩余部分(a)在底部电极上方限定绝缘体以及(b)在电阻器元件上方限定绝缘体顶盖元件。

在一个示例中，下部金属层包括下部互连层，并且上部金属层包括上部互连层。

在一个示例中，下部金属层包括硅化多晶硅层，其中(a)底部电极基部和(b)每个头部基部中的每一者包括形成在相应多晶硅区上的金属硅化物区，并且上部金属层包括第一金属互连层。

在一个示例中，该方法包括：在电介质区中形成互连通孔开口；以及将共形金属沉积到该互连通孔开口中，其中在平坦化工艺之后互连通孔开口中的共形金属的一部分限定互连通孔，并且其中互连通孔将形成在下部金属层中的下部互连元件导电地连接到形成在上部金属层中的上部互连元件。

附图说明

下文结合附图描述了本公开的示例性方面，其中：

图1A至图1F是示出用于形成示例性MIM电容器模块的示例性现有技术工艺的横截面侧视图；

图2是两个示例性现有技术薄膜电阻器(TFR)的横截面视图；

图3A是根据一个示例的形成在集成电路结构中的两个金属互连层之间的包括示例性MIM电容器模块、TFR模块和互连结构的示例性集成结构的横截面侧视图；

图3B是根据一个示例的形成在集成电路结构中的硅化多晶硅层与第一金属互连层之间的包括示例性MIM电容器模块、TFR模块和互连结构的示例性集成结构的横截面侧视图；

图4至图13是示出形成包括图3A所示的示例性MIM电容器模块、TFR模块和互连结构以及示例性互连结构的集成电路结构的示例性工艺的横截面侧视图；

图14是示出根据一个示例的形成包括示例性MIM电容器模块和示例性TFR模块的示例性集成电路结构的示例性方法的流程图；并且

图15是示出根据另一个示例的形成包括示例性MIM电容器模块和示例性TFR模块的示例性集成电路结构的另一种示例性方法的流程图。

应当理解，出现在多个不同附图中的任何所示元件的参考标号在多个附图中具有相同含义，并且本文在任何特定附图的上下文中提及或讨论任何所示元件也适用于每个其他附图(如果有的话)，其中示出了相同的所示元件。

具体实施方式

本公开提供了一种集成电路(IC)结构，该IC结构包括形成在该IC结构中的两个金属层之间的电介质区(例如，金属间电介质(IMD)区或金属前电介质(PMD)区)中的MIM电容器模块和TFR模块。

该MIM电容器模块包括：(a)形成在下部金属层M_x中的底部电极基部；(b)导电地耦接到底部电极基部的底部电极；(c)形成在底部电极上方的绝缘体；以及(d)形成在绝缘体上方的上部金属层M_x+1中的顶部电极。MIM电容器模块也可包括：(e)形成在上部金属层M_x+1中的底部电极连接元件；以及(f)将底部电极连接元件导电地连接到底部电极基部的底部电极接触件。

TFR模块包括：(a)形成在下部金属层M_x中的一对头部基部；(b)一对金属头部，每个金属头部导电地连接到头部基部中的一个头部基部；以及(c)跨过并导电地连接到该对金属头部的电阻器元件。TFR模块也可包括在电阻器元件上方的电阻器元件绝缘体顶盖元件，以及在电阻器元件绝缘体顶盖元件上方的金属顶盖元件，其中电阻器元件绝缘体顶盖元件是由与MIM电容器模块的绝缘体共同的电阻器膜形成的，并且金属顶盖元件形成在与MIM电容器模块的顶部电极和底部电极接触件相同的上部金属层M_x+1中。

因此，MIM电容器模块的底部电极和TFR模块的每个金属头部形成在下部金属层M_x与上部金属层M_x+1之间。此外，底部电极和每个金属头部可使用镶嵌工艺形成为多部件结构。MIM电容器模块的底部电极可包括杯形底部电极部件和形成在由杯形底部电极部件限定的内部开口中的底部电极填充部件。类似地，TFR模块的每个金属头部可包括杯形头部部件和形成在由杯形头部部件限定的内部开口中的头部填充部件。底部电极的杯形底部电极部件和TFR模块的每个金属头部的杯形头部部件可以是由共同共形金属(例如钨)形成的。底部电极的底部电极填充部件和TFR模块的每个金属头部的头部填充部件可以是由填充金属(例如氮化钛)形成的。

MIM电容器模块的绝缘体可形成在平坦化支撑表面(例如，包括底部电极的平坦化上表面)上。绝缘体可跨该绝缘体的整个横向宽度具有均匀的厚度，这与某些常规电容器模块相比可提供改进的电容器击穿电压。此外，通过由难熔金属(例如，钨和氮化钛)形成底部电极，底部电极的与绝缘体介接的顶部表面可没有在某些常规电容器(例如，使用铝底部电极的电容器模块)中常见的凸丘，与此类常规电容器模块相比，这可提供更高且更一致的电容器击穿电压。此外，顶部电极和底部电极可各自具有相当大的厚度，例如至少的厚度，与具有较薄顶部电极和/或底部电极的某些常规电容器模块相比，这可在特定应用(例如，RF应用)中提供改进的性能。

如上所述，MIM电容器模块和TFR模块形成在两个金属层之间，特别是在下部金属层M_x(其中形成了MIM电容器的底部电极基部和TFR模块的一对头部基部)与上部金属层M_x+1(其中形成了MIM电容器模块的顶部电极和底部电极连接元件以及TFR模块的电阻器元件上方的金属顶盖元件)之间。如本文所用，例如在下部金属层M_x和上部金属层M_x+1的上下文中，″金属层″可包括任何金属层或金属化层，包括：

(a)金属互连层，例如包括铝、铜或通过镶嵌工艺形成或通过减成图案化工艺(例如金属层的沉积、图案化和蚀刻)沉积的其他金属，或

(b)包括多个硅化多晶硅结构(即，其上形成有金属硅化物层的多晶硅结构)的硅化多晶硅层，例如金属氧化物半导体场效应晶体管(MOSFET)的硅化多晶硅栅极。

例如，如图3A所示，MIM电容器模块和TFR模块可在集成电路结构中的任何深度处构造在两个相邻金属互连层M_x与M_x+1之间。作为另一个示例，如图3B所示，MIM电容器模块和TFR模块可构造在硅化多晶硅层与第一金属互连层(通常称为金属-1层)之间，其中硅化多晶硅层限定下部金属层M_x，其中x＝0(即，M0)，并且第一金属互连层(金属-1层)限定上部金属层M_x+1(即，M₁)。

图3A是根据一些示例的包括示例性MIM电容器模块302a、示例性TFR模块304a和(任选地)示例性互连结构306a(所有这些都形成在两个金属互连层M_x与M_x+1之间)的示例性集成电路结构300a的横截面侧视图。在一些示例中，集成电路结构300a包括MIM电容器模块302a、TFR模块304a和互连结构306a。在其他示例中，集成电路结构300a包括MIM电容器模块302a和TFR模块304a，但不包括互连结构306a。因此，任选互连结构306a在图3A中用虚线表示。

示例性MIM电容器模块300a包括：(a)形成在下部金属互连层M_x中的底部电极基部310；(b)导电地耦接到底部电极基部310的底部电极312；(c)形成在底部电极312上方的绝缘体314；以及(d)形成在绝缘体314上方的上部金属互连层M_x+1中的顶部电极316。电阻器膜区322可布置在绝缘体314与下面的底部电极312之间。MIM电容器模块302a也包括形成在上部金属互连层M_x+1中的底部电极连接元件318，以及将底部电极连接元件318导电地连接到底部电极基部310的底部电极接触件320。

在形成在金属互连层M_x与上部金属互连层M_x+1之间的通孔层V_x中的电介质区324中形成底部电极312。可使用镶嵌工艺来形成底部电极312，如下文所述。在例示的示例中，底部电极312包括：(a)形成在桶开口331中的杯形底部电极部件330，该桶开口形成在电介质区324中；以及(b)形成在由杯形底部电极部件330限定的内部开口333中的底部电极填充部件332。

在一些示例中，底部电极接触件320形成为通孔，并且也可称为底部电极通孔。

在一些示例中，绝缘体314可形成在平坦化支撑表面340上方。例如，如图3A所示，绝缘体314可形成在电阻器膜区322上，该电阻器膜区形成在平坦化支撑表面340上。可通过化学机械平坦化(CMP)或其他平坦化工艺形成的平坦化支撑表面340包括：(a)杯形底部电极部件330的平坦化顶部表面341；(b)底部电极填充部件332的平坦化顶部表面342；和(c)电介质区324的平坦化顶部表面347，包括电介质区324的位于底部电极312中的每个底部电极的相对的两个横向侧上(在x方向上，或在x方向和y方向两者上)的顶部表面区域。

平坦化支撑表面340可没有金属凸丘，因为底部电极312是由抵抗凸丘形成的难熔金属(例如，钨和氮化钛)形成的，这与上文所论述的图1F所示的示例性现有技术MIM电容器模块10的铝底部电极不同。例如，与具有包括凸丘的底部电极的常规电容器模块相比，在没有凸丘的表面上形成绝缘体314可提供更高且更一致的电容器击穿电压。

平坦化支撑表面340的表面粗糙度可取决于实现的特定工艺参数(例如，CMP工艺参数)。在一些示例中，平坦化支撑表面340具有小于的均方根(RMS)表面粗糙度。在一些示例中，平坦化支撑表面340具有小于/>的RMS表面粗糙度。

如上所述，绝缘体314可形成在电阻器膜区322上，该电阻器膜区形成在平坦化支撑表面340上。由于延伸穿过顶部电极316和绝缘体314两者的各向异性金属蚀刻，例如，如下文所讨论的图13所示，绝缘体314在x方向上的横向宽度W_绝缘体可与上覆顶部电极316的横向宽度W_顶部电极共同延伸。

在一些示例中，例如，如图3A所示，顶部电极316的横向宽度W_顶部电极和绝缘体314的对应横向宽度W_绝缘体在x方向上大于下面的底部电极312的横向宽度W_底部电极，使得绝缘体314在x方向上延伸跨并且超过底部电极312的整个横向宽度W_底部电极并且延伸到电介质区324的位于底部电极312的相对的两侧上的平坦化顶部表面区域347上。换句话讲，绝缘体314延伸跨杯形底部电极部件330的平坦化顶部表面341、底部电极填充部件332的平坦化顶部表面342和电介质区324的平坦化顶部表面区域347。在一些示例中，绝缘体314在x方向和y方向两者上横向延伸跨底部电极312的整个横向宽度W_底部电极，并且另外在电介质区324的位于底部电极312的所有横向侧的部分上方延伸，使得从顶视图来看，绝缘体314的周边围绕底部电极312的周边。

绝缘体314跨绝缘体314的整个横向宽度W绝缘体具有均匀的厚度T_绝缘体。例如，在一些示例中，绝缘体314的厚度T_绝缘体跨绝缘体314的整个横向宽度W绝缘体变化小于10％。在一些具体实施中，绝缘体314的厚度T_绝缘体跨绝缘体314的整个横向宽度W_绝缘体变化小于5％或甚至小于1％。

跨绝缘体314的整个横向宽度W_绝缘体的该均匀的厚度T_绝缘体可为所得到的MIM电容器模块302a提供增加且可预测的击穿电压，例如，与具有部分蚀刻厚度或以其他方式变化的厚度的电容器模块相比，例如，图1F所示并且上文所论述的现有技术MIM电容器模块10。

此外，通过在两个金属层M_x与M_x+1之间形成底部电极312，底部电极312可具有延伸跨金属层M_x与M_x+1之间的电介质区324的整个厚度的厚度T_底部电极。此外，通过由金属互连层M_x+1形成顶部电极316，顶部电极316可具有由金属互连层M_x+1的厚度限定的厚度T_顶部电极。因此，与具有较薄顶部电极和/或底部电极的某些常规电容器模块相比，底部电极厚度T_底部电极和顶部电极厚度T_顶部电极可足以为各种应用(例如，包括RF应用)提供目标性能特性。在一些示例中，底部电极厚度T_底部电极可以是至少并且顶部电极厚度T_顶部电极可以是至少

接下来，如图3A所示，示例性TFR模块304a包括：(a)形成在下部金属互连层M_x中的一对头部基部350a和350b；(b)一对金属头部352a和352b，每个金属头部分别导电地耦接到相应头部基部350a、350b；以及(c)跨该对金属头部352a和352b连接的电阻器元件354。示例性TFR模块304a也包括：(a)绝缘体顶盖元件360(由用于形成MIM电容器模块302a的绝缘体314的绝缘体层形成)；以及(b)形成在绝缘体顶盖元件360上方的上部金属互连层M_x+1中的金属电阻器顶盖元件362。

金属头部352a和352b例如使用镶嵌工艺形成在下部金属互连层M_x与上部金属互连层M_x+1之间的通孔层Vx中。例如，每个金属头部352a和352b可包括：(a)形成在头部开口365中的杯形头部部件364，该头部开口形成在电介质区324中；以及(b)形成在由杯形头部部件364限定的内部开口369中的头部填充部件368。

电阻器元件354形成在抛光、平坦化支撑表面340上。例如，如图3A所示，电阻器元件354可形成在平坦化支撑表面340的一部分上，该部分包括：(a)每个杯形头部部件368的平坦化顶部表面345；(b)每个头部填充部件368的平坦化顶部表面346；以及(c)电介质区324的横向地位于该对金属头部352a与352b之间并与该对金属头部相邻的平坦化顶部表面区域347。

TFR模块304a的电阻器元件354可由与形成在MIM电容器模块302a的绝缘体314与下面的底部电极312之间的电阻器膜区322共同的电阻器膜形成。此外，如下所述，TFR模块304a的绝缘体顶盖元件360可由与MIM电容器模块302a的绝缘体314共同的绝缘体层形成。

(任选的)互连结构306a包括形成在下部金属互连层M_x中的下部互连元件380、形成在上部金属互连层M_x+1中的上部互连接触件382以及形成在通孔层V_x中并且导电地连接在下部互连元件380与上部互连接触件382之间的互连通孔384。

底部电极312的杯形底部电极部件330、每个金属头部352a、352b的杯形头部部件364、底部电极接触件320和互连通孔384可由共形金属(例如，钨)形成。在一些示例中，杯形底部电极部件330、金属头部352a和352b的杯形头部部件364、底部电极接触件320和互连通孔384可通过钨或其他共形金属的沉积而同时形成，如下文参考图6所讨论的。在一些示例中，在共形金属的沉积之前沉积粘合剂层326(例如，厚度在至/>的范围内的TiN层)以改进共形金属与电介质区324的周围区域之间的粘合，特别是在桶开口331和头部开口365中。

底部电极312的底部电极填充部件332和每个金属头部352a、352b的头部填充部件368可由″填充金属″形成，该″填充金属″可不同于形成杯形底部电极部件330、每个杯形头部部件364、底部电极接触件320和互连通孔384的共形金属。例如，形成底部电极填充部件332和每个头部填充部件368的填充金属可包含TiN或不同于共形金属的其他难熔金属。在一些示例中，可通过填充金属的沉积来同时形成底部电极填充部件332和头部填充部件368，如下文参考图7所论述的。

图3A所示的示例性TFR模块304a可包括优于某些常规设计(例如，图2所示的示例性现有技术TFR设计)的各种优点或改进。首先，与常规方法相比，可简化TFR模块304a的构造。例如，TFR模块304a可仅使用添加到相关背景IC制造过程的单个增添掩模来构造。此外，TFR模块304a的金属头部352a、352b当前可与MIM电容器模块302a的底部电极312和/或互连通孔384一起构建。金属头部352a、352b可形成有相对大的接触区域和低电阻。

图3B是根据一个示例的包括示例性MIM电容器模块302b、示例性TFR模块304b和(任选地)示例性互连结构306b(所有这些都形成在硅化多晶硅层与第一金属互连层(通常称为金属-1层)之间)的示例性集成电路结构300b的横截面侧视图。在该示例中，硅化多晶硅层限定下部金属层M0(即，下部金属层M_x，其中x＝0)，并且第一金属互连层(金属-1)限定上部金属层M₁。

集成电路结构300b类似于图3A所示和上文论述的集成电路结构300a，除了集成电路结构300b的例示的结构(MIM电容器模块302b、TFR模块304b和任选的互连结构306b)形成在硅化多晶硅层M₀与第一金属互连层M1之间，而不是在两个金属互连层M_x与M_x+1之间。

在一些示例中，集成电路结构300b包括MIM电容器模块302b、TFR模块304b和互连结构306b。在其他示例中，集成电路结构300b包括MIM电容器模块302b和TFR模块304b，但不包括互连结构306b。因此，任选互连结构306b在图3B中用虚线表示。

如图3B所示，MIM电容器模块300b的底部电极基部310′、TFR模块304b的一对头部基部350a′和350b′、以及互连结构306b的下部互连元件380′各自形成为包括形成在硅化多晶硅层M0中的相应多晶硅结构上的金属硅化物层的硅化多晶硅结构。更具体地，底部电极基部310′包括形成在多晶硅结构390a的顶部表面上的金属硅化物层392a；头部基部350a′包括形成在多晶硅结构390b的顶部表面上的金属硅化物层392b；头部基部350b′包括形成在多晶硅结构390c的顶部表面上的金属硅化物层392c；并且下部互连元件380′包括形成在多晶硅结构390d的顶部表面上的金属硅化物层392d。金属硅化物层392a至392d可包括具有在至/>的范围内的厚度或其他合适的厚度的任何合适的金属硅化物层，例如硅化钛(TiSi2)、硅化钴(CoSi2)或硅化镍(NiSi)。

图4至图13是示出根据一个示例的用于形成图3A所示的包括示例性MIM电容器模块302a、示例性TFR模块304a和示例性互连结构306a的示例性集成电路结构300a的示例性工艺的横截面侧视图。

首先，如图4所示，下部金属互连层M_x形成在电介质区402例如金属前电介质(PMD)区或金属间电介质(IMD)区上方。金属层M_x可由铝、铜或其他合适的金属形成。金属层M_x可被沉积、图案化和蚀刻以形成(a)MIM电容器模块302a的底部电极基部310，(b)TFR模块304a的一对头部基部350a和350b，以及(c)互连结构306a的下部互连元件380。另选地，底部电极基部310、头部基部350a和350b以及下部互连元件380可通过镶嵌工艺形成。底部电极基部310、头部基部350a和350b以及下部互连元件380中的每一者可包括导线或其他横向伸长结构(例如，在y轴方向上伸长)，或离散垫(例如，在x-y平面中具有正方形、圆形或基本上正方形或圆形形状)，或任何其他合适的形状和结构。

可执行抗蚀剂剥离(resist strip)以移除用于图案化金属层M_x的光掩模的剩余部分。电介质区324可形成在金属层M_x上方，例如通过执行氧化物沉积(例如，使用高密度等离子体(HDP)和PECVD工艺)，接着执行CMP工艺以平坦化氧化物。电介质区324可以是金属间电介质(IMD)区。

接下来，如图5A(横截面侧视图)和对应的图5B(顶视图)所示，电介质区324被图案化和蚀刻(例如，使用等离子体蚀刻)以同时形成：(a)用于各种互连结构的至少一个互连通孔开口410；(b)底部电极接触件开口412；(c)用于形成MIM电容器模块302a的底部电极312的桶开口331；以及(d)用于形成TFR模块304a的一对金属头部352a和352b的一对头部开口365。

互连通孔开口410和底部电极接触件开口412可各自形成为具有横向直径或宽度W_通孔的窄通孔开口。相比之下，桶开口331和每个头部开口365可具有比窄通孔开口310和312大得多的宽度(x方向)和/或长度(y方向)。桶开口331和头部开口365的形状和尺寸可基于各种参数来选择，例如用于MIM电容器模块302a和TFR模块304a的有效制造(例如，共形金属和填充金属(例如，分别是钨和TiN)到开口331和365中的有效沉积)和/或用于所得到的MIM电容器模块302a和TFR模块304a的期望性能特性。在一些示例中，从顶视图来看，桶开口331和头部开口365可各自具有正方形或矩形形状，例如，如图5B所示。在其他示例中，从顶视图来看，桶开口331可具有圆形或椭圆形形状。

如上所述，桶开口331的x方向宽度W_桶和/或y方向长度L_桶可基本上大于每个通孔开口的宽度W_通孔。例如，在一些实施方案中，桶开口331的宽度W_桶和/或长度L_桶至少是每个通孔开口的宽度W_通孔的两倍大。在特定实施方案中，桶开口331的宽度W_桶和/或长度L_桶至少是每个通孔开口的宽度W_通孔的五倍大、十倍大或20倍大。在一些示例中，每个通孔开口的宽度W_通孔在0.1μm至0.5μm的范围内，而桶开口331的宽度W_桶和长度L_桶各自在1μm至100μm的范围内。

此外，每个头部开口365的x方向宽度W_头部和/或y方向长度L_头部可基本上大于每个通孔开口的宽度W_通孔。例如，在一些实施方案中，桶开口365的宽度W_头部和/或长度L_头部至少是每个通孔开口的宽度W_通孔的两倍大。在特定实施方案中，每个头部开口365的宽度W_头部和/或长度L_头部至少是每个通孔开口的宽度W_通孔的五倍大、十倍大或20倍大。在一些示例中，每个通孔开口的宽度W_通孔在0.1μm至0.5μm的范围内，而每个头部开口365的宽度W_头部和长度L_头部各自在0.5μm至10μm的范围内。

在蚀刻以产生开口410、412、331和365之后，可通过抗蚀剂剥离来移除任何剩余光致抗蚀剂材料。

接下来，如图6所示，粘合剂层326(例如，包含氮化钛TiN)沉积在集成电路结构300a上方并沉积到开口410、412、331和365中，例如，在一个示例中，该粘合剂层具有在至/>的范围内的厚度。然后，例如通过化学气相沉积(CVD)沉积，在粘合剂层326上方沉积共形金属层420例如钨(W)，在一个示例中，该共形金属层具有/>至/>范围内的厚度。如图所示，共形金属层420：(a)填充互连通孔开口410以形成互连通孔384；(b)填充底部电极接触件开口412以形成底部电极接触件320；(c)部分地填充桶开口331以在桶开口331中形成杯形底部电极部件330；以及(d)部分地填充每个头部开口365以在每个头部开口365中形成杯形头部部件364。杯形底部电极部件330限定内部开口333，并且每个杯形头部部件364限定内部开口369。

互连通孔384、底部电极接触件320、杯形底部电极部件330和杯形头部部件364如下文所论述进一步处理，包括图8A所示的限定每个相应元件384、320、330和364的最终形式的CMP工艺。

由于共形金属(例如，钨)的固有材料性质，沉积的共形金属层420层可具有高拉伸应力。因此，例如在后续CMP工艺期间，显著高于约的沉积厚度(例如，/>的厚度)可能导致共形金属层420的破裂或剥离，或者下面的硅晶片(未示出)的翘曲或破损。然而，这些尺寸并不意味着以任何方式进行限制。

接下来，如图7所示，在集成电路结构300上方沉积填充金属层430，以填充杯形底部电极部件330的内部开口333和每个杯形头部部件364的内部开口369。填充金属层330可以足够的厚度沉积以填充内部开口333和369至少到达电介质区324的顶部。填充金属层430的填充杯形底部电极部件330的内部开口333的部分限定底部电极填充部件332，并且填充金属层430的填充每个杯形头部部件364的内部开口369的部分限定相应头部填充部件368。

填充金属层430可通过反应性PVD或CVD工艺沉积而不生成凸丘，与实现或促进在电容器底部电极(和/或其他电容器部件)上形成凸丘的现有技术设计(例如，如上文关于图1F所示的示例性现有技术电容器模块10所论述)相比，这可为所得到的MIM电容器模块302a提供增加的击穿电压。

在一些示例中，填充金属层430包含氮化钛(TiN)或具有固有压缩应力(例如，对于小于1pm的层厚度)的其他难熔金属(不同于共形金属层420的共形金属)。填充金属层430(例如，氮化钛层)的固有压缩应力可抵消下面的共形金属层420(例如，钨层)的固有拉伸应力，从而减小层间剥离、硅晶片破损或其他机械故障的风险。在另一个示例中，填充金属层430由铝形成，这可为所得到的底部电极312和金属头部352a、352b提供减小的电阻，但可引入凸丘形成的可能性。

接下来，如8A(横截面侧视图)和对应的图8B(顶视图)所示，执行平坦化工艺(例如，CMP工艺)以移除填充金属层430、共形金属层420和粘合剂层326的上部部分，并且从而限定以下的最终形式：(a)互连通孔384；(b)底部电极接触件320；(c)MIM电容器模块302a的底部电极312的杯形底部电极部件330和底部电极填充部件332；以及(d)TFR模块304a的每个金属头部352a、352b的杯形头部部件364和头部填充部件368。平坦化工艺可设计成在电介质区324上停止。

平坦化工艺(例如，CMP工艺)限定抛光、平坦化支撑表面340，该抛光、平坦化支撑表面包括：(a)杯形底部电极部件330的平坦化顶部表面341；底部电极填充部件332的平坦化顶部表面342；(c)每个杯形头部部件368的平坦化顶部表面345；(d)每个头部填充部件368的平坦化顶部表面346；以及(e)电介质区324的平坦化顶部表面347，包括电介质区324的位于底部电极312和每个金属头部352a、352b中的每一者的相对的两个横向侧上(在x方向上，或在x方向和y方向两者上)的顶部表面区域。

平坦化支撑表面340提供没有凸丘的平滑、平坦化表面。例如，平坦化顶部表面341、342、345和346(平坦化支撑表面340的部件)提供用作共形金属层420和填充金属层430的难熔金属(例如，钨和氮化钛，如上文所论述)的平滑、平坦化表面，该平滑、平坦化表面没有凸丘，适用于支撑绝缘体314和电阻器元件354。如下文所论述的，电阻器元件354是由直接形成在平坦化支撑表面340上的电阻器膜404形成的，而绝缘体314形成在由相同电阻器膜404形成的电阻器膜区322上。如下文所论述的，电阻器膜404形成为跨平坦化支撑表面340具有均匀的厚度的平面层；因此，形成在电阻器膜区322上的绝缘体314也形成为跨绝缘体314的横向宽度(在x方向上，或在x方向和y方向两者上)具有均匀的厚度的平面结构。

接下来，如图9所示，在结构300上方沉积电阻器膜404，接着沉积绝缘体层406。在一些示例中，电阻器膜404可包含SiCCr、SiCr、NiCr、TaN或其他合适的材料，例如通过物理气相沉积(PVD)工艺以厚度T_电阻器沉积，该厚度在一个示例中可在至/>的范围内，并且在一个示例中具有在200至1000欧姆每平方的范围内的薄层电阻。绝缘体层406可包含例如通过PECVD沉积工艺在一个示例中以/>至/>范围内的厚度T_绝缘体沉积的氮化硅(Si₃N₄，κ～7)。在其他示例中，绝缘体层406可包含例如通过PECVD沉积工艺或ALD(原子层沉积)工艺沉积的氧化硅(SiO₂)或高k电介质材料，例如，Al₂O₃(κ～10)、Ta₂O₅(κ～25)、HfO₂(κ～22)或ZrO₂(κ～35)。

然后沉积并图案化光致抗蚀剂层以在绝缘体层406上方形成光掩模410。图案化的光掩模410包括在MIM电容器模块302a的底部电极312上方的第一光掩模区410a，以及在TFR模块304a的一对金属头部352a、352b上方延伸的第二光掩模410b。第一光掩模区410a的横向宽度W_底部电极抗蚀剂在x方向上或在x方向和y方向两者上横向延伸跨并且超过底部电极312的横向宽度W_底部电极。类似地，第二光掩模区410b的横向宽度W_tfr抗蚀剂在x方向上或者在x方向和y方向两者上横向延伸跨并且超过延伸跨金属头部352a、352b两者的横向宽度W_头部。

接下来，如图10所示，执行蚀刻以移除绝缘体层406和电阻器膜404的由未图案化的光掩模410覆盖的部分，留下(a)第一光掩模区410a下方的第一电阻器膜区404a和第一绝缘体层区406a，以及(b)第二光掩模区410b下方的第二电阻器膜区404b和第二绝缘体层区406b。第一电阻器膜区404a的横向宽度(W_{区_404a})和第一绝缘体层区406a的横向宽度(W_{区_406a})中的每一者与第一光掩模区410a的横向宽度W_{底部电极_抗蚀剂}相对应，使得每个横向宽度在x方向上或者在x方向和y方向两者上横向延伸跨并且超过底部电极的横向宽度W_底部电极。类似地，第二电阻器膜区404b的横向宽度(W_{区_404b})和第二绝缘体层区406b的横向宽度(W_{区_406b})中的每一者与第二光掩模区410b的横向宽度W_{tfr_抗蚀剂}相对应，使得每个横向宽度在x方向上或者在x方向和y方向两者上横向延伸跨过并且超过延伸跨过两个金属头部352a、352b的横向宽度W_头部。

接下来，上部金属互连层M_x+1形成在集成电路结构300a上方。首先，如图11所示，在电介质区324以及第一绝缘体层区406a和第二绝缘体层区406bb上方沉积上部金属层430，例如包括铝、铜或其他合适的金属。

接下来，如图12所示，沉积并图案化光致抗蚀剂层以形成光掩模440，该光掩模包括(a)用于形成上部互连接触件382的第一光掩模元件440a，如下文所论述，(b)第二光掩模元件440b(用于形成底部电极连接元件318，如下文所论述)，(c)第三光掩模元件440c(用于形成顶部电极316和下面的绝缘体314以及电阻器膜区322，如下文所论述)，以及(d)第四光掩模元件440d(用于形成金属电阻器顶盖元件362和下面的绝缘体顶盖元件360和电阻器元件354，如下文所论述)。

如图所示，第三光掩模元件440c的宽度W_{顶部电极_抗蚀剂}可大于底部电极312的宽度W_底部电极但小于第一电阻器膜区404a和第一绝缘体层区406a的宽度(W_{区_404a}＝W_{区_406a})，使得用以形成顶部电极316(见图13)的后续金属蚀刻使顶部电极316的横向边缘(在x方向上，或在x方向和y方向两者上)与下面的绝缘体314和电阻器膜区322(见图13)自对准，同时也防止底部电极312的任何蚀刻。

类似地，第三光掩模元件440d的宽度W_{tfr_顶盖_抗蚀剂}可大于跨两个金属头部352a、352b延伸的宽度W_头部，但是小于第二电阻器膜区404b和第二绝缘体层区406b的宽度(W_{区_404b}＝W_{区_406b})，使得用以形成金属电阻器顶盖元件362(见图13)的后续金属蚀刻使金属电阻器顶盖元件362的横向边缘(在x方向上，或者在x方向和y方向两者上)与下面的电阻器元件354和绝缘体顶盖元件360(见图13)自对准，同时也防止金属头部352a、352b的任何蚀刻。

图13示出了穿过图12所示的光掩模440的金属蚀刻并且在例如通过抗蚀剂剥离工艺移除光掩模440之后的结果。例如，蚀刻可以是选择性的，以蚀刻穿过未被光掩模440覆盖的结构(包括上部金属层430的部分、第一绝缘体层区406a和第二绝缘体层区406b以及第一电阻器膜区404a和第二电阻器膜区404b的未被光掩模440覆盖的部分，如图12所示)，但是在电介质区324中停止，例如在进入电介质区324的至/>的深度处停止。如图所示，蚀刻形成(a)与互连通孔384接触的上部互连元件382，(b)与底部电极接触件320接触的底部电极连接元件318，(c)顶部电极316和下面的绝缘体314和下面的电阻器膜区322，以及(d)金属电阻器顶盖元件362和下面的绝缘体顶盖元件360以及电阻器元件354。

如图所示，作为金属蚀刻的结果，顶部电极316的横向边缘与绝缘体314和电阻器膜区322的对应横向边缘对准。顶部电极316的横向宽度(W_顶部电极)、绝缘体314的横向宽度(W_绝缘体)和电阻器膜区322的横向宽度(W_{电阻器_膜_区})各自在x方向上或在x方向和y方向两者上横向延伸并且超过底部电极的横向宽度W_底部电极延伸。

类似地，金属电阻器顶盖元件362的横向边缘与下面的绝缘体顶盖元件360和电阻器元件354的对应横向边缘对准。金属电阻器顶盖元件362的横向宽度(W_{金属_顶盖})、绝缘体顶盖元件360的横向宽度(W_{绝缘体_顶盖})和电阻器元件354的横向宽度(W_{tfr_元件})各自在x方向上或在x方向和y方向两者上横向延伸跨并且超过延伸跨两个金属头部352a、352b的横向宽度W_头部。

电阻器膜区322和电阻器元件354中的每一者具有形成它们由其形成的电阻器膜404的厚度(T_电阻器)，该厚度T_电阻器分别跨电阻器膜区322和电阻器元件354的整个横向宽度(在x方向上或者在x方向和y方向两者上)是均匀的。类似地，绝缘体314和绝缘体顶盖元件360中的每一者具有它们由其形成的绝缘体层406的厚度(T_绝缘体)，该厚度T_绝缘体分别跨绝缘体314和绝缘体顶盖元件360的整个横向宽度(在x方向上或者在x方向和y方向两者上)是均匀的。

在一些示例中，图13示出了完成的MIM电容器模块302a、TFR模块304a和互连结构306a。在形成MIM电容器模块302a、TFR模块304a和互连结构306a之后，该工艺可继续例如通过形成另外的金属互连层和/或电介质层构造附加互连结构。

图14是示出根据一个示例的形成包括示例性MIM电容器模块和示例性TFR模块的示例性集成电路结构的示例性方法1400的流程图。在1402处，形成包括底部电极基部的下部金属层M_x。在一个示例中，下部金属层M_x包括下部互连金属层(例如，包含铝)。在另一个示例中，下部金属层M_x包括硅化多晶硅层。在1404处，在下部金属层M_x上方沉积电介质区(例如，氧化物区)并且例如通过CMP工艺进行平坦化。

接下来，如由图14中的虚线框指示的，可在1406至1412处执行镶嵌工艺以形成MIM电容器模块的底部电极和底部电极接触件以及TFR模块的一对金属头部。

首先，在1406处，电介质区被图案化和蚀刻以形成桶开口和一对头部开口。在1408处，底部电极形成在底部电极桶开口中，该底部电极包括(a)杯形底部电极部件和(b)在由杯形底部电极部件限定的内部开口中的底部电极填充部件。

在可与1408同时执行的1410处，在一对头部桶开口中的每一者中形成金属头部，每个金属头部包括(a)杯形头部部件；和(b)在由杯形头部部件限定的内部开口中的头部填充部件。

在1412处，执行平坦化工艺以限定平坦化支撑表面，该平坦化支撑表面包括：(a)杯形底部电极部件的平坦化顶部表面；(b)底部电极填充部件的平坦化顶部表面；以及(c)电介质区的位于底部电极的相对的两侧上的平坦化顶部表面区域。

在1414处，跨一对金属头部连接的电阻器元件是由形成在平坦化支撑表面上的电阻器膜形成的。

在1416处，绝缘体形成在MIM电容器模块的底部电极上。绝缘体可形成在平坦化支撑表面上方，并且可横向延伸跨并且超过底部电极的整个宽度，使得绝缘体在x方向或在x方向和y方向两者上在电介质区的位于底部电极的相对的两侧上的平坦化顶部表面区域上方延伸。绝缘体可跨该绝缘体的整个横向宽度具有均匀的竖直厚度。在一些示例中，如上所述，绝缘体形成在电阻器膜上方，使得电阻器膜区(形成在平坦化支撑表面上)布置在绝缘体与平坦化支撑表面之间。类似于绝缘体，电阻器膜区可跨电阻器膜区的整个横向宽度具有均匀的竖直厚度。

在1418处，在电介质区上方形成上部金属层，该上部金属层包括绝缘体上方的顶部电极。

图15是示出根据一个示例的形成包括示例性MIM电容器模块和TFR模块的示例性集成电路结构的示例性方法1500的流程图。在1502处，形成包括底部电极基部和一对头部基部的下部金属层M_x。在一个示例中，下部金属层M_x包括下部互连金属层(例如，包含铝)。在另一个示例中，下部金属层M_x包括硅化多晶硅层。在1504处，电介质区(例如，氧化物区)沉积在下部金属层M_x上方并且例如通过CMP工艺进行平坦化。

接下来，如由图15中的虚线框指示的，可在1506至1512处执行镶嵌工艺以形成底部电极和一对金属头部。在1506处，电介质区被图案化和蚀刻以形成(a)桶开口和一对头部开口。在1508处，共形金属(例如，钨)被沉积并且延伸到底部电极开口和一对头部开口中。在1510处，填充金属(例如，氮化钛(TiN))沉积在共形金属上方并且延伸到桶开口和一对头部开口中。

在1512处，执行平坦化工艺以移除共形金属和填充金属的部分，其中(a)底部电极开口中的共形金属和填充金属的剩余部分限定底部电极，该底部电极包括杯形底部电极部件和在由杯形底部电极部件限定的内部开口中的底部电极填充部件，并且(b)每个头部开口中的共形金属和填充金属的剩余部分限定金属头部，该金属头部包括杯形头部部件和在由杯形头部部件限定的内部开口中的头部填充部件。平坦化工艺可限定平坦化支撑表面，该平坦化支撑表面包括：(a)杯形底部电极部件的平坦化顶部表面；(b)底部电极填充部件的平坦化顶部表面；(c)电介质区的位于底部电极的相对的两侧上的平坦化顶部表面区域；(d)每个金属头部的杯形头部部件的平坦化顶部表面区域；(e)每个金属头部的填充部件的平坦化顶部表面区域；以及(f)电介质区的横向地位于一对金属头部之间并与该对金属头部相邻的平坦化顶部表面区域。

在1514处，跨一对金属头部连接的电阻器元件是由形成在平坦化支撑表面上的电阻器膜形成的。

在1516处，绝缘体形成在底部电极上方。绝缘体可形成在平坦化支撑表面上方，并且可横向延伸跨过并且超过底部电极的整个宽度，使得绝缘体(在x方向或在x方向和y方向两者上)在电介质区的位于底部电极的相对的两侧上的平坦化顶部表面区域上方延伸。在一些示例中，绝缘体可形成为跨绝缘体的整个横向宽度具有均匀的竖直厚度的平面绝缘体。在一些示例中，如上所述，绝缘体形成在电阻器膜上方，使得电阻器膜区(布置在平坦化支撑表面上)布置在绝缘体与平坦化支撑表面之间。类似于绝缘体，电阻器膜区可跨电阻器膜区的整个横向宽度具有均匀的竖直厚度。

在1518处，在电介质区上方形成上部金属层，该上部金属层包括绝缘体上方的顶部电极。

Claims

1.一种集成电路结构，包括：

(a)金属-绝缘体-金属电容器模块，所述金属-绝缘体-金属电容器模块包括：

底部电极基部，所述底部电极基部形成在下部金属层中；

底部电极，所述底部电极形成在所述下部金属层与上部金属层之间的电介质区中，所述底部电极包括：

杯形底部电极部件；和

底部电极填充部件，所述底部电极填充部件形成在由所述杯形底部电极部件限定的内部开口中；

绝缘体，所述绝缘体形成在所述底部电极上方；和

顶部电极，所述顶部电极形成在所述绝缘体上方的所述上部金属层中；和

(b)薄膜电阻器模块，所述薄膜电阻器模块包括：

一对金属头部，所述一对金属头部形成在所述下部金属层与所述上部金属层之间的所述电介质区中，其中每个金属头部包括：

杯形头部部件；和

头部填充部件，所述头部填充部件形成在由所述杯形头部部件限定的内部开口中；和

电阻器元件，所述电阻器元件跨所述一对金属头部连接。

2.根据权利要求1所述的集成电路结构，其中所述薄膜电阻器模块包括形成在所述下部金属层中的一对头部基部，其中每个金属头部导电地连接到相应头部基部。

3.根据权利要求1至2中任一项所述的集成电路结构，其中：

每个金属头部的所述杯形头部部件和所述杯形底部电极部件是由共形金属形成的；并且

每个金属头部的所述头部填充部件和所述底部电极填充部件是由不同于所述共形金属的填充金属形成的。

4.根据权利要求3所述的集成电路结构，其中所述共形金属包括钨，并且所述填充金属包括氮化钛。

5.根据权利要求1至4中任一项所述的集成电路结构，其中所述绝缘体跨所述绝缘体的整个横向宽度具有均匀的竖直厚度。

6.根据权利要求1至5中任一项所述的集成电路结构，其中所述绝缘体形成在平坦化支撑表面上方，所述平坦化支撑表面包括所述杯形底部电极部件的平坦化顶部表面和所述底部电极填充部件的平坦化顶部表面。

7.根据权利要求6所述的集成电路结构，包括形成在所述平坦化支撑表面上的电阻器膜区，所述电阻器膜区跨所述电阻器膜区的整个横向宽度具有均匀的竖直厚度；

其中所述绝缘体形成在所述电阻器膜区上，所述绝缘体跨所述绝缘体的整个横向宽度具有均匀的竖直厚度。

8.根据权利要求1至7中任一项所述的集成电路结构，其中：

所述绝缘体形成在平坦化支撑表面上，所述平坦化支撑表面包括：(a)所述杯形底部电极部件的平坦化顶部表面，(b)所述底部电极填充部件的平坦化顶部表面，以及(c)所述电介质区的位于所述底部电极的相对的两侧上的平坦化顶部表面区域；并且

所述绝缘体横向延伸跨并且超过所述底部电极的整个宽度，使得所述绝缘体在所述电介质区的位于所述底部电极的相对的两侧上的所述平坦化顶部表面区域上方延伸。

9.根据权利要求1至8中任一项所述的集成电路结构，其中：

所述薄膜电阻器模块包括形成在所述电阻器元件上的电阻器元件绝缘体顶盖元件；并且

所述电阻器元件绝缘体顶盖元件是由与所述绝缘体共同的绝缘体材料形成的。

10.根据权利要求1至9中任一项所述的集成电路结构，其中：

所述下部金属层包括下部互连层；并且

所述上部金属层包括上部互连层。

11.根据权利要求1至10中任一项所述的集成电路结构，其中：

所述下部金属层包括硅化多晶硅层，其中形成在所述下部金属层中的所述底部电极基部包括形成在多晶硅区上的金属硅化物区；并且

所述上部金属层包括第一金属互连层。

12.根据权利要求1至11中任一项所述的集成电路结构，其中所述金属-绝缘体-金属电容器模块包括：

底部电极连接元件，所述底部电极连接元件形成在所述上部金属层中；和

底部电极接触件，所述底部电极接触件形成在所述下部金属层和所述上部金属层之间的所述电介质区中；

其中所述底部电极接触件提供形成在所述上部金属层中的所述底部电极连接元件与形成在所述下部金属层中的所述底部电极基部之间的导电连接。

13.根据权利要求1至12中任一项所述的集成电路结构，还包括互连结构，所述互连结构包括：

下部互连元件，所述下部互连元件形成在所述下部金属层中；和

上部互连接触件，所述上部互连接触件形成在所述上部金属层中并通过至少一个互连通孔连接到所述下部互连元件。

14.根据权利要求13所述的集成电路结构，其中所述至少一个互连通孔和所述杯形底部电极部件是由共同共形金属形成的。

15.一种形成根据权利要求1至14所述的集成电路结构中的任一者的方法。