CN1951004A - 电子装置 - Google Patents

Abstract

电子装置包括在半导体材料的衬底的第一侧上的至少一个薄膜电容器和至少一个电感器的网络。所述衬底具有足够高以限制所述电感器的电损耗的电阻率，并且在其第一侧上设有电绝缘表面层。第一和第二横向pin二极管被限定在衬底中，每个pin二极管具有掺杂p区、掺杂n区和中间本征区。第一pin二极管的本征区大于第二pin二极管的本征区。

Description

电子装置

本发明涉及一种电子装置，该电子装置包括薄膜电容器和电感器的网络，所述电容器和电感器位于半导体材料的衬底的第一侧上，该衬底具有足够高以限制电感器的电损耗的电阻率，并且在其第一侧上设有电绝缘表面层。

这种电子装置从US 6,538,874中获知。已知的电子装置是具有第一和第二导电层的网络，其间存在介电层和绝缘层。

这里该绝缘层用作隔离物并设有接触窗口，通过该接触窗口，电容器的电极可被连接。第二导电层邻近该绝缘层，并在工作频率优选具有大于穿透深度的厚度。对于100MHz到3GHz的射频且使用Al或者Al合金的情况来说，该厚度至少为1μm。

该第一导电层被置于介电层的相对侧上。这里限定了电容器电极以及互连。可以设置附加的和中间的导电层，其中限定另一电容器电极。该已知的电子装置主要用做阻抗匹配。

已知装置的缺点在于，其需要与用作开关的分立半导体元件组合在一起。于是仍有一些部件需要组装到载体上，并限制了集成网络的优点。

因此，本发明的目的是提供在开篇中提及的类型的电子装置，其中开关可以被集成到网络内，且该网络仍然适合于在高频下使用，特别是在RF应用中。

该目的的实现在于在衬底中限定的第一和第二横向pin二极管，每个pin二极管具有掺杂p区，掺杂n区和中间本征区。该第一pin二极管的本征区大于第二pin二极管的本征区。

按照本发明，横向pin二极管用作开关。该横向pin二极管具有不同大小的本征区。这是基本优点，因为它允许根据需要的应用设计pin二极管，因此性能足够满足需求。

虽然横向pin二极管已经公知，然而考虑到衬底中产生的电效应，它们的集成仍存在问题。这些效应被称为pin二极管之间的串扰。该串扰出现在大距离内，特别是考虑到衬底的高欧姆特性，其在任何情况下都不会妨碍穿过衬底的电场结构。在本发明的优选实施例中，存在抑制所述串扰的装置。已经观察到，对于一些应用，例如传统天线开关电路，该串扰本身不是主要问题；两个pin二极管同时关断或导通。在这种开关电路中，在两个pin二二极管之间提供四分之一波长(λ/4)的传输线。该衬底效应可以导致穿过衬底的寄生通路，特别是通向接地或者通向第二pin二极管。这种通路的存在导致了λ/4长度的偏移，和由此退化的信号传输。

该抑制串扰的装置可以以不同方式实施。首先可以在第一和第二pin二极管之间提供屏蔽层或区。该屏蔽层可以是衬底中的掩埋层，同衬底表面基本平行。这种掩埋层优选为高度绝缘，例如氧化物或氮氧化物层。可替换地，该屏蔽层也可为基本横向于衬底面的区域。它可以横向地围绕该pin三极管，并且可以通过利用干法刻蚀或湿法腐蚀技术进行孔的刻蚀来制作。由于加工原因这些孔优选被填充。该屏蔽可以是电绝缘的，也可以是导电的而且连接到地。

在第一优选实施例中，用于抑制串扰的装置包括衬底部分的隔离，其中限定了第一pin二极管。该隔离包括衬底中的掩埋层和从该掩埋层延伸到衬底表面的环形侧壁，因此所述衬底部分同其它衬底部分基本电绝缘。由于屏蔽原因这种用以形成空腔部分的绝缘的屏蔽层组合表现出高度优势。不过它仍可在不需要具有绝缘层的昂贵衬底的情况下被制造，其到处存在。这通过借助注入步骤局部地提供掩埋层，同时通过填充孔提供环形侧壁来实现。应当理解，对于将设有这种隔离的每个pin二极管来说，高度优选的是，衬底的本体基本保持没有任何来源于pin二极管的电荷载流子。

在第一修改中，该掩埋层是硅化物，其通过注入合适的元素，例如钼、钛或者钻来提供。在接下来的加热步骤中，其可以同其它加热步骤组合，或者可以通过照射来实现，进行固态反应以形成硅化物。这种硅化(silicidation)可以在pin二极管形成之前或者之后完成。它提供了很好的保护以防止特别高的频率。优选地，这些孔包括导电材料，以具有完全的电磁屏蔽。合适的材料例如是多晶硅，其可以通过电镀来增强。

在第二修改中，该掩埋层是通过注入提供的氧化物。该掩埋层优选是‘SIMOX’层，该缩写代表注入氧隔离(Separation by ImplantedOxygen)。该SIMOX层恰好在薄硅层的下面形成很薄的绝缘层。该绝缘层光滑且特征是实际上没有缺陷或杂质同时保持了高成品率。SIMOX层本身的提供从S.Wolf和R.N.Tauber的Silicon Processing for the VLSI Era，(Sunset Beach：Lattice Press，2000)，258-259中得知。这里，这些孔优选被电绝缘材料填充以形成侧壁。适合的填充材料例如是氧化物、氮化物的堆叠和氧化物层。

在进一步的实施例中，该衬底包括附加的孔，以通过衬底限定垂直沟道电容器和/或垂直互连。该垂直沟道电容器足以相对于低成本提供高密度容量。以这种方式，该沟道电容器可以以同所述侧壁一样的制造步骤制造。考虑到工艺兼容性，在这种情况下这些侧壁将包括导电性材料。

然而，优选地，抑制串扰的装置被任意地或一致地提供在衬底中。由此的第一实施例是，通过利用电磁辐射束或粒子束的辐照产生晶格缺陷。合适的射束包括电子束，特别是高能电子束、中子束和离子束。该实施例具有的另外的优点是降低了电容器的等效串联电阻。其第二实施例是使用嵌入的导电粒子，例如Au、Pt、Ni等。

此外观察到这些装置可以组合使用。特别优选地作为附加装置是在衬底表面使用离子注入，例如Ar、N、He的那些。该注入是在生长热氧化物之后以及第一导电层沉积之前提供的。其结果可以是在与氧化物层的界面处的衬底的无定形化(amorphisation)。该注入适于作为附加装置，因为它用作源自pin二极管的离子的复合中心。

在进一步的实施例中，该pin二极管在平行于衬底表面的截面上具有基本上是圆形或椭圆形的形状。特别地，圆形形状具有良好限定了本征区宽度的优点。另一优点是pin二极管整体上可以合适地同该装置的其它部分绝缘。一般认为，圆形的pin二极管的尺寸大于在交叉指型电极的布局中具有相应特性的pin二极管。然而，该尺寸并不是本发明的包括电容器和电感器的装置的着重点。

在由此的特别适合的修改中，该n掺杂区横向位于本征区内。这是通常为n掺杂的衬底的优选选择。

在另一优选修改中，该椭圆形或圆形形状设置有间隙。设置用于互连pin二极管的内部区域的互连使得在衬底表面上的互连的垂直投影上其具有与该间隙的基本重叠。结果令人惊异地发现，该椭圆形或圆形形状的间隙并没有负面地影响pin二极管的特性。同时，该间隙有益于减小互连和外部区域之间的寄生电容。

在进一步的实施例中，该网络具有用作隔离物的绝缘层。该实施例是现有技术的那个。特别有益的是，在第二导电层中可以提供任何互连，其具有足够的厚度以限制其电阻率。因而，可以选择pin二极管和另一部件之间的距离以优化该设计，同时电感损耗非常低。在更进一步的实施例中，第一导电层包括接地平面，使得第二层中的互连具有传输线特点。这进一步改善了电子装置的RF性能。

本发明的电子装置特别适合用作组合的天线阻抗匹配和天线开关。这是由于多个原因：首先，由于集成规模，组件的数量特别受限制。其次，互连可以作为整体来设计，且适合于RF应用。此外，天线开关具有不同尺寸的本征区。

本发明的装置特别适合于在大约100MHz和更高的频率下使用。它们可以用在移动电话听筒中，还可以用在基站中。本发明的装置也可以用作插入型衬底(interposer substrate)，在其顶部上组装了另外的装置。

对于天线开关的接收通路，需要非常大的绝缘，以防止任何信号被接收通路上的功率放大器放大且导致低噪声放大器损坏。本征区因而可以更大，例如5-25μm，且优选为8-10μm。对于发送通路来说，限制电阻以便限制已经被放大的信号的损耗是重要的。在发送通路中pin二极管的本征区因而具有小的宽度，例如0.1-10μm，且优选为1-3μm。这些宽度是指该装置中的那些，由于通过衬底的扩散，其可以小于在制造过程中使用的掩模上的宽度。

此外有利的是，第一和第二pin二极管串联连接。这种连接是与上面所概述的不同的实施例，虽然这种结构可以施加在一条通路内。

与pin二极管的平行切换相比，该实施例的优点在于小阻抗损耗。尽管如此一并且这不同于在单个衬底上串联放置的垂直pin二极管-可量测性提供了该串联连接的pin二极管可以被赋予不同的特性。在单个衬底上的垂直pin二极管中，所有的本征区具有相同的宽度。

本发明的装置的衬底可以被制作得更薄。此外，有源器件可以被放置在该衬底的腔中。然后导电层也可以用作这些装置的互连。另外，热沉可以设置在衬底的背面，优选是其减薄的背面，以便去除任何多余的热量。该热沉同时适合于作为接地平面。用于优选的、凸块的放置、或线接合的接触垫可以设置在第二导电层中。

高得足以限制电感器的电损耗的电阻，一般是大于100Ω.cm的电阻，且优选是至少1kΩ.cm。虽然优选该衬底是全部高欧姆的，然而这主要地不是必需的，并且该高欧姆特性可以被限制到特定区域。

在衬底顶部上的层堆叠内，其包括导电层、介电层和隔离物，可以限定另外的部件。它们包括传输线、微电机械系统(MEMS)开关和可变电容器、可变电抗器、电阻器和谐振器。这允许使用衬底作为平台和载体，其上多种功能可以被集成，其包括一个或多个低噪声放大器和功率放大器、收发机IC、压控振荡器和任何互连以及为匹配、耦合、反馈回路和其他诸如此类的所需的附加部件。层的堆叠特别适于MEMS元件的集成，因为这通过在第二导电层下面提供图案化的牺牲层来实现，其在提供该第二导电层以后通过刻蚀去除。

将参照附图对本发明的装置的这些和其它的方面进行进一步解释，其中：

图1示出第一实施例中的装置的示意截面图；

图2示出具有两个pin二极管的电路的电气图；

图3示出高欧姆衬底上的电感器和电容器的电路的电气图；

图4示出对于多种电阻率的衬底，电感器的Q因数和频率之间的函数关系；

图5示出对于多种电阻率的衬底，电容器的串联电阻和频率之间的函数关系。

图1示出该装置的示意截面图。电子装置10包括硅衬底1，其具有第一侧41和第二侧42。在第二侧42上，衬底1被氧化硅的电绝缘层2覆盖。Al的第一导电层3，其中限定了第一电容器11的第一电容器电极21，位于所述层2上。介电材料层5，其在通孔13的区域中被去除，位于第一导电层3上。介电材料层5包括SiN_x，0.5□x□2，并在电容器11的中间地带24中构成电介质26。在边缘地带22和23中，电介质26不仅包括介电材料层5，还包括电绝缘材料层4，在该实例中为SiO_x，1□x□2。包含Al的中间层6位于介电材料层5之上，并且部分地被电绝缘材料层4覆盖。导体轨道28被限定在中间层6中。也包括Al的第二导电层7的第二图案29与该导体轨道28电接触。该导体轨道28与第二图案29一起形成了第一电容器11的第二电容器电极25。该第二导电层7另外包括作为第一图案的第一线圈12，通孔13，和互连14，且被保护层8覆盖。第二图案29在中间层6上的垂直投影部分地位于导体轨道28以外。第二图案29在第一导电层3上的垂直投影部分地位于第一电容器电极21以外，即在互连14的区域中。互连14是连接第二电容器电极25和装置110的其它部分所必需的。因此，第二电容器电极25在第一导电层3上的垂直投影至少部分地位于第一电容器电极21之内。

按照本发明，装置10包括第一横向pin二极管50和第二横向pin二极管60。在该实施例中两个pin二极管50、60具有圆形形状，且第一n掺杂区51、61横向位于第二p掺杂区52、62之内。在n掺杂区51、61和p掺杂区52、62之间提供本征区53、63。按照本发明，第一pin二极管50的本征区53的宽度d1小于第二pin二极管的本征区63的宽度d2。因此，第一pin二极管50具有比第二pin二极管60更低的电阻。因此第一pin二极管50非常适合于移动电话的发送通路中的集成，而第二pin二极管60适于其接收通路中的集成。为了防止串扰，适当地为高欧姆的衬底1包括防止串扰的装置。如初始测量已经表明的，本征区具有8μm的宽度的横向pin二极管在1mA的电流和100MHz的频率下具有大约3-6Ω的电阻，当电流增加时，在10mA下该电阻降低到0.3-0.6Ω。对于大约700MHz的频率，且在低电流下，该插入损耗小于-1.5dB。击穿电压在20和30V之间。

由图1清楚的是，横向pin二极管50、60具有明显的优点，即它们可以从顶部被接触。这样互连56、66、67可以被集成在第一和第二导电层3、7中。通过这些互连，这些pin二极管能够被集成在电路中，这对于技术人员来说是明显的。由此的实施例例如从未预公开的申请EP03102255.1(PHNL030882)以及EP02079324.6(PHNL020986)中得知，其在此被包括作为参考。所示的实际布局仅是示例性的，其中电感器12和电容器11横向位于pin二极管50、60之间。也可以设计其它的布局。由此的例子是电感器和pin二极管横向地隔开，并且只有在电感器和电容器的下面或邻近处的衬底区被制作成高欧姆的。此外，第二导电层7被示为具有大的厚度。然而，通过选择替换金属例如Cu，可以减小该厚度。

图2示出电气图，其表示具有在天线开关中使用的pin二极管的电路。所示出的是仅对于一个频率带宽的电路。该电路包括至具有功率放大器的发送通路的连接110；至具有低噪声放大器的接收通路的连接120；和至天线130的连接。另外，提供四分之一波长λ/4的谐振传输线140，以及第一pin二极管50，其位于至接收通路120的连接和地之间；和第二pin二极管，其位于发送通路110和至天线130的连接之间。在来自发送通路110的信号必须被发送到天线130的情况下，pin二极管50、60导通。可替换地，在接收模式中，pin二极管50、60关断。

图3示出电气图，其是用于衬底中电损耗的模型。从该模型中可以理解，对于电容器，衬底损耗在低频时占优势，而对于电感器，损耗在高频时开始占优势。该衬底引起的损耗可以被分为本体引起的损耗和在Si-SiO₂界面处引起的损耗。在零偏置条件下，在Si-SiO₂界面处存在积累层，该积累层由例如热氧化硅中通常存在的固定电荷引起。从CV测量中推导得到，积累的电荷的量大约是比4kΩcm Si的本体中存在的移动电荷的总量大的数量级。因此，明显地，次于体电阻，与该积累电荷有关的界面电阻显著地影响了在顶部处理的无源损耗。可以通过将Si衬底的顶表面制作成非晶的来增加Si-SiO₂界面处的低电阻，因而降低了载流子迁移率。在我们的情况中，这是使用在热氧化物生长之后且在第一导电层3沉积之前的例如Ar或N的离子注入来实现的。

图4示出作为衬底电阻的函数的5nH电感器的Q因数的曲线图。可以看到，对于本发明中使用的高欧姆Si(ρ·4kΩ..cm)，获得了电感器Q的显著改善。对于体电阻率＜1kΩ.cm几乎不存在电感器Q的增加。对于低于1kΩcm的衬底电阻率，本体引起的损耗明显优于在Si-Si₂界面处引起的损耗。

对衬底损耗进一步的抑制通过在本体中引入晶格缺陷来获得。通过在Si的带隙内制造局部化的能量状态，捕获移动电荷，并且因此该特定电阻率提高。当使用高能量(E＞1MeV)电磁辐射束或粒子束例如离子束和中子束时，可能导致对晶格的永久破坏。该辐照是低温过程，并因此可以在层的堆叠3、4、5、7被沉积并被构造以后进行。使用范德格拉夫(Van-de-Graaf)加速器，其产生1-5MeV的电子能量。加工的晶片以1.4×10¹⁵e.cm^-2的剂量被辐照。

图5示出对于具有接收到的不同处理的衬底作为频率的函数的电容器11的等效串联电阻(ESR)的曲线图。点线表示未经处理的装置，短划线表示利用辐照处理的装置。短划和点线(dash-and-dot line)表示利用注入处理的装置。短划-点线(dash-dot line)表示采用注入和辐照两者处理的装置。为了比较，ESR是在玻璃衬底上加工的相同电容器所绘制的，其被示为连续线。从该图5可以看到，电子束辐照后的ESR下降了与利用界面离子注入所获得的大约相同的数量级。当结合电子束辐照和界面离子注入时，ESR进一步降低。如所期望的，这明显地表明辐照是注入的补充。采用图3所示的模型拟合这些数据表明相比于“未经处理的”高欧姆硅，有效衬底电阻增加了10,000(！)倍。电子束辐照之后，电容器11的漏电流没有显著变化。

Claims (11)

1、一种电子装置，包括在半导体材料的衬底的第一侧上的至少一个薄膜电容器和至少一个电感器的网络，所述衬底具有足够高以限制所述电感器的电损耗的电阻率，并且在其第一侧上设有电绝缘表面层；

其中，第一和第二横向pin二极管被限定在衬底中，每个pin二极管具有掺杂p区、掺杂n区和中间本征区，且在所述pin二极管中，第一pin二极管的本征区大于第二pin二极管的本征区。

2、如权利要求1所述的电子装置，其中所述衬底设有用于防止第一和第二pin二极管之间的串扰的装置。

3、如权利要求2所述的电子装置，其中用于防止串扰的装置包括衬底部分的隔离，其中限定了第一pin二极管，该隔离包括衬底中的掩埋层和从该掩埋层延伸到衬底表面的环形侧壁，使得所述衬底部分与其它衬底部分基本上电绝缘。

4、如权利要求2所述的电子装置，其中用于防止串扰的装置可通过借助粒子中的电磁射辐射束辐照衬底实现对晶格造成损伤。

5、如权利要求2所述的电子装置，其中用于防止串扰的装置包括导电粒子。

6、如权利要求1所述的电子装置，其中第一pin二极管在平行于衬底表面的截面上具有基本圆形或者椭圆形的形状。

7、如权利要求6所述的电子装置，其中掺杂n区横向地位于本征区内部。

8、如权利要求6或7所述的电子装置，其中该圆形或椭圆形的形状设有间隙，并且其中用于连接第一pin二极管的区域的互连被设置使得在该互连在衬底表面上的垂直投影上存在与该间隙的基本重叠。

9、如权利要求1所述的电子装置，其中线圈和电容器被嵌入在堆叠中，其包括第一和第二导电层和介电层以及在它们之间的绝缘层，所述绝缘层用作隔离物，并包括用于连接电容器的电极的接触窗口。

10、如权利要求1所述的电子装置，其中第一pin二极管用作接收通路中的天线开关，以及第二pin二极管用作发送通路中的天线开关。

11、如权利要求9所述的电子装置，其中该无源部件网络用作阻抗匹配网络。

Images