JPH04316206A

JPH04316206A - アバランシェ・ダイオード・リミッタ

Info

Publication number: JPH04316206A
Application number: JP4000014A
Authority: JP
Inventors: Michael G Adlerstein; マイケル・ジー・アドラーステイン
Original assignee: Raytheon Co
Current assignee: Raytheon Co
Priority date: 1990-12-28
Filing date: 1992-01-04
Publication date: 1992-11-06
Also published as: EP0493094A2; EP0493094A3; US5126701A

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、無線周波回路に関し、
特に無線周波リミッタに関する。

【０００２】

【従来の技術】当技術において周知の通り、無線周波シ
ステムにおいては、モノリシック・マイクロ波およびミ
リ波集積回路技術の使用によりＲＦ構成要素および回路
の小型化および集積化の傾向がある。増幅器、ミキサ、
スイッチ等を含むこのような構成要素は、ＲＦ受信シス
テムにおける用途を見出しつつある。典型的な受信機に
おいては、受信機は、一般に低ノイズ増幅器と接続され
たアンテナを有するいわゆる「ＲＦフロント・エンド」
を含む。増幅器は一般に、検出回路に信号を送るＲＦミ
キサに送られる。

【０００３】また当技術においては、レーダ・システム
において使用されるようなＲＦ受信機は、例えば多数の
電磁障害を呈する環境において使用するのが典型的であ
ることも周知である。このような環境においては、例え
ばレーダの送信機からの漏洩、あるいは敵の妨害装置か
ら生じる高いＲＦ入力信号レベルが、高い入射電力レベ
ルの結果として焼損し易い受信システムのこのような回
路要素に対する脅威となる。例えば、レーダ受信機の「
フロント・エンド」において使用される低ノイズ増幅器
は、一般に高い入射電力レベルにより破損し易い少なく
とも１つの電界効果トランジスタを含んでいる。

【０００４】モノリシック・マイクロ波集積回路におい
て一般に使用されるトランジスタの１つの形式は、いわ
ゆるＭＥＳＦＥＴ（金属半導体電界効果トランジスタ）
である。このＭＥＳＦＥＴは、半導体チャンネル領域と
オーミック接触を生じるように配置されるソース電極お
よびドレーン電極を含む。このチャンネル領域との間、
および前記ソースおよびドレーン電極間でのショットキ
ー・バリア接触に配置されているのはゲート電極である
。このゲート電極は、周知の如くソースおよびドレーン
電極間のチャンネル領域の導電性を制御するため使用さ
れる。ミリ波装置の如き高周波装置の場合は、ゲート電
極は、典型的には０．２５ミクロン以下のやや短い「ゲ
ート長」を有する。マイクロ波周波数の如き低周波動作
の場合でも、ゲート長は短い（即ち、約１ミクロン以下
）。これらの小さなゲート長の故に、ＭＥＳＦＥＴは特
に、ＭＥＳＦＥＴのゲートに送られる高レベルのマイク
ロ波およびミリ波の入力信号から焼損を受け易い。このことは、入力電力レベルが前記の電磁障害により制
御できない受信機のフロント・エンドにおける回路にお
いて特に妥当する。従って、このような回路は、高入力
電力レベルから保護する必要がある。ＲＦ受信機におけ
る使用される１つの試みは、ＰＩＮダイオード・リミッ
タ回路である。１つの形式のＰＩＮダイオードＲＦリミ
ッタ回路については、Ｒ．Ｊ．Ｔａｎ等による論文「高
電力／低スパイク漏洩用途のためのデュアル・ダイオー
ド・リミッタ（Ｄｕａｌ−Ｄｉｏｄｅ　　Ｌｉｍｉｔｅ
ｒｆｏｒＨｉｇｈ−Ｐｏｗｅｒ／Ｌｏｗ　　Ｓｐｉｋｅ
　　Ｌｅａｋａｇｅ　　Ａｐｐｌｉｃａｔｉｏｎｓ）」
（ＩＥＥＥ　　ＭＴＴ−Ｓ、第ＩＩ巻、７５７頁、１９
９０年発行）において記載されている。この論文は、第
１の端部が入力端子と接続され、第２の端部が出力端子
に接続され、少なくとも１つの、望ましくは２つ以上の
ＰＩＮダイオードが送信線と基準電位との間にシャント
に取付けられた、送信線を持つリミッタについて記載し
ている。２つのダイオードが極性が反対で送信線に沿って４分の
１波長だけ離れて配置される時、性能が改善される。こ
のリミッタは、２つの基本的モードで作動する。その通
常の非リミット・モードで作動する間、リミッタは比較
的低い挿入損失を有する。しかし、リミット・モードで
作動する間、ＰＩＮダイオードが順方向バイアス伝達状
態にあり、その結果、リミッタはこれに与えられる入力
電力信号に対して非常に高い挿入損失を呈する筈である
。リミッタは、例えばアンテナの如き入力信号源と、低
ノイズ増幅器の如き保護を必要とする回路との間に配置
される。

【０００５】ＰＩＮダイオード・リミッタ装置には幾つ
かの問題が存在する。一般に、ＰＩＮダイオードは、真
性領域（Ｉ）により負のドーピング領域（Ｎ）から隔て
られた正のドーピング領域（Ｐ）を含むドーピング特性
を有するダイオードである。ＰＩＮダイオードがそのリ
ミット状態にある時、最大の電力処理能力を生じるため
には薄いＩ領域および大きな接合領域が必要である。薄
いＩ領域はまた、リミット状態から非リミット状態への
迅速な復元を保証するためにも望ましい。一方、薄いＩ
領域は、与えられたデバイス面積に対して高いキャパシ
タンスをもたらす結果となり、これにより非リミットに
おける挿入損失を増加させる。従って、Ｉ層の厚さに対
する妥協値を見出さねばならない。

【０００６】ＰＩＮダイオードは、ＮＩ接合およびＰＩ
接合の両方が順方向にバイアスされるように、ダイオー
ドに対して電力を加えることによりＲＦリミッタとして
使用される。このような順方向バイアス条件下では、Ｉ
領域はＰ材料に対してｎタイプの材料であるように見え
、またＩ領域はＮ材料に対してＰタイプの材料であるよ
うに見える。従って、ＰＩおよびＩＮ接合は、２つのＰ
Ｎ接合のように挙動する。順方向バイアス条件下では、
キャリアがＮおよびＰの両領域からＩ領域へ注入される
。キャリアは、ホール電子対が再結合と呼ばれるプロセ
スにおいて形成されるまで、Ｉ領域に留まる。電荷は、
ＰＩおよびＩＮ接合が順方向バイアスされる限り、Ｉ領
域へ流れる続ける。この条件は、ダイオードをその端子
間の低い抵抗経路であるように見せる。ＲＦリミッタと
して使用される時、ＰＩＮダイオードは信号線とグラウ
ンドとの間に接続される。このため、もし前記入力信号
の電力レベルがＰＩＮダイオードのＰＩおよびＮＩ接合
に順方向バイアスを与えるに充分な大きさであるならば
、加えられたＲＦ入力信号は制限される。これらの条件
下では、ＰＩＮダイオードの端子間の低抵抗経路がＲＦ
送信線とグラウンド間にあるため、過剰電力はグラウン
ドへ分路される。印加された入力信号が過剰電力レベル
より低い時、ＰＩおよびＮＩ接合はもはや順方向バイア
スされず、ＰＩおよびＮＩ接合における電荷は、前述の
如く主としてホールと電子の再結合のプロセスにより除
去される。この再結合プロセスは、ＰＩＮダイオードを
その導通状態から非導通状態へ切換えさせる。ＰＩＮダ
イオードを導通状態から非導通状態へ切換えるため必要
な時間（即ち、先に述べた如き復元時間）は、接合温度
が上昇するに伴って遅くなる。従って、ＰＩＮダイオー
ドの復元時間は温度に感応する。接合温度は、電力がＰ
ＩＮダイオードにおいて消費される時生じる、あるいは
リミッタが作動中環境の周囲温度の上昇により生じる熱
により増加する。

【０００７】別の問題は、ＰＩＮダイオード・リミッタ
が、特に共通の半導体基板上に電界効果トランジスタ（
ＦＥＴ）と共に集積されるモノリシック・マイクロ波集
積回路として容易に製造されないことである。

【０００８】従って、非リミット状態において低い挿入
損失を持つ高速の高電力リミッタとして作動する能力を
持ち、かつミリ波周波数帯域以下で作動し得るＲＦリミ
ッタ回路を提供することが望ましい。

【０００９】更にまた、ＲＦリミッタ回路をモノリシッ
ク・マイクロ波集積回路（ＭＭＩＣ）として作ることを
可能にし、更に保護のため使用される回路と共にこのよ
うなリミッタを共通の半導体基板上に集積することを可
能にするＭＭＩＣと共用可能なＲＦリミッタ回路におけ
る上記の同じ電気的特性を提供することが望ましい。

【００１０】

【発明の概要】本発明によれば、入力端子および出力端
子を有するＲＦリミッタ回路は、第１の端部が回路の入
力端子と接続され、第２の端部が回路の出力端子と接続
されたＲＦ伝搬ネットワークを含む。このＲＦリミッタ
回路は更に１対のダイオードを含み、該対のダイオード
がアノードとカソードとを持ち、前記ダイオード対の第
１のダイオードのアノードが前記伝搬ネットワークと接
続され、前記ダイオード対の第２のダイオードのカソー
ドが前記伝搬ネットワークと接続されている。ＲＦリミ
ッタ回路は更に、前記伝搬ネットワークおよび前記ダイ
オードと接続されて各ダイオードの両端の逆バイアス電
圧を分散し、かつ前記伝搬ネットワークに基準電圧を与
えるバイアス装置を含む。このような特定の構成により
、高周波ＲＦリミッタ回路が提供される。逆バイアスさ
れたダイオードをリミッタにおいて用いることにより、
このリミッタは、前記バイアス装置により加えられる逆
バイアス電圧がダイオードのキャパシタンスを非常に低
くするため、その非リミット・モードにおいて低い挿入
損失特性を有することになる。このため、特に高周波に
おいて低い挿入損失となる。そのリミット・モードにお
いては、逆ＤＣバイアスに加えられるＲＦ電圧およびＲ
Ｆ電圧は、ダイオードを電子なだれ降伏状態に置く。ダ
イオードは、ＰＩＮダイオードにおける如き電子−ホー
ル対の再結合のプロセスにより、なだれ降伏から回復し
ない。むしろ、なだれ降伏電圧の除去の結果として与え
られるダイオードの接合の両端における大きな電界の存
在が、電荷を迅速に接合の両端から払拭させる。このなだれ降伏の回復プロセスは、電子−ホール対の再
結合のこれまでのＰＩＮダイオードのプロセスよりも、
温度の感応性が小さい。このため、逆バイアスが与えら
れたダイオードを使用するリミッタは、ＰＩＮダイオー
ドよりも温度感応性が小さい。

【００１１】本発明の別の特徴によれば、入力端子およ
び出力端子を持つＲＦリミッタは、第１の端部が回路の
入力端子に接続されかつ第２の端部が回路の出力端子に
接続されたＲＦ伝搬ネットワークを含む。このＲＦリミ
ッタは更に、対の各ダイオードがアノードとカソードと
を持つ複数のダイオード対を含む。各対は、前記ダイオ
ード対の第１のダイオードのアノードが前記伝搬ネット
ワークと接続され、前記ダイオード対の第２のダイオー
ドのカソードが前記伝搬ネットワークと接続されている
。複数のダイオード対は、所定の電気的経路長により前
記伝搬ネットワークに沿って隔てられている。本ＲＦリ
ミッタ回路は更に、前記伝搬ネットワークおよび前記複
数のダイオード対と接続されて、各ダイオード対の両端
に逆バイアス電圧を分散しかつ前記伝搬ネットワークに
基準電圧を与えるバイアス装置を含む。このような特定
の構成により、ＲＦ伝送線に沿って所定の電気的経路長
で隔てられた複数のダイオード対を用いることにより、
高電力レベルを取扱うことができる広帯域のＲＦリミッ
タ回路が提供される。このリミッタは、電力が複数のダ
イオード対全体に分散されるため、単一のダイオード対
よりも高い電力の取扱いが可能である。

【００１２】本発明の更に別の特徴によれば、リミッタ
により保護される回路としてアクティブな構成要素を有
する共通の基板上にモノリシック・マイクロ波集積回路
としてＲＦリミッタ回路を作る方法が、半絶縁基板上に
２つの異なる半導体層を提供するステップを含む。この
半導体層の第１は、ダイオード対の製造のための領域を
提供する活性層である。前記半導体層の第２は、保護さ
れるアクティブな構成要素の製造のための領域を提供す
る活性層である。この第１および第２の活性層は、半導
体のエッチング停止層により隔てられて、前記各第１お
よび第２の活性層の個々の製造を可能にする。このよう
な構成により、ＲＦリミッタ回路、および保護される回
路要素、例えば電界効果トランジスタを同じ基板上に作
ることができ、これにより信頼性が高く、大きさが小さ
くかつコストが安い全てのモノリシック回路を提供する
。

【００１３】本発明の上記の諸特徴、ならびに本発明そ
れ自体については、図面の以降の詳細な記述からよく理
解されるであろう。

【００１４】

【実施例】図１において、レーダ・システムのフロント
・エンド１０の如き高入力電力レベルから保護される回
路が、アンテナ１２からの入力信号が与えられる任意の
フィルタ１４を含むことが示される。このフィルタは、
ＲＦリミッタ１６に対して適当にフィルタされた入力信
号を供給する。このＲＦリミッタ１６は、図２乃至図６
に関して更に述べるように、このようなフィルタされた
ＲＦ入力信号を低ノイズ増幅器１８の如き回路へ送る。リミッタ１６は、低ノイズ増幅器（ＬＮＡ）１８に対す
る入出力レベルがある所定の閾値を越えなければ、ＲＦ
信号をＬＮＡ１８へ最小の損失で結合するため設けられ
る。本例においては、このリミッタは、そのリミット状
態へ切換えられて、ＬＮＡ１８を保護するためＬＮＡ１
８へ送られる信号を減衰するように働く。ＬＮＡは、一
般に、１つ以上の電界効果トランジスタ（ＦＥＴ）から
なることが知られる。金属電極半導体電界効果トランジ
スタ（ＭＥＳＦＥＴ）の如きＦＥＴは、チャンネル領域
とオーミック接触状態にありチャンネル領域とショット
キー・バリア接触状態にある薄いゲート電極により隔て
られる１対のソースおよびドレーン電極を含む。このゲ
ートは、ソース電極とドレーン電極間のチャンネルの導
通を制御する。電界効果トランジスタは、特にゲート電
極の高電力入力信号レベルからの破壊し易さによる保護
を必要とする能動デバイスである。ダイオードは、これ
も保護を必要とする能動デバイスの別の例である。異な
る用途においては、ミキサ、移相器、スイッチ等の如き
他の要素も保護を必要とする。

【００１５】従って、ＲＦリミッタ回路１６は、電界効
果トランジスタまたはダイオードの如き能動デバイスを
有する回路におけるどんな構成要素でも保護するため使
用することができる。

【００１６】次に図２Ａにおいて、ＲＦリミッタ回路１
６（図１）に対する第１の実施例１６’は、入力端子１
６ａ’および出力端子１６ｂ’を有する。第１のＤＣブ
ロッキング・コンデンサＣ１の第１の電極は、入力端子
１６ａ’に接続されている。コンデンサＣ１の第２の電
極は、ＲＦ伝搬ネットワークＴ１の第１の終端、本例で
はマイクロストリップ伝送線路と接続されている。マイ
クロストリップ伝送線路Ｔ１の第２の終端は、第２のＤ
Ｃブロッキング・コンデンサＣ２の第１の電極と接続さ
れている。ＤＣブロッキング・コンデンサＣ２の第２の
電極は、出力端子１６ｂ’と接続されている。バイアス
・ネットワーク１８は、バイアス電圧入力端子１８ａと
、一端部がマイクロストリップ伝送線路Ｔ１と接続され
た誘導子（インダクタ）Ｌ１と直列に接続された抵抗Ｒ
１、および図示の如く一端部が端子１８ａと接続された
抵抗Ｒ１とを含むグラウンドに対する第１のＤＣ経路と
を有する。このグラウンドに対する第１の経路は更に、
図示の如く抵抗Ｒ２と直列に接続される誘導子Ｌ２を含
む。抵抗Ｒ３は、図示の如く、抵抗Ｒ２およびグラウン
ド間に直列に接続されている。グラウンドに対する第１
のＲＦ経路は、端子１８ａから提供される。誘導子Ｌ３
は、第１の電極が端子１８ａと接続され、また第２の電
極がコンデンサＣ３の第１の電極と接続され、このコン
デンサの第２の電極はグラウンドに接続されている。こ
のように、グラウンドに対する第１のＲＦ経路は、図示
の如く、直列に接続された誘導子Ｌ３およびコンデンサ
Ｃ３を介して端子１８ａから提供される。グラウンドに
対する第２のＲＦ経路は、直列接続された誘導子Ｌ４お
よびコンデンサＣ４を介して提供される。誘導子Ｌ４は
、第１の電極がバイアス・ネットワーク１８のノード１
９ａと接続され、第２の電極がコンデンサＣ４の第１の
電極と接続されている。コンデンサＣ４の第２の電極は
グラウンドと接続され、これにより図示の如くグラウン
ドに対する第２のＲＦ経路を提供する。リミッタは、バ
イアス・ネットワーク１８のノード１９ａおよび１９ｂ
間に接続されたダイオード対２０を更に含むことが示さ
れる。このダイオード対２０もまた、図示の如く伝送線
路Ｔ１と接続されている。本例では、ダイオード対２０
は、図示の如く、アノード２２ａがノード１９ａと接続
され、カソード２２ｂがＲＦ伝搬ネットワークＴ１と接
続された第１のダイオード２２を含む。ダイオード対２
０は更に、アノード２４ａが伝送線路Ｔ１と接続され、
カソード２４ｂがノード１９ｂと接続された第２のダイ
オード２４を含む。バイアス・ネットワーク１８および
ダイオード対２０のこのような構成により、逆バイアス
電圧ＶＲが前記ダイオード対の各ダイオードに対して提
供され、基準電圧が前記ＲＦ伝搬ネットワークＴ１に提
供される。

【００１７】リミッタ１６’は更に、マイクロストリッ
プ伝送線路Ｔ１とグラウンドとの間に接続された同調ネ
ットワーク２６を含む。伝送線路Ｔ１に沿った点２０ａ
から点２０ａまでの予め定めた電気経路長τ１は、ダイ
オード対２０の作動インピーダンス特性に基いて選定さ
れる。本例では、同調ネットワーク２６は、図示の如く
、伝送線路Ｔ１のノード２６ａとグラウンドとの間に直
列に接続された誘導子Ｌ５およびコンデンサＣ５を含む
。同調ネットワーク２６は更に、図示の如く、伝送線路
Ｔ１のノード２６ａとグラウンドとの間に直列接続され
た誘導子Ｌ６およびコンデンサＣ６を含む。本例では、
リミッタ１６’が非リミット・モードで作動中は、誘導
子Ｌ５、Ｌ６およびコンデンサＣ５、Ｃ６の値は、リミ
ッタの低挿入損失を生じるようにダイオード対２０のイ
ンピーダンス値と関連して選定される。ノード２６ａか
らグラウンドまでの並列の２つの直列経路は、１つの誘
導子および１つのコンデンサを有する単一の直列経路と
して等価に表わすことができる。本例では、モノリシッ
ク・マイクロ波集積回路におけるインダクタンスの値を
小さくすることが比較的難しいため、２つの並列経路が
選定される。

【００１８】望ましい実施態様においては、ダイオード
は、ショットキー・バリア・ダイオードの如き高速回復
ダイオードであるように選定される。

【００１９】ＲＦリミッタ回路１６’の動作について、
図２Ｂに関して記述する。図２Ｂは、ダイオード２２、
２４の対（図２Ａ）における電流および電圧の関係を表
わしている。前述の如く、基準電圧ＶＲＥＦは、バイア
ス・ネットワーク１８（図２Ａ）により伝送線路Ｔ１（
図２Ａ）に与えられる。この基準電圧ＶＲＥＦは、バイ
アス・ネットワーク１８（図２Ａ）により加えられるバ
イアス電圧により選定される。基準電圧ＶＲＥＦは、ダ
イオード２２およびダイオード２４（図２Ａ）のいずれ
もＲＦ信号サイクルの負または正の部分において順方向
の導通状態に駆動されないように選定される。即ち、基
準電圧ＶＲＥＦは、順方向の導通状態がダイオードに生
じ得る前に、なだれ降伏がダイオード２２、２４（図２
Ａ）に生じることを保証するように選定される。

【００２０】ＲＦ信号が端子１６’（図２Ａ）へ送られ
ると、信号は伝送線路Ｔ１（図２Ａ）に沿って伝搬する
。伝送線路Ｔ１（図２Ａ）と接続されたダイオード２２
、２４（図２）両端の電圧は、伝送線路Ｔ１（図２Ａ）
における基準電圧ＶＲＥＦの上下に変動する。ダイオー
ドにおける基準電圧ＶＲＥＦと組合わされたダイオード
の一方におけるＲＦ信号電圧の振幅がダイオードになだ
れ降伏を生じさせる電圧（ＶＡ１またはＶＡ２）を越え
るならば、ＤＣおよびＲＦ電流がダイオードに流れ、こ
れにより伝送線路Ｔ１（図２Ａ）における電圧を制限す
る。

【００２１】次に図３において、保護される低ノイズ増
幅器３０が、低ノイズ増幅器４２と接続されたＲＦリミ
ッタ回路１６”を含むことが示される。低ノイズ増幅器
４２は、電界効果トランジスタ（ＦＥＴ）４４を含む。ＲＦリミッタ回路１６”は、入力端子１６ａ”および出
力端子１６ｂ”を有する。第１のＤＣブロッキング・コ
ンデンサの第１の電極は、入力端子１６ａ”と接続され
ている。コンデンサＣ１の第２の電極は、ＲＦ伝搬ネッ
トワークＴ１の第１の終端、本例ではマイクロストリッ
プ伝送線路に接続される。このマイクロストリップ伝送
線路Ｔ１の第２の終端は、第２のＤＣブロッキング・コ
ンデンサＣ２の第１の電極と接続される。ＤＣブロッキ
ング・コンデンサＣ２の第２の電極は、出力端子１６ｂ
”と接続される。図示の如く、バイアス・ネットワーク
３２は、バイアス電圧入力端子３２ａと、一端部が抵抗
Ｒ１の第１の端部と接続された第２の伝送線路Ｔ３と直
列接続された第１の伝送線路Ｔ２を含むグラウンドに対
するＤＣ経路とを有し、抵抗Ｒ１は第２の端部がマイク
ロストリップ伝送線路Ｔ１と接続されている。グラウン
ドに対するＤＣ経路は更に、図示の如く、伝送線路Ｔ１
とグラウンドとの間に直列接続された抵抗Ｒ２を含む。本例では、分散誘導子が伝送線路Ｔ２およびＴ３により
提供され、これら伝送線路は図示の如くコンデンサＣ３
、Ｃ４、Ｃ５により提供されるグラウンドに対する３つ
のＲＦ周波数経路を絶縁するように働く。

【００２２】複数のダイオード対３４〜３８は、図示の
如く伝送線路Ｔ１に沿って接続され、伝送線路Ｔ１は区
間Ｔ１Ａ−Ｔ１Ｄからなっている。複数のダイオード対
は、伝送線路に対して接続され、伝送線路に沿って予め
定めた電気経路長Ｔ１Ａ、Ｔ１Ｂ、Ｔ１Ｃ、Ｔ１Ｄによ
り隔てられられている。ダイオード対３４〜３８間の電
気的経路Ｔ１Ａ−Ｔ１Ｄは、ダイオード対３４〜３８お
よび低ノイズ増幅器４２の作動インピーダンスと関連し
て選定される。電気的経路Ｔ１Ａ−Ｔ１Ｄは、当業者に
は理解されるように、端子１６ａ”、１６ｂ”に選定さ
れた入出力インピーダンス値を生じるように選定される
。

【００２３】本例では、ダイオード対３４〜３８はそれ
ぞれ、図示の如く、伝送線路Ｔ１と接続されたアノード
３４ａ’−３８ａ’を有する第１のダイオード３４ａ’
〜３８ａ’を含む。前記ダイオード３４ａ−３８ａは更
に、図示の如くカソード３４ａ”〜３８ａ”を含む。カ
ソード３４ａ”および３８ａ”は直接グラウンドと接続
される。カソード３６ａ”は、伝送線路Ｔ５を介してグ
ラウンドに直列接続されている。伝送線路Ｔ４およびＴ
５は、インピーダンス整合の別の柔軟性を提供して、端
子１６ａ”および１６ｂ”に良好な入出力反射特性を生
じる。ダイオード対３４〜３８は更に、アノード３４ｂ
’〜３８ｂ’が図示の如くＲＦ伝送線路Ｔ１と接続され
第２のカソード３４ｂ”〜３８ｂ”が図示の如くバイア
ス・ネットワーク３２と接続された第２のダイオード３
６ｂ〜３８ｂを含む。このようなバイアス・ネットワー
クおよび複数のダイオード対の構成により、逆バイアス
電圧ＶＲが前記複数のダイオード対の各々に与えられ、
基準電圧ＶＲＥＦは伝送線路Ｔ１上に与えられる。電界
効果トランジスタ４４のゲート４４ａは、図示の如く直
列に接続されたコンデンサＣ６を介してノード１６ｂ”
に接続される。

【００２４】ＲＦリミッタ１６”におけるダイオードの
このような構成は、先に述べたように、ＲＦリミッタ１
６’（図２）に低挿入損失特性を生じるため要求される
同調ネットワーク２６（図２）の必要をなくす。同調ネ
ットワークの除去は、特に、小さなインピーダンス値を
持つ誘導子を作ることが難しいＭＭＩＣの如きＲＦリミ
ッタ回路の製造における利点である。複数のダイオード
対の使用は、１つのダイオード対を有するＲＦリミッタ
の電気的性能特性を維持し強化しながら、ＲＦリミッタ
回路をＭＭＩＣとして製造するに対する利点をもたらす
。

【００２５】周知のように、低ノイズ増幅器４２は、端
子１６ｂ”における５０ΩにＦＥＴ４４の入力インピー
ダンスを整合させる入力整合ネットワーク（図示せず）
を任意に含み得る。もし前記入力整合ネットワークが用
いられるならば、ＲＦリミッタ回路１６”の値は、３５
乃至４０ＧＨｚの周波数範囲における動作に対する下表
に示される値と類似しよう。

【００２６】　　　　　　　　　　　　　　　　　　　　　　　　　
　　　　　　　　　　表　　　　　　　　　　　　　　
　　　　　　　　　　　　　　　　　　　　　　　　　
　項　　目　　　　　　　　　　　　　　　　　　　　
　　　　　　　　　　　　　　　　値　　　　　　　　
　　　　　　　　　　　　　　　Ｔ１ａ　　　　　　　
　　　　　　　　　　　　　　　　幅１０μｍ　　　　
長さ８０μｍ　　　　　　Ｔ１ｂ　　　　　　　　　　
　　　　　　　　　　　　　幅１０μｍ　　　　長さ１
４５μｍ　　　　　　Ｔ１ｃ　　　　　　　　　　　　
　　　　　　　　　　　幅１０μｍ　　　　長さ１４５
μｍ　　　　　　Ｔ１ｄ　　　　　　　　　　　　　　
　　　　　　　　　幅１０μｍ　　　　長さ８０μｍ　
　　　　　Ｔ２、Ｔ３　　　　　　　　　　　　　　　
　　幅２０μｍ　　　　長さ１５０μｍ　　　　　　Ｔ
３　　　　　　　　　　　　　　　　　　　　　　　幅
２０μｍ　　　　長さ１５０μｍ　　　　　　Ｔ４、Ｔ
５　　　　　　　　　　　　　　　　　幅７０μｍ　　
　　長さ１８５μｍ　　　　　　Ｒ１、Ｒ２　　　　　
　　　　　　　　　　　　１０００Ω　　　　　　Ｃ１
、Ｃ２　　　　　　　　　　　　　　　　　　０．２５
（ｐｆ）　　　　　　Ｃ３、Ｃ４、Ｃ５　　　　　　　
　　　　　５．０（ｐｆ）図３において示した保護デバ
イスは低ノイズ増幅器４２であるが、ダイオード、ミキ
サ、ダイプレクサまたは入力信号電力に感応する他のデ
バイスに限らずこのような高電力信号からの保護を必要
とするどんなデバイスでもよい。

【００２７】ＲＦリミッタ回路１６”（図３）のコンピ
ュータによりシミュレートされた設計応答は、前表に指
定された抵抗、伝送線路およびコンデンサの値を有する
如くに図４に示される。図４は、ＲＦリミッタ回路１６
”が実際には５０Ωのソースおよび負荷インピーダンス
で終端されることを前提として描かれた。図４に示され
る各挿入損失および帰路損失カーブは、図４に示される
如き異なるダイオード抵抗を用いて生成される。

【００２８】図３に示された如き保護回路は、共通のモ
ノリシック・マイクロ波集積回路（ＭＭＩＣ）基板上に
異なる材料から２つのＭＭＩＣ構成要素を形成する望ま
しいプロセスにより、図５乃至図１５に関して記載する
如く作られることになる。

【００２９】まず図５において、半導体基板１１０、本
例では、ヒ化ガリウムまたはシリコンの如き他の適当な
半導体材料、または他の第ＩＩＩ族または第Ｖ族の材料
からなる半絶縁基板が、第１の面上に配置された複数の
層を含むことが示される。基板１１０の第１の面上に配
置されるのは、本例ではシリコンの注入により、あるい
は他の適当なｎタイプ・ドーパントにより、典型的には
１×１０１６乃至２×１０１７原子／ｃｃの濃度に適当
にｎタイプにドーピングされるヒ化ガリウムからなる第
１のｎタイプ能動（活性）層１１２である。層１１２は
、典型的には約０．３ミクロンの厚さを有する。層１１
２上には、本例では典型的に約５×１０１８原子／ｃｃ
の濃度にシリコンの注入により更に厚くｎタイプにドー
ピングされたｎタイプのヒ化ガリウムからなる第１のＮ
＋接触層１１４が被着されている。層１１４は典型的に
は約０．１ミクロンの厚さを有する。

【００３０】層１１４上には、本例では、典型的には約
５×１０１８原子／ｃｃのドーパント濃度で充分にｎタ
イプ層を提供するようドーピングされるｎタイプのヒ化
インジウムガリウム（ＩｎＧａＡｓ）からなるエッチン
グ停止層１１６が被着されている。層１１６は、典型的
には約８０オングストローム（Å）の厚さを有する。層
１１６上には、本例では、１×１０１８乃至１×１０１
９原子／ｃｃの範囲内で厚くドーピングされたｎタイプ
のヒ化ガリウムからなる、典型的には約０．３ミクロン
の厚さを持つ第２の接触層１１８が置かれている。層１
１８上には、本例では、層１１２と同じ範囲内で適当に
ドーピングされたｎタイプのヒ化ガリウムからなる、典
型的には約０．１ミクロンの厚さを持つ第２の能動層１
２０が置かれている。

【００３１】層１１２は、電界効果トランジスタに対す
るゲート・チャンネルを提供し、層１１４は、ＦＥＴに
対するオーミック接触層を提供する。層１１６、本例で
はＮ＋ＩｎＧａＡｓは、先に述べたように、エッチング
停止層として働くように選定され、これも低い特定の接
触抵抗とのオーミック金属接触を許すことになる。層１
１８の厚さは、能動層１２０に対して加えられるショッ
トキー・バリア金属（図示せず）の高さを高くするよう
に選定され、これにより後の図において述べるように、
自己整合されるオーミック接触（図示せず）の短絡を防
止することになる。層１１８、本例ではＮ＋ＧａＡｓが
、能動層に対する接触を生じる。層１２０、本例ではＮ
＋ＧａＡｓが、後で述べるように、ダイオードの能動層
を提供する。

【００３２】次に図６において、基板１１０上の層１１
８、１２０（図５）が、図示の如く領域１１８ａ、１１
８ｂ、１２０ａ、１２０ｂを生じる複数の絶縁されたメ
サ領域にエッチングされる。本例では、１つのこのよう
な領域１２４ａが、層１２０（図５）上に導電性層（図
示せず）を被着することにより提供される。導電性層は
、金属領域１２２ａ、１２２ｂを生じるようにパターン
化される。金属層のパターン化、あるいは層１２０（図
５）の選択された下側部分を露呈する金属層のフォトレ
ジスト（図示せず）を介する被着、および金属領域１２
２ａ、１２２ｂの背後に残すことが周知であるフォトレ
ジストの剥離の如き周知の手法を使用することができる
。導電性層１２２ａ、１２２ｂは、図示の如く、層１２
０ａ、１２０ｂの部分とのショットキー・バリア接触を
形成する金属からなる。本例では、メサ領域１２４ａ、
１２４ｂを形成するため層１２０（図１）および１１８
（図１）をエッチングする間、導電性領域１２２ａ、１
２２ｂはマスクとして働く。本例では、ウエーハは、導
体１２２ａ、１２２ｂにより覆われない領域における層
１１８、１２０を侵食するＢＣｌ３およびＨｅ蒸気を用
いて反応性イオン・エッチングされる。しかし、このエ
ッチャントは、下側層１１６には同様に作用しない。即
ち、本例では、エッチャントは層１１８、１２０を選択
的に腐食するが、層１１６の材料、本例ではヒ化インジ
ウムガリウムは腐食しないように選定される。このため
、層１１６は、領域１２４ａ、１２４ｂを画成する際に
エッチング停止層として働く。

【００３３】次に図７において、導電性領域１２２ａ、
１２２ｂ（図６）は更に、図６に関して述べたものと同
様なプロセスによりエッチングされて導電性領域１２２
ａ’、１２２ｂ’を生じる。再び金属領域１２２ａ’、
１２２ｂ’をマスクとして用いて、メサ領域１２４ａの
部分を含むウエーハが、注入領域１２５を半絶縁性にす
る適当なエネルギの適当な不純物でブランケット注入さ
れる。導電性領域１２２ａ’、１２２ｂ’がブランケッ
ト注入の効果から領域１１２ａ’−１２０ａ’および１
１２ｂ’−１２０ｂ’を保護するため使用されて、これ
ら領域をダイオードおよび金属電極半導体電界効果トラ
ンジスタ（ＭＥＳＦＥＴ）を生じるように残すことに注
意。

【００３４】次に図８において、本例では金属領域１２
２ｂ’（図７）が除去されて領域１２４ｂ’を残す。領
域１２２ａ’（図７）が、ダイオードのカソード１２２
ａ”をメサ領域１２４ａ上に形成するようにエッチング
された。図６に関して述べたものと類似のプロセスを導
電性領域１２２ａ’（図７）および１２２ｂ’をエッチ
ングするため使用することができる。

【００３５】次に図９において、層１２０ｂ’（図８）
および１１８ｂ’（図８）が除去され、層１２０ａ’（
図８）および１１８ａ’（図８）がエッチングされて領
域１２０ａ”および１１８ａ”を形成する。層１２０ａ
”および１１８ａ”が共にダイオードのメサ領域１１９
を提供する。本例では、電気的なコンタクト１２２ａ”
が、層１１８ａ’（図８）、１２０ａ’（図８）を領域
１１８ａ”および１２０ａ”にエッチングしながら、自
己整合マスクとして働く。本例では、ウエーハは、接触
領域１２２ａ”により覆われない領域における層１１８
ａ’（図８）、１２０ａ’（図８）、１１８ｂ’（図８
）および１２０ｂ’を侵食するＢＣｌ３およびＨｅ蒸気
の混合物を用いて反応性イオン・エッチングされる。し
かし、このエッチャントは、同様に下側層１１６ａ’、
１１６ｂ’は侵食しない。即ち、本例では、エッチャン
トは層１１８ａ’（図８）、１２０ａ’（図８）、１１
８ｂ’（図８）、１２０ｂ’（図８）を選択的にエッチ
ングするが、層１１６ａ’、１１６ｂ’の材料、本例で
はヒ化インジウムガリウム（ＩｎＧａＡｓ）は侵食しな
い。このため、層１１６ａ’、１１６ｂ’は、メサ領域
１１９を画成して下側の接触領域１１６ａ’、１１６ｂ
’を露呈する時、エッチング停止層として働く。特に重
要なことは、ショットキー金属１２２ａ”の頂部に被着
されることになるオーミック接触（図示せず）がダイオ
ードを短絡する、即ち、メサ領域１１９の側壁面上の漏
洩経路（複数または単数）を生じることがないことを保
証するためダイオードのメサ領域１１９をアンダーカッ
トすることである。

【００３６】次に図１０において、領域１１６ａ’、１
１６ｂ’、１２２ａ”および１２５上に低い抵抗率のオ
ーミック接触１２８ａ、１２８ｂ、１２８ｃ、１２８ｄ
、１２８ｅが設けられる。オーミック接触は、導電性層
（番号なし）を被着することにより提供される。この導
電性層は、層１１６ａ’、１１６ｂ’、１２２ａ”、１
２５の選択された下側部分を露呈するフォトレジスト層
（図示せず）を介して前記層を被着させ、周知のように
背後の接触１２８ａ、１２８ｂ、１２８ｃ、１２８ｄ、
１２８ｅを残すためフォトレジストを剥離する、等の周
知の手法を用いてパターン化される。前記ダイオード１
２６のカソードを形成する接触１２８ａ、前記ダイオー
ド１２６のアノードを形成する接触１２８ｂ、および伝
送線路の一部を形成する接触１２８ｃ、および電界効果
トランジスタ（図示せず）のソース電極およびドレーン
電極を形成する接触１２８ｄ、１２８ｅである。電気的
接触はその下側層とアロイングを生じて、その各々の下
側層に対する低抵抗率のオーミック接触を提供する。本
例ではＩｎＧａＡｓである層１１６ａ’および１１６ｂ
’は、特定の低い接触抵抗とのオーミック接触を許容す
ることが望ましいことに注意。

【００３７】次に図１１において、ゲート電極１３０が
層１１２ｂ’と接触状態になるよう被着される。このゲ
ート電極の被着に先立ち、凹部１３２が層１１６ｂ’、
１１４ｂ’にエッチングされる。これは、ゲート領域を
画成する開口（図示せず）を生じるためフォトレジスト
層（図示せず）をパターン化することにより行われる。開口がフォトレジスト層に生じた後、エッチャントが露
呈されたヒ化ガリウムと接触するように置かれ、ゲート
凹部１３２がエッチングされる。あるいはまた、このゲ
ート領域は電子ビームリトグラフィ手法を用いても画成
することができる。

【００３８】次に図１２において、金属−絶縁物−金属
（ＭＩＭ）コンデンサ（図示せず）の底部板１３４、ダ
イオード１２６に対する厚手アノード・コンタクト１２
８ｂ’、およびＦＥＴ（番号なし）に対する厚手ソース
およびドレーン・コンタクト１２８ｄ’、１２８ｅが提
供される。

【００３９】第１に、フォトレジスト層（図示せず）が
頂部の基板部上に置かれ、チャンネル領域１３２（図１
１）、本例ではダイオード１２６のカソード・コンタク
ト１２８ａを覆う領域１３６、１３８ａ、１３８ｂ、１
４２を提供するようにパターン化される。１層の金属を
含む複合層（図示せず）は、適当な基板部分の表面上に
逐次蒸着される。フォトレジスト層（図示せず）上に被
着する金属層の各部分は、周知のようにフォトレジスト
層の以降の剥離により除去されるが、適当な基板部分に
対するパターン化されたレジストを介して被着される金
属の部分は、図示の如く、ＭＩＭコンデンサ（図示せず
）の底部コンタクト１３４およびダイオード１２６の厚
手アノード・コンタクト１２８ｂ’を提供する。このた
め、金属段を用いてＦＥＴ（番号なし）のコンタクト１
２８ｄ、１２８ｅを同時に肥厚化し、ＭＩＭコンデンサ
（図示せず）に対する底部コンタクト１３４、およびダ
イオード１２６に対する厚手アノード・コンタクト１２
８ｂを提供する。ＦＥＴのドレーンおよびソース電極１
２８ｄ、１２８ｅ、およびダイオード１２６のアノード
・コンタクト１２８ｂは、一般に、コンタクトを通過す
る過剰電流により生じる電気移動（ｅｌｅｃｔｒｏｍｉ
ｇｒａｔｉｏｎ）を減少させることによりコンタクトの
電流移動能力を増加させるため肥厚される。

【００４０】次に図１３において、パッシベーション層
１４４ａ〜１４４ｃ、また任意に１４４ｄが、図示の如
く、典型的には２０００Åの厚さまでヒ化ガリウム基板
の頂面上に置かれる。一般に層１４４と呼ばれるパッシ
ベーション層は、本例ではプラズマ・エンハンスドＣＶ
Ｄ法により提供される窒化シリコン（Ｓｉ３Ｎ４）であ
る。この窒化シリコンは、ウエーハの表面を共形に覆う
よう働き、パッシベーション層を提供すると共に、ＭＩ
Ｍコンデンサに対する誘電層としても働く。パッシベー
ション層１４４は、この時フォトレジスト層（図示せず
）により覆われている。フォトレジスト層は、次にパッ
シベーション層１４４の下側の部分を露呈する開口１４
６ａ、１４６ｂ、１４６ｃを生じるようにパターン化さ
れる。本例では、前記開口１４６ａ〜１４６ｃは、ＦＥ
Ｔ（番号なし）の肥厚化したソース・コンタクト１２８
ｄ’、ＲＦリミッタ回路ダイオードの肥厚化したアノー
ド・コンタクト１２８ｂ’、コンデンサの底部コンタク
ト１３４、および必要に応じて導体に接近するため必要
なＲＦ伝搬線１２８ｃ上に配置される。これら開口は、
周知のように反応性イオン・エッチングを用いて、窒化
シリコンのパッシベーション層に設けられる。このため
、マスキング層（図示せず）の除去の後、ダイオード１
２６のアノード・コンタクト１２８ｂ’の一部は開口１
４６ａを介して露呈され、コンデンサの底部コンタクト
１３４および伝送線路１２８ｃの各部分は開口１４６ｂ
を介して露呈され、ＦＥＴ（番号なし）の肥厚化したソ
ース・コンタクト１２８ｄ’は図示の如く開口１４６ｃ
を介して露呈される。

【００４１】次に図１４においては、空気ブリッジ１５
０ａ、相互連結部１５０ｂおよびソース相互連結部１５
０ｃが設けられている。第１に、伝送線路１２８ｃおよ
びＭＩＭコンデンサ１３５の底部コンタクト１３４は、
３ミクロン厚さの金のメタライゼーション層と連結され
、これは低損失のマイクロ波マイクロストリップ伝送線
路１５０ｂに対するストリップ導体として働く。厚い金
属連結部を提供するため用いられるプロセスは、空気ブ
リッジが設けられる領域上にレジスト・スペーサ層（図
示せず）を形成することにより最初に行われる。スペー
サが画成された後、フォトレジスト層（図示せず）を用
いて空気ブリッジ連結部１５０ａおよびソース電極連結
部１５０ｃに対するパターンを画成する。前記パターン
層を介して空気ブリッジ・レジスト・スペーサ（図示せ
ず）上に金属が被着されて、図１４にに示されるように
空気ブリッジ連結部１５０ａおよびソース電極連結部１
５０ｃを提供する。空気ブリッジを提供するため、例え
ば本発明の譲受人に譲渡された米国特許第４，６７０，
２９７号に記載される如き手法を用いることができる。

【００４２】次に図１５において、基板１１０の裏面の
処理が行われてメッキされたバイア１６２を形成し、図
示の如く、ＦＥＴのソース電極をグラウンド面コンタク
ト１６０に連結する。本例では、本発明の譲受人に譲渡
されたＫａｚｉｏｒ等の米国特許第４，８０７，０２２
号、あるいは本発明の譲受人に譲渡されたＴｏｎｇ等の
米国特許第４，７９４，０９３号に記載される如き周知
の手法が使用される。特に、上記の米国特許は、バイア
・ホールおよびメッキされたタブ構造を介して形成する
手法を提供し、トランジスタとグラウンド面コンタクト
１６０間に低熱インピーダンス経路を提供するため高電
力トランジスタの如き高電力消費要素を組込んだ回路に
対しては特に望ましい。本発明においては、ＲＦリミッ
タ回路がこのようなグラウンド構造を組込むことが望ま
しい。

【００４３】先に述べたところのものは、マイクロ波、
およびマイクロ波／ミリ波のモノリシック集積回路（Ｍ
ＭＩＣ、およびＭＩＭＭＩＣ）において一般に経験する
回路要素または組込み回路を形成するための一般的な処
理である。上記のプロセスは、特定の回路を記述するも
のではなく、図１乃至図３および図５に関して述べた全
ての回路、ならびに共通の半導体基板上の多重モノリシ
ック・マイクロ波集積回路素子をもちいる他の回路の提
供のため使用することができる。

【００４４】図１６において、モノリシック・マイクロ
波集積回路１７０として製造されたＲＦリミッタが保護
する電界効果トランジスタは、入力端子１７０ａ、出力
端子１７０ｂ、ＲＦリミッタ回路１７２、および低ノイ
ズ増幅器１７４を有する。ＲＦリミッタ回路１７２は、
ダイオード対３４、３６、３８（図３）に対応する３つ
のダイオード対３４’、３６’、３８’を含む。当業者
には理解されように、ＲＦリミッタ回路１７２と電界効
果トランジスタ１７６間の線長τ３に加えて、ダイオー
ド対３４’、３６’、３８’間の線長τ１、τ２が、端
子１７０ａ、１７０ｂに選定された入出力インピーダン
スを生じるように選定されたことを知るべきである。

【００４５】本発明の望ましい実施態様について記述し
たが、当業者には、本発明の思想を取入る他の実施態様
が可能であることが明らかであろう。従って、これらの
実施態様は本文に開示された実施態様に限定されるべき
ではなく、頭書の特許請求の範囲によってのみ限定され
るべきである。

【図面の簡単な説明】

【図１】典型的なＲＦ受信システムを示すブロック図で
ある。

【図２】図２ＡはＲＦリミッタ回路の第１の実施例の詳
細図である。図２Ｂはなだれ状態における入力電圧信号
レベルのなだれ降伏電圧および電流の導通に対する関係
を示す電流対電圧の関係グラフである。

【図３】電界効果トランジスタを保護する分散ＲＦリミ
ッタ回路の詳細図である。

【図４】図３に示されたタイプの典型的な分散ＲＦリミ
ッタ回路の予測される回路応答を示すグラフである。

【図５】本発明による共通基板上にＲＦリミッタ回路お
よび電界効果トランジスタを形成するステップを示す断
面図である。

【図６】本発明による共通基板上にＲＦリミッタ回路お
よび電界効果トランジスタを形成するステップを示す断
面図である。

【図７】本発明による共通基板上にＲＦリミッタ回路お
よび電界効果トランジスタを形成するステップを示す断
面図である。

【図８】本発明による共通基板上にＲＦリミッタ回路お
よび電界効果トランジスタを形成するステップを示す断
面図である。

【図９】本発明による共通基板上にＲＦリミッタ回路お
よび電界効果トランジスタを形成するステップを示す断
面図である。

【図１０】本発明による共通基板上にＲＦリミッタ回路
および電界効果トランジスタを形成するステップを示す
断面図である。

【図１１】本発明による共通基板上にＲＦリミッタ回路
および電界効果トランジスタを形成するステップを示す
断面図である。

【図１２】本発明による共通基板上にＲＦリミッタ回路
および電界効果トランジスタを形成するステップを示す
断面図である。

【図１３】本発明による共通基板上にＲＦリミッタ回路
および電界効果トランジスタを形成するステップを示す
断面図である。

【図１４】本発明による共通基板上にＲＦリミッタ回路
および電界効果トランジスタを形成するステップを示す
断面図である。

【図１５】本発明による共通基板上にＲＦリミッタ回路
および電界効果トランジスタを形成するステップを示す
断面図である。

【図１６】保護される電界効果トランジスタを示す平面
図である。

【符号の説明】

１０　　レーダ・システムのフロント・エンド１２　　
アンテナ１４　　フィルタ１６　　ＲＦリミッタ回路１８　　低ノイズ増幅器（ＬＮＡ）２６　　同調ネットワーク３０　　低ノイズ増幅器３２　　バイアス・ネットワーク４２　　低ノイズ増幅器４４　　電界効果トランジスタ１１０　　半導体基板１１２　　第１のｎタイプ能動層１１４　　第１のＮ＋接触層１１６　　Ｎ＋エッチング停止層１１８　　第２のｎタイプ接触層１１９　　メサ領域１２０　　第２のｎタイプ能動層１２２　　導電性金属領域１２４　　メサ領域１２６　　植込み領域１２６　　ダイオード１３０　　ゲート電極１３２　　接触凹部１３４　　コンデンサ底部コンタクト１３５　　金属−絶縁体−金属（ＭＩＭ）コンデンサ１
４４　　パッシベーション層１５０　　連結部１６０　　グラウンド面コンタクト１６２　　メッキされたバイア１７０　　モノリシック・マイクロ波集積回路１７２　
　ＲＦリミッタ回路１７４　　低ノイズ増幅器１７６　　電界効果トランジスタ

Claims

【特許請求の範囲】

【請求項１】　　入力端子と出力端子とを有するＲＦ回
路であって、第１の端部が回路の入力端子と接続され、
第２の端部が回路の出力端子と接続されたＲＦ伝搬ネッ
トワークと、各々がアノードとカソードを持つ複数のダ
イオードとを設け、該ダイオードの第１のダイオードの
アノードが前記ＲＦ伝搬ネットワークと接続され、該ダ
イオードの第２のダイオードのカソードが前記ＲＦ伝搬
ネットワークと接続され、前記複数のダイオードの各々
の両端の逆バイアス電圧を分散させ、前記ＲＦ伝搬ネッ
トワークにＤＣ電圧を供給する手段を設けてなるＲＦ回
路。
【請求項２】　　共振器ネットワークが前記ＲＦ伝搬ネ
ットワークと接続される請求項１記載のＲＦ回路。
【請求項３】　　前記ＲＦ伝搬ネットワークが、該ＲＦ
伝搬ネットワークの入力端子および第１の端部間に直列
接続された第１のコンデンサと、前記ＲＦ伝搬ネットワ
ークの第２の端部および前記出力端子間に直列接続され
た第２のコンデンサとを有する請求項２記載のＲＦ回路
。
【請求項４】　　前記複数のダイオードがショットキー
・バリア・ダイオードである請求項３記載のリミッタ。
【請求項５】　　前記複数のダイオードがＰＮ接合ダイ
オードである請求項３記載のリミッタ。
【請求項６】　　入力端子および出力端子を有するＲＦ
リミッタ回路であって、第１の端部が回路の入力端子と
接続され、第２の端部が回路の出力端子と接続されたＲ
Ｆ伝搬ネットワークと、各々がアノードおよびカソード
を有する複数のダイオード対とを設け、該ダイオードの
第１のダイオードのアノードが前記ＲＦ伝搬ネットワー
クと接続され、該ダイオードの第２のダイオードのカソ
ードが前記ＲＦ伝搬ネットワークと接続され、前記複数
のダイオード対の各々の両端の逆バイアス電圧を分散し
て、前記ＲＦ伝搬ネットワークにＤＣ電圧を供給する手
段を設けてなるリミッタ。
【請求項７】　　少なくとも１つのコンデンサが、前記
入力端子と前記ＲＦ伝搬ネットワークの前記第１の端部
との間に直列接続され、少なくとも１つの第２の異なる
コンデンサが、前記ＲＦ伝搬ネットワークの第２の端部
と前記出力端子との間に直列接続される請求項６記載の
リミッタ。
【請求項８】　　前記複数のダイオード対がショットキ
ー・バリア・ダイオードである請求項７記載のリミッタ
。
【請求項９】　　前記複数のダイオードがＰＮ接合ダイ
オードである請求項７記載のリミッタ。
【請求項１０】　　複数の半導体層を載置した基板を設
け、エピタキシャル層の選択された部分に第１の連続的
な金属層を設け、前記第１の連続金属層および前記エピ
タキシャル層の露呈部分の第１の部分をマスクし、前記
連続的な導電性層の前記マスク部分から第１の深さを有
する前記エピタキシャル層に第１の複数の凹部を形成し
、前記第１の複数の凹部の下方の前記複数のエピタキシ
ャル層に分離注入によりバッファ層を形成し、前記第１
の連続導電性層および前記エピタキシャル層および前記
バッファ層の露呈部分の第１の部分をマスクし、第１の
予め定めたパターンの前記エピタキシャル層の部分を除
去し、第２の予め定めたパターンで第２の金属層を被着
し、前記第１および第２の金属層および前記エピタキシ
ャル層の選択された部分をマスクし、前記エピタキシャ
ル層に該エピタキシャル層から第２の深さを有する第２
の凹部を形成し、前記第２の凹部の少なくとも一部に第
３の金属層を被着し、前記第１、第２および第３の金属
層の一部を絶縁層で覆うステップを含む方法。
【請求項１１】　　前記第１の金属層がショットキー・
バリア接触を形成する請求項１０記載の方法。