CN1949539B - 具有埋入扩散隔离物的氮化物只读存储器件及其制造方法 - Google Patents
具有埋入扩散隔离物的氮化物只读存储器件及其制造方法 Download PDFInfo
- Publication number
- CN1949539B CN1949539B CN2006101415337A CN200610141533A CN1949539B CN 1949539 B CN1949539 B CN 1949539B CN 2006101415337 A CN2006101415337 A CN 2006101415337A CN 200610141533 A CN200610141533 A CN 200610141533A CN 1949539 B CN1949539 B CN 1949539B
- Authority
- CN
- China
- Prior art keywords
- layer
- silicon oxide
- polysilicon gate
- silicon
- imbedding
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000009792 diffusion process Methods 0.000 title claims abstract description 84
- 125000006850 spacer group Chemical group 0.000 title claims abstract description 35
- 238000000034 method Methods 0.000 title claims abstract description 26
- 150000004767 nitrides Chemical class 0.000 title abstract description 33
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims abstract description 87
- 229920005591 polysilicon Polymers 0.000 claims abstract description 87
- 229910052710 silicon Inorganic materials 0.000 claims abstract description 29
- 239000010703 silicon Substances 0.000 claims abstract description 29
- 239000000758 substrate Substances 0.000 claims abstract description 27
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims abstract description 18
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 93
- 239000010410 layer Substances 0.000 claims description 89
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 87
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 43
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 43
- 230000002093 peripheral effect Effects 0.000 claims description 38
- 238000009413 insulation Methods 0.000 claims description 30
- 150000002500 ions Chemical class 0.000 claims description 16
- 238000002347 injection Methods 0.000 claims description 11
- 239000007924 injection Substances 0.000 claims description 11
- 150000003376 silicon Chemical class 0.000 claims description 11
- 238000004519 manufacturing process Methods 0.000 claims description 10
- 230000008021 deposition Effects 0.000 claims description 8
- 229920002120 photoresistant polymer Polymers 0.000 claims description 8
- 238000000137 annealing Methods 0.000 claims description 5
- 239000011229 interlayer Substances 0.000 claims description 5
- 230000008569 process Effects 0.000 claims description 5
- 238000005530 etching Methods 0.000 claims description 4
- 230000004888 barrier function Effects 0.000 claims description 3
- 238000000059 patterning Methods 0.000 claims description 3
- 239000000377 silicon dioxide Substances 0.000 claims description 3
- -1 spacer ion Chemical class 0.000 claims 1
- 230000000694 effects Effects 0.000 description 6
- 230000015572 biosynthetic process Effects 0.000 description 5
- 238000005468 ion implantation Methods 0.000 description 4
- 230000008901 benefit Effects 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 238000003860 storage Methods 0.000 description 3
- 239000003550 marker Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229910021332 silicide Inorganic materials 0.000 description 2
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 2
- 239000004411 aluminium Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 230000009931 harmful effect Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B43/00—EEPROM devices comprising charge-trapping gate insulators
- H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10B—ELECTRONIC MEMORY DEVICES
- H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices
Landscapes
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明公开了一种具有埋入的扩散间隔物的氮化物只读存储器的制造方法。氧化硅/氮化硅/氧化硅(O/N/O)层沉积在硅衬底上，并且多晶硅栅极形成在氧化硅/氮化硅/氧化硅(O/N/O)层之上。两个埋入的扩散间隔物形成在多晶硅栅极侧壁的两侧以及氧化硅/氮化硅/氧化硅(O/N/O)层之上。两个埋入的扩散区通过离子注入形成在硅衬底内靠近于这两个埋入的扩散间隔物处。这两个埋入的扩散区然后通过热退火使该埋入的扩散区的大致界面位于该多晶硅栅极的侧壁之下。本发明还公开了一种具有埋入的扩散间隔物的氮化物只读存储器结构。
Description
技术领域
本发明一般涉及一种半导体存储元件。更准确地说，本发明涉及一种具有埋入的扩散间隔物的氮化物只读存储器及其制造方法。
背景技术
普遍为业界所熟知的是，氮化物只读存储器具有沉积在其硅衬底上的一层氧化硅/氮化硅/氧化硅(O/N/O)层。多晶硅栅极沉积在氧化硅/氮化硅/氧化硅(O/N/O)层之上。两个埋入的扩散(BD)区注入在硅衬底内并且位于多晶硅栅极两旁靠近间隔物的位置。作为氮化物只读存储器的源极和漏极，这两个埋入的扩散(BD)区经由离子注入工艺来注入。在硅衬底内介于两个埋入的扩散(BD)区之间且在氧化硅/氮化硅/氧化硅(O/N/O)层的下面形成沟道。
在此制造过程中，热预算的增加会提高该氮化物只读存储器的可靠性。然而，增加热预算也会导致该氮化物只读存储器容易受到短沟道效应的影响。此外，进行尺寸微缩也会导致该氮化物只读存储器容易受到短沟道效应的影响。一种防止短沟道效应产生的方法，是在该氮化物只读存储器的沟道两端注入两个口袋注入区，其每一个口袋注入区靠近埋入的扩散(BD)区。总之，因为以倾斜角注入该两个口袋注入区，会造成多晶硅栅极以及氧化硅/氮化硅/氧化硅(O/N/O)层侧边的损害，如此会造成对该氮化物只读存储器可靠性的不良影响。
因此，极需一种新的氮化物只读存储器及其制造方法。可以改进该元件的可靠性以及消除短沟道效应。
发明内容
大致说来，本发明公开了一种具有埋入的扩散间隔物的氮化物只读存储器结构，同时本发明还公开了一种具有埋入的扩散间隔物的氮化物只读存储器的制造方法。
本发明的目的是提供一种存储元件，包含：硅衬底，其具有作为源/漏极区的第一和第二埋入的扩散区；氧化硅/氮化硅/氧化硅(O/N/O)层，其限定在该硅衬底上并延伸至该第一和第二埋入的扩散区的正上方；多晶硅栅极，其覆盖在介于该第一和第二埋入的扩散区之间的该氧化硅/氮化硅/氧化硅(O/N/O)层之上，该多晶硅栅极具有第一端和第二端，该多晶硅栅极在该第一和第二埋入的扩散区之间延伸一定的长度，所以该多晶硅栅极的该第一端和该第二端位于该第一和第二埋入的扩散区之间的大致界面之上；分别位于该多晶硅栅极的该第一端和该第二端旁边的第一和第二绝缘间隔物，其中该第一和第二绝缘间隔物相互分离不相连；分别位于该第一和第二绝缘间隔物旁边且位于该氧化硅/氮化硅/氧化硅(O/N/O)层上的第一和第二氧化区；以及限定在该多晶硅栅极、该第一和第二绝缘间隔物、以及该第一和第二氧化区之上且与该多晶硅栅极直接接触的多晶硅层。
在一个实施例中，每一个绝缘间隔物的厚度是介于100埃到500埃之间。
在另一个实施例中，每一个绝缘间隔物是由氧化硅组成。
本发明的另一个目的是提供一种氮化物只读存储元件的制造方法。该方法包含提供其上具有氧化硅/氮化硅/氧化硅(O/N/O)层的硅衬底；将长度比氧化硅/氮化硅/氧化硅(O/N/O)层还短的多晶硅栅极形成在该氧化硅/氮化硅/氧化硅(O/N/O)层之上；两个埋入的扩散间隔物(绝缘间隔物)分别形成在该多晶硅栅极两侧以及该氧化硅/氮化硅/氧化硅(O/N/O)层之上；之后，透过该氧化硅/氮化硅/氧化硅(O/N/O)层将两个埋入的扩散区离子注入在该硅基板内且靠近两个绝缘间隔物，然后对该两个埋入的扩散区进行热退火，所以使得该两个埋入的扩散区之间的大致界面被限定在多晶硅栅极的两个侧壁之下。在一个实施例中，通过将顺形绝缘层沉积在该多晶硅栅极的上方，且蚀刻掉该顺形绝缘层在该多晶硅栅极之上的部分来形成绝缘间隔物。在另一个实施例中，通过快速热退火工艺对两个埋入的扩散区进行热退火。在又一个实施例中，该两个埋入的扩散区是通过埋入的扩散注入工艺以及口袋注入工艺来达成。
因为绝缘间隔物位于多晶硅栅极的两侧，所以通过口袋离子注入产生的两个离子注入损害区域，会在氧化硅/氮化硅/氧化硅(O/N/O)层上且在远低于绝缘间隔物处产生。因此，该离子注入损害区域远离电荷存储区域。此外，多晶硅栅极也不会受到口袋离子注入的影响。如此一来，可以提高本发明的具有埋入的扩散间隔物的氮化物只读存储元件的可靠性，也可以有效地抑制短沟道效应，并且提供较高的元件微缩能力。
本发明的其他特征和优点，将在接下来的说明实施例中提出，通过说明书或本发明的实施便可以明显得知。通过说明书、权利要求书和附图中特别指出的半导体元件和制造方法，将可以了解和达到本发明的目的及其他优点。
可以了解的是前述的一般说明及下列的详细说明仅为示例性及解释性的，并不是如权利要求书那样来限制本发明。
附图简述
这些附图，结合在本发明中并构成本发明的一部分，用于说明本发明的实施例，并且与本发明的说明一起用来解释本发明的特征、优点及主旨。
在附图中：
图1(a)到(d)示出用于根据本发明的一个实施例制造两个具有埋入的扩散间隔物的氮化物只读存储器的典型方法；
图2示出根据本发明实施例的具有两个埋入的扩散间隔物的氮化物只读存储器的剖面图；以及
图3(a)到(g)示出用于根据本发明的一个实施例同时制造氮化物只读存储元件以及外围元件的典型方法。
具体实施方式
参考标记将会在符合本发明的实施例中详述，范例会在附图中显示，在尽可能的情况下，会在附图中使用相同的参考标记来表示相同或相似的元件。同时，也应该了解以下一般及详细的解释，仅是为了说明本发明所要保护的范围，而非限制本发明。而且对于本领域技术人员来说显而易见的是，适当地作些小的改变及调整，仍将不失本发明的要义所在，也不脱离本发明的精神和范围。
图1(a)到(d)示出用于根据本发明的一个实施例制造两个具有埋入的扩散间隔物的氮化物只读存储器的典型方法。请参阅图1(a)，硅衬底110具有形成在其上的氧化硅/氮化硅/氧化硅(O/N/O)层120。多晶硅层形成在氧化硅/氮化硅/氧化硅(O/N/O)层120之上，并进行图案化蚀刻直到其下的氧化硅/氮化硅/氧化硅(O/N/O)层120裸露出来为止。剩余的多晶硅层构成了该氮化物只读存储器的两个多晶硅栅极130。
接着，请参阅图1(b)，通过将顺形氧化层沉积在该两个多晶硅栅极130上方，并蚀刻掉该两个多晶硅栅极130上方的一部分顺形氧化层，在该两个多晶硅栅极130的两侧形成四个埋入的扩散(BD)间隔物150，例如四个绝缘间隔物。
接着，请参阅图1(c)，进行离子注入工艺以在该硅衬底110中的位于氧化硅/氮化硅/氧化硅(O/N/O)层120以及三个沟槽140下方的部分中形成三个埋入的扩散(BD)区160。该离子注入工艺包含埋入的扩散(BD)离子注入以及口袋离子注入。如图1(c)中的箭头所示，该埋入的扩散(BD)离子注入是以垂直于氧化硅/氮化硅/氧化硅(O/N/O)层120的角度进行，而该口袋离子注入是以相对于氧化硅/氮化硅/氧化硅(O/N/O)层120的表面具有一倾斜角度的方式进行。此倾斜角度大约介于0度到60度之间。
接着，请参阅图1(d)，进行热退火工艺以驱入三个埋入的扩散(BD)区160，导致在多晶硅栅极130的侧壁下方形成埋入的扩散(BD)区的大致界面。如此，三个埋入的扩散区(BD)160向下延伸以形成驱入埋入的扩散(BD)区160’。如图所示，三个埋入的扩散(BD)氧化层170形成在氧化硅/氮化硅/氧化硅(O/N/O)层120之上并填满三个沟槽140。最后，多晶硅层180沉积在三个埋入的扩散(BD)氧化层170、两个多晶硅栅极130以及四个埋入的扩散(BD)间隔物150之上。然后对该多晶硅层180进行横向图案化蚀刻以形成该氮化物只读存储器的字线。如图1(d)所示，形成两个氮化物只读存储元件(元件1与元件2)。
图2是根据本发明实施例的具有两个埋入的扩散间隔物的氮化物只读存储器的剖面图。该氮化物只读存储器具有硅衬底110，其具有两个埋入的扩散(BD)驱入区160’。氧化硅/氮化硅/氧化硅(O/N/O)层120形成在硅衬底110之上。而多晶硅栅极130被限定在氧化硅/氮化硅/氧化硅(O/N/O)层120之上，且介于两个埋入的扩散(BD)驱入区160’之间。该多晶硅栅极130的两侧中的每一侧位于两个埋入的扩散(BD)驱入区160’的大致界面230之上。两个埋入的扩散(BD)间隔物150，如两个绝缘间隔物，形成在该两个多晶硅栅极130侧壁的每一侧。每一个间隔物的厚度介于100埃到500埃之间。如该埋入的扩散(BD)驱入区的界面范围240所示，每一个埋入的扩散(BD)驱入区160’的大致界面230位于该多晶硅栅极130的每一个侧壁的下方。图中仅显示一个埋入的扩散(BD)驱入区的界面范围240，但应明了这可以适用于所有的界面230。两个埋入的扩散(BD)氧化层170形成在每个埋入的扩散(BD)间隔物150的侧边。多晶硅层180被限定在两个埋入的扩散(BD)氧化层170、两个埋入的扩散(BD)间隔物150以及多晶硅栅极130之上。对氮化物只读存储元件而言，多晶硅层180是作为字线之用，而两个埋入的扩散(BD)驱入区160’是作为源/漏极区，即作为位线之用。
如图所示，仅有一个氮化物只读存储元件具有将电荷210存储在氧化硅/氮化硅/氧化硅(O/N/O)层120靠近埋入的扩散(BD)驱入区160’的界面处的能力。由于两个埋入的扩散(BD)间隔物150的存在，而在氧化硅/氮化硅/氧化硅(O/N/O)层120远低于埋入的扩散(BD)间隔物150处产生由口袋离子注入所产生的两个离子注入损害区域220。而该多晶硅栅极130并不会受到口袋离子注入的损害。如图所示，两个离子注入损害区域220远离电荷存储区域210，因此可以提高氮化物只读存储器元件的可靠性，并且提供氮化物只读存储元件较高的微缩能力。进一步而言，也可以有效地抑制短沟道效应。
图3(a)到(g)示出用于根据本发明的一个实施例同时制造氮化物只读存储元件以及外围元件的典型方法。请参阅图3(a)，硅衬底310被分为存储器区域以及外围区域。氧化硅/氮化硅/氧化硅(O/N/O)层320形成在硅衬底310上以覆盖硅衬底310的上表面。光刻胶层325被沉积在氧化硅/氮化硅/氧化硅(O/N/O)层之上，以保护存储器区域的氧化硅/氮化硅/氧化硅(O/N/O)层。该氧化硅/氮化硅/氧化硅(O/N/O)层然后被蚀刻以移除外围区域的氧化硅/氮化硅/氧化硅(O/N/O)层。因此，剩下的氧化/氮化/氧化(ONO)物构成氧化硅/氮化硅/氧化硅(O/N/O)层320。外围氧化层330然后被沉积在硅衬底310上的属于外围区域的部分。
接着，请参阅图3(b)，在光刻胶层325移除之后，多晶硅层沉积在存储器区域的氧化硅/氮化硅/氧化硅(O/N/O)层320以及外围区域的外围氧化层330之上。此后多晶硅层通过光刻胶345和345’来进行图案化，然后进行蚀刻直到其下的氧化硅/氮化硅/氧化硅(O/N/O)层320裸露出来形成沟槽315为止。外围区域的多晶硅层并未被蚀刻，因为其被光刻胶345’所保护。剩余的多晶硅层构成了多晶硅栅极340以及多晶硅区域340’。
接着，请参阅图3(c)，在光刻胶层345和345’移除之后，埋入的扩散(BD)间隔物350形成在多晶硅栅极340以及多晶硅区域340’的侧面。然后进行离子注入工艺以形成埋入的扩散(BD)区355，其位于该硅衬底310的氧化硅/氮化硅/氧化硅(O/N/O)层320以及沟槽315的下方。通过将顺形氧化层沉积在每一个多晶硅栅极340以及多晶硅区域340’之上，然后再蚀刻掉位于多晶硅栅极340以及多晶硅区域340’上的一部分顺形氧化层来形成该埋入的扩散(BD)间隔物350。如图中的箭头所示，此埋入的扩散(BD)区355是通过埋入的扩散(BD)离子注入以及口袋离子注入所形成。
继续，请参阅图3(d)，进行炉管退火工艺以驱入埋入的扩散(BD)区355，导致在多晶硅栅极340的侧壁下方形成埋入的扩散(BD)区355的大致界面。如此，三个埋入的扩散(BD)区355向下延伸以形成驱入埋入的扩散(BD)区355’。之后，三个埋入的扩散(BD)氧化层360形成在氧化硅/氮化硅/氧化硅(O/N/O)层320之上并填满三个沟槽315。最后，多晶硅层365沉积在埋入的扩散(BD)氧化层360、多晶硅栅极340以及埋入的扩散(BD)间隔物350之上。
接着，请参阅图3(e)，对该多晶硅层365进行图案化蚀刻工艺以形成横向的字线365’和外围区域处的两个沟槽375和376。该两个沟槽375和376是通过以下两个步骤来形成的：(1)多晶硅层365和多晶硅区域340’的一部分被蚀刻，而剩下的多晶硅区域340’形成外围多晶硅栅极370；以及(2)在两个外围绝缘间隔物357形成在外围多晶硅栅极370的两侧之后，未被外围绝缘间隔物和外围多晶硅栅极370所覆盖的外围栅极氧化层330被蚀刻掉，以构成外围栅极氧化层330’。通过先将绝缘层沉积在外围多晶硅栅极370之上，再蚀刻去掉外围多晶硅栅极370上方的一部分绝缘层来形成该两个外围绝缘间隔物。每一个外围绝缘间隔物的厚度介于1500埃到2500埃之间。
继续，请参阅图3(f)，硅化物380在字线365’、外围多晶硅栅极370和沟槽375底部的上方形成。
最后，请参阅图3(g)，层间介电层385沉积在硅化物380上方，所以沟槽375和376可以被填满。如图所示，在层间介电层385被图案化蚀刻之后，两个接触窗390形成在层间介电层385内。最后，两个金属层395被填满在接触窗390以及在层间介电层385上方。该两个金属层395是作为氮化物只读存储元件以及外围元件的导体之用。在一例子中，接触窗可以是钨，而金属层可以是铝。
相当明显地，本领域技术人员所公知的是，在不脱离本发明的范围或精神内，可以通过所公开的结构和方法形成各种修改及变体。对于本领域技术人员而言，将可以通过本发明在此公开的说明及实施，而轻易了解本发明的其他实施例。因而在此的说明及范例仅是示例性的，并非要限制本发明，本发明的真正范围及精神将在所附权利要求书中指出。
Claims (18)
1.一种存储元件，包含：
硅衬底，其具有作为源/漏极区的第一和第二埋入的扩散区；
氧化硅/氮化硅/氧化硅(O/N/O)层，其限定在该硅衬底上并延伸至该第一和第二埋入的扩散区的正上方；
多晶硅栅极，其覆盖在介于该第一和第二埋入的扩散区之间的该氧化硅/氮化硅/氧化硅(O/N/O)层之上，该多晶硅栅极具有第一端和第二端，该多晶硅栅极在该第一和第二埋入的扩散区之间延伸一定的长度，所以该多晶硅栅极的该第一端和该第二端位于该第一和第二埋入的扩散区之间的大致界面之上；
分别位于该多晶硅栅极的该第一端和该第二端旁边的第一和第二绝缘间隔物，其中该一和第二绝缘间隔物互相分离不相连；
分别位于该第一和第二绝缘间隔物旁边且位于该氧化硅/氮化硅/氧化硅(O/N/O)层上的第一和第二氧化区；以及
限定在该多晶硅栅极、该第一和第二绝缘间隔物、以及该第一和第二氧化区之上且与该多晶硅栅极直接接触的多晶硅层。
2.如权利要求1所述的存储元件，其中该多晶硅层限定为字线。
3.如权利要求1所述的存储元件，其中每一该第一和第二绝缘间隔物是由氧化硅组成。
4.如权利要求1所述的存储元件，其中每一该绝缘间隔物的厚度介于100埃到500埃之间。
5.如权利要求1所述的存储元件，其中该第一和第二埋入的扩散区限定为位线。
6.一种制造存储元件的方法，包含：
提供硅衬底；
在该硅衬底之上形成氧化硅/氮化硅/氧化硅(O/N/O)层；
在该氧化硅/氮化硅/氧化硅(O/N/O)层之上形成多晶硅栅极；
分别在该多晶硅栅极的第一端和一第二端的旁边形成第一和第二绝缘间隔物；
在该硅衬底内靠近及介于该第一和第二绝缘间隔物之间离子注入第一和第二埋入的扩散区；
对该第一和第二埋入的扩散区进行热退火，所以使得限定该第一和第二埋入的扩散区之间的大致界面，每一该第一和第二埋入的扩散区之间的大致界面分别位于多晶硅栅极的该第一端和该第二端之下。
7.如权利要求6所述的方法，还包含：
分别在该第一和第二绝缘间隔物的旁边及之间形成第一和第二氧化区。
8.如权利要求7所述的方法，还包含：
在该第一和第二氧化区、该第一和第二绝缘间隔物、以及该多晶硅栅极之上形成多晶硅层。
9.如权利要求6所述的方法，其中通过将顺形绝缘层沉积在该多晶硅栅极之上，并且蚀刻掉该顺形绝缘层在该多晶硅栅极之上的部分，来形成该第一和第二绝缘间隔物。
10.如权利要求6所述的方法，其中通过埋入的扩散注入工艺以及口袋注入工艺来对第一和第二埋入的扩散区进行离子注入。
11.如权利要求6所述的方法，其中通过快速热退火工艺来对该第一和第二埋入的扩散区进行热退火。
12.如权利要求6所述的方法，其中如下形成多晶硅栅极：将多晶硅层沉积在该硅衬底上，利用光刻胶图案化该多晶硅层，并且蚀刻该多晶硅层中的未被该光刻胶所覆盖的部分直到露出该氧化硅/氮化硅/氧化硅(O/N/O)层。
13.如权利要求6所述的方法，其中每一该第一和第二绝缘间隔物是由一种氧化硅所限定。
14.如权利要求6所述的方法，其中可以如下将该存储元件的制造与外围元件的制造结合起来：将该硅衬底分隔为存储器区域以及外围区域，同时在该存储器区域以及该外围区域分别制造该存储元件以及外围元件。
15.如权利要求14所述的方法，其中如下形成该氧化硅/氮化硅/氧化硅(O/N/O)层：将氧化硅/氮化硅/氧化硅(O/N/O)层沉积在该硅衬底上以覆盖该存储器区域以及该外围区域，利用光刻胶图案化该氧化硅/氮化硅/氧化硅(O/N/O)层，以蚀刻掉该氧化硅/氮化硅/氧化硅(O/N/O)层中的属于该外围区域的部分用来准备外围栅极氧化层的沉积。
16.如权利要求15所述的方法，其中通过将外围栅极氧化层沉积在该外围区域的该硅衬底之上来执行该外围栅极氧化层的沉积。
17.如权利要求16所述的方法，其中通过将外围多晶硅栅极形成在该外围栅极氧化层之上，并且将第一和第二外围绝缘间隔物形成在该外围多晶硅栅极的第一端和第二端的旁边，来形成该外围元件。
18.如权利要求14所述的方法，其中该存储元件与该外围元件由层间介电层来分隔。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/250,959 US20070085129A1 (en) | 2005-10-14 | 2005-10-14 | Nitride read only memory device with buried diffusion spacers and method for making the same |
| US11/250,959 | 2005-10-14 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1949539A CN1949539A (zh) | 2007-04-18 |
| CN1949539B true CN1949539B (zh) | 2012-08-29 |
Family
ID=37947364
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2006101415337A Active CN1949539B (zh) | 2005-10-14 | 2006-09-29 | 具有埋入扩散隔离物的氮化物只读存储器件及其制造方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (3) | US20070085129A1 (zh) |
| CN (1) | CN1949539B (zh) |
| TW (1) | TWI336924B (zh) |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1419282A (zh) * | 2001-11-12 | 2003-05-21 | 旺宏电子股份有限公司 | 具有浅接面的非挥发性内存的制造方法 |
| US6613657B1 (en) * | 2002-08-30 | 2003-09-02 | Advanced Micro Devices, Inc. | BPSG, SA-CVD liner/P-HDP gap fill |
| CN1476081A (zh) * | 2002-08-15 | 2004-02-18 | �����ɷ� | 氮化物只读存储器存储单元的制造方法 |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5641696A (en) * | 1994-08-31 | 1997-06-24 | Nkk Corporation | Method of forming diffusion layer and method of manufacturing nonvolatile semiconductor memory device |
| WO1998044567A1 (fr) * | 1997-03-28 | 1998-10-08 | Hitachi, Ltd. | Dispositif de memoire remanente a semi-conducteur, dispositif a semi-conducteur et procedes de fabrication associes de ceux-ci |
| US5966603A (en) * | 1997-06-11 | 1999-10-12 | Saifun Semiconductors Ltd. | NROM fabrication method with a periphery portion |
| US6197639B1 (en) * | 1998-07-13 | 2001-03-06 | Samsung Electronics Co., Ltd. | Method for manufacturing NOR-type flash memory device |
| US6376341B1 (en) * | 2000-06-09 | 2002-04-23 | Advanced Micro Devices, Inc. | Optimization of thermal cycle for the formation of pocket implants |
| KR100819730B1 (ko) * | 2000-08-14 | 2008-04-07 | 샌디스크 쓰리디 엘엘씨 | 밀집한 어레이 및 전하 저장 장치와, 그 제조 방법 |
| US6602805B2 (en) * | 2000-12-14 | 2003-08-05 | Macronix International Co., Ltd. | Method for forming gate dielectric layer in NROM |
| US20020123180A1 (en) * | 2001-03-01 | 2002-09-05 | Peter Rabkin | Transistor and memory cell with ultra-short gate feature and method of fabricating the same |
| US6555865B2 (en) * | 2001-07-10 | 2003-04-29 | Samsung Electronics Co. Ltd. | Nonvolatile semiconductor memory device with a multi-layer sidewall spacer structure and method for manufacturing the same |
| US6894341B2 (en) * | 2001-12-25 | 2005-05-17 | Kabushiki Kaisha Toshiba | Semiconductor device and manufacturing method |
| TW540140B (en) * | 2002-04-01 | 2003-07-01 | Macronix Int Co Ltd | Self-aligned process for manufacturing discrete type NROM memory cell |
| US6649971B1 (en) * | 2002-08-28 | 2003-11-18 | Macronix International Co., Ltd. | Nitride read-only memory cell for improving second-bit effect and method for making thereof |
| US6888755B2 (en) * | 2002-10-28 | 2005-05-03 | Sandisk Corporation | Flash memory cell arrays having dual control gates per memory cell charge storage element |
| JP3987418B2 (ja) * | 2002-11-15 | 2007-10-10 | 株式会社東芝 | 半導体記憶装置 |
| US6744675B1 (en) * | 2002-11-26 | 2004-06-01 | Advanced Micro Devices, Inc. | Program algorithm including soft erase for SONOS memory device |
| JP2004363443A (ja) * | 2003-06-06 | 2004-12-24 | Toshiba Corp | 不揮発性半導体記憶装置及びその製造方法 |
| US6930348B2 (en) * | 2003-06-24 | 2005-08-16 | Taiwan Semiconductor Manufacturing Co., Ltd. | Dual bit split gate flash memory |
| KR100549269B1 (ko) * | 2003-12-31 | 2006-02-03 | 동부아남반도체 주식회사 | 스플릿 게이트형 플래쉬 메모리 소자의 제조방법 |
| US6951790B1 (en) * | 2004-03-24 | 2005-10-04 | Micron Technology, Inc. | Method of forming select lines for NAND memory devices |
| US7301219B2 (en) * | 2005-06-06 | 2007-11-27 | Macronix International Co., Ltd. | Electrically erasable programmable read only memory (EEPROM) cell and method for making the same |
| US7488670B2 (en) * | 2005-07-13 | 2009-02-10 | Infineon Technologies Ag | Direct channel stress |
-
2005
- 2005-10-14 US US11/250,959 patent/US20070085129A1/en not_active Abandoned
-
2006
- 2006-09-05 TW TW095132794A patent/TWI336924B/zh active
- 2006-09-29 CN CN2006101415337A patent/CN1949539B/zh active Active
-
2009
- 2009-06-07 US US12/479,817 patent/US8008156B2/en active Active
-
2011
- 2011-04-26 US US13/094,271 patent/US8610200B2/en active Active
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1419282A (zh) * | 2001-11-12 | 2003-05-21 | 旺宏电子股份有限公司 | 具有浅接面的非挥发性内存的制造方法 |
| CN1476081A (zh) * | 2002-08-15 | 2004-02-18 | �����ɷ� | 氮化物只读存储器存储单元的制造方法 |
| US6613657B1 (en) * | 2002-08-30 | 2003-09-02 | Advanced Micro Devices, Inc. | BPSG, SA-CVD liner/P-HDP gap fill |
Also Published As
| Publication number | Publication date |
|---|---|
| US20090246925A1 (en) | 2009-10-01 |
| US8610200B2 (en) | 2013-12-17 |
| US8008156B2 (en) | 2011-08-30 |
| US20070085129A1 (en) | 2007-04-19 |
| TWI336924B (en) | 2011-02-01 |
| US20110198686A1 (en) | 2011-08-18 |
| CN1949539A (zh) | 2007-04-18 |
| TW200715476A (en) | 2007-04-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7858457B2 (en) | Methods of forming integrated circuit devices including a depletion barrier layer at source/drain regions | |
| KR910010167B1 (ko) | 스택 캐패시터 dram셀 및 그의 제조방법 | |
| US20040166631A1 (en) | Opitmized flash memory cell | |
| JP4025605B2 (ja) | 半導体装置及びその製造方法 | |
| JP2004530296A5 (zh) | ||
| JP2010177279A (ja) | Ｎａｎｄ型フラッシュメモリおよびその製造方法 | |
| US6784039B2 (en) | Method to form self-aligned split gate flash with L-shaped wordline spacers | |
| US6967372B2 (en) | Semiconductor memory array of floating gate memory cells with vertical control gate sidewalls and insulation spacers | |
| US20080023748A1 (en) | Self-aligned contacts to source/drain regions | |
| JP2006510194A (ja) | 半導体メモリおよびその製造方法 | |
| JP4822792B2 (ja) | 半導体装置およびその製造方法 | |
| US6509222B1 (en) | Process for manufacturing electronic devices comprising nonvolatile memory cells of reduced dimensions | |
| JP4195058B2 (ja) | ビット線構造およびその製造方法 | |
| US7902552B2 (en) | Semiconductor device having a recess channel structure and method for manufacturing the same | |
| JP3195785B2 (ja) | 半導体記憶装置およびその製造方法 | |
| US6849500B2 (en) | Method for manufacturing a nonvolatile memory device including an opening formed into an inverse-tapered shape | |
| CN1832134B (zh) | 于半导体装置中形成栅电极图案的方法 | |
| US20100129972A1 (en) | Bit line structure and method for the production thereof | |
| US20080146014A1 (en) | Self aligned contact | |
| KR20040013529A (ko) | 스플릿 게이트형 플래쉬 메모리소자의 제조방법 | |
| CN1949539B (zh) | 具有埋入扩散隔离物的氮化物只读存储器件及其制造方法 | |
| KR20080013001A (ko) | 반도체 장치 및 그의 제조 방법 | |
| CN102903622B (zh) | 存储器的制造方法 | |
| KR101034407B1 (ko) | 불휘발성 메모리 소자 및 그 제조방법 | |
| JP5352084B2 (ja) | 半導体装置およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C12 | Rejection of a patent application after its publication | ||
| RJ01 | Rejection of invention patent application after publication |
Open date: 20070418 |
|
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |