CN1419282A - 具有浅接面的非挥发性内存的制造方法 - Google Patents
具有浅接面的非挥发性内存的制造方法 Download PDFInfo
- Publication number
- CN1419282A CN1419282A CN01134772.4A CN01134772A CN1419282A CN 1419282 A CN1419282 A CN 1419282A CN 01134772 A CN01134772 A CN 01134772A CN 1419282 A CN1419282 A CN 1419282A
- Authority
- CN
- China
- Prior art keywords
- doping
- substrate
- admixture
- memory
- layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims description 41
- 239000000758 substrate Substances 0.000 claims abstract description 41
- 238000004519 manufacturing process Methods 0.000 claims abstract description 27
- 239000002019 doping agent Substances 0.000 claims abstract description 7
- 238000010438 heat treatment Methods 0.000 claims abstract description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 18
- 238000009792 diffusion process Methods 0.000 claims description 14
- 239000000463 material Substances 0.000 claims description 13
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 11
- 230000015572 biosynthetic process Effects 0.000 claims description 9
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 9
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 9
- 125000006850 spacer group Chemical group 0.000 claims description 9
- 229910052814 silicon oxide Inorganic materials 0.000 claims description 8
- 150000002500 ions Chemical group 0.000 claims description 7
- -1 phosphonium ion Chemical class 0.000 claims description 5
- 238000007669 thermal treatment Methods 0.000 claims description 5
- HAYXDMNJJFVXCI-UHFFFAOYSA-N arsenic(5+) Chemical compound [As+5] HAYXDMNJJFVXCI-UHFFFAOYSA-N 0.000 claims description 4
- 238000000151 deposition Methods 0.000 claims description 4
- 230000008021 deposition Effects 0.000 claims description 4
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims 1
- 238000000059 patterning Methods 0.000 claims 1
- 241000131009 Copris Species 0.000 abstract 1
- 239000004065 semiconductor Substances 0.000 description 15
- 230000001936 parietal effect Effects 0.000 description 10
- 229920005591 polysilicon Polymers 0.000 description 8
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 238000005516 engineering process Methods 0.000 description 6
- 238000002955 isolation Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 239000000377 silicon dioxide Substances 0.000 description 5
- 230000007547 defect Effects 0.000 description 4
- 239000003989 dielectric material Substances 0.000 description 4
- 229910021332 silicide Inorganic materials 0.000 description 4
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 4
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical compound [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 4
- 238000003860 storage Methods 0.000 description 4
- 238000005229 chemical vapour deposition Methods 0.000 description 3
- 230000005669 field effect Effects 0.000 description 3
- 239000007943 implant Substances 0.000 description 3
- 238000005468 ion implantation Methods 0.000 description 3
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 2
- 238000002513 implantation Methods 0.000 description 2
- 238000010884 ion-beam technique Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000003892 spreading Methods 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 238000001039 wet etching Methods 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 238000010893 electron trap Methods 0.000 description 1
- 238000011065 in-situ storage Methods 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
- 230000005641 tunneling Effects 0.000 description 1
- 238000009279 wet oxidation reaction Methods 0.000 description 1
Images
Landscapes
- Semiconductor Memories (AREA)
- Non-Volatile Memory (AREA)
Abstract
一种具有浅接面的非挥发性内存的制造方法，其中一栅极结构形成于一基底上，此一栅极结构包括有一电子捕捉层及一导电层。一掺杂间隙壁形成在栅极结构的侧壁上。接着，多条埋入式位线形成于该栅极结构侧边的基底中。然后，进行一热处理，使掺质由掺杂间隙壁中扩散至邻接埋入式位线的基底中。
Description
技术领域
本发明是有关于一种集成电路组件的制造方法，且特别是有关于一种具有浅接面(shallow junction)的非挥发性内存(non-volatile memory)的制造方法。
背景技术
内存组件可被广泛的运用在许多方面。通常，一内存组件会包括数千个存储单元(memory cell)，而这些存储单元是以行与列的方式排列而组成一个阵列(array)。在存储单元阵列中，同一行或同一列的存储单元以一共同的导线耦接，而此一共同的导线即所谓的字线(word line)；而与数据传输有关的垂直导线称为位线(bit line)。内存组件的共同结构由一具有多个存储单元的阵列组成，而每一存储单元是位于形成于半导体基底中平行的埋入式(buried)导线阵列与形成于基底上的垂直导线阵列的交叉点(intersection)上。此种内存结构例如是只读存储器(read-only memory，ROM)。只读存储器是一种非挥发性半导体内存，其被广泛地使用于计算机以及微处理器(microprocessor)等系统中，而且可永久储存信息，并且这些信息可以被重复地使用。目前已发展的只读存储器，则有可编程只读存储器(programmable ROM，PROM)、可擦除且可编程只读存储器(erasable programmable ROM，EPROM)、可电擦除且可编程只读存储器(electrically erasable programmable ROM，EEPROM)、快闪式可电擦除且可编程只读存储器(flash EEPROM)。
公知只读存储器是由一个具有复数个存储单元的阵列形成，其中每一个存储单元具有一金氧半场效晶体管。典型的只读存储器组件，是由复数个几乎平行而且间隔排列的扩散区(diffusion regions)形成埋入式位线的阵列(array of buried bit lines)；而字线的阵列形成于基底上，其延伸的方向通常与埋入式位线的阵列垂直。位线与字线的交叉点是形成只读存储器存储单元的位置。最常见的只读存储器的位线作为内存场效晶体管的源极/漏极区(source/drain regions)。
当高密度内存的需求愈来愈高时，半导体工业必须制造尺寸愈来愈小的半导体组件，以达成超高密度半导体组件的制作。若位于集成电路中的晶体管愈来愈小，具有浅源极/漏极延伸区(shallowsource/drain extensions)的晶体管则变得更加难以制造。
典型制造浅掺杂区的技术利用一离子束(ion beam)将一掺质浅层植入半导体基底中。一般公知的离子掺杂加工过程是将掺质原子离子化并加速，以使掺质原子植入于半导体基底中。然而，以公知的离子植入技术应用于制造具有浅接面深度(shallow junction depths)的源极漏极延伸区时，将使得晶体管容易发生短信道效应(short channel effects)。而且，离子植入加工过程也会使得半导体基底的晶格遭受损害。就浅掺杂区而言，因为掺杂区的尺寸相当小，因此离子植入加工过程对基底造成的损害将产生更严重的结果。举例而言，因为掺杂区的尺寸相当小，离子植入加工过程对于源极及漏极区的损害可能会导致漏电流的增加以及晶体管临界电压(threshold voltage)的roll-off效应增加，而因此降低了晶体管的效能。再者，半导体基底因离子植入加工过程而产生的点缺陷(point defects)可能造成掺质(dopant)更容易扩散，即所谓瞬时快速扩散(transient enhanced diffusion，TED)。此一扩散作用经常使源极/漏极延伸区垂直延伸至半导体基底中，使得浅层的源极/漏极延伸区难以维持。
发明内容
因此，本发明的目的在于提供一种具有浅接面的非挥发性内存的制造方法，其中浅接面利用固态扩散(solid state diffusion)形成，以避免产生前述公知技术中的问题。
根据上述本发明的目的形成的具有浅接面的非挥发性内存，包括在一存储单元区中形成复数个内衬堆栈结构(liner stack structures)，其中每一个内衬堆栈结构包括一电子捕捉层(electron-trapping layer)与一导电层(conductive layer)。复数个掺杂间隙壁(doped spacers)形成于内衬堆栈结构的侧壁上。接着，在内衬堆栈结构之间的基底中形成埋入式位线。然后，再进行一热处理使掺质从掺杂间隙壁扩散至邻接埋入式位线的基底中。
由于本发明的浅接面的形成方法并非利用公知的离子植入技术，因此可以减缓半导体基底的晶格因植入加工过程所造成的损害，也可以消除因晶体管漏电流(current leakage)增加以及临界电压的roll-off效应增加而导致晶体管效能降低的现象。再者，半导体基底因离子植入加工所产生的点缺陷，而造成掺质易于扩散并延伸至半导体基底中的现象也可被避免，因此可维持浅源极/漏极延伸区。
附图说明
图1A-1E为根据本发明一实施例的制造一嵌入式(embedded)非挥发性内存的剖面示意图；
图1D根据图2中的I-I联机绘示的部分存储单元区的剖面图。
图1E根据图2的II-II联机绘示的部分存储单元区前端的剖面图。
图2为相同于图1D的存储单元区的俯视图。
附图标记说明：
100：基底
102：存储单元区
104：周边电路区
106：隔离结构
108：氧化硅/氮化硅/氧化硅(ONO)层
110：栅氧化层
112、124：多晶硅层
114：堆栈结构
116：掺杂间隙壁
118：埋入式位线
120：浅源极/漏极延伸区
122：介电材料
126：字线
128：介电层
130：晶体管栅极结构
132：轻掺杂源极/漏极区
134：重掺杂源极/漏极区
136：间隙壁
138：自动对准金属硅化物(Salicide)层
具体实施方式
本发明的实施例是有关于一种具有浅源极/漏极延伸区的非挥发性内存的制造方法，其可以消除或减少公知方法中出现的种种问题。
图1A-1E为根据本发明一实施例的制造一嵌入式非挥发性内存的剖面图。如图1A所示，基底100包括一存储单元区(memory cellregion)102及一周边电路区(periphery circuit region)104，而隔离结构(isolation structures)106用以隔离存储单元区102及周边电路区104以及其它组件。隔离结构106例如是场氧化层(field oxide，FOX)或浅沟渠隔离结构(shallow trench isolation，STI)。一氧化硅/氮化硅/氧化硅(oxide/nitride/oxide，ONO)层108形成于存储单元区102中。形成氧化硅/氮化硅/氧化硅层108的方法，例如是在存储单元区102与周边电路区104中依序在基底100上形成一氧化硅层及一氮化硅层。接着进行一湿式氧化加工，以在氮化硅层上形成一氧化硅层。接着，将此一氧化硅层、氮化硅层与氧化硅层加以定义，以在存储单元区104中形成一隧穿氧化层(tunneling oxide layer)、一氮化硅电子捕捉层与一氧化硅介电层。接着，在周边电路区104中暴露的基底100上形成一栅氧化层110。栅氧化层110例如是一厚度为80-100埃的薄氧化层，形成的方法例如是对基底100进行热氧化而形成。
请同样参考图1A，在基底100上形成一多晶硅层112并覆盖住存储单元区102与周边电路区104。将存储单元区102的多晶硅层112与ONO层108加以定义，而形成复数个栅极结构114。
接着，在存储单元区102中的基底100与栅极结构114上形成一间隙壁层(未图标)，此一间隙壁层基本上是一具有一掺质的氮化硅层。此一掺质例如是砷离子(arsenic ions)或磷离子(phosphorous ions)，可以用许多不同的方法使其掺入间隙壁层中。其中一种作法是先将间隙壁层形成于基底100上，接着将掺质植入(implanted into)该间隙壁层中。另外一种作法是，同时(in situ)沉积掺质与一间隙壁层的材料而形成间隙壁层。而另外的一种作法是，可以沉积一具有掺质的材料以形成间隙壁层。
将部分的间隙壁层移除，而在堆栈结构114的侧壁上形成掺杂间隙壁116。可以用公知蚀刻的技术将部分的间隙壁层移除。
请参阅图1B，一掺质例如是砷离子，植入位于间隙壁116侧边的基底100中，以在基底100中形成一埋入式位线118。接着，使掺杂间隙壁116中的掺质扩散至基底100中，以形成浅源极/漏极延伸区120。源极/漏极延伸区120是与埋入式位1118邻接并向栅极结构(gatestructure)114下方延伸一小段距离。
由对基底100加热的方式，将掺质由重掺杂的间隙壁116中扩散出去。此一扩散作用可利用例如是快速热处理(rapid thermal processing，RTP)完成。在此一加工过程中，将基底100置于一相当高的温度中，例如是1000℃，经过一相当短的时间，例如是30至60秒，以适当地控制掺质的扩散。
如图1C所示，接着，将掺杂间隙壁116移除。将一介电材料122填入位于栅极结构114间的空隙(space)。移除掺杂间隙壁116的方法例是利用磷酸(H3PO4)而以湿蚀刻(wet etching)方式移除。填入栅极结构114间的介电材料122包括氧化硅。另一种做法是，将掺杂间隙壁116加以保留，而将介电材料122填入掺杂间隙壁116间的空隙中。
接着，如图1D所示，在存储单元区102与周边电路区104中形成一多晶硅层(polysilicon layer)124。形成多晶硅层124的方法例如是化学气相沉积法(chemical vapor deposition)。然后，将存储单元区102中的多晶硅层124加以定义，以形成一字线126。图2为相同于图1D的存储单元区的俯视图，其中图1D为根据图2的I-I联机绘示的部分存储单元区的剖面图。
接着请参阅图1E，为根据图2的II-II联机的部分存储单元区前端的剖面图，以及周边电路区的剖面图。如图1E所示，一介电层128形成于存储单元区102中，并填入字线126间的空隙。介电层128例如是一氧化硅层，形成的方法例如是化学气相沉积法。
请同样参考图1E，定义周边电路区104中的多晶硅层112以及124，以形成复数个晶体管栅极结构130。对周边电路104中的基底100进行一双重植入加工过程(double implant process)，以在晶体管栅极结构130侧壁上的间隙壁136的侧边形成轻掺杂源极/漏极区(lightly dopedsource/drain regions)132以及重掺杂源极/漏极区(heavily dopedsource/drain regions)134。
接着，在周边电路104中的晶体管栅极结构130与源极/漏极区134上，以及在存储单元区102的字线126上，形成自动对准金属硅化物(Salicide)层138。自动对准金属硅化物层138形成的方法是在基底100上沉积一金属层，例如是一金属钨层(tungsten layer)。接着，进行一热处理，引发金属层与源极/漏极区134、晶体管栅极结构130以及字线126间的反应，以分别在各层上形成自动对准金属硅化物层138。
根据本发明上述的实施例，场效晶体管的浅源极/漏极延伸区是利用固态扩散的方式形成，其中掺质由重掺杂间隙壁中扩散出去，而进入位于栅极结构下方一小段距离的基底中。半导体基底的晶格结构因植入加工过程而造成的损害，以及因此产生漏电流的增加与晶体管临界电压roll-off效应增加的问题，都将可以由本发明加以解决。同样的，也可避免半导体基底因离子植入加工过程而造成的点缺陷，而导致掺质瞬时快速扩散入基底的问题。
虽然本发明已以一实施例说明如上，然其并非用以限定本发明，任何熟悉此技艺者，在不脱离本发明的精神和范围内，当可作各种的更动与润饰，因此本发明的保护范围当以权利要求为准。
Claims (20)
1.一种具有浅接面的非挥发性内存的制造方法，其特征为：包括：
提供一基底，该基底中形成有复数个内衬堆栈结构，其中每一内衬堆栈结构包括一电子捕捉层与一导电层；
在该些内衬堆栈结构的侧壁上形成复数个掺杂间隙壁，该些掺杂间隙壁中具有一掺质；
在该些内衬堆栈结构间的该基底中形成复数个埋入式位线；以及
使该些掺杂间隙壁中的该掺质扩散至基底中，以在该些掺杂间隙壁下方的该基底中形成复数个源极/漏极延伸区。
2.如权利要求1所述的具有浅接面的非挥发性内存的制造方法，其特征为：该些掺杂间隙壁包括一掺杂氮化硅层。
3.如权利要求1所述的具有浅接面的非挥发性内存的制造方法，其特征为：在该些掺杂间隙壁中的该掺质包括砷离子。
4.如权利要求1所述的具有浅接面的非挥发性内存的制造方法，其特征为：在该些掺杂间隙壁中的该掺质包括磷离子。
5.如权利要求1所述的具有浅接面的非挥发性内存的制造方法，其特征为：使该些掺杂间隙壁中的该掺质扩散至基底中的步骤包括进行一热处理。
6.如权利要求5所述的具有浅接面的非挥发性内存的制造方法，其特征为：该热处理包括一快速热处理，该快速热处理在1000℃左右进行30至60秒左右。
7.如权利要求1所述的具有浅接面的非挥发性内存的制造方法，其特征为：该氮化硅层夹在两层氧化硅层之间。
8.如权利要求1所述的具有浅接面的非挥发性内存的制造方法，其特征为：该导电层的材料包括掺杂多晶硅。
9.如权利要求1所述的具有浅接面的非挥发性内存的制造方法，其特征为：该掺杂间隙壁的形成方法沉积一间隙壁材料层覆盖在该基底上，然后再将该掺质植入该间隙壁材料层中。
10.如权利要求1所述的具有浅接面的非挥发性内存的制造方法，其特征为：该掺杂间隙壁的形成方法是沉积一间隙壁材料层覆盖在该基底上，并同时将该掺质沉积于该间隙壁材料层中。
11.如权利要求1所述的具有浅接面的非挥发性内存的制造方法，其特征为：该掺杂间隙壁是利用一具有该掺质的材料形成。
12.一种制造一嵌入式非挥发性内存的方法，其特征为：提供一基底，该基底中包括有一存储单元区以及一周边电路区，该方法包括：
分别在该存储单元区中以及在该周边电路区中形成一氧化硅-氮化硅-氧化硅的结构与一栅极氧化层；
在该存储单元区中与该周边电路区中的该基底上形成一导电层；
定义该存储单元区中的该氧化硅-氮化硅-氧化硅的结构与该导电层，以形成一栅极结构；
在该栅极结构的侧壁上形成一掺杂间隙壁；
在该掺杂间隙壁侧边的该基底中形成一埋入式位线；
使一掺质从该掺杂间隙壁中扩散至该基底，而在该栅极结构下方形成一浅源极/漏极延伸区；
形成一介电层，该介电层填入该存储单元区中的间隙；以及
在该基底上形成一导电层，图案化该导电层，以分别在该存储单元区与该周边电路区形成一字线与一晶体管栅极。
13.如权利要求12所述的制造一嵌入式非挥发性内存的方法，其特征为：从该掺杂间隙壁扩散出的该掺质包括砷离子。
14.如权利要求12所述的制造一嵌入式非挥发性内存的方法，其特征为：从该掺杂间隙壁扩散出的该掺质包括磷离子。
15.如权利要求12所述的制造一嵌入式非挥发性内存的方法，其特征为：使一掺质从该掺杂间隙壁中扩散出去的步骤包括进行一快速热处理。
16.如权利要求15所述的制造一嵌入式非挥发性内存的方法，其特征为：该快速热处理是在一温度为1000℃左右下进行30至60秒钟左右。
17.如权利要求12所述的制造一嵌入式非挥发性内存的方法，其特征为：该埋入式位线以离子植入的方式形成。
18.如权利要求12所述的制造一嵌入式非挥发性内存的方法，其特征为：该掺杂间隙壁的形成方法是沉积一间隙壁材料层覆盖在该基底上，然后再将该掺质植入该间隙壁材料层中。
19.如权利要求12所述的制造一嵌入式非挥发性内存的方法，其特征为：该掺杂间隙壁的形成方法是沉积一间隙壁材料层覆盖在该基底上，并同时将该掺质沉积该间隙壁材料层中。
20.如权利要求12所述的制造一嵌入式非挥发性内存的方法，其特征为：该掺杂间隙壁是利用一具有该掺质的材料形成。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN01134772.4A CN1259714C (zh) | 2001-11-12 | 2001-11-12 | 具有浅接面的非挥发性内存的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN01134772.4A CN1259714C (zh) | 2001-11-12 | 2001-11-12 | 具有浅接面的非挥发性内存的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN1419282A true CN1419282A (zh) | 2003-05-21 |
| CN1259714C CN1259714C (zh) | 2006-06-14 |
Family
ID=4672733
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN01134772.4A Expired - Fee Related CN1259714C (zh) | 2001-11-12 | 2001-11-12 | 具有浅接面的非挥发性内存的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN1259714C (zh) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8008156B2 (en) | 2005-10-14 | 2011-08-30 | Macronix International Co., Ltd. | Nitride read only memory device with buried diffusion spacers and method for making the same |
-
2001
- 2001-11-12 CN CN01134772.4A patent/CN1259714C/zh not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8008156B2 (en) | 2005-10-14 | 2011-08-30 | Macronix International Co., Ltd. | Nitride read only memory device with buried diffusion spacers and method for making the same |
| CN1949539B (zh) * | 2005-10-14 | 2012-08-29 | 旺宏电子股份有限公司 | 具有埋入扩散隔离物的氮化物只读存储器件及其制造方法 |
| US8610200B2 (en) | 2005-10-14 | 2013-12-17 | Macronix International Co., Ltd. | Nitride read only memory device with buried diffusion spacers and method for making the same |
Also Published As
| Publication number | Publication date |
|---|---|
| CN1259714C (zh) | 2006-06-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5756385A (en) | Dense flash EEPROM cell array and peripheral supporting circuits formed in deposited field oxide with the use of spacers | |
| JP3090673B2 (ja) | フラッシュ形高密度ｅｅｐｒｏｍ半導体メモリの製造方法 | |
| US5654217A (en) | Dense flash EEPROM cell array and peripheral supporting circuits formed in deposited field oxide with the use of spacers | |
| US6284596B1 (en) | Method of forming split-gate flash cell for salicide and self-align contact | |
| CN1071496C (zh) | 快速存储单元及其制造方法 | |
| US20060148177A1 (en) | Method for forming split gate flash nonvolatile memory devices | |
| US20030032239A1 (en) | Processes and structures for self-aligned contact non-volatile memory with peripheral transistors easily modifiable for various technologies and applications | |
| CN1992352A (zh) | 闪存器件及其制造方法 | |
| US6235582B1 (en) | Method for forming flash memory cell | |
| KR100806787B1 (ko) | 플래쉬 반도체 소자의 제조방법 | |
| US8072020B2 (en) | Nonvolatile semiconductor memory device | |
| US6403419B1 (en) | Method of manufacturing a flash memory device | |
| JP2009527900A (ja) | 埋め込まれた不揮発性メモリを備えた集積回路を製造する方法 | |
| US6436800B1 (en) | Method for fabricating a non-volatile memory with a shallow junction | |
| CN1259714C (zh) | 具有浅接面的非挥发性内存的制造方法 | |
| CN1286178C (zh) | 存储器件的结构及其制造方法 | |
| CN1279619C (zh) | 垂直式只读存储器及其制造方法 | |
| CN1218385C (zh) | 一种嵌入式存储器的制作方法 | |
| CN1194407C (zh) | 防止嵌入式非挥发性存储器漏电流的方法 | |
| KR100840791B1 (ko) | 불휘발성 메모리 장치의 게이트 전극 형성 방법 | |
| US20040214433A1 (en) | Flash memory and fabrication method thereof | |
| KR100798267B1 (ko) | 플래시 메모리 소자 및 그 제조 방법 | |
| KR100444841B1 (ko) | 플래쉬 메모리 셀의 제조 방법 | |
| CN1194405C (zh) | 形成嵌合式非挥发性存储器的方法 | |
| CN1501491A (zh) | 多晶硅自行对准接触插塞与多晶硅共享源极线及制作方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant | ||
| CF01 | Termination of patent right due to non-payment of annual fee |
Granted publication date: 20060614 Termination date: 20191112 |
|
| CF01 | Termination of patent right due to non-payment of annual fee |