CN1947249A - 具有抗esd电容器的集成电路布置和相应的制造方法 - Google Patents

Abstract

本发明涉及一种在n沟槽(20)中包含电容器(12)的电路布置(10)。电容器(12)的特定极化确保耗尽区在沟槽(20)中形成，并且电容器(12)具有高的ESD抗性。一种可选存在的辅助掺杂层(26)确保尽管在高的ESD抗性情况下电容器的高面积电容。

Description

具有抗ESD电容器的集成电路布置和相应的制造方法

本发明尤其涉及一种集成电路布置，包括基准工作电位线，其在电路布置的工作期间载送基本电位，例如地电位，以及包括正工作电位线，其在电路布置的工作期间载送与基本电位相比更高的正电位，例如正电位。而且，集成电路布置包含连接在工作电位线之间的电容器。这种电容器尤其用于具有模拟信号处理的电路。所述电容器还称为去耦电容器、阻塞电容器或备用电容器。电容器去耦并稳定集成电路布置的电源电压。

电容器可以具体化为所谓的NCAP(N阱电容器)或PCAP(P阱电容器)且然后包含以下区域：

根据基本掺杂类型掺杂的基本掺杂区，

至少一个掺杂连接区，其优选邻接基本掺杂区并且根据基本掺杂类型掺杂，并且其最大掺杂剂浓度比基本掺杂区中的最大掺杂剂浓度高，

以离基本掺杂区一距离布置的电极区，所述电极区根据MOS晶体管(金属氧化物半导体)的结构还称作为栅极区，以及

布置在电极区和基本掺杂区之间的电介质。

为了保护电容器不受EOS现象(电过应力)并且尤其是ESD现象(静电放电)的影响，集成电路布置包含至少一个保护元件，其与电容器平行连接，并且当超过反ESD极性的情况下具体电压位于工作电压以上或地电位以下时，容易变得导电，该元件例如是保护二极管、MOS晶体管、双极晶体管、晶闸管、齐纳二极管、二极管叠体等或其组合。尤其是当电路布置还没有处于准备好工作的状态时，也就是说在电路布置的制备期间，在将芯片结合到外壳期间或装配到印刷电路板上期间，出现ESD情况。借助实例，ESD电压脉冲具有大于100伏的电压和近似100纳秒的持续时间。

本发明的目的在于详细说明集成电路布置，每个都包括至少一个电容器，其不管良好的电特性，即使在损伤了迄今为止使用的电容器的情况下装载有静电放电之后也都保持功能的。尤其是，目的在于详细说明一种在ESD情况下稳健的电路布置或所述电路布置的几何形状。而且，目的在于详细说明用于制造集成电路布置的方法。

涉及集成电路布置的目的借助根据专利权利要求1的集成电路布置来完成。在从属权利要求中作了进一步的限定。

本发明基于如下考虑，NCAP或PCAP电容器具有每单位面积的大电容，以使得即使给出小芯片面积也可以实现相对大的电容值，例如相比p-n结电容。而且，电容器的RC时间常数很重要。在许多应用中尤其是对于电容器的寄生串联电阻必需小。

此外本发明基于如下考虑，在NCAP或PCAP的情况下，为了获得每单位面积的高电容，电介质必须尽可能的薄。借助实例，电介质的厚度小于2纳米，尤其是在小于100纳米的最小光刻尺寸和小于2伏的工作电压的技术的情况下。而且，不管具有ESD保护电路的电路互连，在ESD的情况下，几伏的电压，例如5或6伏，都建立在电介质的两端。然而，即使暂时出现4伏的电压也会损伤这种薄电介质，其会导致整个集成电路布置故障。

因此，它适用于根据本发明的电路布置：

或者假定n基本掺杂类型的基本掺杂区，连接区导电连接至正工作电位线，并且电极区导电连接至基准工作电位线，或者假定p基本掺杂类型，连接区导电连接至基准工作电位线，并且电极区导电连接至正工作电位线。

在一个发展中，根据基本掺杂类型的辅助掺杂而掺杂的辅助掺杂区设置在基本掺杂区和电介质之间，所述辅助掺杂区的最大掺杂剂浓度等于基本掺杂区的最大掺杂剂浓度或大于所述掺杂剂浓度。

一方面，通过这些测量获得的是在ESD情况下，尤其是在具有极性的ESD电压的情况下，其辅助连接的保护电路提供了较少的保护，在基本掺杂区中以及还有在可选的辅助掺杂层中出现了载荷子的所谓耗尽，也就是说形成了所谓的耗尽层，其具有电介质效应并且由此导致较大的有效电介质厚度。如果合适，在电容器的ESD电压是这么高以致不仅在辅助掺杂层中出现耗尽，而且还是形成反沟道的条件。然而，由于连接区的掺杂类型，减小有效电介质厚度的载荷子没有再次穿过反沟道。

然而，另一方面，借助辅助掺杂区获得，并且由于ESD情况说明的关系，电路布置的正常工作模式的指定极性是电容没有缩减到过大的程度。尤其是，借助实例，由于辅助的掺杂层，耗尽层的厚度比没有这种辅助掺杂层的小。

由于电容器连接在工作电位线之间，所以在ESD情况下由于分压效应，大电压降落在它两端，如同没有出现晶体管或电容器的串联电路的情况。这种串联电路尤其出现在使用例如串联连接的PMOS和NMOS作为反相器的功能块中。尤其是，电容器包含在电路布置的核心逻辑中或所谓的模拟宏模块中。

根据本发明的电路布置在ESD情况下是稳健的，因为电场强度在电介质中或电介质与连接区或延伸区之间的最危险的重叠区域中缩减了。

因此辅助掺杂区能够使ESD强度建立得更好，而没有由例如氧化物制成的电介质的厚度改变。通常在制造工艺中仅有可以选择的两个电介质厚度，以便，作为辅助掺杂的结果，可获得自由可选且更精细可调的最佳参数并避免了尺寸过大。在一个示范性实施例中，没有完全自由地选择辅助掺杂，而是对应于工艺中可获得的注入之一，然而，其可以选择不同的一个。

在一种改进中，辅助掺杂区位于衬底的表面且因此可以容易引入。在另一种改进中，衬底是单晶衬底，尤其是硅衬底。这种衬底具有高纯度。由于纯度和单晶材料，衬底可以承受相对高的场强，其在ESD情况下也很重要，以防止击穿。而且，由于表面位置、纯度和单晶材料，尤其是在简单的制造工艺中，可以以再生的方式建立辅助掺杂区以及还有掺杂剖面中的掺杂浓度。基本掺杂区或辅助掺杂区的掺杂剂浓度和掺杂剖面是耗尽层厚度的确定因素。

通过利用一种注入或通过利用多种注入来影响辅助掺杂区的掺杂，例如注入迄今用在用于制造在电路布置的相互不同的区域中在每个情况下设定场效应晶体管的不同阈值电压的电路布置的工艺中。优选将辅助掺杂区的掺杂叠加在阱掺杂或基本掺杂上。用于设定晶体管的阈值电压还用于制造辅助掺杂区使用多种或一种选择的注入能够实现最佳化而没有另外的步骤，尤其是在电路布置的正常工作模式中形成耗尽层厚度的最佳化和由此耗尽层两端的电压降。辅助掺杂区的掺杂剂浓度越低，耗尽层就越厚，ESD稳健性变得就越大。相反，辅助掺杂区较高的掺杂剂浓度会导致较薄的耗尽层，然而，其在正常工作期间几乎没有削弱每单位面积的电容。然而，甚至薄的耗尽层仍能够实现足够的ESD稳健性。

由于电容器的极性，对于基本掺杂区利用N型阱(在P预掺杂衬底的情况下)或P型阱(对于N型衬底)，除了电容器的电容外还有关于衬底的另外p-n结电容。结电容与电容器的电容平联连接，以使得每单位面积的电容增加。

在连接区上和在电极区或栅极区上形成硅化物期间，通过合适的硅化物阻挡可以进一步增加电容器的击穿强度。

根据本发明的电路布置说明的技术效果与电极区所使用的材料以及电极区的掺杂无关。因此，在多晶电极区的情况下和在由金属制成的电极区、尤其是未来技术的情况下可以获得这些效果。

而且，根据第二方面，借助根据专利权利要求7的集成电路布置，获得了涉及集成电路布置的目的。在从属权利要求中作了进一步的限定。

在第一方面的情况下尤其是还在第二方面的情况下，本发明基于实验获得，在ESD放电期间电介质的最危险部分是电极区或栅极区与掺杂的连接区或延伸区重叠的区域。

在一般的工艺中可得到仅两个或至多三个不同的栅氧化物厚度。根据本发明的电路布置采用这来在电容器中形成包含薄中心区和与其相比较厚边缘区的双电介质。电介质较厚边缘区宽度的选择能够以如下方式最佳化，一方面，电容相比使用特别薄的电介质没有过分降低，另一方面，ESD强度足够而没有出现尺寸过大，如同特别厚的电介质的情况。

此外，本发明涉及用于制造集成电路布置的方法。上述技术效果同样应用到制造方法和其进一步的限定上。

存在形成双电介质的各种可能性：

与基本掺杂区附近的一层厚电介质同时形成薄电介质。随后制造另一层厚电介质，例如，借助抗蚀剂层掩蔽薄电介质。

在形成厚电介质之前完全形成薄电介质。然后，掩蔽薄电介质，并制造厚电介质。

在形成基本掺杂区附近的一层厚电介质之后形成薄电介质，优选同时制造另一层厚电介质。

尤其是，热氧化适合于形成电介质。借助实例，以后自由地蚀刻可达到硅的区域。

以下参考附图说明本发明，其中：

图1示出了具有n型阱电容器12的集成电路布置10，

图2示出了在制造另一n型阱电容器期间使用的掩模，以及

图3示出了具有双栅氧化物的n型阱电容器。

图1示出了包含抗ESD的n型阱电容器12的集成电路布置10。集成电路布置10另外包含单晶硅衬底14，其在示范性实施例是p轻掺杂的：

通向正连接垫的正线16，

通向地连接垫的地线18，

ESD保护电路(未示出)，以及

多种晶体管(未示出)，例如存储晶体管或逻辑电路或模拟电路的晶体管，尤其是场效应晶体管。

阱电容器12包含：

n掺杂阱20，例如具有1 10¹⁷至1 10¹⁸掺杂剂原子每立方厘米的最大掺杂剂浓度，例如磷原子或砷原子。阱20具有例如1500纳米的深度、宽度B和在每种情况下一般高达100微米的长度。

在每种情况下沿着阱20的纵边一般定位的n重掺杂的连接区22和24或源/漏区，最大掺杂剂浓度例如在1 10²⁰至10 10²¹掺杂剂原子每立方厘米的范围内。在示范性实施例中连接区22、24一般具有200nm的深度。

随着离衬底14的距离增加，电容器12按以下指定的顺序另外包含：

在连接区22和24之间的n掺杂的可选辅助掺杂区26。在示范性实施例中，辅助掺杂区26在一侧邻接连接区22，在另一侧邻接连接区24并且在两个连接区22和24之间延伸而没有中断。作为可选方案，辅助掺杂区邻接形成在连接区22、24处的n掺杂延伸区。延伸区还称作为LDD区(轻掺杂漏极)，因为它们的掺杂剂浓度比连接区22、24的低，但比辅助掺杂区的高。辅助掺杂区26具有例如100纳米的深度和在1 10¹⁷至1 10¹⁸掺杂剂原子每立方厘米范围内的最大掺杂剂浓度。

电介质28沿着辅助掺杂区26的表面延伸并且设置在离连接区22、24的一距离处。电介质28还称作为栅氧化物(GOX)并且包括例如二氧化硅(εr＝3.9)或具有相对介电常数大于3.9的材料，尤其是所谓的高k电介质。在示范性实施例中，电介质28具有两纳米的厚度。

栅极区30，其邻接电介质28(朝着顶部)，并且包括掺杂的多晶硅，例如最大掺杂剂浓度大于5 10¹⁹掺杂剂原子每立方厘米的n或p掺杂的多晶硅。栅极区30具有例如100纳米至400纳米范围内的厚度。

在栅极区28上延伸并具有例如40-60纳米厚度的硅化物区32。

在示范性实施例中，连接区22、24没有延伸在电介质28下方。

由电介质28、栅极区30和硅化物区32形成的叠体通过两个电绝缘的间隔物元件34、36横向界定，其每个都具有例如40纳米的基底宽度并且与连接区22和24部分重叠。间隔物元件34、36还称作为间隔物。

两个隔离沟槽40和42相对于阱20横向设置。隔离沟槽40使连接区22与衬底连接区44隔离。相反，隔离沟槽42使连接区24与衬底连接区46隔离。衬底连接区44、42是p重掺杂的。位于衬底连接区44和46下面的分别是p掺杂中间区48和50，其延伸直到衬底14。衬底连接区48和50设置得尽可能靠近电容器12，也就是说直接在n型阱20处。

两个另外的隔离沟槽52和54分别界定衬底连接区44和46。隔离沟槽40、42、52和54具有例如250至500纳米的深度并且还称作为STI沟槽(浅沟槽隔离)。隔离沟槽40、42、52和54填充有电绝缘材料。

硅化物区60在衬底连接区48表面处的隔离沟槽52和隔离沟槽40之间延伸。硅化物区60电连接至地线18。

另外的硅化物区62在连接区22表面处的隔离沟槽40和间隔物元件34之间延伸。硅化物区62电连接至正线16。

下一个硅化物区64在连接区24表面处的间隔物元件36和隔离沟槽42之间延伸。硅化物区64同样导电连接至正线16。

硅化物区66在衬底连接区46表面处的隔离沟槽42和隔离沟槽54之间延伸。硅化物区66导电连接至地线16。

为了说明提高的ESD保护，假定ESD情况，其中电压脉冲具有对应于电路布置10的正常工作模式下存在于电容器12处的电压极性的极性。在ESD情况下以及在正常工作模式下，形成耗尽层70，其例如具有几纳米的层厚度D，例如两纳米的层厚度。由于缺乏载荷子，耗尽层70具有相对介电常数为十二的电介质效应(硅的εr)并且在电介质28中导致较低的电场强度，因为它用作与栅氧化物电容器串联连接的电容分压器。

坐标(coordinates)的系统80表示和电容器12中衬底14的表面正交的方向相反的电位剖面82。坐标的系统80的y轴84示出了0伏至例如5伏范围内的电位。坐标的系统80的x轴86示出了电容器12随着离硅化物区32的距离增加的空间坐标。地电位，也就是说零电压，存在于硅化物区32中和栅极区30中。在电介质28中电位线性升高。在耗尽层70中电位进一步线性增加，例如至四伏，但比电介质28更微弱的升高。由于耗尽层70，因此，结果是在电介质28外部电位升高A或换句话说电介质28两端的电压减小。

坐标的系统90表示和电容器12中衬底14的表面正交的方向相反的场强剖面92。坐标的系统90的y轴94示出了0伏/纳米至例如2.5伏/纳米范围内的场强E。坐标的系统90的x轴96示出了电容器12随着离硅化物区32的距离增加的空间坐标。在硅化物区32中和栅极区30中，场强E是零伏/纳米。在电介质中，场强E具有例如两伏/纳米的值。在耗尽层中，场强的值小于电介质28中的，例如一伏/纳米。在n型阱20中，场强E也是零伏/纳米。

负电荷100和正电荷102示例了电介质28和耗尽层70作为电容器电介质的效果。而且，图1示例了p-n结电容器104，其由n型阱和衬底14之间的耗尽层形成并且其与电容器12并联连接，以使得不同类型的电容器并联连接。

在另一示范性实施例中，使用例如由铝制成的金属电极，代替多晶硅用于栅极区30。在下一示范性实施例中，连接区22、24进一步远离间隔物元件34和36，参见图2，连接区22b、24b。

在下一示范性实施例中，辅助掺杂区26仅在电介质28下面的中心区中延伸，参见侧边缘110和112。辅助掺杂区26的侧边缘110和112和最近的连接区22和24之间的距离在没有延伸区或最近的延伸区的情况下分别是例如至少100纳米。在该情况下，耗尽层70在电介质28的边缘区下方形成得较厚，其增加抗ESD的稳健性。

图2示出了用在小于一微米的最小光刻尺寸的工艺中电路布置10b的n型阱电容器12b的制造中的光刻掩模。除了以下说明的偏差外，在电容器12的制造中执行与电容器12b的制造中相同的步骤。象电路布置10一样，构造电路布置10b。除了以下说明的不同外，n型阱电容器12b对应于电容器12，以使得相同部分由相同的参考符号指定，但后者是小写字母b，以区分两个电容器12和12b。

电容器12b包含以下组件部分，尤其是，关于电容器12的相应部分以上进行的陈述有效：

衬底14b，

正线16b，

地线18b，

阱20b，

连接区22b、24b，

辅助掺杂区26b，

电介质28b，

栅极区30b，

硅化物区32b，

间隔物元件34b、36b，

隔离沟槽40b、42b，

衬底连接区44b、46b，

中间区48b、50b，和

硅化物区60b至66b。

电容器12b与电容器12相比具有以下偏差：

连接区22b和24b分别设置在离间隔物元件34b和36b一定距离处，以使得在与衬底14表面正交的方向上看到没有出现接触和没有出现重叠。

硅化物区62b和64b分别没有到达远至间隔物元件34b和36b并且还仅覆盖连接区22b和24b的部分区域，以及

硅化物区32b同样仅覆盖栅极区30b的部分区域。

借助回设置(set-back)的连接区22b和24b或LDD区域以及还借助回设置的硅化物区62b、64b和32b，在ESD情况下在栅极区30b的边缘处在电介质28中出现场强减小，其结果是电容器12b的击穿电压升高。该陈述适用于在ESD条件下假设，某电流(隧穿电流)流经栅氧化物或电介质28并且另外电压降因此关于图1所示的电位条件出现。其余，电容器12b增加的ESD强度和高的面积电容基于对于电容器12参考图1以上说明的关系。

在电容器12和12b的制造中，首先利用抗蚀剂借助掩模140限定有源区的位置以及隔离沟槽40b和42b的位置。蚀刻、填充和平坦化隔离沟槽40b和42b。然后注入n型阱20b，用掩模150暴露出抗蚀剂层(未示出)，其掩模结构152预定义阱20的位置。

然后，利用掩模(未示出)，用抗蚀剂预定义辅助掺杂区26b的位置。显影抗蚀剂。在显影之后，借助注入掺杂辅助掺杂区26b。在n型阱20b的区域中，辅助掺杂区26b的掩模包含位于例如在掩模150中的掩模结构152相同位置处的掩模结构。然而，在其它区域中，两个掩模具有彼此偏离的掩模结构。在如参考图1所述的缩短的辅助掺杂区的示范性实施例中，用于辅助掺杂区26的掩模定义边缘110和112的位置。与在电路布置10和10b的场效应晶体管中设定阈值电压的注入同时影响用于辅助掺杂区26和26b的注入。

随后在硅表面上热生长电介质28b。其后，例如当执行一种或多种以下提到的注入时，原位或随后沉积并掺杂用于栅极区30b的多晶层：

用于延伸区的注入，

用于连接区22b、24b的注入，或

一些其它注入。

然后借助掩模170定义栅极区30b的位置。然后优选与电介质28b同时，在蚀刻工艺中图案化多晶层。

在该点及时执行延伸区的注入用于电路布置10，但不是用于电路布置10b。在执行这些注入之前，在电路布置12b的制造中，以自对准的方式通过层沉积和各向异性蚀刻制造间隔物元件34b和36b。

在制造间隔物元件34b和36b之后，使用掩模175来定义连接区22b和24b的位置。在显影抗蚀剂后，执行连接区22b和24b以及还有延伸区(这里与22b和24b一致)的注入。

制造连接区22b和24b之后是制造硅化物区18b和60b至66b。为了阻挡在特定区域的硅化，借助掩模180定义意欲留下的例如在前施加的氮化物层的阻挡区。然后将例如几十纳米的薄金属层溅射到晶片表面上。适合的金属例如是钛、钴或镍。在热处理步骤期间，在与硅接触的金属的区域中形成硅化物。硅化物减小接触电阻，以便可以处理高频的信号。其后，移除没有转换成硅化物的金属和氮化物层的残余物。

回设置的硅化物区同样减小了在栅极区30b边缘附近的电介质的场强。用实验方法，通过硅化物阻挡可以获得0.5伏较高的瞬时击穿电压。串联电阻由此形成其在ESD的情况下抵消损伤电介质28b的隧穿电流。

由于必须制造没有回设置的连接区也不需要阻挡硅化，所以在电容器12的制造中没有使用掩模175和180。以自对准的方式关于间隔物元件34和36执行连接区22和24的注入和还有硅化物区32和60至66的形成。

在另一示范性实施例中，仅在栅极区的部分或仅在连接区的部分阻挡硅化。在另一示范性实施例中，代替多晶栅极区30b使用由金属制成的栅极区，在该区域上硅化不是必需的。

图3示出了包含具有双栅极氧化物的n型阱电容器12c的电路布置10c。像电路布置10一样构造电路布置10c。n型阱电容器12c对应于除了以下说明的不同外的电容器12，以使得相同的部分由相同的参考符号表示，但后者是小写字母c，以区分两个电容器12和12c。

电容器12c包含以下的组件部分，尤其是，关于电容器12的相应部分以上进行的陈述适用于：

衬底14c，

阱20c，

连接区22c、24c，

栅极区30c，

硅化物区32c，

间隔物元件34c、36c，

隔离沟槽40c、42c，

衬底连接区44c、46c，

中间区域48c、50c，以及

硅化物区60c至66c。

电容器12c与电容器12相比具有以下偏差：

工作电位线200通向硅化物区62c和64c，

工作电位线202通向硅化物区32c，工作电位线200和202载送彼此不同的电位。硅化物区60c和66c在地电位是两种类型的极性。因此，使用两种类型的极性，也就是说，尤其是，工作电位线202的电位的极性同样大于工作电位线200的电位。

在电容器12c中示例的是n掺杂的LDD区域204和206或位于间隔物元件34c和36c下面的延伸区域。LDD区域204、206的掺杂剂浓度在例如5 10¹⁸至1 10²⁰掺杂剂原子每立方厘米范围内，以及

在电容器12c中没有对应于辅助掺杂区26b的辅助掺杂区。然而，在可选的示范性实施例中，存在这种辅助掺杂区。

在电容器中代替具有均匀厚度的电介质28b，存在具有薄中心电介质区208和厚边缘电介质区210的电介质。

中心电介质区208的厚度对应于电路布置10c中存在的最薄电介质的厚度。借助实例，中心电介质区208的厚度是2纳米。薄电介质区208确保电容器12c每单位面积的高电容。

借助实例，边缘电介质区210的厚度对应于电路布置10c中另一电介质的厚度并且是5纳米。厚边缘电介质区210确保电容器12c的高ESD强度。

在其它的示范性实施例中，为了进一步增加ESD强度，结合参考图1和3说明的测量或参考图2和3说明的测量。

在其它的示范性实施例中，代替参考图1至3说明的NCAP制造PCAP，给出了在区域中各自其它掺杂类型的选择并给出电容器的相反极性。在另外的示范性实施例中，以其它相同的掺杂使用其它掺杂类型的连接区。

在另外的示范性实施例中，代替掺杂阱使用绝缘区上的掺杂区，如同SOI(绝缘体上硅)技术的情况。

Claims (18)

1.一种集成电路布置(10、10b)，

包括基准工作电位线(18)，其在电路布置(10)的操作期间载送基本电位，

包括正工作电位线(16)，其在电路布置(10)工作期间载送与基本电位相比更正的电位，

以及包括连接在工作电位线(16、18)之间的电容器(12)，所述电容器包含以下区域：

根据具有基本掺杂类型的基本掺杂而掺杂并且包含最大掺杂剂浓度的区域的基本掺杂区(20)，

根据具有基本掺杂类型的连接掺杂而掺杂的至少一个连接区(22、24)，所述连接区的最大掺杂剂浓度高于基本掺杂区(20)中的最大掺杂剂浓度，

设置在离基本掺杂区(20)一距离处的电极区(30)，

以及设置在电极区(30)和基本掺杂区(20)之间的电介质(28)，

其中或者在假定n基本掺杂类型的情况下，连接区(22)导电连接至正工作电位线(16)，并且电极区(30)导电连接至基准工作电位线(18)，

或者在假定p基本掺杂类型的情况下，连接区(22)导电连接至基准工作电位线(18)，以及电极区(30)导电连接至正工作电位线(16)。

2.如权利要求1所要求的电路布置(10、10b)，特征在于：电极区(30)掺杂有大于1 10¹⁸掺杂剂原子每立方厘米的最大掺杂剂浓度，特别是在其面向电介质(28)的一侧，或者电极区(30)在其面向电介质(28)的一侧包含金属区。

3.如权利要求1或2所要求的电路布置(10、10b)，特征在于：根据具有基本掺杂类型的辅助掺杂而掺杂的辅助掺杂区(26)设置在基本掺杂区(20)和电介质(28)之间，所述辅助掺杂区的最大掺杂剂浓度等于基本掺杂区(20)的最大掺杂剂浓度，或者所述辅助掺杂区的最大掺杂剂浓度大于基本掺杂区(20)的最大掺杂剂浓度，

优选的是辅助掺杂区(26)的最大掺杂剂浓度是基本掺杂区(20)的最大掺杂剂浓度的至少两倍，

以及优选的是辅助掺杂区(26)的最大掺杂剂浓度至多是连接区(22、24)的最大掺杂剂浓度的一半。

4.如前述权利要求之一所要求的电路布置(10、10b)，特征在于：至少一个另一连接区(24)优选以邻接基本掺杂区(20)的方式设置，基本掺杂区或在这个范围返回参考权利要求3的辅助掺杂区(26)设置在连接区(22、24)之间，

和/或金属线(16)连接连接区(22、24)。

5.如前述权利要求之一所要求的电路布置(10b)，特征在于：以自对准的方式设置连接区(22b、24b)，既不关于电极区(30b)也不关于设置在电极区(30b)上的间隔物元件(34b、36b)。

6.如权利要求3或4所要求的电路布置(10、10b)，特征在于：辅助掺杂区(26)邻接连接区(22、24)或形成在连接区(22、24)处的延伸区，或者辅助掺杂区(26、110、112)仅形成在电介质(28)的中心区域并且不在电介质(26)的边缘区域，部分基本掺杂区(20)优选设置在边缘区域。

7.一种集成电路布置(10c)，特别是如前述权利要求中之一所要求的电路布置，

包括两个工作电位线(200、202)，其载送在电路布置(10c)工作期间彼此不同的电位，

以及包括连接在工作电位线(200、202)之间的电容器(12c)，所述电容器包含以下区域：

根据基本掺杂类型掺杂的基本掺杂区(20c)，

至少一个掺杂的连接区(22c)，其最大掺杂剂浓度高于基本掺杂区(20c)中的最大掺杂剂浓度，

设置在离基本掺杂区一个距离处的电极区(30c)，

以及包括设置在电极区(30c)和基本掺杂区(20c)之间的电介质(208、210)，

在连接区(22)附近的区域(210)中，电介质(208、210)是电介质(208、210)的中心区域(208)至少两倍厚。

8.如权利要求7所要求的电路布置(10c)，特征在于：至少一个间隔物元件(34c、36c)关于电极区(30c)横向设置，

电介质(208、210)的较厚区(210)邻接间隔物元件(34c、36c)。

9.如权利要求7或8所要求的电路布置(10c)，特征在于：连接区(22c)根据基本掺杂类型掺杂，

或者连接区(22c)根据与基本掺杂类型不同的掺杂类型掺杂。

10.如权利要求7至9中之一所要求的电路布置(10c)，特征在于：厚电介质(210)比100纳米薄或比20纳米薄，以及电路布置(10c)优选包括其电介质具有薄电介质(208)的厚度的至少一个场效应晶体管，并且包含其电介质具有厚电介质(210)的厚度的至少一个场效应晶体管。

11.如前述权利要求之一所要求的电路布置(10、10b、10c)，特征在于：硅化物区(62、62b、62c、64、64b、64c)设置在连接区(22、22b、22c、24、24b、24c)处，未用硅化物区(62b、64b)覆盖的硅区(20、20b、20c)优选位于硅化物区(62、62b、62c、64、64b、64c)之间。

12.如前述权利要求之一所要求的电路布置(10、10b、10c)，特征在于：至少一个以下特征有效：

工作电位线(16、18、200、202)通向连接点，经由它在电路布置(10、10b、10c)工作期间施加外部工作电压，

基本掺杂区(20、20b、20c)形成为优选设置在根据与基本掺杂区(20)不同的掺杂类型掺杂的衬底(14)中的阱，

电容器(12)具体化为设置在平行于集成电路布置(10、10b、10c)的至少一个金属层设置的平面中的平面状组件。

13.一种用于制造包括电容器(12、12b)的电路布置(10、10b)的方法，特别是如权利要求1至7中之一所要求的电路布置(10、10b)，包括步骤：

形成根据基本掺杂类型掺杂的电容器(12)的基本掺杂区(20)，

形成电容器(12)的连接区(22)，

形成电容器(12)的电介质(28)，

形成电容器(12)的电极区(30)，

所述电极区与基本掺杂区(22)隔离开，

形成基准工作电位线(18)，其在电路布置(10)的工作期间载送基本电位，并且假定为n基本掺杂类型，其导电连接至电极区(30)，或者假定为p基本掺杂类型，其导电连接至连接区(22)，

形成正工作电位线(16)，其在电路布置(10)的工作期间载送与基本电位相比更正的电位，并且假定为n基本掺杂类型，其导电连接至连接区(22)，或者假定为p基本掺杂类型，其导电连接至电极区(30)。

14.如权利要求13所要求的方法，特征在于：借助专用的掩模步骤制造连接区(22)，

和/或进行以下步骤：

形成电容器(12)的辅助掺杂区(26)，其根据基本掺杂类型掺杂，并且在这种情况中，最大掺杂剂浓度等于或高于基本掺杂区(20)的最大掺杂剂浓度。

15.一种制造包括电容器(12c)的电路布置(10c)的方法，特别是如权利要求7至12之一所要求的电路布置(10c)，包括步骤：

形成根据基本掺杂类型掺杂的电容器(12c)的基本掺杂区(20c)，

形成电容器(12c)的连接区(22c)，

在电容器(12c)的电介质(208)的中心区中形成电容器(12c)的薄电介质(208)，

形成电介质(210)，其与在电容器(12c)的电介质的边缘区域中的电容器(12c)的薄电介质(208)相比为至少两倍厚，

形成电容器(12c)的电极区(30c)，所述电极区与基本掺杂区(20c)隔离开。

16.如权利要求15所要求的方法，特征在于以下步骤：

形成两个工作电位线(200、202)，其在电路布置(10c)的工作期间载送彼此不同的电位，一个工作电位线(200)导电连接至连接区(22)，并且另一工作电位线(202)导电连接至电极区(30c)。

17.如权利要求15或16所要求的方法，特征在于：在电容器(12c)的电极区(30c)处形成间隔物元件(34c、36c)之前制造电介质(208、210)。

18.如权利要求15至17中之一所要求的方法，特征在于：与基本掺杂区(20c)附近的一层厚电介质(210)同时或者在形成厚电介质(210)之前形成薄电介质(208)，或者在基本掺杂区(20c)附近形成一层厚电介质(210)之后形成薄电介质(208)。

Images