CN1941325A - 形成布线结构的方法、布线结构、形成半导体器件的方法、以及显示器 - Google Patents

形成布线结构的方法、布线结构、形成半导体器件的方法、以及显示器 Download PDF

Info

Publication number
CN1941325A
CN1941325A CNA2006101437730A CN200610143773A CN1941325A CN 1941325 A CN1941325 A CN 1941325A CN A2006101437730 A CNA2006101437730 A CN A2006101437730A CN 200610143773 A CN200610143773 A CN 200610143773A CN 1941325 A CN1941325 A CN 1941325A
Authority
CN
China
Prior art keywords
metal level
wire structures
flash tube
substrate
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2006101437730A
Other languages
English (en)
Inventor
中村弘喜
门昌辉
青森繁
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Liguid Crystal Advanced Technology Development Center K K
Original Assignee
Liguid Crystal Advanced Technology Development Center K K
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Liguid Crystal Advanced Technology Development Center K K filed Critical Liguid Crystal Advanced Technology Development Center K K
Publication of CN1941325A publication Critical patent/CN1941325A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H01L29/458—Ohmic electrodes on silicon for thin film silicon, e.g. source or drain electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
    • H01L29/4908—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET for thin film semiconductor, e.g. gate of TFT

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Electrodes Of Semiconductors (AREA)

Abstract

一种形成布线结构的方法包括：在衬底(1)上形成金属层(6)，并且通过用从至少一个闪光管发射的光(103b)照射金属层来使金属层退火，由此生长金属层的晶粒。

Description

形成布线结构的方法、布线结构、 形成半导体器件的方法、以及显示器
发明背景
本发明涉及：布线结构形成方法，该方法适用于以液晶显示器为代表的显示器和以大规模集成电路为代表的半导体器件；布线结构；半导体器件形成方法，该方法适用于制造薄膜晶体管或类似物；以及显示器。
通常，铝(Al)层和/或铝合金层主要用作金属层，其用于以大规模集成电路(LSI)或超大规模集成电路(ULSI)为代表的半导体器件的引线或电极。近年来，为了提高以这样的LSI和ULSI为代表的半导体器件领域的集成度，对于进一步减小尺寸、使布线更稀疏、运行速度更快等的要求已经逐渐增长。为此，已经讨论用具有比铝更低的电阻率并且对于例如电子迁移或存储迁移具有很高的耐受性的铜(Cu)或其合金作为用于下一代布线结构(诸如引线或电极)的材料。
并且，近年来，在以液晶显示器为代表的显示器领域中，由于显示面积的扩大，有增加布线长度的趋势。另外，包括驱动器电路的外围电路部分的单块集成电路生产和获得诸如像素内部存储器或光学传感器的附加功能的开发，正在进行中。因此，在该领域中和在半导体领域一样，对于低电阻布线结构的需求已经逐渐增加。
传统上，根据溅射方法、CVD方法、电镀方法或类似方法，已经形成基本上由铜组成的布线结构。上述技术例如在日本专利Appln.KOKAI公开号No.2001-68679，Material Research Society Symposium ProceedingVol.612 D.7.1.1(2000)和Journal of Eletrochemical Society Vol.148，C47-C53(2001)中公开了。
公知的是，由溅射方法、CVD方法、电镀方法或类似方法形成的，且基本上由铜组成的布线层(布线结构)中晶粒尺寸小，且电阻率相对较大。传统上，在基本上由铜组成的金属层用作布线结构的情况下，该金属层由加热源，诸如加热炉中的加热器进行退火(炉内退火)，由此增加晶粒尺寸，并降低电阻率值。
但是，如果通过炉内退火对基本上由铜组成的金属层进行退火，那么新出现的问题是，虽然晶粒的尺寸增加以及电阻率降低，但是由于晶粒生长，会增加表面的不规则性。为此，存在的问题是，由退火生长的晶粒制成的金属层很难用于半导体器件或显示器。
发明内容
本发明的目的是提供：一种形成布线结构的方法，该布线结构的表面不规则性小且电阻率低；布线结构；形成半导体器件的方法；以及显示器。
根据本发明第一方面的布线结构形成方法包括：在衬底上形成金属层的步骤；通过闪光管发射的光照射金属层使金属层退火的退火工艺，由此生长金属层的晶粒。
根据本发明第二方面的布线结构形成方法包括：在衬底上形成金属层；通过闪光管发射的光照射金属层使金属层退火，该闪光管发射的光在300到600nm的波长范围内具有最大的强度，由此生长金属层的晶粒。
根据本发明第三方面的布线结构形成方法包括：在衬底上形成金属层；以布线图案形状蚀刻金属层，以形成布线结构图；通过闪光管发射的光照射布线结构图来使金属层退火，由此生长金属层的晶粒。
根据本发明第四方面的布线结构包括：由绝缘体组成的衬底；位于衬底上，且由闪光管光照射的布线图案，生长其晶粒。
根据本发明第五方面的半导体器件形成方法包括：在衬底上形成半导体层；在半导体层上形成绝缘膜；在绝缘膜上形成金属层；处理金属层，以形成布线结构；以及通过闪光管发射的光照射金属层和布线结构中的至少一个，来实施生长金属层的晶粒的退火。
本发明中使用的术语“布线结构”包括引线、端子、电极和类似物。作为衬底，可以单独或组合使用普通的玻璃、石英玻璃、陶瓷、硅晶片、或类似物。另外，作为衬底，例如，可以使用在绝缘体、半导体、或导体衬底上形成的一层或多层绝缘膜和半导体层，其中绝缘体、半导体、或导体衬底由普通玻璃、石英玻璃、硅晶片、树脂或类似物组成。在形成多个层的情况下，多个层可以垂直层叠、水平放置或是它们的组合。上述绝缘层和半导体层可以形成电路元件或电路元件的一部分。电路元件可以包括半导体器件或诸如薄膜晶体管这样的器件。
优选的是，使用基本上由铜组成的材料作为上述金属层。
根据本发明第六方面的半导体器件形成方法包括：在衬底上形成半导体层；在半导体层上形成绝缘膜；在绝缘膜上形成金属层；将闪光管退火用于金属层。
根据本发明第七方面的半导体器件形成方法包括：在衬底上形成金属层；将闪光管退火应用于金属层；在金属层上形成绝缘膜；在绝缘膜上形成半导体层。
在本发明中，优选的是将基本上由铜组成的材料用作金属层。优选的是，基本上由铜组成的金属层由大约90％或更多的铜组成。更优选地，金属层由98％或更多的铜组成。在本发明中，基本上由铜组成的金属层包括纯铜。金属层中除铜之外包含的元素包括镁(Mg)、钛(Ti)、钼(Mo)、钽(Ta)或铬(Cr)。
根据如上所述的布线结构形成方法或半导体器件形成方法，进行短时间的退火，使得可以增加晶粒尺寸，且抑制表面不规则性的增加。
根据如上所述的布线结构形成方法、布线结构、半导体器件形成方法和显示器，可以获得布线结构、半导体器件和显示器，它们每个都具有表面不规则性和低电阻率。
本发明的其他目的和优势将在下述说明书中进行阐述，并且一部分将从说明书中显而易见，或可以从本发明的实践中获得。本发明的目的和优势可以通过尤其是下文中指出的手段和组合来实现和获得。
附图说明
附图包含在说明书中且构成说明书的一部分，它们说明了本发明的优选实施例，并且与上述的一般性说明和下述优选实施例的详细描述一起用于解释本发明的原理。
图1A至1H是工艺流程图，用于解释根据本发明第一实施例的布线结构形成方法的前半部分；
图2是示出闪光管加热器件的示例的剖面图，其中该加热器件用于根据本发明第一实施例的布线结构形成方法；
图3是示出铜反射光谱的波形相关性的曲线图；
图4是示出氙闪光管的发光光谱的曲线图；
图5A是依据后向(backward)电子束散射方法分析的、没有进行退火处理的金属层的结晶取向图；图5B是根据后向电子束散射方法分析的、布线结构的结晶取向图，其中该布线结构利用红外线灯加热金属层形成；而图5C是利用闪光管进行加热处理形成的布线结构的结晶取向图；
图6A至6C是分别包括图5A至5C的双晶体的结晶取向图；
图7示出当观察由闪光管加热的铜布线结构的表面不规则性时所获得的二次电子显微图(SEM)；
图8示出当观察由红外灯加热的铜布线层的表面不规则性时所获得的二次电子显微图(SEM)；
图9A至9G是工艺流程图，用于解释根据本发明第二实施例的布线结构形成方法的前半部分；
图10A至10E是工艺流程图，用于解释根据本发明的修改例的镶嵌(Damascene)工艺和电解电镀工艺；
图11是包括薄膜晶体管的显示器的平面图，其中薄膜晶体管作为根据本发明第三实施例的半导体器件形成方法形成半导体器件；
图12是沿图11中所示的线XII-XII截取的剖面图；
图13是沿图11中所示的线XIII-XIII截取的剖面图；
图14是包括另一薄膜晶体管示例的显示器的剖面图，其中薄膜晶体管用作半导体器件。
具体实施方式
下文中，将参照图1A至2描述本发明的第一实施例。在该实施例中，这里描述根据本发明的布线结构的一方面。图1A至1H示出根据本实施例制造布线结构的工艺。
首先，如图1A所示，制备金属或绝缘体衬底，例如由玻璃制成的长方形衬底1。在衬底1的表面或顶面上的整个部分或选择的部分形成由氮化硅(SiNx)，二氧化硅(SiO2)或类似物组成的底层绝缘层2，该绝缘层具有预定的厚度，例如膜厚为300nm。
接下来，如图1B所示，在底层绝缘层2上形成势垒金属层3，该势垒金属层具有预定的厚度，例如膜厚为30nm。势垒金属层3旨在限制后述的金属层4中包含的物质扩散进入底层绝缘层2，并提高层与层之间的相干性。在根据本实施例的布线结构形成方法中，衬底1、底层绝缘层2、势垒金属层3构成基底5。在基底5的顶面，即势垒金属层3上形成金属层4，用作布线层。基本上由铜(包括纯铜)组成的金属形成的层可以用作金属层4。下文中，金属层4称为铜布线层。虽然铜布线层4的膜厚是任意的，但是在该实施例中，膜厚是500nm。根据例如溅射方法，可以连续形成势垒金属层3和铜布线层4。
接下来，如图1C中箭头所示，用闪光管发射的闪光管光束103b照射铜布线层4，以使铜布线层或金属层4退火，由此该层的晶粒尺寸增大。虽然可以使用各种闪光管，但是优选的是氙(Xe)闪光管或氪(Kr)闪光管。通过这种照射，由纯铜或基本上由铜组成的铜布线层4被加热，并进入熔化、半熔化，或几乎不熔化状态。下文中，这种工艺称为闪光管加热工艺(退火工艺)。
可以通过使用如图2所示的闪光管加热器件100执行闪光管加热工艺。闪光管加热器件100包括气密性容器101、支撑底座102、多个水平(straight)的闪光管103、反射体104，和光传输板105。气密性容器101用作处理容器。支撑底座102位于气密性容器101中，并支撑基底5，该基底具有形成在其上的金属层或布线结构层4。提供多个水平的闪光管103，以便与支撑底座103上的基底5相对，且闪光管之间彼此平行放置。反射体104从基底5的相对侧，即从上面覆盖这些闪光管103。光传输板105由石英或类似物形成，其对于波长从紫外线至可见光区之间的光具有渗透性。光传输板105由固定到容器101上的支撑架105a支撑。光传输板105通过将气密性容器101的内部气密性地分离为上半部分和下半部分而基本上减少了处理空间的容积，其中上半部分中容纳闪光管103，下半部分(处理空间)设置有基底5。气密性容器101具有进气口101a，用于将诸如惰性气体的气体引入容器101，以及出气口101b，用于排放容器中容纳的气体。
放置多个闪光管103(该实施例中为10个灯)，使得这些闪光管在与所示的平面垂直的方向上彼此并行，且构成闪光管单元。但是，闪光管的数量是任意的，例如可以是一个。每个闪光管103具有水平玻璃管103a，该玻璃管在其两端具有阳极和阴极(未示出)，玻璃管103a中密封有氙气、氪气或类似物。阳极和阴极各自都电连接至用作驱动电源电路的电容器(未示出)。以这种方式，由于经由电容器将电压瞬间施加在阳极和阴极之间，则在玻璃管103a中流过电流，此时发射的氙气、氪气或类似物被加热，从而发光。优选地是，这样的闪光管103发射闪光管光，该光的脉宽为0.1至10ms(更优选为0.5至5ms)。在这种情况下，电容器中预先累积的静电能量被转换为0.1至10ms(0.5至5ms)的短光脉冲。由于这个原因，可以发射与连续照明光源的光相比极强的光，并照射要处理的衬底，并使其退火。
利用反射体104从基底5的相对侧覆盖了所有闪光管103。因此，在闪光管光束103b中，向基底5的相对侧(向上)发射的闪光管光束103b在基底5的方向上被反射。通过这种方式，所有闪光管光束103b直接从闪光管103发射，或通过利用反射体104的反射，间接辐射至基底5一侧。然后，闪光管光束103b通过光传输板(传输窗口)105，照射要处理的基底5的铜布线层4，并且使铜布线层4退火。通过这种方式，如上所述，在基底5上形成基本上由铜组成的布线结构6。
理想的是，利用闪光管的加热工艺(退火工艺)应当在由惰性气体组成的气氛或真空中进行，以防止铜布线层4的表面氧化。
只是延长加热时间，传统的炉退火或红外线灯退火不能使晶粒充分生长。另外，如果进行炉退火或红外线灯退火以便在玻璃衬底上形成布线结构，则玻璃衬底自身也被加热。另外，由于晶粒的生长，使布线结构的表面不规则性增加。
另一方面，在根据本实施例的布线结构形成方法中，由于闪光管光103b的脉宽很短，或者可以被设定为很短，所以铜布线层4加热的时间可能减少。铜布线层4可以无需光偏转装置，诸如反射板，而直接被加热，由此可以使晶粒增大，并且，可能增大表面不规则性。即，如图3所示，与铜相关的反射因数在等于或小于600nm的短波端降低。为此，如图4所示的发光光谱的示例中，铜布线层4有效地吸收闪光管光103b，该闪光管光在被退火的300至600nm范围(区域)内具有最大波长。图3纵轴表示反射比，横轴表示波长。图4纵轴表示发光强度，横轴表示波长。
当闪光管光103b的脉宽被设置在0.1至10ms的范围时，即使在高温退火时，也能限制铜扩散，并且可以增加产出。
在根据本发明的闪光管加热工艺中，从闪光管103中发射的闪光管光具有良好的可控性。这样，虽然相对于预定的区域，一次闪光照射就足够，但是同一部分也可以使用多个闪光照射。
也就是，在闪光管加热工艺中，对于基底5的金属层4的预定区域(根据本实施例的布线结构方法中的金属层4的全部区域)来说，至少成批执行一次闪光照射。
此外，在闪光管光的一次照射面积小于金属层4的预定区域的情况下，闪光管加热工艺可以包括下述过程：顺序改变金属层4的预定的小区域，以及在为了改变基底5和闪光管103在衬底平面方向上的相对位置关系而逐步进行进给(feeding)和/或反复进给时，执行多个闪光照射。理想地是，在上述逐步进给中，(预定区域中的)照射的小区域在它们的端部应当重叠。这样，金属层4的宽的或预定的区域(包括所有的区域)可以均匀地完全退火。
在图中，由于可以使用公知的机构，因此省去了用于逐步进给和/或反复进给的机构。在进给中，相对于闪光管103移动基底5比相对于基底5移动闪光管103更容易。因此，优选的是，相对于闪光管单元，平行于金属层4的照射面(本实施例中为水平地)移动基底5。这是由于闪光管加热器件100的支撑底座102的一部分以可移动的形式设置，其中基底5安装在支撑底座的该部分上。但是，闪光管单元可以移动或者该单元中只有一个或多个闪光管可以移动。
作为代替，如图2所示，在闪光管光的一次照射面积基本等于或大于金属层4的预定区域的面积时，在这些区域都固定时可以进行一次或多次照射。
作为闪光管103，理想的是使用这样一种灯，即该灯在控制电压、电流密度、气压、管内直径等时，在从紫外线的可见区域中在强度上具有很强的发光光谱特性。具体而言，用于获得从紫外线的可见区域的发光强度，以有效用于下述试验(参见图5A至8)的条件范围是，电流密度为3000至10000A/cm2。在闪光管加热工艺中，理想的是，按照3000至10000A/cm2的量级，增加闪光管103的电流密度，以增加等离子温度和增加短波长分量的能量密度比。
根据本实施例的布线结构形成方法，例如可以包括以理想图形，例如布线图形处理铜布线层4(布线结构6)的方法，其中该铜布线层4(布线结构6)经历了参考图1A至1C描述的闪光管退火工艺。该方法中，例如，根据下述工艺对铜布线层4进行构图。
首先，如图1C所示，在上述经历了闪光管退火工艺的布线结构6上，根据例如PEP，形成光刻胶膜7。然后，如图1D所示，处理光刻胶膜7，使其以理想的图形暴光/显影。
接下来，如图1E所示，利用光刻胶膜7作为掩模来选择性蚀刻上述布线结构6和势垒金属层3。然后，如图1F所示，利用释放(releasing)溶液或类似物将光刻胶膜7从布线结构6去除。这样可以形成理想图形(例如，岛状)的布线结构6。
在根据本实施例的布线结构形成方法中，对铜布线层4应用闪光管加热工艺，其中铜布线层4由铜或基本上由铜组成，然后，通过进行蚀刻，形成岛状布线结构6。但是，如图1G所示，以理想图形形成铜布线层4，然后，可以执行闪光管加热工艺。如图1C和1G所示，可以在蚀刻之前和之后都进行闪光管加热工艺。另外，可以只在蚀刻和形成布线结构后，进行闪光管加热工艺。
接下来，在以理想图形形成的布线结构6和底层绝缘层2的顶部上，形成包括的附加层8，诸如由氮化硅或氧化硅形成的保护层或绝缘膜。形成附加层8之后，对于布线结构6，可以再次进行闪光管加热工艺，如图1H所示。在这种情况下，在形成附加层8之前，不进行闪光管加热工艺，而是仅在形成附加层8后，对铜布线层4进行闪光管加热工艺，由此形成布线结构6。另一方面，存在的问题是，如果在铜布线层4上已经形成氮化硅层之后进行红外线灯退火或炉退火，则在结晶生长期间可能出现空隙。相反，如上所述，在闪光管加热工艺中，退火时间或周期很短。由于这个原因，具有的优势是，即使在铜布线层4上已经形成氮化硅层之后进行闪光管退火，也不会出现空隙。
图5A示出通过后向(backward)电子束散射方法分析的、没有进行任何退火工艺的金属层的结晶取向图。图5B示出利用红外线灯(450℃，10分钟)加热金属层形成的布线结构的结晶取向图，而图5C示出根据本发明，利用闪光管执行加热处理形成的布线结构的结晶取向图。从图5B和5C中，如对于本领域技术人员来说显而易见的是，任何主结晶取向为(111)面。图6A至6C分别示出包括图5A至5C所示的双晶体的晶粒尺寸图。从图6A至6C中显而易见，平均晶粒尺寸在加热前已经处于0.2μm量级，加热后晶粒尺寸增加。如果晶粒尺寸增加，则电子晶粒尺寸中的散射下降。由此，尽管加热前电阻率已经处于2至2.4μΩcm量级，但是闪光管退火后的电阻降低到1.7至1.8μΩcm，基本接近于本体(bulk)的电阻率值(1.67μΩm)。另外，这种晶粒尺寸的增加对于提高电子迁移电阻和降低空隙发生都是有效的。
图7示出通过观察闪光管加热的铜布线结构的表面不规则性获得的二次电子的显微图(SEM)。图8示出通过观察由红外线灯(400℃，10分钟)加热的铜布线层的表面不规则性获得的SEM。如图7和8所示，通过红外线灯加热的布线结构的表面不规则性增加，但是通过闪光管加热的铜布线层在尺寸上几乎与加热前相同。
如上所述，根据本实施例的布线结构形成方法，进行短时间的退火，使得在限制表面不规则性增加的同时可以使晶粒尺寸增加。因此，可以获得具有小的表面不规则性和低的电阻的布线结构6。
尽管根据该实施例的布线结构形成方法已经描述了一种情况，其中根据溅射方法形成由铜或基本上由铜组成的金属层(铜布线层)4，但是用于形成金属层(铜布线层)4的方法不限制铜布线层。金属层4可以应用于制造另一种金属层，诸如，例如钼、钽、钛、钨、铝层、镍或钴层的工艺。
下文中，参照图9A至9G描述本发明的第二实施例。本实施例描述了根据本发明的布线结构的另一方面。
图9A中所示的工艺与根据上述第一实施例的图1A所示的工艺相同。接下来，如图9B所示，在底层绝缘层2上顺序连续地形成势垒金属层3和籽晶(seed)层9(例如，由铜组成或基本上由铜构成的铜籽晶层)。在这种情况下，在衬底1上形成的底层绝缘层2、势垒金属层3和籽晶层9用作基底5。随后籽晶层9和金属层4一起形成布线结构6。
接下来，在籽晶层9上形成光刻胶膜7，并且如图9C所示，在光刻胶膜7上形成光刻胶槽7a，使得籽晶层9的表面只在想要的区域暴光。接下来，如图9D所示，根据非电解电镀的方法，在籽晶层9的通过光刻胶槽7a暴光的部分中形成金属层，例如仅由铜组成或基本上由铜构成的金属层4(下文中称为铜布线层)。然后，如图9E所示，利用释放溶液或类似物，将光刻胶膜7从籽晶层9的顶部释放。
接下来，如图9A所示，铜布线层4被箭头所指示的闪光管光103b照射，照射方式与上述第一实施例的图1C中所示的方式相同，以进行闪光管处理步骤。然后，利用铜布线层4作为掩模，利用蚀刻，从籽晶层9中去除形成布线结构6的区域之外的部分。结果，形成布线结构6，而籽晶层9形成组成元件之一。
如图9G所示，在上述籽晶层9蚀刻后，通过蚀刻，从势垒金属层3中去除形成布线结构6的区域之外的部分。另外，取代图9F中所示的上述工艺或除该工艺之外，在图9C所示工艺之前(形成光刻胶槽7a之前)，对籽晶层9进行闪光管加热工艺，使得形成布线结构一部分的籽晶层9的晶粒尺寸增大。在对籽晶层9进行闪光管加热工艺的情况下，具有的优势是，在给晶粒覆上薄膜以用于非电解电镀之后，紧接地可以增加晶粒尺寸。也就是，如果如此进行晶粒尺寸的增大，后来形成的铜布线层4的晶粒尺寸可以进一步增大。另外，在如图9G所示形成铜布线层4的蚀刻工艺后，对于布线结构可以进行闪光管加热工艺或者可以增加该加热工艺。
如果薄膜诸如籽晶层9被处理为通过红外灯退火或炉退火来进行加热，那么可能发生原子(分子)凝结。然而，具有的优势是，由于闪光管加热工艺中退火时间短，所以可能出现原子聚合。
根据本发明的闪光管加热工艺对于金属层是有效的，该金属层可以是，诸如根据图10A至10D所示的镶嵌工艺和电解电镀工艺形成的基本上由铜构成的铜布线层。也就是，同样在这种情况下，根据直接闪光加热工艺使铜布线层退火，由此可以减少空隙。
下面将简要介绍该方法。
首先，如图10A所示，根据例如CVD方法将由氧化硅膜制成的绝缘膜72沉积在衬底71上，其中绝缘膜的厚度是1000nm，衬底71例如是半导体衬底或绝缘衬底。然后，在绝缘膜72上形成光刻胶图形(未示出)，利用光刻胶图形作为掩模对绝缘膜72进行干法刻蚀，在绝缘膜72中形成直径例如为200nm的孔73，和宽度例如为240nm的布线槽74。孔73形成为延伸到衬底71或衬底71上形成的下层布线(未示出)。
接下来，如图10B所示，根据溅射方法将由氮化钽膜和钽膜构成的层叠势垒金属层75完全沉积在绝缘膜72上，其中氮化钽膜和钽膜的膜厚都是35nm，绝缘膜72包括孔73和布线槽74的内表面，使得在孔73和布线槽74中每一个的空间部分都保持不变。随后，根据溅射方法，将由膜厚为150nm的铜膜制成的籽晶层76完全沉积在势垒金属层75上，使得在孔73和布线槽74中每一个的空间部分都保持不变。势垒金属层75用作势垒层或粘着层。
如图10C所示，利用籽晶层76作为籽晶层，根据电解电镀的方法，使由铜膜制成的电镀层77完全生长在籽晶层上，从而完全掩埋孔73和布线槽74。
接下来，如图10D所示，通过如箭头所示的闪光管光103b照射电镀层77，并且进行闪光管加热工艺。然后，如图10E所示，通过CMP除去衬底71上除凹槽之外的势垒金属层75、籽晶层76和电镀层77的部分，并且平整顶面，以形成布线结构。
可以只在CMP后，或在CMP之前和之后都进行如图10D所示的闪光管加热工艺。
如上所述，根据本实施例的布线结构形成方法，通过进行短时退火，可以增大晶粒尺寸，同时限制表面不规则性的增加。因此，可以获得具有小的表面不规则性和低的电阻率的布线结构。
现在，参照图11至13，将根据本发明的第三实施例，介绍形成布线结构和半导体的方法。尽管本实施例描述了一种用于制造底栅极型非晶硅TFT的方法作为制造半导体器件的方法，但是该半导体器件并不限于此。
图11示意性地示出了用作显示器的有源矩阵型液晶显示器10的等效电路的示例。液晶显示器10包括：一对透明衬底11和12；液晶层13；底层绝缘层14；像素电极15；由布线结构6形成的扫描线16；信号线17；相对极18；用作半导体器件或驱动元件的薄膜晶体管19(下文中称为TFT)；扫描线驱动电路21；信号线驱动电路22；以及液晶控制器23。
例如，一对玻璃板可以用作透明衬底11和12。这些透明衬底11和12的外围粘合在一起，以防止彼此之间经由框形密封材料(未示出)而具有预定的缝隙。然后，在透明衬底对11和12之间的密封材料所包围的区域中设置液晶层13。
在例如透明衬底对11和12中的一个的后端(图12和13中的下端)、在透明衬底12的内表面上设置底层绝缘层14、多个元件电极15、多个扫描线16、多个信号线17、以及多个TFT 19等。(这些图中，由与普通扫描线相同的材料形成的多个存储电容器未示出)。
底层绝缘层14可以由氧化硅或氮化硅形成。该多个像素电极15在行方向和列方向上以矩阵形状布置，每个像素电极由透明电极形成，该透明电极例如由ITO形成。如图12所示，TFT 19设置在底层绝缘层14上，每个TFT包括栅极31(本实施例中它也用作布线结构6)；栅极绝缘膜32；半导体层33；源极34；和漏极35。另外，提供这些TFT 19中的每一个，以便相对于像素电极15而在彼此之间一一对应地关联，以至于源极34电连接至布置在矩阵上的多个像素电极15。
扫描线16设置在底层绝缘层14上，以便沿着设置成矩阵形状的像素电极15的行方向(在图11中是横向，在图13中是垂直于纸面的方向)，彼此平行延伸。这些扫描线16电连接至TFT 19的栅极31。另外，每个扫描线16的一端电连接至扫描线驱动电路21。
信号线17设置在栅极绝缘膜32上，以便沿着设置成矩阵的像素电极15的列的方向(在图11中为纵向)，彼此平行延伸。这些扫描线17中的每一个都电连接至对应的TFT 19的漏极35。此外，每个信号线17的一端都电连接至信号线驱动电路22。
如图12所示，TFT 19设置为底栅极型非晶硅TFT。如上所述，在该TFT中，在底层绝缘层14上设置栅极31，并且提供栅极绝缘膜32以便覆盖栅极31、扫描线16，和底层绝缘层14。栅极绝缘层32的例子包括氧化硅膜、氮化硅膜、或由氧化硅膜和氮化硅膜形成的层叠膜。半导体层33具有用作一对接触层的未掺杂非晶硅层(未掺杂a-Si层)41，和n+型非晶硅层(n+型a-Si层)42。未掺杂a-Si层41具有：设置在栅极绝缘膜32上的源极区域33b和漏极区域33c，每个区域都位于该对n+型非晶硅层(n+型a-Si层)42的下面；以及位于区域33b和33c之间的沟道区域33a。另外，这个沟道区域33a位于栅极31之上。
源极34和漏极35各自设置在区域33b和33c上的接触层(n+型a-Si层42)上，以便电连接至源极区域33b和漏极区域33c。源极34和漏极35中的一个，例如漏极35电连接到对应的信号线17。
提供钝化层38，以便覆盖源极34、漏极35、信号线17和栅极绝缘膜32，其中钝化层38具有用于暴露出像素电极15的开口38b。
如图11所示，扫描线驱动电路21和信号线驱动电路22每个都连接至液晶控制器23。液晶控制器23接收，例如从外部提供的图像信号和同步信号，并分别向信号线17、扫描线驱动电路21、和信号线驱动信号22提供像素视频信号Vpix、垂直扫描控制信号YCT和水平扫描控制信号XCT。
在前端(图12和13中为上端)的透明衬底11的内表面上，提供一个膜状的透明相对电极(公共电极)18，以与多个像素电极15相对。以矩阵形分配的像素区域与像素电极15一起构造。相对电极18例如由ITO形成。在透明衬底11的内表面上，可以提供滤色器与多个像素区域关联，并且可以提供光屏蔽膜以与像素区域之间的区域关联。
在透明衬底对11和12中的每一个的外表面上提供起偏振片(未示出)。在液晶显示器10为透明型的情况下，在后面的透明衬底12的后部，提供平面光源(未示出)。液晶显示器10可以是反射型或半透明反射型。
扫描线16由布线结构6形成，其中布线结构6基本上由铜构成。提供势垒金属层39以提高与扫描线16和底层绝缘层14的一致性(coherency)，并且限制从扫描线16至底层绝缘层14的铜扩散。在扫描线16上可以设置用于抑制铜扩散的覆盖金属层、绝缘层或类似层。可以用与根据第一实施例的布线结构6同样的方式形成扫描线16。此外，可以与扫描线16同时形成栅极31。
现在，将描述在后面的透明衬底12的内表面上形成膜的工艺，以及用于形成TFT 19的方法。
首先，制备厚度为0.7mm的玻璃板作为后面的透明衬底12。在透明衬底12上(对应于根据第一实施例形成布线结构的方法中的衬底1)，形成层叠膜，该层叠膜由氮化硅和氧化硅层形成，并用作底层绝缘层14(对应于根据第一实施例的布线结构形成方法中的底层绝缘层2)。在本实施例中，底层绝缘层14的膜厚限定为400nm。通过利用CVD方法(例如，等离子增强型化学气相沉积(PE-CVD)方法)，在透明衬底12上连续沉积和形成底层绝缘层14，使得氮化硅层的厚度为200nm，并且氧化硅层的厚度为200nm。
接下来，在底层绝缘层14上形成势垒金属层39(对应于根据第一实施例的布线结构形成方法中的势垒金属层3)。根据溅射方法，可以形成作为膜的势垒金属39。作为势垒金属层39的材料，可以单独或组合使用Ta、TaN、TiN、Mo、MoW或类似物。在透明衬底12上形成底层绝缘层14和势垒金属层39，以便成为基底(其未示出，并对应于根据第一实施例的布线结构形成方法中的基底5)，用于形成扫描线16(布线结构6)、栅极31(布线结构6)和底栅极型TFT 19。
接下来，在基底上，即在势垒金属层39上形成扫描线16和栅极31。这可以与根据第一实施例的布线结构形成方法中相同的方式来进行。也就是，在基底上(在势垒金属层39上)，例如，形成基本上由铜构成的铜布线层(其未示出，并对应于根据第一实施例的布线结构形成方法中的铜布线层4)，作为金属层。下文中，金属层被称为铜布线层。
根据溅射方法已经形成作为膜的势垒金属层39之后，可以连续形成作为膜的该铜布线层。在该实施例中，铜布线层的厚度为500nm。然后，铜布线层由闪光管光照射。以这种方式，单纯由铜组成或基本上由铜构成的铜布线层被加热，以进入熔化、半熔化、或不熔化状态。这与根据第一实施例的闪光管加热过程相同。以该种方式，形成布线结构40。
在已经形成上述布线结构40后，将布线结构40和势垒金属层39进行处理以理想的布线图形进行蚀刻，以形成用作布线结构6的栅极31和扫描线16，其中布线结构6具有布线结构40和势垒金属层39。
此后，形成栅极绝缘膜32，以覆盖栅极31和扫描线16。将铜布线层和势垒金属层39处理为以理想的布线图形进行蚀刻。另外，在这些层上已经形成栅极绝缘层32后，利用闪光管103执行退火工艺(图2)，由此形成用作布线结构6的栅极32和扫描线16。此时，理想的是使用诸如氮化硅等具有防止铜扩散能力的栅极绝缘膜32的至少一部分。
接下来，在栅极绝缘膜32上形成半导体层33。详细地，在栅极绝缘膜32和未掺杂a-Si层41上顺序形成未掺杂a-Si层和n+a-Si层。伴随着这些膜被构图，以相同的外部形状形成未掺杂a-Si层41和n+型a-Si层42，然后，在n+型a-Si层42上分别形成源极34和漏极35。通过将用作源极34和漏极35的铝层形成为n+型a-Si层42，然后以预定的图形蚀刻该铝层可以形成这些电极。这之后，利用源极34和漏极35作为掩模，通过蚀刻，将n+型a-Si层位于电极之间的部分去除，并暴露出沟道区域33a，以形成TFT 19。
接下来，在栅极绝缘膜32上形成信号线17，以便电连接至漏极35，并且形成像素电极15，以便电连接至源极34。另外，形成作为膜的钝化层38以便覆盖TFT 19、栅极绝缘膜32，和像素电极15，由此形成用于使像素电极15向钝化层38暴露出来的开口38b。根据上述步骤，完成在后面的透明衬底12上形成膜的工艺。
根据本实施例的布线结构形成方法和半导体形成方法，通过进行短时的退火，晶粒尺寸可以增大，同时限制了表面不规则性的增加。因此，可以获得具有小的表面不规则性和低的电阻的布线结构6(扫描线16和栅极31)，以及半导体器件(TFT)19。
在本实施例的布线结构形成方法和半导体形成方法中，与根据第一实施例的布线结构形成方法中一样，根据溅射方法，在势垒金属层上连续形成作为膜的铜布线层。但是，可以提供根据第二实施例的布线结构形成方法。也就是，在其上形成了光刻胶膜的势垒金属层上形成籽晶层，处理所得到的膜，使其以预定图形暴光/显影。根据非电解电镀方法，在形成的光刻胶膜的光刻胶槽中形成铜布线层，并且释放光刻胶膜。然后，利用闪光管进行退火工艺，以蚀刻籽晶层。利用铜布线层作为掩模，蚀刻势垒金属层。在这种情况下，在蚀刻势垒金属层后，可以利用闪光管进行退火工艺。此外，在蚀刻势垒金属层后，根据非电解电镀的方法形成覆盖金属层，诸如CoB或CoWB，以覆盖铜布线层的至少一个表面，以便利用闪光管执行退火处理，以防止铜扩散。
下文中，参照图14，描述与形成半导体的方法的另一实施例相关的本发明的第四实施例。本实施例介绍了制造顶栅极型多晶硅TFT(具有LDD结构的n型TFT)的方法，作为制造半导体器件19的方法。
在本实施例中，用作半导体器件19的TFT具有用作布线结构6的源极34和漏极35。可以与第一和第二实施例中形成布线结构6的方法类似的方法形成源极34和漏极35。在第四实施例中，在这样的状态下获得基底，其中选择性地蚀刻栅极绝缘膜32和层间绝缘层52，以形成接触孔32a、52a、32b和52b，这些接触孔朝向源极区域33b和漏极区域33c的表面开孔。另一结构与上述第三实施例的结构相同，包括未示出的结构。这样，相似的组成元件由相似的参考标记表示，并且这里省略了重复的说明。
在铜布线层62上应用闪光管加热工艺。闪光管加热工艺具有的优势是，由于加热时间短，所以可以限制铜布线层62退火时铜的扩散。
根据上述的过程，可以获得具有小的表面不规则性和低的电阻率的半导体器件19(TFT 20b)。
在上述实施例中，在底层绝缘层和铜层之间设置势垒金属层，以提高粘合性，并防止扩散。但是，使用包括镁(Mg)、钛(Ti)、钼(Mo)、钽(Ta)、铬(Cr)或类似物的铜层，由此在热处理后，利用在底层和铜层之间形成的势垒氧化物层诸如MgO，Ta2O5，可以在不提供势垒金属层的情况下，改善与底层绝缘层的附着性，并防止扩散。
根据本发明的布线结构形成方法和半导体器件形成方法并不限于制造液晶显示器的过程中的布线结构形成方法和半导体器件形成方法。本发明可以在制造诸如例如无机ELD器件或有机ELD器件的过程中作为布线结构形成方法和半导体器件形成方法来应用。
在上述实施例中，已经通过用作布线结构6的扫描线16、栅极31、源极34、和漏极35的例子进行了介绍，但是根据本发明的布线结构形成方法并不限于这些形成方法。根据本发明的布线结构形成方法可以广泛应用于形成信号线17或其他各种线路、电极、端子或类似物的方法。
另外，尽管在上述实施例中已经通过TFT 20a和TFT 20b作为半导体器件19的例子进行了介绍，但是根据本发明的用于形成半导体器件的方法可以广泛应用于各种半导体器件制造方法。
此外，尽管在上述实施例中已经通过基本上由铜构成的铜布线层作为金属层的例子进行了介绍，但是金属层并不限于基本上由铜构成的铜布线层。
对于本领域技术人员来说，附加的优势和修改将是显而易见的。因此，本发明在其更宽的方面不限于这里描述和展示的具体细节和代表性实施例。相应地，在不脱离后附权利要求以及它们的等价物限定的总的发明概念的精神和范围的情况下，可以作出各种修改。

Claims (12)

1、一种用于形成布线结构的方法，该方法的特征在于包括：
在衬底上形成金属层；和
通过用至少一个闪光管发射的光照射该金属层来使该金属层退火，由此生长该金属层的晶粒。
2、一种用于形成布线结构的方法，该方法的特征在于包括：
在衬底上形成金属层；和
通过用至少一个闪光管发射的光照射该金属层来使该金属层退火，由此生长该金属层的晶粒，其中该至少一个闪光管发射的光在300至600nm的波长范围内具有最大的强度。
3、一种用于形成布线结构的方法，该方法的特征在于包括：
在衬底上形成金属层；
以布线图案形状蚀刻该金属层，并且形成布线结构图案；以及
通过用至少一个闪光管发射的光照射该布线结构图案来使该金属层退火，由此生长该金属层的晶粒。
4、根据权利要求1至3中任一项所述的形成布线结构的方法，其特征在于所述光是脉宽被设置在0.1至10ms范围内的脉冲光。
5、根据权利要求1至3中任一项所述的形成布线结构的方法，其特征在于所述金属层基本上由铜构成。
6、根据权利要求1至3中任一项所述的形成布线结构的方法，其特征在于，当执行逐步进给和/或反复进给以改变该衬底和该闪光管之间的相对位置关系时，通过发射光来进行所述退火。
7、根据权利要求1至3中任一项所述的形成布线结构的方法，其特征在于所述退火包括：
在该金属层上形成保护绝缘膜；和
在惰性气体的气氛或真空中，从所述保护绝缘膜发射光。
8、一种布线结构，其特征在于包括：
由绝缘体构成的衬底；
设置在该衬底上并由闪光管光照射的布线图案，生长该布线图案的晶粒。
9、一种用于形成半导体器件的方法，该方法的特征在于包括：
在衬底上形成半导体层；
在该半导体层上形成绝缘膜；
在该绝缘膜上形成金属层；
处理该金属层，以形成布线结构；和
用至少一个闪光管发射的光照射该金属层和该布线结构中的至少一个，并且进行使该金属层晶粒生长的退火。
10、一种用于形成半导体器件的方法，该方法的特征在于包括：
在衬底上形成金属层；
处理该金属层，以形成布线结构；
对该金属层和该布线结构中的至少一个进行闪光管退火，并生长该金属层和该布线结构中的至少一个的晶粒；
在该布线结构上形成绝缘膜；和
在该绝缘膜上形成半导体层。
11、根据权利要求9或权利要求10所述的形成半导体器件的方法，其特征在于所述金属层基本上由铜构成。
12、一种显示器，其特征在于，在开关电路中设置根据权利要求11所述的半导体器件形成方法制造的半导体器件。
CNA2006101437730A 2005-09-28 2006-09-28 形成布线结构的方法、布线结构、形成半导体器件的方法、以及显示器 Pending CN1941325A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP281894/2005 2005-09-28
JP2005281894A JP4738959B2 (ja) 2005-09-28 2005-09-28 配線構造体の形成方法

Publications (1)

Publication Number Publication Date
CN1941325A true CN1941325A (zh) 2007-04-04

Family

ID=37894652

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2006101437730A Pending CN1941325A (zh) 2005-09-28 2006-09-28 形成布线结构的方法、布线结构、形成半导体器件的方法、以及显示器

Country Status (5)

Country Link
US (2) US7790612B2 (zh)
JP (1) JP4738959B2 (zh)
KR (1) KR20070035980A (zh)
CN (1) CN1941325A (zh)
TW (1) TW200741963A (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110265406A (zh) * 2019-06-06 2019-09-20 深圳市华星光电技术有限公司 阵列基板及制作方法
WO2023010652A1 (zh) * 2021-08-04 2023-02-09 武汉华星光电技术有限公司 阵列基板及显示面板

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5323784B2 (ja) * 2009-09-15 2013-10-23 フオン・アルデンネ・アンラーゲンテヒニク・ゲゼルシヤフト・ミト・ベシユレンクテル・ハフツング 微細構造を製造するための方法及び装置
US7956463B2 (en) * 2009-09-16 2011-06-07 International Business Machines Corporation Large grain size conductive structure for narrow interconnect openings
JP5476185B2 (ja) 2010-03-31 2014-04-23 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
US9714474B2 (en) * 2010-04-06 2017-07-25 Tel Nexx, Inc. Seed layer deposition in microscale features
JP2012114217A (ja) * 2010-11-24 2012-06-14 Nitto Denko Corp 配線回路基板の製造方法
TW201545215A (zh) * 2014-05-28 2015-12-01 Touch Crporation J 金屬線路微結構之製法
CN104779171A (zh) * 2015-05-05 2015-07-15 京东方科技集团股份有限公司 低温多晶硅薄膜晶体管及制作方法、阵列基板、显示装置
JP6569901B2 (ja) * 2015-08-28 2019-09-04 ラピスセミコンダクタ株式会社 半導体装置及び半導体装置の製造方法
US10431464B2 (en) * 2016-10-17 2019-10-01 International Business Machines Corporation Liner planarization-free process flow for fabricating metallic interconnect structures
US10672653B2 (en) * 2017-12-18 2020-06-02 International Business Machines Corporation Metallic interconnect structures with wrap around capping layers

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01225136A (ja) * 1988-03-04 1989-09-08 Fujitsu Ltd アルミ配線の形成方法
JPH04326521A (ja) * 1991-04-26 1992-11-16 Hitachi Ltd 半導体集積回路装置およびその製造方法
JPH05114600A (ja) * 1991-10-21 1993-05-07 Toshiba Corp 半導体装置の製造方法
JPH1032203A (ja) * 1996-07-17 1998-02-03 Toshiba Corp 半導体装置の製造方法
JP4247772B2 (ja) * 1998-12-14 2009-04-02 エルジー ディスプレイ カンパニー リミテッド 配線とこれを用いた薄膜トランジスタ基板およびその製造方法と液晶表示装置
JP2000260773A (ja) * 1999-03-10 2000-09-22 Tatsuo Asamaki 平坦化装置と平坦化方法
JP4169896B2 (ja) 1999-06-23 2008-10-22 エルジー ディスプレイ カンパニー リミテッド 薄膜トランジスタとその製造方法
JP2002050595A (ja) * 2000-08-04 2002-02-15 Hitachi Ltd 研磨方法、配線形成方法及び半導体装置の製造方法
JP2002118078A (ja) * 2000-10-12 2002-04-19 Toshiba Corp 半導体装置の製造方法及び半導体装置
KR100518051B1 (ko) * 2001-01-11 2005-09-28 엔이씨 엘씨디 테크놀로지스, 엘티디. 능동 매트릭스형 액정 디스플레이 장치와 그 제조 방법
JP2003183874A (ja) * 2001-12-18 2003-07-03 Morita Kagaku Kogyo Kk 銅薄膜の電解メッキ液
US20060051948A1 (en) * 2003-02-04 2006-03-09 Microfabrica Inc. Microprobe tips and methods for making
US6716753B1 (en) * 2002-07-29 2004-04-06 Taiwan Semiconductor Manufacturing Company Method for forming a self-passivated copper interconnect structure
KR101054819B1 (ko) * 2003-06-24 2011-08-05 엘지디스플레이 주식회사 횡전계 방식 액정표시장치용 어레이기판과 그 제조방법
US20050048768A1 (en) * 2003-08-26 2005-03-03 Hiroaki Inoue Apparatus and method for forming interconnects
US6911376B2 (en) * 2003-10-01 2005-06-28 Wafermasters Selective heating using flash anneal
JP3602122B1 (ja) * 2003-10-15 2004-12-15 株式会社共立 内燃エンジン用シリンダのめっき方法及びめっき装置
KR101050292B1 (ko) * 2003-12-27 2011-07-19 엘지디스플레이 주식회사 박막트랜지스터 어레이 기판의 제조방법
US7379136B2 (en) * 2003-12-29 2008-05-27 Lg.Philips Lcd Co., Ltd. Transflective type liquid crystal display device and method for fabricating the same
US20050173799A1 (en) * 2004-02-05 2005-08-11 Taiwan Semiconductor Manufacturing Co., Ltd. Interconnect structure and method for its fabricating
JP4660119B2 (ja) * 2004-05-26 2011-03-30 株式会社東芝 半導体装置の製造方法
US7122458B2 (en) * 2004-07-22 2006-10-17 Taiwan Semiconductor Manufacturing Co., Ltd. Method for fabricating pad redistribution layer
US7160756B2 (en) * 2004-10-12 2007-01-09 Agency For Science, Techology And Research Polymer encapsulated dicing lane (PEDL) technology for Cu/low/ultra-low k devices
US7323401B2 (en) * 2005-08-08 2008-01-29 Applied Materials, Inc. Semiconductor substrate process using a low temperature deposited carbon-containing hard mask

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110265406A (zh) * 2019-06-06 2019-09-20 深圳市华星光电技术有限公司 阵列基板及制作方法
WO2023010652A1 (zh) * 2021-08-04 2023-02-09 武汉华星光电技术有限公司 阵列基板及显示面板

Also Published As

Publication number Publication date
KR20070035980A (ko) 2007-04-02
TW200741963A (en) 2007-11-01
US20070072417A1 (en) 2007-03-29
JP2007095913A (ja) 2007-04-12
JP4738959B2 (ja) 2011-08-03
US7790612B2 (en) 2010-09-07
US20100301342A1 (en) 2010-12-02

Similar Documents

Publication Publication Date Title
CN1941325A (zh) 形成布线结构的方法、布线结构、形成半导体器件的方法、以及显示器
CN1156015C (zh) Mis半导体器件及其制造方法
CN1173388C (zh) 具有薄膜晶体管的半导体器件
CN1288715C (zh) 硅薄膜结晶方法、用该方法的薄膜晶体管及其平板显示器
CN1039464C (zh) 半导体器件及其制造方法
CN1051877C (zh) 半导体器件及其制造方法
CN1913146A (zh) 薄膜导体及其制造方法
CN1549316A (zh) 半导体器件的制造方法
CN1396664A (zh) 半导体器件的制造方法
CN1773341A (zh) 制造柔性显示装置的方法
CN1691340A (zh) 电子装置及制造该电子装置的方法
CN1615452A (zh) 显示器布线及其制造方法与包含该布线的薄膜晶体管阵列面板及其制造方法
CN1708832A (zh) 使用覆盖层的无定形材料相变方法
TWI335272B (en) A liquid drop jetting apparatus using charged beam and method for manufacturing a pattern using the apparatus
CN1218291C (zh) 半导体显示装置及其制造方法和有源矩阵型显示装置
TWI322461B (en) Method of fabricating poly-crystal ito thin film and poly-crystal ito electrode
CN1366351A (zh) 薄膜晶体管及其制造方法和包括该晶体管的半导体器件
TWI330562B (en) Laser processing apparatus, laser processing method, manufacturing method of wiring substrate, manufacturing method of display apparatus and wiring substrate
CN1901169A (zh) 制造薄膜晶体管基板的方法
CN1755786A (zh) 液晶显示装置的缺陷像素修正方法及液晶显示装置
CN1441501A (zh) 薄膜晶体管及具有该薄膜晶体管之显示装置
CN101055854A (zh) 像素结构的制作方法以及像素结构
CN1917154A (zh) 金属－绝缘体－半导体器件的制造方法
CN1324388C (zh) 低温多晶矽薄膜电晶体液晶显示器的制造方法
CN1217405C (zh) 半导体装置及其制造方法、电光学装置、电子机器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20070404