CN1937232A - 深亚微米cmos工艺电感补偿型光电探测器及制作方法 - Google Patents

Abstract

一种深亚微米CMOS工艺电感补偿型光电探测器，包括：一P衬底；一正方形N阱区制作在P衬底上；一环形浅沟道隔离区制作在N阱区中，且被环形N+区环绕；一阵列形第一P+区制作在N阱区中，且被环形浅沟道隔离区环绕，构成探测器阵列阳极；一环形N+区制作在N阱区中，且将浅沟道隔离区环绕；一环形第二P+区制作在P衬底上，且将正方形的N阱区环绕；一平面螺旋形金属电极将阵列形第一P+区中各个单元块逐个相连；一环形金属电极连接在N+区上；一环形金属电极连接在第二P+区上。

Description

深亚微米CMOS工艺电感补偿型光电探测器及制作方法

技术领域

本发明涉及半导体光电器件，特别涉及一种与深亚微米标准互补金属氧化物半导体(CMOS，Complementary Metal OxideSemiconductor)工艺完全兼容的硅基光电探测器结构及其制作方法。

背景技术

信息技术的发展意味着需要以更高的速率传输容量更大的信息。然而传统的金属互连受到各种寄生效应的影响无法满足更高速率的传输要求，光互连无疑是一种理想的替代技术。采用标准的CMOS工艺实现光电探测器，可以将光电子器件直接与CMOS集成电路在同一芯片上互联，不仅可以消除混合集成中各种金属互联带来的种种不利影响，而且可以充分发挥CMOS集成电路强大的信号处理能力，并能有效的降低成本。

当CMOS晶体管的特征尺寸达到0.35μm时，传统用于器件隔离的局部场氧化(LOCOS，Local Oxidation of Silicon)结构已无法满足晶体管按比例缩小的要求。因而在特征尺寸小于等于0.35μm的CMOS工艺中采用了浅沟道隔离技术(STI，Shallow Trench Isolation)来实现器件隔离。本发明设计的光电探测器利用了这种新型的STI结构，改善了CMOS工艺兼容光电探测器的性能。

光电探测器中PN结电容是影响探测器响应速度的关键因素。本发明采用了新型的横向拓扑结构，引入了电感补偿型探测器的概念，采用金属制作平面螺旋电感与探测器阳极相连，补偿了结电容带来的不利影响，改善了探测器响应速度特性。

此外本发明中引入阵列阳极结构，此结构可以有效增大光子吸收区域，从而提高了探测器的响应度特性。

发明内容

本发明的目的是采用先进的深亚微米CMOS工艺实现光电探测器的设计，采用先进工艺对传统结构进行改进，并设计了新型的拓扑结构，实现光电探测器整体性能的改善。其制作流程与深亚微米CMOS集成电路完全兼容，有利于实现光电探测器与CMOS接收机电路的单片集成，并为实现硅基芯片上全光信息传输作了必要准备。

本发明的深亚微米CMOS工艺是指晶体管的特征尺寸小于或等于0.35μm的CMOS集成电路工艺。深亚微米CMOS工艺中采用了浅沟道隔离(STI)作为器件的隔离结构，可以提高器件之间的隔离效果和有效的降低衬底的噪声对电路的影响。

本发明的CMOS接收机电路是指将光电探测器输出的电流信号转换为数字电路需要的电压信号的硅基CMOS集成电路。

本发明一种深亚微米CMOS工艺电感补偿型光电探测器，其特征在于，其结构包括：

一P衬底；

一正方形N阱区，该N阱区制作在P衬底上；

一环形浅沟道隔离区，该环形浅沟道隔离区制作在N阱区中，且被环形N+区环绕；

一阵列形第一P+区，该阵列形第一P+区制作在N阱区中，且被环形浅沟道隔离区环绕，构成探测器阵列阳极；

一环形N+区，该N+区制作在N阱区中，且将浅沟道隔离区环绕；

一环形第二P+区，该环形第二P+区制作在P衬底上，且将正方形的N阱区环绕；

一平面螺旋形金属电极，该金属电极将阵列形第一P+区中各个单元块逐个相连；

一环形金属电极，该金属电极连接在N+区上；

一环形金属电极，该金属电极连接在第二P+区上。

其中探测器阵列阳极采用阵列形第一P+区的结构，阵列规模是5×5、7×7、9×9，或根据探测器的尺寸进行设计。

其中探测器阵列阳极引出的平面螺旋形金属电极构成补偿电感。

其中探测器是单路使用，或是并行阵列使用。

其中探测器吸收波长在650nm-850nm范围，可用于多模光纤短距离传输。

本发明一种深亚微米CMOS工艺电感补偿型光电探测器的制作方法，其特征在于，其中包括如下步骤：

步骤1：取一个P半导体衬底；

步骤2：在P半导体衬底上制作一个N阱；

步骤3：在N阱上制作一个浅沟道隔离区；

步骤4：在N阱上制作一个阵列形第一P+区，这种阵列结构有利于在反向偏压下形成较大的耗尽区，提高对光生载流子的作用能力；

步骤5：在P半导体衬底上制作一个环形第二P+区，该环形第二P+区将N阱环绕；

步骤6：在N阱内制作一个环形N+区，该环形N+区将浅沟道隔离区环绕；

步骤7：在第一P+区、第二P+区、N+区上制作接触孔，并淀积金属；

步骤8：刻蚀金属，将与第一P+区连接的金属刻蚀成平面螺旋形电极，这种平面螺旋结构相当于在探测器阳极串联一个电感，此电感可补偿探测器结电容对探测器响应速度带来的不利影响；

阵列形第一P+区与N阱构成探测器工作二级管；由N阱与P衬底构成屏蔽二级管。

其中探测器阵列阳极采用阵列形第一P+区的结构，阵列规模是5×5、7×7、9×9，或根据探测器的尺寸进行设计。

其中探测器阵列阳极引出的平面螺旋形金属电极构成补偿电感。

其中探测器是单路使用，或是并行阵列使用。

其中探测器吸收波长在650nm-850nm范围，可用于多模光纤短距离传输。

本发明与现有技术相比，本发明设计的光电探测器具有以下特点：

1、与深亚微米CMOS工艺完全兼容，对工艺不作任何修改；

2、显著改善了光电探测器暗电流特性；

3、显著改善了光电探测器响应度特性；

4、显著改善了光电探测器的响应速度；

5、室温正常工作，具有稳定的长期可靠性；

6、吸收波长在650-850nm范围，可满足多模光纤传输的要求。

本发明可以应用在多类需要进行光接收场合，例如CD\DVD光盘信息的读取，波长在630-850nm通过塑料光纤传送的数字系统，以及基于并行传输结构的甚短距离传输系统(VSR，Very Short Reach)等。

附图说明

为进一步说明本发明的具体技术内容，以下结合实施例及

附图详细说明如后，其中：

图1为本发明结构的俯视图。

图2为图1的A-A剖面图。

具体实施方式

请参阅图1与图2所示，本发明一种深亚微米CMOS工艺电感补偿型光电探测器，其结构包括：

一P衬底1；

一正方形N阱区2，该N阱区2制作在P衬底1上；

一环形浅沟道隔离区3，该环形浅沟道隔离区3制作在N阱区2中，且被环形N+区6环绕；

一阵列形第一P+区4，该阵列形P+区4制作在N阱区2中，且被环形浅沟道隔离区3环绕，构成探测器阵列阳极，该探测器阵列阳极采用阵列形P+区4的结构，阵列规模是5×5、7×7、9×9，或根据探测器的尺寸进行设计。；

一环形N+区6，该N+区6制作在N阱区2中，且将浅沟道隔离区3环绕；

一环形第二P+区5，该环形第二P+区5制作在P衬底1上，且将正方形的N阱区2环绕；

一平面螺旋形金属电极7，该金属电极7将阵列形第一P+区4中各个单元块逐个相连，该探测器阵列阳极的引出电极金属电极7构成补偿电感；

其中探测器是单路使用，或是并行阵列使用，该探测器吸收波长在650nm-850nm范围，可用于多模光纤短距离传输；

一环形金属电极8，该金属电极8连接在N+区6上；

一环形金属电极9，该金属电极9连接在第二P+区5上。

请再结合参阅图1与图2所示，本发明一种深亚微米CMOS工艺电感补偿型光电探测器的制作方法，其中包括如下步骤：

步骤1：取一个P半导体衬底1；

步骤2：在P半导体衬底1上制作一个N阱2

步骤3：在N阱2上制作一个浅沟道隔离区3；

步骤4：在N阱2上制作一个阵列形第一P+区4，这种阵列结构有利于在反向偏压下形成较大的耗尽区，提高对光生载流子的作用能力，构成探测器阵列阳极，该探测器阵列阳极采用阵列形第一P+区4的结构，阵列规模是5×5、7×7、9×9，或根据探测器的尺寸进行设计，该探测器阵列阳极的引出电极金属电极7构成补偿电感，该探测器是单路使用，或是并行阵列使用，该探测器吸收波长在650nm-850nm范围，可用于多模光纤短距离传输；

步骤5：在P半导体衬底1上制作一个环形第二P+区5，该环形第二P+区5将N阱2环绕；

步骤6：在N阱2内制作一个环形N+区6，该环形N+区6将浅沟道隔离区3环绕；

步骤7：在第一P+区4、第二P+区5、N+区6上制作接触孔，并淀积金属；

步骤8：刻蚀金属，将与第一P+区4连接的金属刻蚀成平面螺旋形电极7，这种平面螺旋结构相当于在探测器阳极串联一个电感，此电感可补偿探测器结电容对探测器响应速度带来的不利影响；

阵列形第一P+区4与N阱2构成探测器工作二级管；由N阱2与P衬底构成屏蔽二级管。

本发明为与深亚微米CMOS集成电路工艺完全兼容的光电探测器。本发明通过以下方式实现：

图1给出光电探测器的横向结构，这也是采用CMOS集成电路工艺进行制作所必需的版图结构；图2示出了光电探测器的纵向剖面结构图，主要显示了光电探测器的纵向结构关系及尺寸。下面结合图1和图2进行详细的阐述：

首先在P型衬底1上做N阱2，如图2所示，其深度约为0.95μm，注入浓度为3×10¹⁷cm^-3。N阱区2与P衬底区1形成屏蔽二极管。该二极管反向偏置，使得离探测器表面较远的扩散载流子不会进入工作二极管，避免了这些扩散速度较慢的载流子对探测器响应速度的影响。

然后通过光刻、腐蚀，并填入二氧化硅电解质材料后形成浅沟道隔离区(STI)3。

第一P+区4与第二P+区5是与PMOS晶体管的源/漏区同时制备。其中第一P+区4制作在N阱区2内，并与N阱区2形成工作光电二极管。探测器在光照下产生的光生载流子进入耗尽区后在电场作用下会形成光生电流。本发明中，光电二极管中阳极第一P+区4设计为阵列结构，这种拓扑结构在反向偏压下形成较大PN结耗尽区，如图2中耗尽区22，从而有利于光生载流子的收集，尤其是在器件表面附近的载流子。

第二P+区5制作在P衬底区1上，用来形成P衬底区1与电极9之间的欧姆接触。P衬底区1与第二P+区5是屏蔽二极管的阳极，为保证此屏蔽二极管反向偏置，应将电极9接在整个芯片的最低电位。

N+区6与PMOS晶体管的源/漏区同时制备。N+区6制作在N阱区2内，用来形成N阱区2与电极8之间的欧姆接触。

在统一工艺步骤下，制作与第一P+区4相连的金属电极7；与N+区6相连的金属电极8；与第二P+区5相连的金属电极9。其中，金属电极7以螺旋方式逐个连接第一P+区4阵列阳极中每一个单元块，最终金属电极7形成如图1所示的螺旋电感结构。金属电极7连接的是探测器的阳极，在单片集成中，金属电极7直接和CMOS接收机电路的输入端相连。与N+区6相连的金属电极8为探测器的阴极，在单片集成中，金属电极8应接到芯片的最高电位，或接到可调节的高电位。

探测器的暗电流噪声主要来自于不规则运动的热载流子，本发明提出的结构中，利用了集成电路中用于器件隔离的浅沟道隔离(STI)将这些热载流子隔离在探测器之外。图1、图2中环形STI区3设计在工作二极管的四周，这种结构显著改善了探测器暗电流噪声特性，提高了探测器的灵敏度。本发明中引入了浅沟道隔离(STI)结构，光生载流子无法穿过STI区3，只能在纵向电场的作用下先向下运动，到达STI区3同一深度后才能在横向电场的作用下向电极运动。STI区3屏蔽了横向扩散成分，形成纵向探测器结构，增加吸收深度，从而有效的提高了响应度。

在横向结构上，本发明将传统的整体形阳极注入或插指形阳极注入区结构扩展为阵列形阳极结构，这样有利于在二维上形成范围较大耗尽区，也就是增大了对光子有效的吸收空间，从而提高探测器的响应度。

此外，本发明采用了电感补偿探测器的新结构。此探测器中，将阳极引出的金属线设计为螺旋形，相当于在探测器的输出端串联了一个平面螺旋电感，此电感可有效补偿探测器结电容对探测器速度带来的不利影响。

实施例

本发明设计的光电探测器所用生产工艺全部都是深亚微米CMOS工艺提供的，没有任何对工艺的特殊要求。下面结合实施例和附图进一步阐述本发明：

1.在P衬底1上制作面积为70μm×70μm的N阱2；与PMOS晶体管的N阱同时制备。深度约为0.95μm，注入浓度约为1×10¹⁷cm^-3。

2.在N阱区2内制作环形浅沟道隔离区3。深度约为0.8μm，环宽度为1μm环外边缘距离N阱区2边缘3.5μm。

3.在N阱区2内制作阵列形第一P+区4。参杂浓度约为1×10²⁰cm^-3。阵列规模为7×7，阵列中每个单元的面积为6μm×6μm，单元之间间隔3μm。阳极阵列第一P+区4总共占面积60μm×60μm。第一P+区4外侧边缘与浅沟道隔离区3内侧边缘距离0.5μm。第一P+区4是与PMOS晶体管的源/漏极同时制备。

4.在N阱区2外的P衬底1上制作环形第二P+区5。参杂浓度约为1×10²⁰cm^-3。环形第二P+区5宽度2μm，环形第二P+区5内侧边缘与N阱区2外侧边缘距离1μm。第二P+区5是与PMOS晶体管的源/漏极同时制备。

5.在N阱区2内制作环形N+区6。参杂浓度约为1×10²⁰cm^-3。环形N+区6宽度为2μm，环形N+区6外侧边缘与N阱区2内侧边缘距离1μm。N+区6是与NMOS晶体管的源/漏极同时制备。

6.刻蚀接触孔，淀积金属。并按照图1所示拓扑结构将金属刻蚀成所要求的形状。金属电极7刻蚀成平面螺旋形状。金属线宽度2μm。

Claims (10)

1.一种深亚微米CMOS工艺电感补偿型光电探测器，其特征在于，其结构包括：

一P衬底；

一正方形N阱区，该N阱区制作在P衬底上；

一环形浅沟道隔离区，该环形浅沟道隔离区制作在N阱区中，且被环形N+区环绕；

一阵列形第一P+区，该阵列形第一P+区制作在N阱区中，且被环形浅沟道隔离区环绕，构成探测器阵列阳极；

一环形N+区，该N+区制作在N阱区中，且将浅沟道隔离区环绕；

一环形第二P+区，该环形第二P+区制作在P衬底上，且将正方形的N阱区环绕；

一平面螺旋形金属电极，该金属电极将阵列形第一P+区中各个单元块逐个相连；

一环形金属电极，该金属电极连接在N+区上；

一环形金属电极，该金属电极连接在第二P+区上。

2.根据权利要求1所述的深亚微米CMOS工艺电感补偿型光电探测器，其特征在于，其中探测器阵列阳极采用阵列形第一P+区的结构，阵列规模是5×5、7×7、9×9，或根据探测器的尺寸进行设计。

3.根据权利要求1所述的深亚微米CMOS工艺电感补偿型光电探测器，其特征在于，其中探测器阵列阳极引出的平面螺旋形金属电极构成补偿电感。

4.根据权利要求1所述的深亚微米CMOS工艺电感补偿型光电探测器，其特征在于，其中探测器是单路使用，或是并行阵列使用。

5.根据权利要求2、3或4所述的深亚微米CMOS工艺电感补偿型光电探测器，其特征在于，其中探测器吸收波长在650nm-850nm范围，可用于多模光纤短距离传输。

6.一种深亚微米CMOS工艺电感补偿型光电探测器的制作方法，其特征在于，其中包括如下步骤：

步骤1：取一个P半导体衬底；

步骤2：在P半导体衬底上制作一个N阱；

步骤3：在N阱上制作一个浅沟道隔离区；

步骤4：在N阱上制作一个阵列形第一P+区，这种阵列结构有利于在反向偏压下形成较大的耗尽区，提高对光生载流子的作用能力；

步骤5：在P半导体衬底上制作一个环形第二P+区，该环形第二P+区将N阱环绕；

步骤6：在N阱内制作一个环形N+区，该环形N+区将浅沟道隔离区环绕；

步骤7：在第一P+区、第二P+区、N+区上制作接触孔，并淀积金属；

步骤8：刻蚀金属，将与第一P+区连接的金属刻蚀成平面螺旋形电极，这种平面螺旋结构相当于在探测器阳极串联一个电感，此电感可补偿探测器结电容对探测器响应速度带来的不利影响；

阵列形第一P+区与N阱构成探测器工作二级管；由N阱与P衬底构成屏蔽二级管。

7、根据权利要求6所述的深亚微米CMOS工艺电感补偿型光电探测器的制作方法，其特征在于，其中探测器阵列阳极采用阵列形第一P+区的结构，阵列规模是5×5、7×7、9×9，或根据探测器的尺寸进行设计。

8.根据权利要求6所述的深亚微米CMOS工艺电感补偿型光电探测器的制作方法，其特征在于，其中探测器阵列阳极引出的平面螺旋形金属电极构成补偿电感。

9.根据权利要求6所述的深亚微米CMOS工艺电感补偿型光电探测器的制作方法，其特征在于，其中探测器是单路使用，或是并行阵列使用。

10.根据权利要求7、8或9所述的深亚微米CMOS工艺电感补偿型光电探测器的制作方法，其特征在于，其中探测器吸收波长在650nm-850nm范围，可用于多模光纤短距离传输。

Images