CN103022018A - 电流调谐的集成磁膜微电感的制作方法和电感调谐方法 - Google Patents

电流调谐的集成磁膜微电感的制作方法和电感调谐方法 Download PDF

Info

Publication number
CN103022018A
CN103022018A CN2012105252599A CN201210525259A CN103022018A CN 103022018 A CN103022018 A CN 103022018A CN 2012105252599 A CN2012105252599 A CN 2012105252599A CN 201210525259 A CN201210525259 A CN 201210525259A CN 103022018 A CN103022018 A CN 103022018A
Authority
CN
China
Prior art keywords
nife
inductance
utmost point
control utmost
sio
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN2012105252599A
Other languages
English (en)
Other versions
CN103022018B (zh
Inventor
孔岑
周建军
陆海燕
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 55 Research Institute
Original Assignee
CETC 55 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 55 Research Institute filed Critical CETC 55 Research Institute
Priority to CN201210525259.9A priority Critical patent/CN103022018B/zh
Publication of CN103022018A publication Critical patent/CN103022018A/zh
Application granted granted Critical
Publication of CN103022018B publication Critical patent/CN103022018B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Coils Or Transformers For Communication (AREA)

Abstract

本发明公开了一种电流调谐的集成磁膜微电感的制作方法，包括如下步骤：制作控制极金属压块和金属导线；制作SiN(氮化硅)介质层；制作图形化的NiFe-SiOx磁性薄膜；制作SiN(氮化硅)介质层；制作介质孔；制作电感金属、互联金属。该电感的调谐方法为，在制作的两个控制极金属压块上外加不同大小的直流电流，实现电感电感量和品质因数的调谐。本发明制得的微电感器件在微波频段(1~6GHz)下具有电感量可调、品质因数可调等特点，并且该电感的制作过程与GaAs、GaN基片标准MMIC制造工艺兼容，可广泛应用于各种RF/MMIC单元电路如放大器、混频器等，特别是各类智能RF/MMIC。

Description

电流调谐的集成磁膜微电感的制作方法和电感调谐方法
技术领域
本发明属于微电子技术领域，基于射频集成电路工艺，具体涉及一种集成磁膜微电感的制作方法和电感调谐方法，更具体涉及一种电流调谐的集成磁膜微电感的制作方法和电感调谐方法。
背景技术
在射频电路的设计中，常常应用电感器件实现阻抗匹配、直流偏置、移相和滤波等各类功能，电感更是广泛的应用在放大器、振荡器、混频器和匹配网络等单元电路中。集成微电感是开发小体积、低重量、低造价、低功耗、低噪声、低失真通信终端设备所必不可少的无源器件。从应用现状来看，射频电路中的集成微电感主要面临两个问题：(1)面积问题。微电感相对于其它无源元件，占用了巨大的芯片面积，阻碍了射频集成电路的高度集成和低成本化。(2)性能问题。同时，电感性能的可调谐性将有助于各类智能RF/MMIC(射频/微波单片集成电路)的发展。在常规射频集成工艺中，采用适当的工艺在衬底上制作出平面螺旋形线圈实现集成电感的基本结构，从而实现电感的电学性能。高频条件下衬底的漏电流和电磁耦合效应将使制作在衬底上的微电感的损耗迅速增加，Q值大大降低，电感性能恶化。因此，微电感已成为制约射频器件高频化、小型化发展的主要因素。研究射频集成微电感显得尤为重要。如果在这方面取得突破，将大大推动微波器件的发展。而将磁性材料集成到微电感中可以增加电感感值，有效减小线圈磁漏，并且制作螺旋型微电感将大大节省芯片面积，是实现高性能、小体积集成微电感很有前景的一种方法。并且现有的RF/MMIC无源微电感的电感量和品质因数在电感制作完成后就是固定的，无法实现调谐功能。
发明内容
发明目的：针对上述现有技术存在的问题和不足，本发明的目的是提供一种电流调谐的集成磁膜微电感的制作方法和电感调谐方法，使得到的微电感器件在微波频段(1~6GHz)下具有电感量可调、品质因数可调等特点，并且该电感的制作过程与GaAs、GaN基片标准MMIC制造工艺兼容，可广泛应用于各种RF/MMIC单元电路如放大器、混频器等，特别是各类智能RF/MMIC。
技术方案：为实现上述发明目的，本发明采用的第一种技术方案为一种电流调谐的集成磁膜微电感的制作方法，包括如下步骤：
(1)在清洗过的基片上使用光刻工艺匀胶、曝光、显影，得到控制极金属压块图形和金属导线图形，使用电子束蒸发工艺淀积金属，使用剥离工艺，得到第一控制极金属压块、第二控制极金属压块和金属导线，所述第一控制极金属压块和第二控制极金属压块通过金属导线连接；
(2)使用PECVD(等离子体增强化学气相沉积)工艺在步骤(1)形成的器件上淀积第一SiN(氮化硅)介质层；
(3)使用光刻工艺匀胶、曝光、显影，得到磁膜图形，该图形与第二控制极金属压块部分重叠，使用溅射工艺淀积NiFe-SiOx磁性薄膜，使用剥离工艺，得到图形化的NiFe-SiOx磁性薄膜，NiFe-SiOx磁性薄膜与第二控制极金属压块部分重叠；
(4)使用PECVD(等离子体增强化学气相沉积)工艺在步骤(3)形成的器件上淀积第二SiN介质层；
(5)使用光刻工艺匀胶、曝光、显影，得到介质通孔图形，该图形与第一控制极金属压块和第二控制极金属压块重叠，使用RIE(反应离子刻蚀)工艺刻蚀步骤(2)和(4)中生长的SiN介质层，使用丙酮去除剩余的光刻胶，得到介质通孔，露出第一控制极金属压块和第二控制极金属压块；
(6)使用溅射工艺淀积电镀种子层，使用光刻工艺匀胶、曝光、显影，得到电感金属图形和互联金属图形，使用电镀工艺电镀金属，使用泛曝光、显影去除剩余光刻胶，使用湿法刻蚀去除剩余的种子层金属，得到电感金属和互联金属，所述互联金属连接NiFe-SiOx磁性薄膜和第二控制极金属压块。
优选的，在所述步骤(3)中，使用磁控溅射工艺淀积NiFe-SiOx磁性薄膜，使用的靶材为Ni含量为60%的NiFe合金及纯度为99%的SiO2，溅射条件为：溅射前腔体真空小于6×10-4Pa；溅射在Ar气体中进行，Ar气压PAr为0.3~1.2Pa；NiFe使用直流功率源，溅射功率为50~70W；SiO2使用射频功率源，溅射功率为120~200W，NiFe与SiO2交替溅射，得到SiO2/NiFe/SiO2/NiFe/SiO2/NiFe/SiO2/NiFe/SiO2结构的NiFe-SiOx磁性薄膜，NiFe-SiOx磁性薄膜的总厚度为450~545nm。
本发明采用的第二种技术方案为一种利用如上所述的方法制作的集成磁膜微电感进行电感调谐的方法，在所述第一控制极金属压块上外加直流电源，外加直流电流大小为0~40mA，实现电感电感量和品质因数的调谐。
有益效果：本发明与现有技术相比，其显著优点为：(1)电感量可调谐，在0~30mA的外加直流电流下实现最大约10%的调谐(2nH~2.2nH3GHz)；(2)品质因数可调谐，在0~30mA的外加直流电流下实现最大约50%的调谐(4.6~2.33.6GHz)；(3)制作工艺与GaAs(砷化镓)、GaN(氮化镓)常规RF/MMIC制造工艺兼容。
附图说明
图1为电流调谐的集成磁膜微电感结构(含调谐部分)示意图；
图2为NiFe-SiOx磁性薄膜结构示意图。
图3(a)为电流调谐的集成磁膜微电感制作工艺的第一步：制作金属压块、金属导线的示意图；
图3(b)为电流调谐的集成磁膜微电感制作工艺的第二步：制作第一SiN介质层的示意图；
图3(c)为电流调谐的集成磁膜微电感制作工艺的第三步：制作NiFe-SiOx磁性薄膜的示意图；
图3(d)为电流调谐的集成磁膜微电感制作工艺的第四步：制作第二SiN介质层的示意图；
图3(e)为电流调谐的集成磁膜微电感制作工艺的第五步：制作介质通孔的示意图；
图3(f)为电流调谐的集成磁膜微电感制作工艺的第六步：制作电感金属和互联金属的示意图；
图4为实施例中所制作的电流调谐的集成磁膜微电感实物照片；
图5为实施例中所制作的电流调谐的集成磁膜微电感调谐测试结果图。
具体实施方式
下面结合附图和具体实施例，进一步阐明本发明，应理解这些实施例仅用于说明本发明而不用于限制本发明的范围，在阅读了本发明之后，本领域技术人员对本发明的各种等价形式的修改均落于本申请所附权利要求所限定的范围。
本发明公开了一种电流调谐的集成磁膜微电感的制作方法，包括制作控制极金属压块和金属导线；制作SiN(氮化硅)介质层；制作图形化的NiFe-SiOx磁性薄膜；制作SiN(氮化硅)介质层；制作介质孔；制作电感金属、互联金属。下面举一实施例说明：基于GaAs HEMT(砷化镓高电子迁移率晶体管)MMIC制造工艺，制作的一种电流调谐的集成磁膜微电感，具体制作过程如下：
(1)制作金属压块、导线过程：使用去离子水将GaAs HEMT基片(未图示)清洗干净，使用光刻工艺匀胶、曝光、显影，得到控制极金属压块、金属导线图形，使用电子束蒸发工艺淀积50/500nm的Ti/Au金属，使用剥离工艺，得到第一控制极金属压块1、第二控制极金属压块2和金属导线3，得到第一控制极金属压块1和第二控制极金属压块2通过金属导线3连接，如图3(a)所示；
(2)制作第一SiN介质层过程：使用PECVD(等离子体增强化学气相沉积)工艺在步骤(1)制得的器件上淀积230nm的第一SiN(氮化硅)介质层4，如图3(b)所示；
(3)制作NiFe-SiOx磁性薄膜(简称“磁膜”)过程：使用光刻工艺匀胶、曝光、显影，得到磁膜图形，该图形与第二控制极金属压块2部分重叠，使用溅射工艺淀积NiFe-SiOx磁性薄膜，具体为：使用的靶材为Ni含量为60%的NiFe合金及纯度为99%的SiO2，溅射条件为：溅射前腔体真空8×10-5Pa；溅射在Ar气体中进行，Ar气压PAr为0.3Pa；NiFe使用直流功率源，溅射功率为70W；SiO2使用射频功率源，溅射功率为200W，NiFe与SiO2交替溅射，得到SiO2/NiFe/SiO2/NiFe/SiO2/NiFe/SiO2/NiFe/SiO2结构的磁性薄膜，如图2所示，薄膜总厚度为545nm。使用剥离工艺，得到图形化的NiFe-SiOx磁性薄膜5，NiFe-SiOx磁性薄膜5与第二控制极金属压块2部分重叠，如图3(c)所示；
(4)制作第二SiN介质层过程：使用PECVD(等离子体增强化学气相沉积)工艺在步骤(3)制得的器件上淀积230nm的第二SiN(氮化硅)介质层6，如图3(d)所示；
(5)制作介质通孔过程：使用光刻工艺匀胶、曝光、显影，得到介质通孔图形，该图形与第一控制极金属压块1和第二控制极金属压块2重叠，使用RIE(反应离子刻蚀)工艺刻蚀步骤(2)和步骤(4)中生长的SiN，刻蚀深度为460nm，使用丙酮去除剩余的光刻胶，得到介质通孔7，露出第一控制极金属压块1和第二控制极金属压块2，如图3(e)所示；
(6)制作电感金属、互联金属过程：使用溅射工艺淀积50/100nm的Ti/Au金属作为电镀种子层(未图示)，使用光刻工艺匀胶、曝光、显影，得到电感金属图形和互联金属图形，使用电镀工艺电镀4μm的Au金属，使用泛曝光、显影去除剩余光刻胶，使用湿法刻蚀去除剩余的种子层金属，得到电感金属8和互联金属9，互联金属9连接NiFe-SiOx磁性薄膜5和第二控制极金属压块2，如图3(f)所示。
图4为所制作的电流调谐集成磁膜微电感的实物照片。
电感调谐过程如下：
使用Agilent E4356A直流电源在2个第一控制极金属压块1之间通入0mA~30mA的直流电流，实现电感的调谐过程，如图1所示。图5为所制作的电感调谐测试结果，可以看出：(1)电感量在0~30mA的外加直流电流下实现最大约10%的调谐(2nH~2.2nH3GHz)；(2)品质因数在0~30mA的外加直流电流下实现最大约50%的调谐(4.6~2.33.6GHz)。

Claims (3)

1.一种电流调谐的集成磁膜微电感的制作方法，其特征在于包括如下步骤：
(1)在清洗过的基片上使用光刻工艺匀胶、曝光、显影，得到控制极金属压块图形和金属导线图形，使用电子束蒸发工艺淀积金属，使用剥离工艺，得到第一控制极金属压块、第二控制极金属压块和金属导线，所述第一控制极金属压块和第二控制极金属压块通过金属导线连接；
(2)使用PECVD工艺在步骤(1)形成的器件上淀积第一SiN介质层；
(3)使用光刻工艺匀胶、曝光、显影，得到磁膜图形，该图形与第二控制极金属压块部分重叠，使用溅射工艺淀积NiFe-SiOx磁性薄膜，使用剥离工艺，得到图形化的NiFe-SiOx磁性薄膜，NiFe-SiOx磁性薄膜与第二控制极金属压块部分重叠；
(4)使用PECVD(等离子体增强化学气相沉积)工艺在步骤(3)形成的器件上淀积第二SiN介质层；
(5)使用光刻工艺匀胶、曝光、显影，得到介质通孔图形，该图形与第一控制极金属压块和第二控制极金属压块重叠，使用RIE工艺刻蚀步骤(2)和(4)中生长的SiN介质层，使用丙酮去除剩余的光刻胶，得到介质通孔，露出第一控制极金属压块和第二控制极金属压块；
(6)使用溅射工艺淀积电镀种子层，使用光刻工艺匀胶、曝光、显影，得到电感金属图形和互联金属图形，使用电镀工艺电镀金属，使用泛曝光、显影去除剩余光刻胶，使用湿法刻蚀去除剩余的种子层金属，得到电感金属和互联金属，所述互联金属连接NiFe-SiOx磁性薄膜和第二控制极金属压块。
2.根据权利要求1所述一种电流调谐的集成磁膜微电感的制作方法，其特征在于：在所述步骤(3)中，使用磁控溅射工艺淀积NiFe-SiOx磁性薄膜，使用的靶材为Ni含量为60%的NiFe合金及纯度为99%的SiO2，溅射条件为：溅射前腔体真空小于6×10-4Pa；溅射在Ar气体中进行，Ar气压PAr为0.3~1.2Pa；NiFe使用直流功率源，溅射功率为50~70W；SiO2使用射频功率源，溅射功率为120~200W，NiFe与SiO2交替溅射，得到SiO2/NiFe/SiO2/NiFe/SiO2/NiFe/SiO2/NiFe/SiO2结构的NiFe-SiOx磁性薄膜，NiFe-SiOx磁性薄膜的总厚度为450~545nm。
3.一种利用如权利要求1所述方法制作的集成磁膜微电感进行电感调谐的方法，其特征在于，在所述第一控制极金属压块上外加直流电源，外加直流电流大小为0~40mA，实现电感电感量和品质因数的调谐。
CN201210525259.9A 2012-12-07 2012-12-07 电流调谐的集成磁膜微电感的制作方法和电感调谐方法 Active CN103022018B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201210525259.9A CN103022018B (zh) 2012-12-07 2012-12-07 电流调谐的集成磁膜微电感的制作方法和电感调谐方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201210525259.9A CN103022018B (zh) 2012-12-07 2012-12-07 电流调谐的集成磁膜微电感的制作方法和电感调谐方法

Publications (2)

Publication Number Publication Date
CN103022018A true CN103022018A (zh) 2013-04-03
CN103022018B CN103022018B (zh) 2015-04-15

Family

ID=47970437

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210525259.9A Active CN103022018B (zh) 2012-12-07 2012-12-07 电流调谐的集成磁膜微电感的制作方法和电感调谐方法

Country Status (1)

Country Link
CN (1) CN103022018B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103347367A (zh) * 2013-06-04 2013-10-09 青岛海信宽带多媒体技术有限公司 基于射频电路的电感元件制作方法
CN103795347A (zh) * 2013-12-27 2014-05-14 中国电子科技集团公司第五十五研究所 一种电流调谐的集成磁膜单片混频器及其调谐制作方法
CN110607503A (zh) * 2019-10-18 2019-12-24 西南应用磁学研究所 一种高频磁芯用软磁复合膜及其制备方法
CN110660554A (zh) * 2019-09-29 2020-01-07 苏州科技大学 一种高磁导率高频率平面电感及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1461018A (zh) * 2003-05-30 2003-12-10 东南大学 静电驱动式微机械可变电感器
US20060220776A1 (en) * 2005-03-31 2006-10-05 Tdk Corporation Thin film device
CN1937232A (zh) * 2005-09-22 2007-03-28 中国科学院半导体研究所 深亚微米cmos工艺电感补偿型光电探测器及制作方法
CN101060027A (zh) * 2007-05-15 2007-10-24 东南大学 抑制衬底涡流效应的微电子机械电感及其制备方法
CN101477873A (zh) * 2008-09-25 2009-07-08 上海交通大学 平面磁芯螺旋结构微电感器件及其制备方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1461018A (zh) * 2003-05-30 2003-12-10 东南大学 静电驱动式微机械可变电感器
US20060220776A1 (en) * 2005-03-31 2006-10-05 Tdk Corporation Thin film device
CN1937232A (zh) * 2005-09-22 2007-03-28 中国科学院半导体研究所 深亚微米cmos工艺电感补偿型光电探测器及制作方法
CN101060027A (zh) * 2007-05-15 2007-10-24 东南大学 抑制衬底涡流效应的微电子机械电感及其制备方法
CN101477873A (zh) * 2008-09-25 2009-07-08 上海交通大学 平面磁芯螺旋结构微电感器件及其制备方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103347367A (zh) * 2013-06-04 2013-10-09 青岛海信宽带多媒体技术有限公司 基于射频电路的电感元件制作方法
CN103795347A (zh) * 2013-12-27 2014-05-14 中国电子科技集团公司第五十五研究所 一种电流调谐的集成磁膜单片混频器及其调谐制作方法
CN103795347B (zh) * 2013-12-27 2017-01-04 中国电子科技集团公司第五十五研究所 一种电流调谐的集成磁膜单片混频器
CN110660554A (zh) * 2019-09-29 2020-01-07 苏州科技大学 一种高磁导率高频率平面电感及其制备方法
CN110607503A (zh) * 2019-10-18 2019-12-24 西南应用磁学研究所 一种高频磁芯用软磁复合膜及其制备方法
CN110607503B (zh) * 2019-10-18 2021-11-05 西南应用磁学研究所 一种高频磁芯用软磁复合膜及其制备方法

Also Published As

Publication number Publication date
CN103022018B (zh) 2015-04-15

Similar Documents

Publication Publication Date Title
CN102789967B (zh) 一种软磁磁芯螺旋微电感的制作方法
US20130234819A1 (en) Thin film type common mode filter
Jung et al. A design methodology for miniaturized 3-dB branch-line hybrid couplers using distributed capacitors printed in the inner area
CN106656069B (zh) 一种应用于gsm射频功率放大器的多频输出匹配网络
CN103022018B (zh) 电流调谐的集成磁膜微电感的制作方法和电感调谐方法
Kim et al. Compact mm-wave bandpass filters using silicon integrated passive device technology
Wang et al. High‐performance integrated passive technology by advanced SI‐GaAs‐based fabrication for RF and microwave applications
CN103595364A (zh) 一种准分布参数微带高通滤波器
CN105490036B (zh) 一种串馈并馈结合的滤波微带阵列天线
CN111540712A (zh) 集成器件制造方法及相关产品
US9406427B2 (en) Transformer devices
CN104167584B (zh) 一种集成微带的薄膜环形器及其制造方法
CN113810003B (zh) 基于集成无源器件工艺的小型化传输零点可控带通滤波器
Li et al. An optimized process of high-performance integrated passive devices (IPDs) on SI-GaAs substrate for RF applications
KR101514500B1 (ko) 공통 모드 필터용 기판 제조 방법 및 이에 따라 제조된 공통 모드 필터용 기판
CN115694394A (zh) 一种适用于wifi 5g频段的ipd带通滤波器芯片
CN103795347B (zh) 一种电流调谐的集成磁膜单片混频器
CN105098304A (zh) 一种滤波器及其形成方法
JP5547048B2 (ja) 電力増幅器用バイアス回路
CN107546451A (zh) 基于正六边形半模基片集成波导及csr结构的电调谐滤波器
Kim et al. GaN MIS-HEMT PA MMICs for 5G mobile devices
CN203826525U (zh) 一种低通滤波器
CN204271235U (zh) 一种3dB正交定向耦合器
Chang et al. On-chip solenoid inductors with high quality factor for high frequency magnetic integrated circuits
CN101894742A (zh) 高q值电感器的制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant