CN1934918A - 在电子部件的锡表面中保持可焊性及抑制晶须生长的方法 - Google Patents
在电子部件的锡表面中保持可焊性及抑制晶须生长的方法 Download PDFInfo
- Publication number
- CN1934918A CN1934918A CN 200580008852 CN200580008852A CN1934918A CN 1934918 A CN1934918 A CN 1934918A CN 200580008852 CN200580008852 CN 200580008852 CN 200580008852 A CN200580008852 A CN 200580008852A CN 1934918 A CN1934918 A CN 1934918A
- Authority
- CN
- China
- Prior art keywords
- layer
- tinbase
- metal layer
- metal
- nickel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
- H01L2224/491—Disposition
- H01L2224/4912—Layout
- H01L2224/49171—Fan-out arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/1901—Structure
- H01L2924/1904—Component type
- H01L2924/19041—Component type being a capacitor
Landscapes
- Electroplating Methods And Accessories (AREA)
Abstract
一种用于减少电子部件的金属部件上的锡层中的晶须形成和保持锡层的可焊性的方法。锡层具有内部张应力,且厚度介于大约0.5-4.0微米之间。锡层的下面存在镍基层。
Description
技术领域:
本发明总地涉及一种用于改善锡层完整性以及从而改善利用具有锡层的金属部件的电子部件的性能的方法。本发明进一步涉及一种用于抑制在电子部件的金属部件上的锡层中形成晶须的方法。诸如引线框的引线、电连接器、以及诸如片形电容器和片形电阻器的中性部件通常都具有附着了锡层的金属部件。
背景技术:
在电子工业的大量历史中,都是依靠锡-铅焊料在电子部件中进行连接的。在环境、竞争、以及市场的压力下,电子工业转向使用不含铅的替代焊料。由于单一金属系统的简单性、锡的优良物理特性、以及已证明的锡作为电子业中过去和当前普遍使用的焊料的可靠成分的历史,所以纯锡是一种优选的替代焊料。锡须的生长是纯锡层的公知但难以理解的问题。锡须可以生长的长度介于几微米到几毫米之间,由于它们能够电连接多个部件从而导致电短路,所以是成问题的。该问题在诸如引线框和连接器的具有紧密结构特征的高强度输入/输出部件中尤其突出。
电子部件通过引线机械地和电连接到较大的电子组件中。将集成电路(IC)或其它离散的电子装置机械地安装到引线框的翼(paddle)上,然后电连接至数个引线。特别地,在该位置封装该装置以保持机械和电连接的完整性。然后将包括连接到引线框上的装置的电子部件电连接且机械连接到诸如印刷线路板(PWB)的更大装置上。部分地由于铜及铜合金的机械强度、导电性以及可成形性,铜和铜合金所以广泛作为基本的引线框材料。但是铜及其合金没有显示出必不可少的耐腐蚀性或可焊性,所以有必要在其上添加涂层以赋予其这些所需的特性。已经利用锡-铅层来赋予铜引线框可焊性。
除了引线框之外,电连接器也是诸如计算机和其它消费电器中所使用的电子部件的重要部分。连接器为电流提供在离散部件间流通的路径。和引线框一样,连接器也应该是导电的、耐腐蚀的、耐磨的、且可焊的。而且,由于铜及其合金的导电性,已将其用作连接器的基本材料。已经将薄锡层附着到连接器的表面上,以增强耐腐蚀性和可焊性。锡层中的锡须会引起电触点之间短路的问题。
实际上,通常在引线框上附着厚度介于大约8-15微米之间的锡基层,而通常在电连接器上附着大约3微米厚的锡基层。传统常识认为,这种较厚的涂层更适于阻止锡须生长及整个涂层的完整性。
因此,仍然需要具有耐腐蚀性和可焊性且没有锡须生长倾向的涂层的电子部件。
发明内容:
因此,本发明的目的之一在于为电子部件,特别是引线框、电连接器、以及诸如片形电容器和片形电阻器的中性部件提供具有可焊性、耐腐蚀性、且具有减小的锡须形成倾向的锡基层。
因此,简单来说,本发明目的在以于提供一种用于将可焊的、耐腐蚀的、具有锡须形成抗性的锡基层附着在电子部件的金属表面上的方法。第一金属层沉积到金属表面上,其中,该第一金属层包含金属或合金,该金属或合金与锡基层形成扩散偶,该扩散偶提高了锡基层中大量材料缺失,从而提高锡基层中的内部张应力。薄锡基层沉积在第一金属层上。
本发明其它目的和特性将在下文中指出而变得显而易见的。
附图说明:
图1是根据本发明为封装的电子部件形成的引线的横截面示意图;
图2是双列直插封装(DIP)电子部件;
图3是引线框;
图4是电连接器;
图5是在锡基层内形成张应力的过程的示意图;
图6是在铜基质上的锡基层中形成晶须的过程的示意图;
图7a和7b分别是根据例2的测试后的10微米的锡基层表面的1000X和500X显微照片。
图8a和8b分别是根据例2的测试后的3微米的锡基层表面的1000X和500X显微照片。
图9a和9b分别是根据例2的测试后的2微米的锡基层表面的1000X和500X显微照片。
图10a和10b分别是根据例2的测试后的1微米的锡基层表面的1000X和500X显微照片。
图11a和11b分别是根据例2的测试后的0.5微米锡基层表面的1000X和500X显微照片。
图12是根据例2制备的五个样本的晶须指数图。
具体实施方式:
根据本发明,在电子部件的金属表面上形成具有减少的晶须形成倾向的锡基层。可以通过结合几个电子部件形成电子装置。一方面,本发明包括如图1所示的引线13。引线13是使用引线的任何标准电子封装(例如图2中示出的双列直插封装)的一部分,该封装部分地由图3中示出的引线框30制造。在图3中,电子装置33位于焊盘31上且通过打线接合32连接到引线13。另一方面,本发明包括如图4中所示的电连接器。再参考图1,示出了具有引线13的电子封装的一部分的横截面图,其中,引线13包括导电基底金属(base metal)10、基底金属表面上的第一金属层11、及锡或锡合金层12。基底金属可以是铜、铜合金、铁、铁合金、或任何其它适合用在电子部件中的金属。锡或锡合金层用来为金属部件提供耐腐蚀性和可焊性。所利用的锡合金的实例包括锡-铋、锡-铜、锡-锌、锡-银合金。
第一金属层11是金属或合金,其与锡基层12一起形成扩散偶,其中,来自锡基层12的锡原子扩散到金属层11的速率比金属层的原子扩散到锡基层12的速率快。通过选择金属层形成具有该种特性的扩散偶,形成锡的大量材料缺失,从而将锡基层置于内部张应力之下。图5中示出该种类型的扩散偶的实例,其中,锡基层52与包含镍的第一金属层53相互作用。虽然没有按比例,但图5的较大箭头表示从锡基层52到第一金属层53的相对较快的原子扩散速率,而较小的箭头表示从第一金属层53到锡基层52的相对较慢的原子扩散速率。此时,形成包含锡和第一金属层材料的金属间层54。在利用镍第一金属层上的锡基层的扩散偶中,Ni3Sn4是典型的金属互化物54。在暴露的锡表面上形成锡氧化层51。由于已经确定锡层中的内部应力(即,压力或张力)的类型是晶须生长的关键因素,所以扩散偶非常重要。具体地,已发现锡层内的张应力抑制晶须生长,而锡层内的内部压应力有利于晶须生长。
图6示出具有压应力的扩散偶。当将锡直接附着于诸如铜及其合金的基底材料63上时,在锡基层62中形成压应力,这是因为锡原子扩散进基底材料63的速率比基底材料的原子扩散进锡基层62的速率慢。虽然没有按比例,但在图6中通过箭头的相对大小,示出了锡基层62和基底材料63之间相互扩散从而形成金属间层64的过程。锡基层62中的压应力促使锡须65穿透锡氧化层61生长。所以,金属层材料对无晶须锡层的形成非常关键。
当加热电子部件时,也能够把压应力引到锡基层中,这在对电子部件通电或电子部件的周围温度正常变动时都可能发生。当使具有金属(如铜)衬底上的锡基层的电子部件经历温度变化时,由于基底材料的热膨张系数(CTE)与锡基层的CTE不匹配,所以在锡基层内产生热应力。对于锡在镍上或锡在铜上,由于锡的线性CET(23μin/in-℃)高于镍基第一金属层(纯镍为13.3μin/in-℃)或铜基导电材料(纯铜为16.5μin/in-℃)的线性CET,所以在加热循环期间,锡基层中的净热应力是压缩的。该些值示出,锡比下层材料更容易响应于温度变化而膨张和收缩。由于CTE不匹配产生的内部压应力促使晶须形成。本发明涉及控制由CTE不匹配产生的压应力的大小、形成足以抵消压应力的反向张应力、从而减小晶须形成倾向的方法。
参考图1,锡基层12的厚度是有限的,使得涂层中形成的所有压应力被扩散偶产生的张应力抵消。不论锡基层的厚度如何,在锡层中的所有位置处,压缩由加热产生的热应力。通过在第一金属层11和锡镀层12之间形成促使大量材料缺失从而增强内部张应力的扩散偶,将反向张应力赋予涂层的局部上。由于张应力位于扩散偶附近,所以较厚的镀层具有一些锡基层位置,其中在该些位置处,由于和扩散偶的距离的原因,压缩热应力不受张应力的影响。所以,在本发明的所有实施例中,锡基层都足够薄,从而可以通过抵消由扩散偶产生的局部张应力,控制该厚度中的所有位置所承受的压缩热应力。
在一个优选实施例中,图1中的第一金属层11包含镍或镍合金,这是由于镍能和锡形成必要的扩散偶。也就是说,镍与锡形成促使锡基层中大量材料缺失,从而增强锡基层内的内部张应力的扩散偶。合适的镍合金的包括例如镍-钴和镍-铁合金。其它可选的下层材料包括钴和钴合金、铁和铁合金、以及银和银合金。在优选实施例中,第一金属层11的厚度在大约0.1微米到20微米之间。在某些优选实施例中,第一金属层的厚度在大约0.1微米到大约3微米之间。
在另一优选实施例中,图1中的第一金属层11包含用于形成必需的扩散偶的镍或镍合金,第一金属层还包含按重量算浓度大约为0.1-1%的磷;在某些实施例中,包括根据重量算浓度为少于大约0.5%的磷,例如根据重量算浓度为大约0.1-0.4%之间。这可以例如通过在电解槽中放入介于大约5ml/L至大约12ml/L之间的磷基添加剂来实现。已发现,通过这种方式在合金中放入少量的磷,基本上较少量的磷扩散到随后沉积的锡上层中,从而提供保护,免于生锈、氧化、及腐蚀,从而增强了可焊性。由从镍第一层的扩散导致的锡基层中的磷含量为少于大约200ppm。在减少扩散的磷含量的不同实施例中,磷含量少于大约100ppm、少于大约50ppm、以及大约10ppm或更少(即大约3到10ppm)。
引线上的锡基层12的厚度至少为大约0.5微米,但少于4.0微米。在一个实施例中,其厚度少于3.0微米。特别要避免附着在具有或没有可选的第一金属层的铜引线上的诸如4微米到8微米或甚至到15微米的较厚的锡基层。在某些优选实施例中,将厚度保持在大约2.5微米或以下。在某些其它优选实施例中,将厚度保持在大约2.0微米或以下。
如图4所示,底层是电连接器,该连接器上的锡基层11的厚度至少为大约0.5微米,但少于大约2.5微米。特别要避免类似于附着在现有连接器上的诸如3微米或更厚的锡基层。在某些优选实施例中,将厚度保持在大约2.0微米或以下。在某些其它优选实施例中,将厚度保持在大约0.5-1.0微米之间。
在完成本发明的过程中,将第一金属层附着于例如图1中的引线10的表面的导电基底金属表面。最后,可以使用电沉淀将第一金属层附着到金属表面上。合适的化学电沉淀的实例为下面实例中公开的Sulfamex系统。接着,将锡基层附着到第一金属层上面。也可以使用电沉淀将锡基层附着到第一金属层上。合适的电沉淀化学品实例是可从的Enthone公司(美国康奈提格州西海文)得到的利用锡星(STANNOSTAR)添加剂(例如,润湿剂300、C1、C2或其它)。也可以使用诸如PVD和CVD的方法,但电沉淀方法通常没有那些方法贵。
对于引线框,在应用封装后,通常将下层和锡层附着在暴露的引线上。此处,在引线封装开始的位置,下层和锡层终止。在该工序中,不常将下层和锡层较早地附着到图3中所示的引线框上。图1中示意性地示出了前面的过程,因为下层11和锡层12没有延伸到引线10的封装14下面。
本发明将通过下面的例子来解释说明。该些例子仅仅用于解释,而不应被认为是限制本发明的范围或实践本发明的方式。
例1
五个样本是通过利用从Enthone公司(美国康奈提格州西海文)获得的Sulfamex MLS电沉淀系统将适合的镍第一金属层电镀到C19400铜合金基材上获得的。为达到这一目的,在去离子水中准备包括下列成分的电解槽:
Ni(NH2SO3)2 319-383g/L
NiCl2*6H2O 5-15g/L
H3BO3 20-40g/L
CH3(CH2)11OSO3Na 0.2-0.4g/L
将电解槽的pH值保持在大约2.0-2.5之间。将电解液保持在大约55℃-65℃之间。将电流密度保持在大约20A/ft2-300A/ft2之间足够长时间,使该时间足以附着大致2微米厚的镍合金第一金属层。
然后,使用可从Enthone公司得到的STANNOSTAR电镀系统,将锍锡合金层电镀在五个样本中的每个样本上。为达到这样目标,在去离子水中准备包括下列成分的电解槽:
Sn(CH3SO3)2 40-80g/L
CH3SO3H 100-200g/L
锡星添加剂 1-15g/L
将电解槽的pH值保持为约为0。将电解液保持在大约50℃。将电流密度保持在大约100A/ft2足够长时间,以将每个样本上附着有预期厚度的层。在这里,样本上附着有10微米、3微米、2微米、1微米、以及0.5微米的锍锡合金。
例2
将根据例1准备的五个样本置于1000个从大约-55℃到大约85℃的热冲击循环的影响下。图7-11是热冲击试验后的样本的显微照片。图7a和7b分别示出在具有10微米厚的锡合金层的样本中的生长的许多大尺寸锡须的1000X和500X显微照片。图8a和8b分别示出在具有3微米厚的锡合金层的样本中的生长的少量显著尺寸锡须的1000X和500X显微照片。图9a和9b分别示出在具有2微米厚的锡合金层的样本中生长的很少几个可忽略尺寸的锡须的1000X和500X的显微照片。图10a和10b分别示出在具有1微米厚的锡合金层的样本中几乎没有生长的锡须的1000X和500X的显微照片。类似地,图11a和11b分别示出在具有0.5微米厚的锡合金层的样本中没有锡须生长的1000X和500X的显微照片。
例3
图12示出比较经过例2的热冲击试验后的根据例1准备的五个样本的晶须指数(WI)的图表。锡合金层的WI定义为样本的给定区域中的晶须的数量、长度、直径、以及“权重系数”的函数值。权重系数用于区分短晶须和长晶须。此处,用500X显微照片来确定五个样本中的每个样本的WI:7b、8b、9b、10b、和11b。如图12所示,WI从2微米样本的接近于0的值显著增加到3微米样本的接近于825的值,再增加到大于大约3微米厚的锡基层的更大值。
例4
使用下面的电解液,在薄膜电池中,将第一镍基层电镀在铜测试面板上:
镍g/L 氯g/L H3BO4g/L 磷基添加剂ml/L
1 80 5 40 0
2 80 5 40 5
3 80 5 40 8
4 80 5 40 12
电镀条件是:pH值3.8、温度为60℃、电流为1安培、以及时间为6分钟。沉积的镍基层的厚度在1.2-1.8微米之间。然后利用STANNOSTAR工艺电解沉积大约3微米厚的锡叠层。然后将面板加热到大约250℃。使用电解液1电镀的面板表现出褪色,而使用电解液2至4电镀的面板表现出没有褪色。添加到电解液2至4中的磷基添加剂防止了与氧化和生锈有关的褪色。
本发明不局限于上述实施例,而可以进行各种修改。本发明不限于引线框和连接器,而可以扩展到包括诸如片形电容器和片形电阻器的无源部件的其它部件。描述上述优选实施例的目的仅在于使本领域技术人员了解本发明的原理和实际应用,从而使本领域的技术人员可以以各种形式修改及应用本发明,以适应具体的使用需求。
就整个说明书(包括前述权利要求)中使用的单词“包含”、“包括”、或“具有”而言,除非上下文要求,该些单词的使用表示包括性的,而不是排斥性的,结合说明书的上下文来具体说明该些单词的含义。
Claims (27)
1.一种用于将可焊接的、耐腐蚀的、具有锡须形成抗性的锡基层附着在电子部件的金属表面上的方法,所述方法包括:
将第一金属层沉积在所述金属表面上,其中所述第一金属层包含金属或合金,其与所述锡基层形成促使所述锡基层中大量材料缺失,从而增强所述锡基层中的内部张应力的扩散偶;以及
在所述第一金属层上沉积厚度介于0.5-2.5微米之间的所述锡基层。
2.根据权利要求1所述的方法,其中,所述第一金属层是镍基材料。
3.根据权利要求1所述的方法,其中,所述电子部件的所述金属表面是从包括下列成分的组中选出的金属:铜、铜合金、铁、及铁合金。
4.根据权利要求1所述的方法,其中,所述第一金属层是镍基材料,且厚度介于0.1-20微米之间。
5.根据权利要求1所述的方法,其中,所述第一金属层是镍基材料,且厚度介于0.1-3微米之间。
6.根据权利要求1所述的方法,其中,所述电子部件是用于结合进电子装置的电子封装的引线。
7.根据权利要求1所述的方法,其中,所述电子部件是用于结合进电子装置的电子封装的引线,所述方法包括:
将所述第一金属层沉积在所述引线的金属表面上,其中,所述第一金属层具有介于0.1-20微米之间的厚度且是镍基材料,其与所述锡基层形成促使所述锡基层中大量材料缺失,从而增强所述锡基层中的所述内部张应力的所述扩散偶;以及
在所述第一金属层上沉积厚度介于0.5-2.5微米之间的所述锡基层。
8.根据权利要求1所述的方法,其中,所述电子部件是用于结合进电子装置的电子封装的引线,所述方法包括:
将所述第一金属层沉积在所述引线的所述金属表面上,其中,所述第一金属层具有介于0.1-20微米之间的厚度且是镍基材料,其与所述锡基层形成促使所述锡基层中大量材料缺失,从而增强所述锡基层中的所述内部张应力的所述扩散偶;以及
在所述第一金属层上沉积厚度介于0.5-2.0微米之间的所述锡基层。
9.根据权利要求1所述的方法,其中,所述电子部件是电连接器,所述方法包括:
将所述第一金属层沉积在所述电连接器的所述金属表面,其中,所述第一金属层是镍基材料,其与所述锡基层形成促使所述锡基层中大量材料缺失,从而增强所述锡基层中的所述内部张应力的所述扩散偶;以及
在所述第一金属层上沉积厚度介于0.5-2.5微米之间的所述锡基层。
10.根据权利要求1所述的方法,其中,所述电子部件是电连接器,所述方法包括:
将所述第一金属层沉积在所述电连接器的所述金属表面上,其中,所述第一金属层是镍基材料,其与所述锡基层形成促使所述锡基层中大量材料缺失,从而增强所述锡基层中的所述内部张应力的所述扩散偶;以及
在所述第一金属层上沉积厚度介于0.5-2.0微米之间的所述锡基层。
11.根据权利要求1所述的方法,其中所述电子部件是中性电子装置。
12.根据权利要求1所述的方法,其中,所述电子部件是片形电容器或片形电阻器。
13.根据权利要求2、3、4、7、8、9或10所述的方法,其中,所述第一金属层镍基材料还包括根据重量计小于0.5%的磷。
14.根据权利要求2、3、4、7、8、9或10所述的方法,其中,所述第一金属层镍基材料还包括根据重量计0.1-0.4%的磷。
15.根据权利要求2、3、4、7、8、9或10所述的方法,其中,所述第一金属层镍基材料在包含镍离子和5-12ml/L的磷基添加剂的电解液中电沉积形成。
16.一种用于将可焊接的、耐腐蚀的、具有锡须形成抗性的锡基层附着在金属引线上的方法,所述金属引线通过焊接连接在电子装置的装配中,所述方法包括:
将第一金属层沉积在所述金属引线上,其中,所述第一金属层包含金属或合金,其与所述锡基层形成促使所述锡基层中大量材料缺失,从而增强所述锡基层中的内部张应力的扩散偶;以及
在所述第一金属层上沉积厚度介于0.5-4.0微米之间的所述锡基层。
17.根据权利要求16所述的方法,其中,沉积的所述锡基层的厚度介于0.5-3.0微米之间,且其中所述第一金属层是镍基材料。
18.根据权利要求17所述的方法,其中,沉积有所述第一金属层和所述锡基层的所述金属引线组成将被结合进所述电子封装引线框的一部分。
19.根据权利要求18所述的方法,其中,沉积所述的第一金属层包括沉积厚度介于0.1-20微米之间的所述镍基材料。
20.根据权利要求18所述的方法,其中,沉积的所述第一金属层包括沉积厚度介于0.1-3微米之间的所述镍基材料。
21.根据权利要求19或20所述的方法,其中,所述第一金属层镍基材料还包括根据重量计少于0.5%的磷。
22.根据权利要求19或20所述的方法,其中,所述第一金属层镍基材料还包括根据重量数量计0.1-0.4%的磷。
23.根据权利要求19或20所述的方法,其中,所述第一金属层镍基材料通过在包含镍离子和介于5-12ml/L之间的磷基添加剂的电解液中电沉积形成。
24.一种用于将可焊接的、耐腐蚀的、具有锡须形成抗性的锡基层附着到金属引线上的方法,所述金属引线通过焊接连接在电子装置的装配中,所述方法包括:
将第一金属层镍基材料沉积在所述金属引线上,其中所述第一金属层镍基材料的厚度介于0.1-3微米之间,所述第一金属层包括镍和根据重量计0.1-0.4%的磷,所述第一金属层与所述锡基层形成促使所述锡基层中大量材料缺失,从而增强所述锡基层中的内部张应力的扩散偶;以及
在所述第一金属层上沉积厚度介于0.5-3.0微米之间的所述锡基层。
25.一种用于通过电子装置的焊接连接在电子封装的装配中的金属引线,其中,所述引线包含金属线,所述金属线具有覆在其上的镍基金属层和所述镍基金属层上的锡基层,其中,所述镍基金属层的厚度介于0.1-20微米之间,所述锡基层的厚度介于0.5-3.0微米之间,其中,所述镍基金属层与所述锡基层形成扩散偶,所述扩散偶促使所述锡基层中大量材料缺失,从而增强所述锡基层中的内部张应力,所述内部张应力抑制所述锡基层中的晶须形成。
26.根据权利要求25所述的金属引线,其中:所述镍基金属层包含镍,且包含根据重量计少于0.5%的磷。
27.根据权利要求25所述的金属引线,其中,所述镍基金属层包含镍,还包含根据重量计0.1-0.4%之间的磷。
Applications Claiming Priority (4)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
DE102004002982.2 | 2004-01-21 | ||
DE102004002982 | 2004-01-21 | ||
US10/838,571 | 2004-04-20 | ||
US10/968,500 | 2004-10-19 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN1934918A true CN1934918A (zh) | 2007-03-21 |
CN100548090C CN100548090C (zh) | 2009-10-07 |
Family
ID=37879434
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN 200580008852 Active CN100548090C (zh) | 2004-01-21 | 2005-01-21 | 在电子部件的锡表面中保持可焊性及抑制晶须生长的方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN100548090C (zh) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102986092A (zh) * | 2010-07-27 | 2013-03-20 | 矢崎总业株式会社 | 安装在电路板上的组件的固定金属支架 |
CN103346139A (zh) * | 2013-06-27 | 2013-10-09 | 深圳市天微电子有限公司 | 封装ic结构及全彩显示模组 |
CN103361687A (zh) * | 2013-07-29 | 2013-10-23 | 厦门旺朋电子元件有限公司 | 一种smd汽车电子元件的电镀锡加工方法 |
CN111587516A (zh) * | 2018-01-15 | 2020-08-25 | 多杜科解决方案有限公司 | 电压入接触针 |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
EP2799595A1 (de) * | 2013-05-03 | 2014-11-05 | Delphi Technologies, Inc. | Elektrisches Kontaktelement |
Family Cites Families (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
AU5649699A (en) * | 1998-09-11 | 2000-04-03 | Nippon Mining & Metals Company, Limited | Metal material |
JP2003049293A (ja) * | 2001-03-16 | 2003-02-21 | Shipley Co Llc | 錫メッキ |
US20030025182A1 (en) * | 2001-06-22 | 2003-02-06 | Abys Joseph A. | Metal article coated with tin or tin alloy under tensile stress to inhibit whisker growth |
-
2005
- 2005-01-21 CN CN 200580008852 patent/CN100548090C/zh active Active
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102986092A (zh) * | 2010-07-27 | 2013-03-20 | 矢崎总业株式会社 | 安装在电路板上的组件的固定金属支架 |
CN102986092B (zh) * | 2010-07-27 | 2015-04-22 | 矢崎总业株式会社 | 安装在电路板上的组件的固定金属支架 |
CN103346139A (zh) * | 2013-06-27 | 2013-10-09 | 深圳市天微电子有限公司 | 封装ic结构及全彩显示模组 |
CN103346139B (zh) * | 2013-06-27 | 2016-03-09 | 深圳市天微电子股份有限公司 | 封装ic结构及全彩显示模组 |
CN103361687A (zh) * | 2013-07-29 | 2013-10-23 | 厦门旺朋电子元件有限公司 | 一种smd汽车电子元件的电镀锡加工方法 |
CN111587516A (zh) * | 2018-01-15 | 2020-08-25 | 多杜科解决方案有限公司 | 电压入接触针 |
Also Published As
Publication number | Publication date |
---|---|
CN100548090C (zh) | 2009-10-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5780172A (en) | Tin coated electrical connector | |
US9125333B2 (en) | Electrical barrier layers | |
CN1407141A (zh) | 镀锡 | |
CN101029408A (zh) | 无晶须的电镀结构及电镀方法 | |
KR100783847B1 (ko) | 코팅된 금속 제품, 전기 컨넥터 및 집적 회로용 리드 프레임 | |
US20090120497A1 (en) | Method of metallizing solar cell conductors by electroplating with minimal attack on underlying materials of construction | |
KR20070006747A (ko) | 전자부품의 주석 표면에서 납땜성의 보존과 휘스커 증식의억제 방법 | |
KR20070028292A (ko) | 프레팅 및 휘스커 저항 피복 시스템 및 방법 | |
CN1455829A (zh) | 电镀材料及其制造方法、使用了该材料的电气电子部件 | |
CN1934918A (zh) | 在电子部件的锡表面中保持可焊性及抑制晶须生长的方法 | |
CN86106675A (zh) | 无电浸镀金溶液 | |
CN1754010A (zh) | 钎焊性能优异的表面处理a1薄板、使用该薄板的散热器以及制备钎焊性能优异的表面处理a1薄板的方法 | |
KR20070026832A (ko) | 주석계 도금 피막 및 그 형성 방법 | |
EP1069960A1 (en) | Tin coatings incorporating selected elemental additions | |
CN1535103A (zh) | 接线板 | |
CN1691416A (zh) | 电子零件及其表面处理方法 | |
US20050249968A1 (en) | Whisker inhibition in tin surfaces of electronic components | |
CN1236886C (zh) | 一种制造钎焊异质金属部件组装体的方法 | |
CN102666938B (zh) | 回焊镀Sn构件 | |
CN110997984B (zh) | 镀锡铜端子材、端子及电线终端部结构 | |
CN1468326A (zh) | 增强表面可焊性的方法 | |
CN1317825A (zh) | 电镀装置 | |
CN1202405A (zh) | 导电焊膏制造中低温、高导电性、粉末材料的电解沉积 | |
CN1318655A (zh) | 电镀方法 | |
Schetty | Pb-free external lead finishes for electronic components: Tin-bismuth and tin-silver |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |