KR20070006747A - 전자부품의 주석 표면에서 납땜성의 보존과 휘스커 증식의억제 방법 - Google Patents

전자부품의 주석 표면에서 납땜성의 보존과 휘스커 증식의억제 방법 Download PDF

Info

Publication number
KR20070006747A
KR20070006747A KR1020067016728A KR20067016728A KR20070006747A KR 20070006747 A KR20070006747 A KR 20070006747A KR 1020067016728 A KR1020067016728 A KR 1020067016728A KR 20067016728 A KR20067016728 A KR 20067016728A KR 20070006747 A KR20070006747 A KR 20070006747A
Authority
KR
South Korea
Prior art keywords
tin
metal layer
coating
metal
based coating
Prior art date
Application number
KR1020067016728A
Other languages
English (en)
Inventor
첸 쑤
윤 장
청룬 판
오스카 카세레프
조오지프 에이. 애비스
에릭 월취
마를리즈 클레인펠트
한스 울리히 엑케르트
Original Assignee
엔쏜 인코포레이티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US10/838,571 external-priority patent/US20050249968A1/en
Priority claimed from US10/968,500 external-priority patent/US20050249969A1/en
Application filed by 엔쏜 인코포레이티드 filed Critical 엔쏜 인코포레이티드
Publication of KR20070006747A publication Critical patent/KR20070006747A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/10—Electroplating with more than one layer of the same or of different metals
    • C25D5/12—Electroplating with more than one layer of the same or of different metals at least one layer being of nickel or chromium
    • C—CHEMISTRY; METALLURGY
    • C25—ELECTROLYTIC OR ELECTROPHORETIC PROCESSES; APPARATUS THEREFOR
    • C25D—PROCESSES FOR THE ELECTROLYTIC OR ELECTROPHORETIC PRODUCTION OF COATINGS; ELECTROFORMING; APPARATUS THEREFOR
    • C25D5/00—Electroplating characterised by the process; Pretreatment or after-treatment of workpieces
    • C25D5/627—Electroplating characterised by the visual appearance of the layers, e.g. colour, brightness or mat appearance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R13/00—Details of coupling devices of the kinds covered by groups H01R12/70 or H01R24/00 - H01R33/00
    • H01R13/02—Contact members
    • H01R13/03—Contact members characterised by the material, e.g. plating, or coating materials
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3421—Leaded components
    • H05K3/3426—Leaded components characterised by the leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2924/15738—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950 C and less than 1550 C
    • H01L2924/15747—Copper [Cu] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01R—ELECTRICALLY-CONDUCTIVE CONNECTIONS; STRUCTURAL ASSOCIATIONS OF A PLURALITY OF MUTUALLY-INSULATED ELECTRICAL CONNECTING ELEMENTS; COUPLING DEVICES; CURRENT COLLECTORS
    • H01R4/00—Electrically-conductive connections between two or more conductive members in direct contact, i.e. touching one another; Means for effecting or maintaining such contact; Electrically-conductive connections having two or more spaced connecting locations for conductors and using contact members penetrating insulation
    • H01R4/02—Soldered or welded connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10742—Details of leads
    • H05K2201/10886—Other details
    • H05K2201/10909—Materials of terminal, e.g. of leads or electrodes of components
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/12—All metal or with adjacent metals
    • Y10T428/12493—Composite; i.e., plural, adjacent, spatially distinct metal components [e.g., layers, joint, etc.]
    • Y10T428/12708—Sn-base component
    • Y10T428/12722—Next to Group VIII metal-base component

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Organic Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Electrochemistry (AREA)
  • Materials Engineering (AREA)
  • Metallurgy (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Chemically Coating (AREA)
  • Details Of Resistors (AREA)
  • Lead Frames For Integrated Circuits (AREA)

Abstract

본 발명은 전자부품의 금속 물체 위의 주석 코팅에서 휘스커의 형성을 감소시키고 납땜성을 보존하는 방법에 관한 것이다. 상기 주석 코팅은 내부 인장응력을 가지며, 약 0.5m 내지 약 4.0m 의 두께를 갖는다. 상기 주석 코팅의 하부에는 니켈계 층이 제공된다.
확산 커플, 금속층, 전자 패키지, 벌크 물질, 리드라인, 커넥터, 리드 프레임

Description

전자부품의 주석 표면에서 납땜성의 보존과 휘스커 증식의 억제 방법{PRESERVING SOLDERABILITY AND INHIBITING WHISKER GROWTH IN TIN SURFACES OF ELECTRONIC COMPONENTS}
본 발명은 주석 코팅의 일체성을 향상시켜 주석 코팅을 갖는 금속 물체의 표면을 이용하여 전자부품의 성능을 향상시키기 위한 방법에 관한 것이다. 또한, 본 발명은 전자부품의 금속 물체에서 주석 코팅의 휘스커가 형성되는 것을 억제하는 방법에 관한 것이다. 예를 들어 리드 프레임 및 전기 커넥터의 리드라인 등과 같은 부품과, 칩 커패시터 및 칩 레지스터 등과 같은 패시브 부품들은 주석코팅된 금속 물체를 갖는다.
전자 산업의 역사를 살펴보면, 전자 산업은 전자부품들의 연결을 위하여 주석-납 솔더에 의존하고 있다. 환경적인 문제와 경쟁과 시장의 압력에 의해, 전자 산업은 납을 포함하지 않는 또 다른 솔더로 이동하고 있는 중이다. 단일의 금속 시스템의 단순성과, 주석의 양호한 물리적 특성과, 산업분야에서 현재 통상적으로 널리 사용되고 있는 신뢰성있는 통상적인 솔더 성분으로서 입증된 역사로 인해, 순수한 주석이 그 대안으로 꼽히고 있다. 휘스커의 증식은 널리 알려져 있지만, 순수 주석코팅으로 인한 문제점을 인식하지 못하고 있다. 주석 휘스커는 수 마이크 로미터 내지 수 밀리미터 길이로 증식될 수 있는데, 이것은 복합적인 물체를 전기적으로 연결하여 궁극적으로는 전기 단락을 초래할 수 있기 때문에 문제가 될 수 있다. 이러한 문제는 리드 프레임 및 커넥터 등과 같이 밀착되어 형성된 물체에서 피치가 큰 입력/출력 부품에서 나타난다.
전기 부품들은 리드라인에 의해 대형의 전자조립체에 기계적 및 전기적으로 연결된다. 집적회로(IC) 또는 기타 다른 전기장치는 리드 프레임의 패드에 기계적으로 장착된 후, 다양한 리드라인에 전기적으로 연결된다. 전형적으로, 상기 장치는 기계적 및 전기적 연결의 일체성을 유지하기 위하여 그 지점에서 캡슐화된다. 리드 프레임에 부착되는 장치를 포함한 전자부품은 그후 인쇄배선기판(PWB) 등과 같은 대형 조립체에 전기적 및 기계적으로 연결된다. 부분적으로 그 기계적 강도와 도전성 및 성형성으로 인해, 구리 및 구리합금이 베이스 리드프레임 물질로서 널리 사용되고 있다. 그러나, 구리와 그 합금은 필수불가결한 부식저항 또는 납땜성을 나타내지 못하므로, 원하는 특성을 부여하기 위해 그 상부에 필연적으로 코팅을 필요로 한다. 따라서, 구리 리드프레임에 납땜성을 부여하기 위해 주석-납 코팅이 사용되고 있다.
리드프레임과 함께, 전기 커넥터도 컴퓨터와 기타 다른 소비성 전자장치 등과 같이 다양한 용도로 사용되는 주요한 전기 부품이다. 커넥터는 독특한 부품들 사이로 전류가 흐르는 경로를 제공한다. 리드 프레임과 마찬가지로 커넥터도 도전성이며, 내식성이고, 내마모성이며, 납땜가능하다. 구리 및 그 합금도 그 도전성으로 인해 커넥터의 베이스 물질로 사용되고 있다. 내식성 및 납땜성을 도와주기 위하여, 커넥터 표면에는 얇은 주석 코팅이 인가된다. 주석 코팅에서의 주석 휘스커는 전기접점들 사이에서 단락이라는 문제점을 제공하게 된다.
실제로, 리드 프레임은 전형적으로 약 8 내지 15㎛의 두께로 주석계 코팅으로 코팅되었으며, 전기 커넥터는 전형적으로 약 3㎛ 두께인 주석계 코팅으로 코팅되었다. 종래의 기술에서는 일반적인 코팅 일체성과 주석 휘스커의 증식을 방지하는데는 훨씬 두꺼운 코팅이 양호할 것이라고 생각하였다.
따라서, 휘스커가 증식되려는 경향이 없이 내식성과 납땜성을 부여하는 코팅을 갖는 전기 부품이 지속적으로 요망되고 있다.
따라서, 본 발명의 목적은 납땜성과 내식성을 제공할 수 있으며 주석 휘스커가 형성되려는 경향이 감소될 수 있는, 특히 팁 커패시터 및 칩 레지스터 등과 같은 패시브 부품들과 리드 프레임 및 전기 커넥터 등의 전기 부품을 위한 주석계 코팅을 제공하는 것이다.
따라서, 간단히 설명하면 본 발명은 전자부품의 금속 표면상에서 주석 휘스커의 형성에 대해 저항을 갖는, 납땜가능한 내식성 주석계 코팅을 인가하는 방법에 관한 것이다. 제1금속층은 금속 표면에 침착되며, 상기 제1금속층은 주석계 코칭에서 벌크 물질 결핍 및 주석계 코팅에서의 내부 인장응력을 촉진시키는 주석계 코팅을 갖는 확산 커플을 설정할 수 있는 금속 또는 합금을 포함한다. 주석계 코팅은 제1금속층 위에 침착된다.
본 발명의 기타 다른 목적과 특징 및 장점은 첨부된 도면을 참조한 하기의 상세한 설명에 의해 보다 명확하게 이해될 것이다.
도1은 캡슐화된 전자부품을 위한 본 발명에 따라 형성된 리드의 개략적인 단면도.
도2는 듀얼 인라인 패키지(DIP) 전자부품을 도시한 도면.
도3은 도3은 리드 프레임을 도시한 도면.
도4는 전기 커넥터를 도시한 도면.
도5는 주석계 코팅내에 인장응력이 생성되는 메카니즘을 개략적으로 도시한 도면.
도6은 구리 기판상의 주석계 코팅에 휘스커가 형성되는 메카니즘을 개략적으로 도시한 도면.
도7a 및 도7b도는 실시예2에 따른 테스팅후 10㎛ 주석계 코팅 표면의 1000배 및 500배 현미경 사진을 도시한 도면.
도8a 및 도8b도는 실시예2에 따른 테스팅후 3㎛ 주석계 코팅 표면의 1000배 및 500배 현미경 사진을 도시한 도면.
도9a 및 도9b도는 실시예2에 따른 테스팅후 2㎛ 주석계 코팅 표면의 1000배 및 500배 현미경 사진을 도시한 도면.
도10a 및 도10b도는 실시예2에 따른 테스팅후 1㎛ 주석계 코팅 표면의 1000배 및 500배 현미경 사진을 도시한 도면.
도11a 및 도11b도는 실시예2에 따른 테스팅후 0.5㎛ 주석계 코팅 표면의 1000배 및 500배 현미경 사진을 도시한 도면.
도12는 실시예2에 따라 준비된 5개의 샘플에 대한 휘스커 인덱스를 도시한 그래프.
본 발명에 따르면, 전자부품의 금속 표면에는 휘스커의 형성 경향이 감소된 주석계 코팅이 형성된다. 전자장치는 여러개의 전자부품을 조합하여 형성될 수 있다. 한가지 특징에 따르면, 본 발명은 도1에 도시된 바와 같은 리드(13)를 둘러싼다. 상기 리드(13)는 도2에 도시된 듀얼 인라인 패키지 등과 같은 리드를 사용하는 표준형 전자 패키지의 세그먼트로서, 상기 듀얼 인라인 패키지의 일부는 도3에 도시된 리드 프레임으로 제조된다. 도3에 있어서, 전자장치(33)는 패드(31)상에 배치되어, 와이어 본드(32)에 의해 리드(13)에 연결된다. 또 다른 특징에 따르면, 본 발명은 도4에 도시된 바와 같이 전자 커넥터를 둘러싼다. 도1에는 리드(13)가 도시되어 있는데; 이러한 리드는 도전성 베이스 금속(10)과, 베이스 금속 표면상의 제1금속층(11)과, 주석 또는 주석합금 코팅(12)을 갖고 있다. 상기 베이스 금속은 구리, 구리합금, 철, 철합금, 또는 전자부품에 사용하기 적합한 기타 다른 금속이 될 수 있다. 주석 또는 주석합금 코팅은 금속 물체에 내식성 및 납땜성을 제공하기 위해 인가된다. 사용된 주석합금의 실시예로는 Sn-Bi, Sn-Cu, Sn-Zn, Sn-Ag 등을 예로 들 수 있다.
상기 제1금속층(11)은 확산 커플을 형성하기 위해 주석계 코팅(12)과 협력하는 금속 또는 합금이며, 코팅으로부터의 주석 원자는 주석계 코팅(12)내로 확산되 는 금속층의 원자 보다 더 신속하게 금속층(11)으로 확산된다. 이러한 특성을 갖는 확산 커플을 생성하도록 금속층을 선택하므로써, 주석의 벌크 물질 결핍이 나타나고, 이에 따라 주석 코팅은 내부 인장응력 이하로 배치된다. 이러한 형태의 확산 커플의 실시예가 도5에 도시되어 있으며, 이에 따르면 주석계 코팅(52)은 니켈(53)을 포함하는 제1금속층과 상호작용하게 된다. 스케일대로 도시되지는 않았지만, 도5의 큰 화살표는 제1금속층(53)내로 확산된 주석계 층(52)으로부터의 신속한 원자 확산율을 나타내는 반면에, 작은 화살표는 제1금속층(53)으로부터 주석계 층(52)으로의 느린 원자 확산율을 도시하고 있다. 이에 따라, 주석 및 제1금속층을 포함하는 중간층(54)이 형성된다. 니켈 제1금속층 위에서 주석계 코닝을 사용하는 확산 커플에 있어서, 예시적인 중간 성분(54)은 Ni3Sn4 를 예로 들 수 있다. 주석 산화물층(51)은 노출된 주석 표면을 형성한다. 이러한 확산 커플이 중요한데, 그 이유는 주석 코팅에서 내부 응력의 형태(즉, 압축성 또는 인장성)가 휘스커 증식에서의 주요한 요소로 결정되기 때문이다. 특히, 주석 코팅내에서의 인장응력은 주석 휘스커의 증식을 억제하는 것으로 밝혀졌으며, 주석 코팅에서의 내부 압축성 응력은 휘스커 증식을 촉진시킨다.
도6은 압축성 응력을 나타내는 확산 커플을 도시하고 있다. 압축성 응력은 주석이 구리 및 그 합금 등과 같은 공통의 베이스 물질(63)에 직접 인가될 때 주석계 코팅(62)에서 발견되었는데, 그 이유는 베이스 물질의 원자가 주석계 코닝(62)내로 확산되는 것 보다 더욱 느리게 주석 원자가 베이스 물질(63)내로 확산되기 때 문이다. 스케일대로 도시되지는 않았지만, 이러한 행동은 도6에서는 주석계 층(62)과 베이스 물질(63) 사이에서 화살표의 상대적 크기로 도시되어 있으며, 궁극적으로는 중간금속층(64)을 형성한다. 주석계 층(62)에서의 압축성 응력은 주석 산화물층(61)을 통해 주석 휘스커(65)의 증식을 촉진시킨다. 따라서, 금속층 물질은 휘스커 없이 주석 코팅의 형성에 매우 중요하다.
압축성 응력은 전자부품이 가열될 때 주석계 층에도 유도되는데, 이것은 전자부품을 시동시키거나 또는 주위 온도의 일상적인 변화에 의해 발생된다. 금속(예를 들어, 구리) 기판상에 주석계 코닝을 갖는 전자부품이 온도 변화에 노출되었을 때는 주석 코팅에 열응력이 생성되는데, 그 이유는 주석계 코팅의 열팽창계수(coefficient of thermal expansion: CTE)에 대한 베이스 물질의 CTE에 부정합이 있기 때문이다. 니켈상의 주석 또는 구리상의 주석에 대해, 니켈계 제1금속층(순수 니켈에 대해 13.3μin/in-℃) 또는 구리계 도전성 물질(순수 구리에 대해 16.5μin/in-℃)에 비해 주석의 높은 선형 CTE(23μin/in-℃)으로 인해, 실제 열응력은 압축성이 된다. 이러한 값들은 주석이 온도 변화에 응답하여 하부의 물질 보다 훨씬 용이하게 팽창 및 수축될 수 있음을 나타내고 있다. 본 발명은 CTE 부정합으로 인한 압축성 응력의 크기를 제어하는 단계와, 상기 압축성 응력에 대항하여 휘스커 형성경향을 감소시킬 수 있는 대향의 인장응력을 설정하는 단계를 포함한다.
도1에 있어서, 주석계 코닝(12)의 두께는 한정되므로, 코팅에 형성되는 그 어떤 압축성 응력이라도 확산 커플로부터 유도된 인장응력에 의해 옵셋될 수 있다. 주석계 코팅의 두께에도 불구하고, 가열로 인한 열응력은 Sn 코닝의 모든 지점에서 압축성이 된다. 제1금속층(11)과 주석계 코닝(12) 사이에 벌크 물질 결핍 및 내부 인장응력을 촉진시키는 확산 커플을 형성하므로써, 국부적인 코팅 부분에는 대향의 인장응력이 부여된다. 이러한 인장응력은 확산 커플 근처에 배치되기 때문에, 두꺼운 코팅은 압축성 열응력이 그 거리로 인해 인장응력에 의해 순수하게 영향을 받지 않는 주석계 코팅의 여러 지점을 갖는다. 따라서, 본 발명의 모든 실시예에 있어서, 주석계 코팅은 충분히 얇으며, 이에 따라 압축성 열응력을 경험하는 두께에서의 모든 지점은 확산 커플로부터의 국부적인 인장응력에 대항하므로써 지배될 수 있다.
양호한 일실시예에 있어서, 도1의 제1금속층(11)은 니켈 또는 니켈 합금을 포함하는데, 그 이유는 니켈이 주석을 갖는 필수불가결한 확산 커플을 설정하기 때문이다. 즉, 니켈은 주석계 코팅에서 벌크 물질 결핍 및 내부 인장응력을 촉진시키는, 주석을 갖는 확산 커플을 설정한다. 적절한 니켈 합금의 실시예로는 Ni-Co 및 Ni-Fe 를 들 수 있다. 기타 달리 추천할 수 있는 하부층 물질로는 Co 및 Co 합금, Fe 및 Fe 합금, Ag 및 Ag 합금을 예로 들 수 있다. 양호한 일실시예에서의 상기 제1금속층(11)은 약 0.1㎛ 내지 20㎛의 두께를 갖는다. 이러한 실시예에서, 제1금속층은 약 0.1㎛ 내지 약 3㎛의 두께를 갖는다.
본 발명의 또 다른 양호한 실시예에서, 도1의 제1금속층(11)은 필수불가결한 확산 커플을 설정하는 Ni 또는 Ni 합금을 포함하며, 농도가 적어도 약 0.1중량% 및 1중량% 이하의 P를 포함하며; 이러한 실시예에서는 0.1중량% 내지 0.4중량% 사이의 범위 등과 같은 0.5중량% 이하의 P를 포함한다. 이것은 예를 들어 전착 욕조에서 P계 첨가물의 약 5 내지 12m/L을 포함하므로써 달성될 수 있다. 이러한 형태의 합금에서 소량의 P를 포함하므로써 실질적으로 소량인 일부 P는 연속적으로 침착되는 Sn 덧층내로 확산되어; 변색, 산화, 부식에 저항하여 납땜성을 강화시킨다. Ni계 제1층으로부터의 확산에 의한 Sn 덧층내의 P 함량은 약 200ppm 이하이다. 확산된 P 함량을 감소시키는 독특한 실시예에서, P 함량은 약 100ppm 이하, 양호하기로는 약 50ppm 이하, 더욱 양호하기로는 10ppm(예를 들어, 약 3 내지 10ppm) 이하이다.
리드라인상의 주석계 코팅(12)은 적어도 0.5㎛ 이상의 두께를 갖지만, 그 두께는 4.0㎛ 이하이다. 일실시예에 따르면 3.0㎛일 수도 있다. 선택적으로 제1금속층을 갖거나 갖지 않는 구리 리드라인에 인가되었을 때처럼 4㎛ 내지 8㎛, 심지어 15㎛ 등과 같이 두꺼운 주석계 코팅은 피해야 한다. 이러한 양호한 실시예에서, 두께는 약 2.5㎛ 이하로 유지된다. 양호한 실시예에서, 두께는 약 2.0㎛ 이하로 유지된다.
도4에 도시된 바와 같이, 기판이 전기 커넥터일 때, 커넥터상의 주석계 코팅(11)은 적어도 0.5㎛의 두께를 갖지만, 그 두께는 약 2.5㎛ 이하이다. 3㎛ 이상의 두꺼운 주석계 코닝은 피해야 한다. 이러한 실시예에서, 두께는 2.0㎛ 이하로 유지된다. 양호한 실시예에서 두께는 0.5㎛ 내지 1.0㎛ 으로 유지된다.
본 발명의 실행에 있어서, 제1금속층은 도1의 리드라인(10)의 표면 등과 같은 도전성 베이스 물질의 표면에 인가된다. 이를 위하여, 전착이 사용되어 제1금속층이 금속의 표면에 인가된다. 적절한 전착 화학물의 실시예로는 하기의 실시예에 설명되는 설파멕스 시스템(Sulfamex system)을 들 수 있다. 이어서, 주석계 코 팅이 제1금속층의 상부에 인가된다. 다시, 전착이 사용되어 주석계 코팅이 제1금속층에 인가된다. 적절한 전착 화학물의 실시예로는 커네티컷 웨스트 헤이븐에 소재하는 에쏜 인코포레이티드에 의해 상용화된 스탠노스타 화학물을 들 수 있으며, 이러한 화학물은 스탠노스타 첨가제(예를 들어 습윤제 300, C1, C2, 등등)를 사용한다. PVD 및 CVD 등과 같은 기타 다른 방법도 사용될 수 있지만, 전형적으로는 저렴한 전착이 사용된다.
리드 프레임에 있어서, 하부층 및 Sn 코팅은 전형적으로 캡슐화 적용후 노출된 리드라인에 인가된다. 여기서, 하부층 및 Sn 코팅은 리드라인의 캡슐화가 시작되는 곳에서 종료된다. 자주 있는 상황은 아니지만, 상기 하부층 및 Sn 코팅은 처리과정에서 초기에 즉, 도3에 도시된 리드 프레임에 인가될 수도 있다. 이러한 전처리 과정은 도1에 개략적으로 도시되어 있는데, 그 이유는 상기 하부층(11) 및 Sn 코팅(12)은 리드라인(10)의 캡슐부(14)의 하부로 연장되지 않기 때문이다.
본 발명의 하기의 예시적인 실시예로서 서술되었지만, 본 발명에 이에 한정되지 않는다.
실시예1
커네티컷 웨스트 헤이븐에 소재하는 에쏜 인코포레이티드에 의해 상용화된 설파멕스 MLS 도금 시스템을 사용하여, C19400 구리합금상에서 유사한 나켈의 제1금속층을 전착하므로써 4개의 실시예가 준비되었다. 이를 위해, 탈이온수에서 하기의 사항을 포함하는 전해질 욕조가 준비되었다.
Figure 112006059212964-PCT00001
상기 전해질 욕조는 2.0 내지 2.5pH로 유지되었다. 또한, 상기 욕조는 55℃ 내지 65℃ 범위로 유지된다. 전류 밀도는 20 A/ft2 내지 300 A/ft2 이며, 예를 들어 2㎛ 두께의 니켈합금의 제1금속층을 인가하기에 충분한 시간이 부여되었다.
이어서, 에쏜 인코포레이티드에 의해 상용화된 스탠노스타 도금 시스템을 사용하여 5개의 각각의 샘플에 광택이 없는 주석합금 코팅이 전착되었다. 이를 위하여, 탈이온수에서 하기의 사항을 포함하는 전해질 욕조가 준비되었다.
Figure 112006059212964-PCT00002
스탠노스타 첨가제: 1-15 g/L
상기 전해질 욕조는 pH가 0으로 유지되엇다. 상기 욕조는 약 50℃로 유지되었다. 약 100 A/ft2의 전류밀도가 각각의 샘플에 원하는 코팅 두께를 인가하기에 충분한 시간으로 인가되었다. 여기서, 상기 샘플은 광택이 없는 주석합금의 10㎛, 3㎛, 2㎛, ㎛, 1㎛, 0.5㎛의 두께로 코팅되었다.
실시예2
실시예1에 따라 준비된 5개의 샘플은 약 55℃ 내지 약 85℃에서 1000 열충격 사이클에 노출된다. 도7 내지 도11은 이러한 열충격 테스팅후의 현미경 사진을 도시하고 있다. 도7a 및 도7b는 10㎛ 두께의 주석합금 코팅의 샘플에서 실질적인 크기의 여러 주석 휘스커의 증식에 대한 1000배 및 500배 현미경 사진을 도시하고 있다. 도8a 및 도8b는 3㎛ 두께의 주석합금 코팅의 샘플에서 상당한 크기의 작은 주석 휘스커의 증식에 대한 1000배 및 500배 현미경 사진을 도시하고 있다. 도9a 및 도9b는 2㎛ 두께의 주석합금 코팅의 샘플에서 무시할 수 있는 크기의 매우 작은 주석 휘스커의 증식에 대한 1000배 및 500배 현미경 사진을 도시하고 있다. 도10a 및 도10b는 1㎛ 두께의 주석합금 코팅의 샘플에서 주석 휘스커의 증식이 없는 1000배 및 500배 현미경 사진을 도시하고 있다. 도11a 및 도11b는 0.5㎛ 두께의 주석합금 코팅의 샘플에서 실질적인 크기의 여러 주석 휘스커의 증식에 대한 1000배 및 500배 현미경 사진을 도시하고 있다.
실시예3
도12는 실시예2의 열충격 테스팅후, 실시예1에 따라 준비된 5개의 샘플의 각각에 대한 휘스커 인덱스(WI)를 비교한 그래프를 도시하고 있다. 주석합금 코팅에 대한 WI는 휘스커의 갯수와, 휘스커의 길이와, 휘스커의 직경과, 주어진 샘플 영역에서 휘스커의 "가중 요소"에 대한 함수로서 한정된 값이다. 상기 가중 요소는 짧은 휘스커 및 긴 휘스커를 구별하는데 도움을 준다. 상기 5개의 샘플 각각에 대한 WI는 도7b와 도8b와 도9b와 도10b와 도11b에 도시된 500배 현미경 사진을 사용하여 결정된다. 도12에 도시된 바와 같이, 상기 WI는 2㎛의 샘플에 대해 거의 0으로부터 3㎛의 샘플에 대해서는 약 825로 극적으로 증가되므로, 주석계 코팅은 약 3㎛ 이상이 된다.
실시예4
구리 테스트 패널은 하기의 욕조를 사용하여 제1Ni계 층으로 Hull 셀에서 전기분해 코팅된다.
Ni g/L Cl g/L H3BO4 g/L P계 첨가제 ml/L
1 80 5 40 0
2 80 5 40 5
3 80 5 40 8
4 80 5 40 12
도금 조건은 pH 3.8, 온도는 60℃, 전류는 1 amp, 시간은 6분 이었다. 침착된 Ni계 층의 두께는 1.2 내지 1.8 미크론이었다. 그후, 스탠노스타 화학물을 사용하여 약 3 미크론의 두께로 Sn 덧층이 전기분해 침착되었다. 그후, 상기 패널은 약 250℃로 가열된다. 욕조1을 사용하여 도금된 패널은 탈색되었지만, 욕조2 내지 욕조4를 사용한 패널은 탈색이 없었다. 따라서, 욕조2 내지 욕조4에 대한 P계 첨가제는 산화 및 변색과 연관된 탈색이 방지되었다.
본 발명은 상술한 실시예에 한정되지 않으며, 다양하게 변경될 수 있다. 또한 본 발명은 리드프레임 및 커넥터에 한정되지 않으며, 칩 커패시터 및 칩 레지스터 등과 같은 패시브 부품을 포함하는 기타 다른 부품으로도 확장될 수 있다. 본 발명은 양호한 실시예를 참조로 서술되었기에 이에 한정되지 않으며, 본 기술분야 의 숙련자라면 첨부된 청구범위로부터의 일탈없이 본 발명에 다양한 변형과 수정이 가해질 수 있음을 인식해야 한다.

Claims (27)

  1. 전자부품의 금속 표면상에서 주석 휘스커의 형성에 대해 저항성을 갖는, 납땜가능한 내식성 주석계 코팅을 인가하는 방법에 있어서,
    금속 표면상에 제1금속층을 침착하는 단계와,
    제1금속층 위에 주석계 코팅을 약 0.5㎛ 내지 약 2.5㎛ 의 두께로 침착하는 단계를 포함하며,
    상기 제1금속층은 주석계 코팅에서 벌크 물질 결핍 및 이에 따른 내부 인장응력을 촉진시키는 주석계 코팅으로, 확산 커플을 설정하는 금속 또는 합금을 포함하는 것을 특징으로 하는 코팅 인가방법.
  2. 제1항에 있어서, 제1금속층은 Ni계 물질인 것을 특징으로 하는 코팅 인가방법.
  3. 제1항에 있어서, 전자부품의 금속 표면은 구리, 구리합금, 철, 철합금으로 이루어진 집단으로부터 선택되는 금속인 것을 특징으로 하는 코팅 인가방법.
  4. 제1항에 있어서, 제1금속층은 Ni계 물질이며, 0.1㎛ 내지 20㎛의 두께를 갖는 것을 특징으로 하는 코팅 인가방법.
  5. 제1항에 있어서, 제1금속층은 Ni계 물질이며, 0.1㎛ 내지 3㎛의 두께를 갖는 것을 특징으로 하는 코팅 인가방법.
  6. 제1항에 있어서, 상기 전자부품은 전자장치와의 연합을 위한 전자 패키지의 리드라인인 것을 특징으로 하는 코팅 인가방법.
  7. 제1항에 있어서, 상기 전자부품은 전자장치와의 연합을 위한 전자 패키지의 리드라인이며; 상기 리드라인의 금속 표면상에 제1금속층을 침착하는 단계와, 제1금속층 위에 주석계 코팅을 약 0.5㎛ 내지 약 2.5㎛ 의 두께로 침착하는 단계를 포함하며; 상기 제1금속층은 0.1㎛ 내지 20㎛의 두께를 가지며; 상기 제1금속층은 주석계 코팅에서 벌크 물질 결핍 및 이에 따른 내부 인장응력을 촉진시키는 주석계 코팅으로, 확산 커플을 설정하는 Ni계 물질인 것을 특징으로 하는 코팅 인가방법.
  8. 제1항에 있어서, 상기 전자부품은 전자장치와의 연합을 위한 전자 패키지의 리드라인이며; 상기 리드라인의 금속 표면상에 제1금속층을 침착하는 단계와, 제1금속층 위에 주석계 코팅을 약 0.5㎛ 내지 약 2.0㎛ 의 두께로 침착하는 단계를 포함하며; 상기 제1금속층은 0.1㎛ 내지 20㎛의 두께를 가지며; 상기 제1금속층은 주석계 코팅에서 벌크 물질 결핍 및 이에 따른 내부 인장응력을 촉진시키는 주석계 코팅으로, 확산 커플을 설정하는 Ni계 물질인 것을 특징으로 하는 코팅 인가방법.
  9. 제1항에 있어서, 상기 전자부품은 전기 커넥터이며; 상기 전기 커넥터의 금속 표면상에 제1금속층을 침착하는 단계와, 제1금속층 위에 주석계 코팅을 약 0.5㎛ 내지 약 2.5㎛ 의 두께로 침착하는 단계를 포함하며; 상기 제1금속층은 주석계 코팅에서 벌크 물질 결핍 및 이에 따른 내부 인장응력을 촉진시키는 주석계 코팅으로, 확산 커플을 설정하는 Ni계 물질인 것을 특징으로 하는 코팅 인가방법.
  10. 제1항에 있어서, 상기 전자부품은 전기 커넥터이며; 상기 전기 커넥터의 금속 표면상에 제1금속층을 침착하는 단계와, 제1금속층 위에 주석계 코팅을 약 0.5㎛ 내지 약 2.0㎛ 의 두께로 침착하는 단계를 포함하며; 상기 제1금속층은 주석계 코팅에서 벌크 물질 결핍 및 이에 따른 내부 인장응력을 촉진시키는 주석계 코팅으로, 확산 커플을 설정하는 Ni계 물질인 것을 특징으로 하는 코팅 인가방법.
  11. 제1항에 있어서, 상기 전자부품은 패시브 전자장치인 것을 특징으로 하는 코팅 인가방법.
  12. 제1항에 있어서, 상기 전자부품은 칩 커패시터 또는 칩 레지스터인 것을 특징으로 하는 코팅 인가방법.
  13. 제2항, 제3항, 제4항, 제7항, 제8항, 제9항, 또는 제10항에 있어서, 제1금속 층 Ni계 물질은 약 0.5중량% 이하의 P를 부가로 포함하는 것을 특징으로 하는 코팅 인가방법.
  14. 제2항, 제3항, 제4항, 제7항, 제8항, 제9항, 또는 제10항에 있어서, 제1금속층 Ni계 물질은 약 0.1중량% 내지 0.4중량%의 P를 부가로 포함하는 것을 특징으로 하는 코팅 인가방법.
  15. 제2항, 제3항, 제4항, 제7항, 제8항, 제9항, 또는 제10항에 있어서, 제1금속층 Ni계 물질은 P계 첨가제의 약 5 내지 12 ml/L 사이에서 Ni 이온을 포함하는 욕조로부터 전착에 의해 형성되는 것을 특징으로 하는 코팅 인가방법.
  16. 전자장치의 조립시 납땜에 의한 부착을 위해 금속 리드라인상에서 주석 휘스커의 형성에 대해 저항성을 갖는, 납땜가능한 내식성 주석계 코팅을 인가하는 방법에 있어서,
    금속 리드라인상에 제1금속층을 침착하는 단계와,
    제1금속층 위에 주석계 코팅을 약 0.5㎛ 내지 약 4.0㎛ 의 두께로 침착하는 단계를 포함하며,
    상기 제1금속층은 주석계 코팅에서 벌크 물질 결핍 및 이에 따른 내부 인장응력을 촉진시키는 주석계 코팅으로, 확산 커플을 설정하는 금속 또는 합금을 포함하는 것을 특징으로 하는 코팅 인가방법.
  17. 제16항에 있어서, 주석계 코팅을 침착하는 단계는 약 0.5㎛ 내지 약 3.0㎛ 사이의 두께를 생성하며, 상기 제1금속층은 Ni계 물질인 것을 특징으로 하는 코팅 인가방법.
  18. 제17항에 있어서, 제1금속층 및 주석계 코팅이 침착되는 금속 리드라인은 전자 패키지에 연합되는 리드 프레임의 세그먼트를 구성하는 것을 특징으로 하는 코팅 인가방법.
  19. 제18항에 있어서, 제1금속층을 침착하는 단계는 Ni계 물질을 0.1 내지 20㎛의 두께로 침착하는 단계를 포함하는 것을 특징으로 하는 코팅 인가방법.
  20. 제18항에 있어서, 제1금속층을 침착하는 단계는 Ni계 물질을 0.1 내지 3㎛의 두께로 침착하는 단계를 포함하는 것을 특징으로 하는 코팅 인가방법.
  21. 제19항 또는 제20항에 있어서, 제1금속층 Ni계 물질은 약 0.5중량% 이하의 P를 부가로 포함하는 것을 특징으로 하는 코팅 인가방법.
  22. 제19항 또는 제20항에 있어서, 제1금속층 Ni계 물질은 약 0.1중량% 내지 0.4중량%의 P를 부가로 포함하는 것을 특징으로 하는 코팅 인가방법.
  23. 제19항 또는 제20항에 있어서, 제1금속층 Ni계 물질은 P계 첨가제의 약 5 내지 12 ml/L 사이에서 Ni 이온을 포함하는 욕조로부터 전착에 의해 형성되는 것을 특징으로 하는 코팅 인가방법.
  24. 전자장치의 조립시 납땜에 의한 부착을 위해 리드 프레임의 금속 리드라인상에서 주석 휘스커의 형성에 대해 저항성을 갖는, 납땜가능한 내식성 주석계 코팅을 인가하는 방법에 있어서,
    상기 금속 리드라인상에 제1금속층 Ni계 물질을 침착하는 단계와,
    제1금속층 위에 주석계 코팅을 약 0.5㎛ 내지 약 3.0㎛ 의 두께로 침착하는 단계를 포함하며;
    상기 제1금속층 Ni계 물질은 0.1㎛ 내지 3㎛의 두께를 가지며, 약 0.1중량% 내지 약 0.4중량%의 P와 Ni를 포함하며, 주석계 코팅에서 벌크 물질 결핍 및 이에 따른 내부 인장응력을 촉진시키는 주석계 코팅으로, 확산 커플을 설정하는 것을 특징으로 하는 코팅 인가방법.
  25. 전자 패키지의 조립시 전자장치의 납땜에 의한 부착용 금속 리드라인에 있어서,
    상기 리드라인은 Ni계 금속층을 갖는 금속 라인과, 상기 Ni계 금속층 위의 주석계 코팅을 포함하며; 상기 Ni계 금속층은 0.1㎛ 내지 20㎛의 두께를 가지며, 상기 주석계 코팅은 0.5㎛ 내지 3.0㎛의 두께를 가지며; 상기 Ni계 금속층은 주석계 코팅에서의 휘스커 형성을 억제하는 주석계 코팅에서 벌크 물질 결핍 및 이에 따른 내부 인장응력을 촉진시키는 주석계 코팅으로, 확산 커플을 설정하는 것을 특징으로 하는 금속 리드라인.
  26. 제25항에 있어서, 상기 Ni계 금속층은 Ni 를 포함하며, 약 0.5중량% 이하의 P를 부가로 포함하는 것을 특징으로 하는 금속 리드라인.
  27. 제25항에 있어서, 상기 Ni계 금속층은 Ni 를 포함하며, 약 0.1 내지 약 0.4중량% 이하의 P를 부가로 포함하는 것을 특징으로 하는 금속 리드라인.
KR1020067016728A 2004-01-21 2005-01-21 전자부품의 주석 표면에서 납땜성의 보존과 휘스커 증식의억제 방법 KR20070006747A (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
DE102004002982 2004-01-21
DE102004002982.2 2004-01-21
US10/838,571 2004-05-04
US10/838,571 US20050249968A1 (en) 2004-05-04 2004-05-04 Whisker inhibition in tin surfaces of electronic components
US10/968,500 2004-10-19
US10/968,500 US20050249969A1 (en) 2004-05-04 2004-10-19 Preserving solderability and inhibiting whisker growth in tin surfaces of electronic components

Publications (1)

Publication Number Publication Date
KR20070006747A true KR20070006747A (ko) 2007-01-11

Family

ID=34830753

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067016728A KR20070006747A (ko) 2004-01-21 2005-01-21 전자부품의 주석 표면에서 납땜성의 보존과 휘스커 증식의억제 방법

Country Status (6)

Country Link
US (1) US20080261071A1 (ko)
EP (1) EP1716732A2 (ko)
JP (1) JP2007519261A (ko)
KR (1) KR20070006747A (ko)
TW (1) TW200530433A (ko)
WO (1) WO2005074026A2 (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8258538B2 (en) 2009-03-10 2012-09-04 Lg Innotek Co., Ltd. Light emitting device package
US8610156B2 (en) 2009-03-10 2013-12-17 Lg Innotek Co., Ltd. Light emitting device package

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN100451171C (zh) * 2005-09-27 2009-01-14 北京东方新材科技有限公司 提高金属焊接性能的表面处理方法及用该方法处理的工件
US20070287022A1 (en) * 2006-06-07 2007-12-13 Honeywell International, Inc. Intumescent paint coatings for inhibiting tin whisker growth and methods of making and using the same
CN101953031B (zh) 2008-05-19 2013-12-25 凤凰通讯两合有限公司 接触单元及用于制造接触单元的方法
US20110206909A1 (en) * 2008-10-31 2011-08-25 Sundew Technologies Llc Coatings for suppressing metallic whiskers
JP2012506952A (ja) * 2008-10-31 2012-03-22 ズントビガー、メッシングベルク、ゲゼルシャフト、ミット、ベシュレンクテル、ハフツング、ウント、コンパニー、コマンディトゲゼルシャフト 銅−スズ合金、複合材料およびその使用
TWI405876B (zh) * 2010-04-13 2013-08-21 Univ Nat Taiwan Science Tech 抑制錫鬚晶生長的方法
CN103367325A (zh) * 2012-04-03 2013-10-23 鸿富锦精密工业（深圳）有限公司 具触觉效果的电子元件
EP2799595A1 (de) 2013-05-03 2014-11-05 Delphi Technologies, Inc. Elektrisches Kontaktelement
JP6365182B2 (ja) * 2014-09-26 2018-08-01 株式会社オートネットワーク技術研究所 コネクタ用電気接点材料及びその製造方法
DE102018109059B4 (de) * 2018-01-15 2020-07-23 Doduco Solutions Gmbh Elektrischer Einpress-Kontaktstift
JP7061247B1 (ja) * 2020-12-28 2022-04-28 松田産業株式会社 ニッケル電解めっき皮膜及びめっき構造体

Family Cites Families (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4504427A (en) * 1983-06-17 1985-03-12 At&T Bell Laboratories Solder preform stabilization for lead frames
GB2157319A (en) * 1984-04-13 1985-10-23 Toyo Kohan Co Ltd Tin free steel and its production
US4749626A (en) * 1985-08-05 1988-06-07 Olin Corporation Whisker resistant tin coatings and baths and methods for making such coatings
US4786324A (en) * 1986-01-10 1988-11-22 Rieger Franz Metallveredelung Nickel-plating bath
US4959278A (en) * 1988-06-16 1990-09-25 Nippon Mining Co., Ltd. Tin whisker-free tin or tin alloy plated article and coating technique thereof
US5393573A (en) * 1991-07-16 1995-02-28 Microelectronics And Computer Technology Corporation Method of inhibiting tin whisker growth
US5675177A (en) * 1995-06-26 1997-10-07 Lucent Technologies Inc. Ultra-thin noble metal coatings for electronic packaging
US5916696A (en) * 1996-06-06 1999-06-29 Lucent Technologies Inc. Conformable nickel coating and process for coating an article with a conformable nickel coating
US5750017A (en) * 1996-08-21 1998-05-12 Lucent Technologies Inc. Tin electroplating process
US6136460A (en) * 1998-04-03 2000-10-24 Olin Corporation Tin coatings incorporating selected elemental additions to reduce discoloration
KR100392528B1 (ko) * 1998-09-11 2003-07-23 닛코 킨조쿠 가부시키가이샤 금속재료, 금속재료의 제조방법 및 금속재료를 이용한 단자 및 커넥터
JP2000144482A (ja) * 1998-09-11 2000-05-26 Nippon Mining & Metals Co Ltd 金属材料
US6248455B1 (en) * 1998-12-22 2001-06-19 International Business Machines Corporation Alloy-plated sheet steel cured with a thin layer of insulating polymer material forming an electrically nonconductive breachable metal substrate
JP4489232B2 (ja) * 1999-06-14 2010-06-23 日鉱金属株式会社 コネクタ用めっき材料
US6361823B1 (en) * 1999-12-03 2002-03-26 Atotech Deutschland Gmbh Process for whisker-free aqueous electroless tin plating
US6452258B1 (en) * 2000-11-06 2002-09-17 Lucent Technologies Inc. Ultra-thin composite surface finish for electronic packaging
JP2003049293A (ja) * 2001-03-16 2003-02-21 Shipley Co Llc 錫メッキ
JP2002302790A (ja) * 2001-04-06 2002-10-18 Ishihara Chem Co Ltd スズ−銅合金メッキ方法
US20020192492A1 (en) * 2001-05-11 2002-12-19 Abys Joseph Anthony Metal article coated with near-surface doped tin or tin alloy
US20020185716A1 (en) * 2001-05-11 2002-12-12 Abys Joseph Anthony Metal article coated with multilayer finish inhibiting whisker growth
US20030025182A1 (en) * 2001-06-22 2003-02-06 Abys Joseph A. Metal article coated with tin or tin alloy under tensile stress to inhibit whisker growth
DE10159890B4 (de) * 2001-12-06 2006-02-16 Federal-Mogul Burscheid Gmbh Verfahren für das Beschichten von Aluminiumwerkstoffen mit Funktionsschichten aus Eisen
EP1342816A3 (en) * 2002-03-05 2006-05-24 Shipley Co. L.L.C. Tin plating method
US6860981B2 (en) * 2002-04-30 2005-03-01 Technic, Inc. Minimizing whisker growth in tin electrodeposits
US6982030B2 (en) * 2002-11-27 2006-01-03 Technic, Inc. Reduction of surface oxidation during electroplating

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8258538B2 (en) 2009-03-10 2012-09-04 Lg Innotek Co., Ltd. Light emitting device package
US8610156B2 (en) 2009-03-10 2013-12-17 Lg Innotek Co., Ltd. Light emitting device package
US8987775B2 (en) 2009-03-10 2015-03-24 Lg Innotek Co., Ltd. Light emitting device package

Also Published As

Publication number Publication date
EP1716732A2 (en) 2006-11-02
WO2005074026A2 (en) 2005-08-11
US20080261071A1 (en) 2008-10-23
JP2007519261A (ja) 2007-07-12
WO2005074026A3 (en) 2005-10-06
TW200530433A (en) 2005-09-16

Similar Documents

Publication Publication Date Title
KR20070006747A (ko) 전자부품의 주석 표면에서 납땜성의 보존과 휘스커 증식의억제 방법
EP1257004B1 (en) Metal article with multilayer coating
US20050249969A1 (en) Preserving solderability and inhibiting whisker growth in tin surfaces of electronic components
EP1256981A1 (en) Metal article coated with near-surface doped tin or tin alloy
KR20070028292A (ko) 프레팅 및 휘스커 저항 피복 시스템 및 방법
CN101981235A (zh) 连接零件用金属材料及其制造方法
JP2726434B2 (ja) ＳｎまたはＳｎ合金被覆材料
US20050249968A1 (en) Whisker inhibition in tin surfaces of electronic components
JPH11350188A (ja) 電気・電子部品用材料とその製造方法、およびその材料を用いた電気・電子部品
US6090263A (en) Process for coating an article with a conformable nickel coating
KR20070026832A (ko) 주석계 도금 피막 및 그 형성 방법
US20060016692A1 (en) Reduction of surface oxidation during electroplating
JPH11222659A (ja) 金属複合帯板を製造する方法
KR20190117596A (ko) 전자 부품용 금속 재료 및 그 제조 방법, 그것을 사용한 커넥터 단자, 커넥터 및 전자 부품
US8389854B2 (en) Metal strip, connector, and method of manufacturing metal strip
US6207298B1 (en) Connector surface-treated with a Sn-Ni alloy
US7233072B2 (en) Electronic part and surface treatment method of the same
JP2005307240A (ja) Ｓｎ被覆導電材及びその製造方法
JPH0529517A (ja) 半導体装置用リードフレーム
JPH0711477A (ja) 貴金属めっき品
US20060240276A1 (en) Underlayer for reducing surface oxidation of plated deposits
JPH03188253A (ja) Ｓｎめっき銅合金材
JP2004238689A (ja) めっき材及び電子部品用端子、コネクタ、リード部材及び半導体装置
KR930005262B1 (ko) 동합금용 땜납도금품 및 동합금용 주석도금품
JP2006083410A (ja) 電子部品の製造方法

Legal Events

Date Code Title Description
WITN Application deemed withdrawn, e.g. because no request for examination was filed or no examination fee was paid