CN1934787B - 可编程输入范围模数转换器 - Google Patents

Abstract

一种输入电压范围可编程的模数转换器，其中分裂栅氧化层工艺允许在与标准亚微米5伏CMOS器件的同一硅衬底上使用高电压(±15伏)开关。通过该工艺，可以将模拟输入电压直接采样到一个或多个采样电容器上，而无需先前的衰减电路。通过仅仅在给定比率的采样电容器上采样，可以缩放或衰减模拟输入，以适于后续ADC的动态范围。在本发明的系统中，采样电容器可以是在SAR？ADC本身中使用的实际电容再分配数模转换器(CapDAC)、或者单独的电容器阵列。通过选择在CapDAC或单独采样阵列的哪些位上采样，可以对输入范围进行编程。一旦模拟输入信号已被衰减成匹配SAR转换器的容许动态范围，则可以使用传统的SAR技术将输入信号转换成数字字。诸如西格马-德耳塔和管线的其他转换技术也可以结合本发明的系统一起使用。

Description

可编程输入范围模数转换器

技术领域

本发明一般涉及模拟输入信号的缩放，具体涉及在采集和转换之前将双极和单极输入信号都缩放到ADC的动态范围，并且更具体地涉及通过高电压传输门将模拟输入信号采样到采样电容器的选定组合上，以对ADC的输入范围进行编程。

背景技术

传统地，多输入、宽动态范围双极和单极模数转换器(ADC)在模拟输入端使用了电阻分压器网络，以便在可以进行采集和转换之前将输入信号缩放到转换器的动态范围。在过去非常成功地使用了这一在由ADC转换之前衰减输入信号的方法。然而，它具有多个显著的缺点。

首先，在传统的电阻分压器方案中，模拟输入源总是见到连至地或某基准电压的电阻负载。该源必须能够驱动该负载。其次，电阻分压器网络消耗来自内部基准电压源(reference)和模拟输入源两者的功率。第三问题是该现有技术不允许用户采用容易的方法对容许模拟输入范围进行编程。第四缺点是输入电阻器的大小将限制转换器的全功率带宽这一事实。

形成电阻分压器的电阻器网络的节点可以通过集成电路(IC)上的引脚而使得可被用户访问。然后，用户通过硬件连接来配置电阻分压器网络，以适于所需的模拟输入范围。然而，如果用户希望改变该范围，则必须对硬件重新连线。

在现有技术中公知的是，使用仅利用5伏器件的工艺来构造模数转换器集成电路。该ADC是使用电容器阵列DAC(CapDAC)实现的逐次逼近ADC。内部基准电压源(Vref)设为5伏电源电压的一半或者2.5伏。该特定器件可以通过对于0到Vref范围采样到完全CapDAC上而对于0到2xVref范围采样到该阵列的一半上来适应两个不同的输入电压范围。当然，最大输入电压被限定为5伏。该器件可从AnalogDevices，Inc.获得，其部件号码为AD7866。

另外已经建议，通过使用高电压工艺来制造整个器件，可以适应更高的输入电压。在1975年12月的IEEEJournalofSolidStateCircuits中，作者JamesLMcCreary和PaulR.Gray描述了完全以可处理±10伏电源的高电压工艺制造的SARADC。在基准电压设为10伏的情况下，该器件可以通过采样到其完全电容器DAC阵列上来处理0到10伏输入电压范围，并且因此可以通过采样到CapDAC阵列的仅仅一半上来适应从-10伏到+10伏的输入电压范围。大概地，在此文章中描述的器件的门长度为6微米左右，因此占用了相当大的用于单个器件的管芯面积。

因此，需要这样的模拟输入电压缩放技术，其可容易适用于集成电路应用，无需输入信号驱动接地的电阻负载，最小化功耗，并且在容许模拟输入电压范围需要变更的情况下是可容易编程的。

发明内容

本发明的输入电压范围可编程的系统和方法满足了这些和其它需要，其中分裂栅氧化层工艺(splitgateoxideprocess)允许在与标准亚微米5伏CMOS器件的同一硅衬底上使用高电压开关(例如，±15伏)。通过该工艺，可以将模拟输入电压直接采样到采样电容器上，而无需先前的衰减电路。通过仅仅在给定比率的采样电容器上采样，可以缩放或衰减模拟输入，以适于ADC本身的动态范围。

本发明的系统适用于在数据转换之前对输入信号采样的ADC实现。这样的系统的一个示例使用逐次逼近ADC或SARADC来进行数据转换。在诸如此的系统中，采样电容器可以是在SARADC本身中使用的实际电容再分配数模转换器(CapDAC)、或者单独的电容器阵列。通过选择在CapDAC或单独采样阵列的哪些位上采样，可以对输入范围进行编程。一旦模拟输入信号已被衰减成匹配SAR转换器的容许动态范围，就可以使用传统的SAR技术将输入信号转换成数字字。

以这种方式，克服了传统方法的很多问题。模拟源见到电容负载而非接地的电阻负载一因此，无需来自该源的DC功率。其次，没有附加的功率被消耗在向电阻分压器网络施加偏压上。最后，通过选择要采样到电容再分配DAC或单独采样阵列的哪些位上，可以通过软件对模拟输入范围进行编程。

在本质上，本发明使用电容器阵列将模拟输入缩放到ADC的范围中。然而，它以多种方式不同于现有技术。现有技术的器件只能在由连至正被使用的核心转换器的电源限制的范围内工作。在本发明中，在同一硅衬底上存在高电压和低电压MOSFET的组合。这样，本发明不由ADC的电源而只由高电压电源一其仅仅向采样开关供电一限制。从而，可以利用亚微米低电压工艺ADC的速度和电路密度来执行实际的转换，同时使用高电压开关、电容器阵列和某数字逻辑来以基准电压的倍数改变范围(高达高电压电源的极限)。

本双电压器件技术在以前是不存在的。因此，如果设计者希望使用快速、亚微米、低电压ADC来转换大信号(大意味着超出0到5v范围)，设计者将不得不设计某种方式，以在将输入电压施加到ADC之前使用电阻器缩放它。本新技术允许设计者回到电容器实现以便完成此，其中具有所有其固有的优点。

根据本发明的一方面，一种输入电压范围可编程的模数转换器包括：模数转换器(ADC)，具有特征动态范围；以及输入电压缩放网络，其中将输入电压采样到一个或多个选定采样电容器上，以将输入电压缩放成基本上匹配ADC的特征动态范围。在本发明的一种形式中，输入电压缩放网络在输入放大器中包括并联采样电容器的阵列，其中输入放大器向ADC提供采样输入电压。在SARADC的情况下，输入放大器可以是采样和保持放大器(SHA)。

采样电容器可以介于模拟输入电压和从其获得采样输出信号的输入放大器之间。例如，ADC本身可以是西格马-德耳塔转换器、管线转换器或逐次逼近转换器。

高电压采样开关网络可以介于输入电压和输入电压缩放网络之间，使得范围解码器逻辑选择在其上对输入电压采样的输入电压缩放网络的一个或多个元件。输入电压范围可以是双极的。

在本发明的另一形式中，低电压到高电压电平移动器网络将控制信号耦合到高电压采样开关。优选地，范围解码器逻辑响应于写入到相关范围寄存器中的范围选择控制字。范围寄存器可通过数字通信接口编程。优选的是，数字通信接口可以是串行、双向通信接口，以允许用户对范围寄存器的编程、以及回读范围寄存器内容以便进行验证以及对ADC本身的其他功能性进行编程。

根据本发明的另一方面，一种在单个衬底上制造的输入电压范围可编程的模数转换器集成电路器件包括：模数转换器(ADC)子系统，利用标准亚微米低电压CMOS工艺制造，并且具有特征动态范围；输入电压缩放网络，其中将输入电压采样到一个或多个选定采样电容器上，以将输入电压缩放成基本上匹配ADC的特征动态范围；以及高电压MOS采样开关网络，利用分裂栅氧化层工艺制造，以适应较高栅电压，高电压采样开关网络介于输入电压和输入电压缩放网络之间，使得将输入电压选择性地采样到一个或多个采样电容器上。

从下面描述和附图中，本发明的其它目的、特征和优点将会变得清楚。

附图说明

图1示出了现有技术的电阻分压器电路，其用于在转换之前衰减模拟输入信号；

图2示出了根据本发明原理的、采样到CapDAC阵列上的双极模拟输入信号；

图3是适用于本发明的开关晶体管布置的简化图；

图4是包括本发明原理的完全SARADC的框图；

图5示出了适于与本发明一起使用的范围解码器逻辑；

图6示出了根据本发明可选实施例的与转换阵列相独立的采样阵列；

图7是典型的采样和保持电路的示意图；

图8以示意图的形式示出了可以如何将施加到采样和保持电路的模拟输入信号缩放到期望范围；

图9示出了开关电容积分器；

图10是示出非重叠时钟信号的两个相位的时序图；

图11示出了在时钟信号的相位1期间图9的积分器的等效电路；

图12示出了在时钟信号的相位2期间图9的积分器的等效电路；

图13以框图的形式示出了基本管线转换器架构；

图14是图13的管线转换器的单个级的简化框图；

图15是第一阶西格马-德耳塔样式模数转换器的表示。

具体实施方式

这里描述了一种可编程输入范围ADC，当与现有技术相比时，其提供了显著的优点。在本发明的一种形式中，转换系统可以被实现为SARADC。图1示出了传统的用于在转换之前衰减宽范围双极和单极模拟输入信号的方法。在本示例中为+2.5伏的基准电压Vref被施加到缓冲器102的输入端。经过缓冲的基准电压被施加到由电阻器R1、R2和R3形成的电阻分压器的顶部。

在本示例性电路中范围在-10伏和+10伏之间的模拟输入信号Ain被施加到分压器输入端103。基准电压Vref作为分压器的偏压，因而分压器网络对输入信号进行缩放和电平移动。模拟输入电压Ain在从-10伏变至+10伏时，在公共节点104处产生从零伏到+2.5伏的变化。具有其缩放的输出电压的该输出节点104一般耦合到SARADC的采样和保持输入端。应当注意，该现有技术网络中的模拟输入信号Ain必须驱动接地的40K(千欧)。

图2示出了根据本发明一种形式的采样到8位CapDAC阵列上的双极(±10伏)模拟输入信号。连至模拟输入信号的开关是能够对双极输入信号直接采样的±15伏开关。下面更详细地描述这些开关。

应当注意，对于图2，ADC的比较器和所有SAR逻辑可以使用5伏亚微米CMOS技术来实现。仅仅模拟输入开关需要使用±15伏CMOS器件来制造，其中该CMOS器件使用较厚的栅氧化层，以应付所需的较高栅电压。

针对±10伏输入范围的采样期间的电荷方程式如下：

Q_ncp＝C_tot*{-Ain*(32C/256C)+V_com}＝C_tot*V_ncp(1)

其中C_tot＝256C

也就是，采样模拟输入电压将为：

V_ncp＝-Ain/8+V_com(2)

如果V_com等于1.25伏，则对于±10伏范围内的任何模拟输入电压，采样模拟输入在0伏和2.5伏之间。如果基准电压为2.5伏，则模拟输入保持在转换器的动态范围之内，并且可以使用通常的SAR技术来转换双极输入信号。

为了对输入范围进行编程，简单地选择要采样到CapDAC阵列的哪些位上。下面表1示出了8位示例：

输入范围

MSBB7

B6

B5

B4

B3

B2

B1

LSBB0

采样后的Vncp

±10v

Vref

GND

Ain

GND

GND

GND

GND

GND

-Ain/8+Vcom

±5v

Vref

Ain

GND

GND

GND

GND

GND

GND

-Ain/4+Vcom

±2.5v

Vref

Ain

Ain

Ain

Ain

Ain

Ain

Ain

-Ain/2+Vcom

0到+10v

GND

Ain

GND

GND

GND

GND

GND

GND

-Ain/4+Vcom

0到+5v

GND

Ain

Ain

Ain

Ain

Ain

Ain

Ain

-Ain/2+Vcom

0到+2.5v

Ain

Ain

Ain

Ain

Ain

Ain

Ain

Ain

-Ain+Vcom

在本例中，只需三个位来选择范围：极性位(指示输入信号是双极还是单极)和两个范围位。下面表2示出了用于多个输入范围的选择位值。

输入范围	极性位	范围位1	范围位0
				±10v	高	低	低
±5v	高	低	高
				±2.5v	高	高	高
0到+10v	低	低	低
				0到+5v	低	低	高
0到+2.5v	低	高	高

应当注意，对于双极信号，MSB(极性位)在采样期间保持为基准电压。这样的原因在本描述的后面将会变得清楚。

如上所述，图2示出了电容再分配DAC或者CapDAC，其由二进制加权电容器C₇到C₀的集合以及最靠近于比较器204的“伪”电容器(或端接电容器)C_D组成。C_D的值基本上等于LSB电容器C₀的电容。在图2的电路中，端接电容器不对模拟输入进行采样，而是保持接地，以帮助最小化偏移。图2的8位电容器阵列是在采样模式中示出的。该阵列的总电容是256C，其中C是所示实现的单位电容。

在该示例性实施例中，MSBB7在采样期间通过开关S7绑于Vref202，其中开关S7是下面将进一步讨论的模拟开关阵列207的一部分。第三最高有效位B5通过开关S5绑于模拟输入电压201。当采样周期结束时，从模拟输入累积的电荷通过将S5转接到地208而传输到电容器阵列的上极板。首先断开公共模式开关206，以便使采样电容器两端的总电荷守恒。

这样，在本示例中，以8的因数衰减模拟输入信号。因此，假定在+10和-10伏之间变化的输入信号，则比较器204实际上见到±1.25伏。如果公共模式电压Vcom203是1.25伏，则输入信号保持在比较器204的公共模式范围内。然后，可以使用公知的渐次逼近技术来数字化输入信号。

MSB位试验的检查是指导性的。如前所述，MSB在采样期间绑于Vref(2.5伏)。在采样之后，MSB保持为Vref，直至判定了如何处置MSB。仅仅作为示例，如果模拟输入信号恰好为正(例如，+10伏)，则比较器的正相输入端(NCP节点205)的电压将由上面方程式(2)给定为-Ain/8+Vcom。在公共模式电压V_com是+1.25伏的情况下，则V_ncp＝0伏。比较器204的输出将是逻辑低电平。

期望使NCP节点收敛于公共模式电压。为了完成这一点，MSB保持连接到Vref，因为将该点转接到地将把负电荷传输到电容器阵列的上极板，并且使NCP电压从公共模式电压发散。SAR逻辑可以被构造成在这些情形之下将数据输出的第一位设为逻辑“1”，因为该逻辑将知道输入是双极的。

第二MSBB6位试验通过使用开关S6将B6从地转接到Vref而开始。这将加权Vref/4的正电荷传输到电容器阵列的上极板。NCP电压205的方程式现在变成：

V_ncp＝-Ain/8+V_com+Vref/4(3)

由于本示例中的采样模拟输入信号为+10伏，公共模式电压为+1.25伏，并且基准电压Vref为+2.5伏，因此NCP节点205处的电压为0.625伏。比较器输出仍然为逻辑低，但是NCP电压开始在公共模式电压上收敛。因此，第二MSBB6保持绑于Vref,并且SAR逻辑将此解释为逻辑“1”，并且将数据输出的第二位设为“1”。以相同方式发生剩余位试验，直至测试了所有8位，并且NCP节点205在公共模式电压的1LSB内。

在模拟输入电压为负的情况下，将发生相反情况。如果施加-10伏的输入电压作为模拟输入信号，则上面方程式(2)指示NCP节点电压将为2.5伏。比较器输出将为逻辑高，并且SAR逻辑将对此进行解释，将MSB从Vref转接到地，并且将数据输出的第一位设为逻辑“0”。对于第二MSB位试验，B6将被转接到Vref，NCP节点将稳定为+1.875伏，并且比较器输出将仍然为高。SAR逻辑将通过将该位转接到地而拒绝它。这样，SAR处理将继续，直至NCP节点在公共模式电压上收敛。在位试验期间NCP电压的方程式由下面方程式(4)给出：

$V_{\mathrm{ncp}}=-\mathrm{Ain}/8+V_{\mathrm{com}}+[-\stackrel{\‾}{B7}*(\mathrm{Vref}/2)+B6*(\mathrm{Vref}/4)+...+B0*(\mathrm{Vref}/256]$

Vref/2项(MSB)具有负号，并且还乘以位7的反相值。这是因为当B7为逻辑“0”(即，如果实际模拟输入电压的极性为负)时仅仅包括Vref/2项。因此，MSB表现得如同符号位一样。

图3是适用于本发明的开关布置的简化图。为了适应从-10到+10伏的范围内的模拟输入信号，由一对并联的高电压PMOS301和NMOS302晶体管形成传输门。优选地，所示器件将经受得住任何两个端子之间的30伏电压差，并且在处理±10伏范围内的输入信号时提供足够的安全裕度。

当然，所述范围仅仅是示例。使用适当的制造技术，用作开关的器件也可以被设计成以其他电源电压和输入电压范围工作。在这里描述的示例性实施例中选择的电压说明了这样的事实，即现在可以高效地制造集成电路，以包括具有相差很大的工作电压的器件。

高电压器件301、302获得模拟输入信号，并且将其直接转接到采样电容器303上。当然，高电压晶体管301、302的栅极需要高电压控制信号，但是可以通过简单的从5伏CMOS电平的电平移动来提供这些控制信号。

允许高电压和低电压MOS器件驻留在单个硅衬底上的实际工艺技术涉及利用具有附加加工步骤的标准亚微米CMOS工艺。例如，这些步骤可以包括构造隐埋层、用于高电压器件的隔离阱、以及当与低电压CMOS相比时用于高电压器件的较厚栅氧化层。在布局和工艺中都必须相当小心，以确保没有低电压器件太紧邻于高电压器件。

图4是根据本发明的、并且在总体上以标号400表示的包括可编程输入范围特性的完全SARADC系统的框图。通过高电压开关402的阵列将模拟输入信号401施加到CapDAC阵列403的一个或多个电容器。也以公知方式控制信号采集和转换的SAR逻辑406控制将输入信号采样到CapDAC阵列的哪些电容器上。

SAR逻辑406基于从范围寄存器409接收范围编程输入的范围解码器逻辑407而完成此。随后将更详细地描述范围解码器逻辑407。目前只需注意，范围寄存器409的内容可以通过在传统的串行端口410上向寄存器写入来变更。允许用户访问范围寄存器409提供了对SARADC400的范围的软件编程能力。

图5提供了范围解码器逻辑的详细视图。当然，多种逻辑实现都将满足此应用的需要。图5的实现仅仅是一种令人满意的生成SARADC的适当范围集的方式。存在三个输入信号，其控制SARADC的范围。存在极性位501、范围1位502和范围0位503。这些信号中的每一个被施加到反相器504，从而这些信号及其逻辑补码都可用于解码器部件。

解码器本身是被施加输入信号和其补码的唯一组合的NOR门阵列。例如，在模拟输入信号是双极的并且其预期电压摆动在—10和+10伏之间的情况下，极性位501的补码随同范围1和范围0位一起被施加到NOR门505。如图所示，在本例中，将输入信号采样到CapDAC阵列的第三MSB上，以便进行适当的缩放。将控制位的唯一组合映射到不同NOR门的输入上，从而可以通过软件编程为SARADC选择六个不同的输入范围。

图6示出了本发明的可选实施例，其中将模拟输入信号采样到单独的采样阵列601上，而不是选择直接采样到CapDAC转换阵列602的选定电容器上。在此实现中，选择逻辑选择采样阵列601的一个或多个元件，以便对SARADC的范围进行编程。该配置的主要优点是大大减少所需高电压开关的数目。可以预期，如果使用单独的采样阵列，则也存在相关联的管芯面积节省。

如前所述，本发明的系统可以采用用于执行数据转换的SARADC实现。然而，本发明也容易地适用于任何转换技术，其中在转换之前将模拟输入信号采样到某形式的存储器件(例如，电容器)上。在深入研究可用的数据转换技术之前，再考虑对模拟信号采样的主题是值得的。

大多数模数转换器基于这样的原理工作，即，在某个时间点，待转换的信号必须被采样到某种形式的存储器件上。然后，可以通过公知的转换技术/架构将所存储的信号转换成数字字。通常(但不是必需的)的是，使用电容器作为用于存储采样模拟信号的存储器件。

示例的样本和保持(S/H)电路是图7的开关电容器电路。该电路由以下部件组成：三个基本元件，开关S1、S2和S3；电容器C_H，用于对输入进行采样；以及跨导放大器703。在采样期间，S1和S2闭合，而S3断开。电容器C_H被充电至输入电压701—该时间周期通常被称作跟踪时间。当S1和S2断开而S3闭合时，该电路切换到保持模式。电容器C_H上所存储的模拟输入信号连接在跨导放大器703的输入端和输出端之间一因此，模拟输入电压出现在S/H输出端702。通过将该输出节点702连接到模数转换器，可以将该信号转换成数字字。应当注意，模数转换器不必为任何特定类型或架构。

图7所示的该采样和保持电路是采样系统的基本构建块。如果向电容器C_H的上极板增加额外的电容，则可以增大总采样电容的大小。然而，假定我们仅仅希望采样到采样电容器的一部分上。因而，我们将根据下面关系缩放在S/H输出端见到的实际电压：

Vout＝Vinx(C_H/C_TOTAL)(5)

如果C_TOTAL＝8×C_H，则以8缩放了输入。现在假定，如前所述，将高电压开关引入到该电路中。图8的电路在采样电路的模拟输入侧包括一组开关和电容器。值C_H的每个单位电容器具有接地的开关和连至模拟输入的开关。通过编程哪些开关连接到地，以及哪些开关连接到模拟输入电压，在采样周期(跟踪周期)期间，可以将模拟输入缩放到后续模数转换器的期望范围。

现在假定，如关于本发明的前面实施例所述，开关全都由高电压器件组成。可以按照方程式(5)衰减宽范围信号。对于+/-10v信号，仅仅采样到1×C_H上(即，除以8)。对于+/-5v信号，采样到2×C_H上(即，除以4)等等。

因而，可以结合本发明的技术使用这样的任何类型的转换器，其要求在时间上在发生到数字字的转换之前对输入信号采样。前述本发明的示例性实施例使用了SAR架构作为适宜的示例，尤其是因为SARADC操作很好地适合于基本思想的详细说明。然而，可以使用要求将输入信号采样到存储器件上的任何架构。可用的转换器架构具体包括西格马-德耳塔转换器和管线转换器。当然，西格马-德耳塔转换器通常不使用采样和保持放大器，而是例如仅仅使用可以起开关电容积分器作用的输入放大器电路。

图15示出了西格马-德耳塔模数转换器的一种形式，其中积分器1503置于具有比较器1504的回路中。模拟输入信号1501被转换成1和0的位流(即，数字字)，其中“一密度”将与模拟输入信号的幅度成比例。与输出位流的专门数字滤波相结合，可以容易地实现模数转换器。

也许，西格马-德耳塔转换器的最重要基本构建块是开关电容积分器，其实现图15的西格马-德耳塔转换器的求和1502和积分器1503部分。图9以示意图的形式示出了开关电容积分器。开关电容积分器用来对模拟输入电压V1采样。

开关电容积分器的操作的中枢是由如图10所示的非重叠时钟信号φ₁和φ₂的选定相位控制的模拟开关901-904的阵列。图11示出了当开关901和902闭合而开关903和904断开时φ₁期间的实际电路配置。按照电荷Q描述电路操作并且参考图11，可以看出，在φ₁期间

Q₁(n-1)＝C₁V₁(n-1)以及

Q₂(n-1)＝C₂V₂(n-1)

在φ₂期间使用类似的电荷分析并且参考图12，其示出了当开关903和904闭合而开关901和902断开时的电路配置，可以看出

Q₂(n)＝C₂V₂(n)

对结果应用电荷守恒：

Q₂(n)＝Q₂(n-1)+Q₁(n-1)

C₂V₂(n)＝C₂V₂(n-1)+C₁V₁(n-1)

采取z变换：

V₂＝V₂z^-1+(C1/C2)V₁ ^z-1

这样：

V₂/V₁＝(C₁/C₂)(z^-1)/(1-z^-1)

非反相积分器明显地包含延迟。值得注意的是，电压V₂以电容C₁与C₂的比率与V₁相关。如果如对于图8的C_H电容器所示的那样精确地实现C₁，则显然的是，可以将输入范围编程到转换器的动态范围中。将V₂视作被施加到转换器的电压，并且将V₁视作实际的模拟输入电压，这可能是有帮助的。

管线转换器也完全适用于根据本发明的可编程输入范围系统。图13示出了管线转换器只是相同级1301的级联布置。管线转换器的每个单独级在很大程度上如同图14所示一样。应当注意，在管线架构中模拟输入电压见到的第一件事情是SHA(采样和保持放大器)电路。如上所述，倘若具有如上所述可用的高电压开关技术，则可以操纵SHA电路(如图8所示)，以获得宽动态范围模拟输入信号。

这里描述了可编程输入范围SARADC，当与现有技术相比时，其提供了显著的优点。本领域的技术人员应当清楚，在不脱离本发明的精神和范围的情况下可以进行修改。因此，除了鉴于权利要求而可能受到必要限制之外，本发明不意欲受到限制。

Claims (55)

1.一种输入电压范围可编程的模数转换器，包括：

模数转换器ADC，具有特征动态范围；以及

输入电压缩放网络，其中将输入电压采样到一个或多个选定采样电容器上，以将所述输入电压缩放成基本上匹配所述ADC的特征动态范围。

2.如权利要求1所述的输入电压范围可编程的模数转换器，其中所述输入电压缩放网络包括在输入放大器中并联的采样电容器阵列，所述输入放大器向所述ADC提供采样输入电压。

3.如权利要求2所述的输入电压范围可编程的模数转换器，其中所述采样电容器介于模拟输入电压和从其获得采样输出信号的输入放大器之间。

4.如权利要求3所述的输入电压范围可编程的模数转换器，其中所述ADC是西格马-德耳塔转换器。

5.如权利要求3所述的输入电压范围可编程的模数转换器，其中所述ADC是管线转换器。

6.如权利要求3所述的输入电压范围可编程的模数转换器，其中所述ADC是逐次逼近转换器。

7.如权利要求1所述的输入电压范围可编程的模数转换器，还包括高电压采样开关网络，其介于所述输入电压和所述输入电压缩放网络之间。

8.如权利要求7所述的输入电压范围可编程的模数转换器，还包括范围解码器逻辑，该范围解码器逻辑选择在其上对所述输入电压采样的所述输入电压缩放网络的一个或多个元件。

9.如权利要求8所述的输入电压范围可编程的模数转换器，其中所述输入电压范围是双极的。

10.如权利要求9所述的输入电压范围可编程的模数转换器，其中低电压到高电压电平移动器网络将控制信号耦合到所述高电压采样开关。

11.如权利要求8所述的输入电压范围可编程的模数转换器，其中所述范围解码器逻辑响应于写入到相关的范围寄存器中的范围选择控制字。

12.如权利要求11所述的输入电压范围可编程的模数转换器，其中所述范围寄存器可通过数字通信接口编程。

13.如权利要求12所述的输入电压范围可编程的模数转换器，其中所述数字通信接口是串行通信接口。

14.如权利要求13所述的输入电压范围可编程的模数转换器，其中所述串行通信接口是双向的。

15.一种输入电压范围可编程的模数转换器，包括：

模数转换器(ADC)，具有特征动态范围；以及

输入电压缩放网络，包括在输入放大器中并联的采样电容器阵列，所述输入放大器向所述ADC提供采样输入电压；

使得将输入电压采样到一个或多个选定采样电容器上，以将所述输入电压缩放成基本上匹配所述ADC的特征动态范围。

16.如权利要求15所述的输入电压范围可编程的模数转换器，其中所述采样电容器介于模拟输入电压和从其获得采样输出信号的所述输入放大器之间。

17.如权利要求16所述的输入电压范围可编程的模数转换器，其中所述ADC是西格马-德耳塔转换器。

18.如权利要求16所述的输入电压范围可编程的模数转换器，其中所述ADC是管线转换器。

19.如权利要求16所述的输入电压范围可编程的模数转换器，其中所述ADC是逐次逼近转换器。

20.如权利要求15所述的输入电压范围可编程的模数转换器，还包括高电压采样开关网络，其介于所述输入电压和所述输入电压缩放网络之间。

21.如权利要求20所述的输入电压范围可编程的模数转换器，还包括范围解码器逻辑，该范围解码器逻辑选择在其上对所述输入电压采样的所述输入电压缩放网络的一个或多个元件。

22.如权利要求21所述的输入电压范围可编程的模数转换器，其中所述输入电压范围是双极的。

23.如权利要求22所述的输入电压范围可编程的模数转换器，其中低电压到高电压电平移动器网络将控制信号耦合到所述高电压采样开关。

24.如权利要求21所述的输入电压范围可编程的模数转换器，其中所述范围解码器逻辑响应于写入到相关的范围寄存器中的范围选择控制字。

25.如权利要求24所述的输入电压范围可编程的模数转换器，其中所述范围寄存器可通过数字通信接口编程。

26.如权利要求25所述的输入电压范围可编程的模数转换器，其中所述数字通信接口是串行通信接口。

27.如权利要求26所述的输入电压范围可编程的模数转换器，其中所述串行通信接口是双向的。

28.一种输入电压范围可编程的模数转换器，包括：

模数转换器(ADC)，具有特征动态范围；

输入电压缩放网络，包括在向所述ADC提供采样输入电压的输入放大器中并联的采样电容器阵列，使得将输入电压采样到一个或多个选定采样电容器上，以将所述输入电压缩放成基本上匹配所述ADC的特征动态范围；

高电压采样开关网络，介于所述输入电压和所述输入电压缩放网络之间，使得将所述输入电压选择性地采样到所述采样电容器中的一个或多个上；

范围解码器逻辑，控制所述高电压采样开关网络选择所述采样电容器中的所述一个或多个；以及

范围寄存器，被写入范围选择控制字，所述范围解码器逻辑响应于所述范围选择控制字。

29.如权利要求28所述的输入电压范围可编程的模数转换器，其中所述ADC是西格马-德耳塔转换器。

30.如权利要求28所述的输入电压范围可编程的模数转换器，其中所述ADC是管线转换器。

31.如权利要求28所述的输入电压范围可编程的模数转换器，其中所述ADC是逐次逼近转换器。

32.如权利要求28所述的输入电压范围可编程的模数转换器，其中所述范围寄存器可通过集成的数字通信接口编程。

33.如权利要求32所述的输入电压范围可编程的模数转换器，其中所述数字通信接口是串行通信接口。

34.如权利要求28所述的输入电压范围可编程的模数转换器，其中所述输入电压范围是双极的。

35.一种在单个衬底上制造的输入电压范围可编程的模数转换器集成电路器件，所述器件包括：

模数转换器(ADC)子系统，利用标准亚微米低电压CMOS工艺制造，并且具有特征动态范围；

输入电压缩放网络，其中将输入电压采样到一个或多个选定采样电容器上，以将所述输入电压缩放成基本上匹配所述ADC的特征动态范围；以及

高电压MOS采样开关网络，利用分裂栅氧化层工艺制造，以适应较高栅电压，所述高电压采样开关网络介于所述输入电压和所述输入电压缩放网络之间，使得将所述输入电压选择性地采样到所述采样电容器中的一个或多个上。

36.如权利要求35所述的输入电压范围可编程的模数转换器集成电路器件，其中所述输入电压缩放网络在输入放大器中包括并联采样电容器的阵列，所述输入放大器向所述ADC提供采样输入电压。

37.如权利要求36所述的输入电压范围可编程的模数转换器集成电路器件，其中所述采样电容器介于模拟输入电压和从其获得采样输出信号的所述输入放大器之间。

38.如权利要求37所述的输入电压范围可编程的模数转换器集成电路器件，其中所述ADC是西格马-德耳塔转换器。

39.如权利要求37所述的输入电压范围可编程的模数转换器集成电路器件，其中所述ADC是管线转换器。

40.如权利要求37所述的输入电压范围可编程的模数转换器集成电路器件，其中所述ADC是逐次逼近转换器。

41.如权利要求35所述的输入电压范围可编程的模数转换器集成电路器件，还包括范围解码器逻辑，该范围解码器逻辑选择在其上对所述输入电压采样的所述输入电压缩放网络的一个或多个元件。

42.如权利要求41所述的输入电压范围可编程的模数转换器集成电路器件，其中所述输入电压范围是双极的。

43.如权利要求42所述的输入电压范围可编程的模数转换器集成电路器件，其中低电压到高电压电平移动器网络将控制信号耦合到所述高电压采样开关。

44.如权利要求41所述的输入电压范围可编程的模数转换器集成电路器件，其中所述范围解码器逻辑响应于写入到相关的范围寄存器中的范围选择控制字。

45.如权利要求44所述的输入电压范围可编程的模数转换器集成电路器件，其中所述范围寄存器可通过数字通信接口编程。

46.如权利要求45所述的输入电压范围可编程的模数转换器集成电路器件，其中所述数字通信接口是串行通信接口。

47.如权利要求46所述的输入电压范围可编程的模数转换器集成电路器件，其中所述串行通信接口是双向的。

48.一种在单个衬底上制造的输入电压范围可编程的模数转换器集成电路器件，所述器件包括：

模数转换器(ADC)子系统，利用标准亚微米低电压CMOS工艺制造，并且具有特征动态范围；

输入电压缩放网络，其中将输入电压采样到一个或多个选定采样电容器上，以将所述输入电压缩放成基本上匹配所述ADC的特征动态范围；

高电压MOS采样开关网络，利用分裂栅氧化层工艺制造，以适应较高栅电压，所述高电压采样开关网络介于所述输入电压和所述输入电压缩放网络之间，使得将所述输入电压选择性地采样到所述采样电容器中的一个或多个上；

范围解码器逻辑，控制所述高电压MOS采样开关网络选择所述采样电容器中的所述一个或多个；以及

范围寄存器，被写入范围选择控制字，所述范围解码器逻辑响应于所述范围选择控制字。

49.如权利要求48所述的输入电压范围可编程的模数转换器集成电路器件，其中所述ADC是西格马-德耳塔转换器。

50.如权利要求48所述的输入电压范围可编程的模数转换器集成电路器件，其中所述ADC是管线转换器。

51.如权利要求48所述的输入电压范围可编程的模数转换器集成电路器件，其中所述ADC是逐次逼近转换器。

52.如权利要求48所述的输入电压范围可编程的模数转换器集成电路器件，其中所述范围寄存器可通过数字通信接口编程。

53.如权利要求52所述的输入电压范围可编程的模数转换器集成电路器件，其中所述数字通信接口是串行通信接口。

54.如权利要求53所述的输入电压范围可编程的模数转换器集成电路器件，其中所述串行通信接口是双向的。

55.如权利要求48所述的输入电压范围可编程的模数转换器集成电路器件，其中所述输入电压范围是双极的。

Images