JP2013059105A - アナログデジタル回路及びそのアナログデジタル回路を用いた受信機 - Google Patents
アナログデジタル回路及びそのアナログデジタル回路を用いた受信機 Download PDFInfo
- Publication number
- JP2013059105A JP2013059105A JP2012253750A JP2012253750A JP2013059105A JP 2013059105 A JP2013059105 A JP 2013059105A JP 2012253750 A JP2012253750 A JP 2012253750A JP 2012253750 A JP2012253750 A JP 2012253750A JP 2013059105 A JP2013059105 A JP 2013059105A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- voltage
- switch
- common node
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
【解決手段】共通ノードに第1端子により接続し、2の巾乗の重み付けがされた複数の第1キャパシタ50a〜50eからなるキャパシタアレイ40と、共通ノードの電圧減衰に寄与する第2キャパシタ70と、それぞれの第1キャパシタに、第1基準電圧、第2基準電圧、又は、入力信号の電圧の内の一つの供給又は切断を行う、複数の第1スイッチからなるスイッチアレイと、共通ノードに第3基準電圧を供給又は切断を行う第2スイッチ30と、共通ノードの電圧を、第3基準電圧と比較する比較器と、第1スイッチ、第2スイッチを制御する制御回路と、を備える。
【選択図】図3
Description
そこで、受信機の小型化のため、増幅器、アナログデジタル変換器、DSPからなるシステムを1チップ化するSOC(system on chip)化が図られている。
そこで、上記のSOC化を図る場合に、アナログデジタル変換器によって、アナログ信号をロジック信号に変換した後に、信号電圧を変換することが望ましい。アナログデジタル変換器は、信号振幅とノイズとに関連するS/N比を維持し、デジタル変換の精度をあげるため、増幅器から出力される、振幅が大きい信号を、そのまま扱うことが望ましいからである。
容量アレイを用いた逐次変換型アナログデジタル変換器において、容量アレイ、比較器、及び、その他の制御回路を設計する際に、高電圧MOSトランジスタが使用されることになる。
しかし、高電圧MOSトランジスタに対しては微細化技術の適用は困難である。微細化技術では、駆動電圧の低下を前提として、MOSトランジスタに使用されるゲート電極の縮小、及び、ゲート絶縁膜の薄膜化が図られているからである。高電圧MOSトランジスタが占める面積は、低電圧MOSトランジスタが占める面積より増大する。また、微細化技術が適用されないとすると、容量アレイで使用されるキャパシタにもちいる絶縁膜が厚くなり、容量を確保するためのキャパシタの面積も増大する。従って、扱う信号の振幅が大きい場合には、容量アレイ型逐次変換アナログデジタル変換器が占める面積は増大する。
共通ノードに接続され、共通ノードの電圧減衰に寄与する第2キャパシタと、
それぞれの前記第1キャパシタの第2端子に、第1基準電圧、第2基準電圧、又は、入力信号の電圧の内の一つの供給又は切り離しを行う第1スイッチ複数個を含むスイッチアレイと、
共通ノードに接続し、第3基準電圧の供給又は切り離しを行う第2スイッチと、
共通ノードの電圧を、第3基準電圧と比較する比較器と、
第1スイッチによる供給又は切り離し、及び、第2スイッチによる供給又は切り離しを制御する制御回路と、を備えることを特徴とするアナログデジタル回路が提供される。
レベルシフト回路80a、80b、80c、80d、80e、80fは、振幅が小さく、振幅の上限が低電圧な信号を受けると、その信号に同期した、振幅が大きく、振幅の上限が高電圧な信号を出力する回路である。
SAR論理回路100は、入力されたクロック信号に同期して、CDAC回路10によってサンプリングされた入力信号Vinに基づいて、CDAC回路10から逐次比較信号Voutを発生させ、CDAC回路10に逐次比較信号Voutの電圧Voutsを記憶させる、制御を行う回路である。
なお、CDAC回路10を制御するために、SAR論理回路100は、CDAC回路10に対して、信号Bit−0、信号Bit−1、信号Bit−2、信号Bit−3、信号SW−analog、信号SW−vcmを出力する。
また、逐次比較信号Voutを受けた比較器90から出力された逐次比較結果信号の論理に基づいて、SAR論理回路100は、サンプリングされた入力信号Vinのアナログ電圧に対応する、デジタル信号D[3:0]の各ビットを確定し、各ビットに対応する論理信号(信号D0、信号D1、信号D2、信号D3)及び信号状態を示す信号EOCを出力する回路である。SAR論理回路100が行うCDAC回路10の制御、及び、デジタル信号の特定については、後に図5、図6を用いて説明する。
スイッチ回路30は、入力端子と出力端子間に並列に接続された、P型MOSトランジスタと、N型MOSトランジスタとを有する。P型MOSトランジスタのゲート電極にはSW−vcm反転信号が接続され、N型MOSトランジスタのゲート電極にはSW−vcm信号が接続されている。入力端子には基準電圧を有する基準信号Vcmが接続され、出力端子には、キャパシタアレイ40の共通ノードが接続されている。
なお、共通ノードは、逐次比較信号Voutを出力する端子に接続し、共通ノードの電圧は逐次比較信号Voutの電圧と等しい。
スイッチ回路60aは、端子Coutにより、キャパシタ50aの他方の電極(共通ノードと接続していない電極)と接続する。スイッチ回路60aは、端子SW−analogSにより、SAR論理回路100から出力される信号SW−analogと接続する。スイッチ回路60aは、端子VinS、端子VRLSにより、入力信号Vin、低電圧信号VRLと接続する。なお、スイッチ回路60aの詳細については、図4を用いて説明する。
キャパシタ70は、一方の電極により、共通ノードと接続し、他方の電極により、一定電圧を有する信号AVSと接続する。ここで、信号AVSが有する一定電圧は、入力信号Vinが有する電圧振幅の最低電圧より低い電圧である。そして、キャパシタ70は、キャパシタ70の容量と、キャパシタアレイ40に含まれる複数のキャパシタ50a、50b、50c、50d、50eの合計容量とに応じて、共通ノードの電圧を減衰する役割をもつ。キャパシタ70による、共通ノードの電圧減衰への寄与は、後に、(3)式、或いは、(13)式により説明する。
インバータ60b3は、信号SW−analogを受け、その信号とは論理が反転している反転信号SW−analogを出力する反転回路である。
スイッチ60b1は第1端子及び第2端子を有し、第1端子及び第2端子を共有し、第1端子と第2端子間に並列に配置されたP型トランジスタ及びN型トランジスタを備える。第1端子は入力信号Vinを受け、第2端子はキャパシタアレイ40を構成するキャパシタ50bと接続する。P型トランジスタのゲート電極は反転信号SW−analogを受け、N型トランジスタのゲート電極は信号SW−analogを受ける。ここで、入力信号Vinの電圧振幅が大きいので、その、オン/オフを行うため、スイッチ60b1のP型トランジスタ及びN型トランジスタは高耐圧MOSトランジスタである。従って、それにともない、その他の構成要素、スイッチ60b2、インバータ60b3、アンド60b4、オア60b5も、高耐圧MOSを備える。そうすると、信号SW−analog、信号Bit−1、Bit−2、Bit−3も高電圧振幅を有する信号である必要がある。ここで、SAR論理回路100のMOSトランジスタは低耐圧MOSトランジスタであるため、低電圧振幅しか扱うことができない。従って、SAR論理回路100からの信号SW−analog、信号Bit−1、Bit−2、Bit−3に対応する信号のレベルを、レベルシフト回路80a、80b、80c、80d、80e、80fによって、高レベル信号に変換している。
オア60b5は、一方の入力端子に反転信号SW−analogを受け、他方の入力端子にCODE信号を受ける。ここで、スイッチ回路60bにおけるCODE信号は信号Bit−0である。そして、アンド60b4は反転信号SW−analogの論理とCODE信号の論理との論理和に相当する論理を有する信号を出力する回路である。
なお、スイッチ回路60b、60c、60d、60eの動作の詳細については、図5、6を用いて、SAR論理回路100の制御動作とともに説明する。
インバータ60a3は、信号SW−analogを受け、その信号とは論理が反転している反転信号SW−analogを出力する反転回路である。
スイッチ60a1は第1端子及び第2端子を有し、第1端子及び第2端子を共有し、第1端子と第2端子間に並列に配置されたP型トランジスタ及びN型トランジスタを備える。第1端子は入力信号Vinを受け、第2端子はキャパシタアレイ40を構成するキャパシタ50aと接続する。P型トランジスタのゲート電極は反転信号SW−analogを受け、N型トランジスタのゲート電極は信号SW−analogを受ける。
上記より、スイッチ回路60aは、SAR論理回路100からの信号SW−analogに応じて、入力信号Vin、低電圧信号VRL、のいずれかを、キャパシタ50aと接続する回路である。なお、スイッチ回路60b、60c、60d、60eの動作の詳細については、図5、6を用いて、SAR論理回路100の制御動作とともに説明する。
初期状態110において、SAR論理回路100は、アナログ電圧を有する入力信号Vinに対応するデジタル信号の各ビットを保持する4つレジスタReg0、1、2、3をリセットする。
ここで、キャパシタ70の容量をC1、キャパシタ50a、50b、50c、50d、50eの容量をそれぞれ、C0、C0、2C0、4C0、8C0、信号AVSの電圧Vavs、基準信号Vcmの電圧Vcms、信号VRHの電圧Vrhs、信号VRLの電圧Vrls、入力信号Vinの電圧Vins、共通ノードに現れる逐次比較信号Voutの電圧Voutsとする。
そこで、入力信号Vinをサンプリングした時の共通ノードに蓄積される電荷Q1は、以下のように表される。
Q1=(Vcms−Vins)×16C0+(Vcms−Vavs)×C1------(1)式
なお、キャパシタ50a、50b、50c、50d、50eの容量の合計が、上記では16C0であったが、さらに、上記のキャパシタアレイ40のキャパシタの数が増え、容量の合計がB×C0であってもよい。ここで、Bは2のn乗(nは正の整数)の整数である。
その場合は、Q1は以下のように表される。
Q1=(Vcms−Vins)×BC0+(Vcms−Vavs)×C1-----(11)式
そこで、ホールド動作1を行った時の共通ノードに蓄積される電荷Q2は、以下のように表される。
Q2=(Vouts−Vrhs)×A×C0+(16−A)(Vouts−Vrls)×C0+(Vouts−Vavs)×C1--------(2)式
そして、Aは、キャパシタ50b、50c、50d、50eの内、高電圧信号VRHが接続されているキャパシタの容量の合計をC0で除して得た定数である。なお、ホールド動作1では、Aは8である。
なお、キャパシタアレイ40のキャパシタの数が増え、上記のように容量の合計がBC0であったときには、Q2は以下である。
Q2=(Vouts−Vrhs)×A×C0+(B−A)(Vouts−Vrls)×C0+(Vouts−Vavs)×C1--------(12)式
ここで、電荷保存の法則より、Q1とQ2は等しい。そこで、Q1=Q2として、(1)式及び(2)式から、Voutsについて導くと、以下のようになる。
Vouts=Vcms−(16・Vins−A・Vrhs−(16−A)・Vrls)×C0/(16・C0+C1)--------(3)式
なお、同様に、キャパシタアレイ40のキャパシタの数が増え、上記のように容量の合計がBC0であったときには、Q3は以下である。
Vouts=Vcms−(B・Vins−A・Vrhs−(B−A)・Vrls)×C0/(B・C0+C1)--------(13)式
上記の(3)式より、共通ノードに現れる逐次比較信号Voutの電圧Voutsは、共通ノードにキャパシタ70が接続していることにより、キャパシタ70の容量C1が大きい程、Vcms以外の項の値が小さくなるため、減衰することがわかる。
ホールド動作1の後、CDAC回路10の共通ノードの電圧と基準電圧Vcmの電圧Vcmsとを比較した結果、共通ノードの電圧が高ければ、比較器90の比較結果信号の論理は”L”になり、デジタル信号の最上位ビットを表す信号D3の論理は”L”となる。一方、共通ノードの電圧が低ければ、比較器90の比較結果信号の論理は”H”になり、デジタル信号の最上位ビットを表す信号D3の論理は”H”となる。
次いで、SAR論理回路100は、論理”H”の信号Bit−2を出力し、また、比較器90から出力される比較結果信号の論理と逆の論理を有する信号Bit−3を出力する。その結果、ホールド動作1の後に、共通ノードの電圧が、Vcmsより高い場合には、ホールド動作2では、ビット信号は{0100}に設定される。共通ノードの電圧が、Vcmsより低い場合には、ホールド動作2では、ビット信号は{1100}に設定される。その結果、(3)式において、ビット信号が{1100}に設定されたときには、Aは12、ビット信号が{0100}に設定されたときには、Aは4となる。
ホールド動作2の後、CDAC回路10の共通ノードの電圧と基準電圧Vcmの電圧Vcmsとを比較した結果、共通ノードの電圧が高ければ、比較器90の比較結果信号の論理は”L”になり、デジタル信号の3ビット目を表す信号D2の論理は”H”になる。一方、共通ノードの電圧が低ければ、比較器90の比較結果信号の論理は”H”になり、デジタル信号の3ビット目を表す信号D2の論理は”L”となる。
次いで、SAR論理回路100は、論理”H”の信号Bit−1を出力し、また、比較器90から出力された比較結果信号の論理と逆の論理を有する信号Bit−2を出力する。その結果、ホールド動作2の後に、共通ノードの電圧(逐次比較信号Vouts)が、Vcmsより高い場合には、ホールド動作3では、ビット信号は{X110}に設定される。共通ノードの電圧が、Vcmsより低い場合には、ホールド動作3では、ビット信号は{X010}に設定される。ここで、Xは1又は0の整数である。
その結果、(3)式において、ビット信号が{0110}、{0010}に設定されたときには、Aは6、2となる。ビット信号が{1110}、{1010}に設定されたときには、Aは14、10となる。
ホールド動作3の後、CDAC回路10の共通ノードの電圧と基準電圧Vcmの電圧Vcmsとを比較した結果、共通ノードの電圧が高ければ、比較器90の比較結果信号の論理は”L”になり、デジタル信号の2ビット目を表す信号D1の論理は”H”になる。一方、共通ノードの電圧が低ければ、比較器90の比較結果信号の論理は”H”になり、デジタル信号の2ビット目を表す信号D1の論理は”L”となる。
次いで、SAR論理回路100は、論理”L”の信号Bit−0を出力し、また、比較器90からの比較結果信号の論理と逆の論理を有する信号Bit−1を出力する。その結果、ホールド動作3の後に、共通ノードの電圧が、Vcmsより高い場合には、ホールド動作4では、ビット信号は{XX01}に設定される。共通ノードの電圧が、Vcmsより低い場合には、ホールド動作3では、ビット信号は{XX11}に設定される。ここで、Xは1又は0の整数である。
その結果、(3)式において、ビット信号が{1101}、{1001}、{0101}、{0001}に設定されたときには、Aは13、9、5、1となる。ビット信号が{1111}、{1011}、{0111}、{0011}に設定されたときには、Aは15、11、7、3となる。
ホールド動作4の後、CDAC回路10の共通ノードの電圧と基準電圧Vcmの電圧Vcmsとを比較した結果、共通ノードの電圧が高ければ、比較器90の比較結果信号の論理は”L”になり、デジタル信号の1ビットを表す信号D0の論理は”H”となる。一方、共通ノードの電圧が低ければ、比較器90の比較結果信号の論理は”L”になり、デジタル信号の1ビット目を表す信号D0の論理は”H”となる。
その結果、信号SW−vcm、信号SW−analogの双方が論理”H”であるときに、共通ノードと基準信号Vcmは接続し、共通ノードの電圧はVcmsになるとともに、(1)式で表された電荷が蓄積される。すなわち、入力信号Vinの電圧Vinsに応じた電荷が、共通ノードにサンプリングされることになる。
次いで、SAR論理回路100は、信号SW−vcm、信号SW−analogの論理を”L”とする。その結果、キャパシタアレイ40のキャパシタ50a、50b、50c、50d、50eに接続する信号は、入力信号Vinから、高電圧信号VRHと低電圧信号VRLとに変更される。また、SAR論理回路100は、信号Bit−0、信号Bit−1、信号Bit−2、信号Bit−3の論理を変更することにより、キャパシタ50a、50b、50c、50d、50eに接続する高電圧信号VRHと低電圧信号VRLとの組み合わせを変更する。
キャパシタ50a、50b、50c、50d、50eの容量は、C0、C0、2C0、4C0、8C0なので、高電圧信号VRHと低電圧信号VRLとの接続組み合わせを換えると、共通ノードと高電圧信号VRHとの間の容量がA×C0であるときに、共通ノードと低電圧信号VRLとの間の容量は(16−A)×C0となる。また、Aは0から15までの整数値となる。なお、キャパシタアレイ40全体の容量をBC0としたときには、共通ノードと低電圧信号VRLとの間の容量は(B−A)×C0である。
そうすると、(3)式からわかるように、基準信号Vcmの電圧Vcmsと、入力信号Vinの電圧Vinsを1/(1+C1/16/C0)(全体容量をBC0としたときには、1/(1+C1/B/C0)である。)の割合で減衰した電圧との差電圧に対して、信号Bit−0、信号Bit−1、信号Bit−2、信号Bit−3の論理の組み合わせによって決められた電圧が加わって、共通ノードの電圧、すなわち、逐次比較信号Voutの電圧Voutsとなる。また、信号Bit−0、信号Bit−1、信号Bit−2、信号Bit−3の論理の組み合わせによって決められた電圧は、信号Bit−0、信号Bit−1、信号Bit−2、信号Bit−3の論理によって、16段階で調節される。
そこで、SAR論理回路100が、ホールド動作1、2、3、4をすることによって、基準信号Vcmの電圧Vcmsと、逐次比較信号Voutの電圧Voutsとを、クロック信号CLKに同期して、比較器90によって逐次比較すると、(3)式の第2項の括弧内(16・Vins−A・Vrhs−(16−A)・Vrls)(全体容量をBC0としたときには、B・Vins−A・Vrhs−(B−A)・Vrls)である。)が正か負かを判断することになる。そして、(SAR論理回路100は、ホールド動作1、2、3、4を通じて、16・Vins−A・Vrhs−(16−A)・Vrls)(全体容量をBC0としたときには、B・Vins−A・Vrhs−(B−A)・Vrls)である。)が0に漸近するように、信号Bit−0、信号Bit−1、信号Bit−2、信号Bit−3の論理の組み合わせを制御する。すなわち、いわゆる、漸近動作を行うように、信号Bit−0、信号Bit−1、信号Bit−2、信号Bit−3の論理の組み合わせを制御する。
その結果、SAR論理回路100によって、ホールド動作4が終了した時点で、(3)式の第2項の括弧内の数値が0に一番漸近する数値Aが選択される。その結果、SAR論理回路100はそのAを2進数で表したデジタル信号D[3:0]を出力する。
CDAC動作は、図5に示した、サンプル動作及びホールド動作をどの期間で行っているかを示すものである。また、サンプル動作期間における、○の中の数字は、サンプル動作1、2を表している。また、ホールド期間における、○の中の数字は、ホールド動作1、2、3、4を表している。
比較結果信号については、比較器90から出力される信号であり、図2のおける比較器90における説明とともに、説明を行っているので、説明を省略する。
入力信号Vin、逐次比較信号Vout、信号SW−vcm、信号SW−analog、信号Bit−0、信号Bit−1、信号Bit−2、信号Bit−3、信号EOC、デジタル信号D[3:0](信号D0、信号D1、信号D2、信号D3)については、図2、図5におけるSAR論理回路100の説明とともに、説明を行っているので、説明を省略する。
なお、入力信号Vinの振幅電圧は、図6においては、GNDレベル(0v)から電源レベル(3.3v)である。また、逐次比較信号Voutの振幅電圧は、図6においては、GNDレベル(0v)から電源レベル(1.2v)である。
次いで、SAR論理回路100は、論理”H”の信号Bit−2を出力する。また、比較器90から出力される比較結果信号の論理は、論理”H”なので、SAR論理回路100は、その逆の論理”L”を有する信号Bit−3を出力する。すなわち、SAR論理回路100は、ビット信号を{0100}に設定する。
次いで、SAR論理回路100は、論理”H”の信号Bit−1を出力し、また、比較器90から出力された比較結果信号の論理と逆の論理を有する信号Bit−2を出力する。比較器90から出力される比較結果信号の論理は、論理”L”なので、SAR論理回路100は、その逆の論理”H”を有する信号Bit−2を出力する。すなわち、SAR論理回路100は、ビット信号を{0110}に設定する。
次いで、SAR論理回路100は、論理”H”のBit−0信号を出力し、また、比較器90から出力された比較結果信号の論理と逆の論理を有する信号Bit−1を出力する。比較器90から出力される比較結果信号の論理は、論理”L”なので、SAR論理回路100は、その逆の論理”H”を有する信号Bit−1を出力する。すなわち、SAR論理回路100は、ビット信号を{0111}に設定する。
SAR論理回路100は、時刻T2から時刻T8までに行われた動作を繰り返す。
共通ノードに第1端子により接続し、最小容量を1としたときに、それぞれの容量が2n乗(nは正の整数)で表される複数の第1キャパシタ(キャパシタ50a、50b、50c、50d、50e)からなるキャパシタアレイ(キャパシタアレイ40)と、
共通ノードに接続し、共通ノードの電圧減衰に寄与する第2キャパシタ(キャパシタ70)と、
第1キャパシタの第2端子それぞれに、第1基準電圧(高電圧VRHS)、第2基準電圧(低電圧VRLS)、又は、入力信号の電圧(Vins)の内の一つの供給又は切断を行う複数の第1スイッチ(60b中の60b2、60c中の第2スイッチ、60d中の第2スイッチ、60e中の第2スイッチ)からなるスイッチアレイと、
共通ノードに接続し、第3基準電圧(Vcms)を供給又は切断を行う第2スイッチ(スイッチ30)と、
共通ノードの電圧(Vouts)を、第3基準電圧(Vcms)と比較する比較器(比較器90)と、
第1スイッチの供給又は切断、及び、第2スイッチの供給又は切断を制御する制御回路と、を備えるアナログデジタル回路である。
そして、制御回路は第1スイッチによる入力信号の電圧の供給と第2スイッチによる第3基準電圧の供給を同時に行うように制御する回路である。
また、制御回路は第1スイッチによる第1キャパシタへの第1基準電圧又は第2基準電圧の供給を行うときには、第2スイッチによる共通ノードへの第3基準電圧の分離を行うように制御する回路である。
さらに、制御回路は、比較器からの出力される信号の論理に基づいて、複数の第1スイッチの内、第1基準電圧の供給を行う前記第1スイッチと、第2基準電圧の供給を行う第1スイッチを選択するように制御する回路である。
また、キャパシタアレイの全体容量が最小容量のB倍、第1基準電圧を供給する第1キャパシタの全体容量が最小容量のA倍であるとすると、制御回路は、(B・Vins−A・Vrhs−(B−A)・Vrls)が正か負かを判断することにより、(B・Vins−A・Vrhs−(B−A)・Vrls)の数値が0に漸近するように第1基準電圧を供給する第1キャパシタの選択を行い、(B・Vins−A・Vrhs−(B−A)・Vrls)が最小となる数値Aを2進数で表したデジタル信号を出力する。
また、キャパシタアレイの全体容量が最小容量のB倍、第1基準電圧を供給された第1キャパシタの容量が最小容量のA倍であるとすると、制御回路は、(B・Vins−A・Vrhs−(B−A)・Vrls)が正か負かを、比較器から出力される信号の論理に基づいて判断し、(B・Vins−A・Vrhs−(B−A)・Vrls)の数値が0に漸近するように前記第1基準電圧の供給を行う前記第1スイッチの選択をするような制御を行い、(B・Vins−A・Vrhs−(B−A)・Vrls)が最小となる数値Aを2進数で表したデジタル信号を出力する回路である。
そうすると、上記のアナログデジタル回路4において、第2キャパシタ(キャパシタ70)の寄与によって、共通ノードに係る最大電圧が低下する。それによって、共通ノードの電圧を受け、そのアナログ電圧を基準電圧と比較する比較器90を構成するMOSトランジスタの耐圧を、アナログ入力信号Vinの信号振幅の最大電圧より低くすることが可能となる。
その結果、共通ノードにおける信号を受ける比較器(比較器90)が備えるMOSトランジスタや、MOS型容量に対して、駆動電圧の低下を前提とした、微細化技術を適用することが可能となり、MOSトランジスタのゲート電極の縮小、ソース/ドレイン領域の縮小、及び、ゲート絶縁膜の薄膜化が可能となる。さらに、キャパシタアレイ(キャパシタアレイ40)が複数のキャパシタ(キャパシタ50a等)の両端にかかる最大電圧も低下する。その結果、MOS型容量のゲート絶縁膜の薄膜化及び電極の縮小が可能となる。
従って、アナログデジタル回路4を構成するMOSトランジスタやMOS容量のレイアウト面積を縮小させることができる。
RF受信機1は、実施例1のアナログデジタル回路4を使用したシステムであって、RF受信機1は、受信信号からノイズを除去するフィルタ回路と、ノイズを除去した受信信号を増幅する増幅器3と、受信信号をデジタル信号に変換する、上記のアナログデジタル回路4と、受信信号から変調前の信号を復元するDSP復調器を備える。
上記より、RF受信機1の機能を有するSOCにおいて、半導体基板上のアナログデジタル回路4が占めるレイアウト面積は小さくなる。また、アナログデジタル回路4自体により、入力信号のアナログ電圧の減衰が行われるため、アナログデジタル回路と、DSP復調器との間に、信号電圧を減衰する減衰器が不要となる。その結果、SOC全体のチップ面積が縮小する。
一方、入力信号のアナログ電圧を減衰が、容量による、共通ノードの電荷配分の変更によってなされるため、アナログ電圧中のノイズ成分も同時に同じ比率で減衰するため、入力信号のアナログ振幅が減衰しても、実際の信号とノイズのS/N比は維持される。
実施例1のアナログデジタル回路4においては、共通ノードの電圧の減衰に使用される、CDAC回路10のキャパシタ70が共通ノードに接続した。しかし、入力信号Vinの電圧Vinsの減衰に使用されるキャパシタを、入力端子と、スイッチ60a、60b、60c、60d、60eとの間に双方に接続されるように配置しても、共通ノードの電圧の減衰を行うことができる。そのような例を実施例2に示す。
コモン電圧固定用抵抗72は、一方の端子によって、キャパシタ71及びスイッチ60a、60b、60c、60d、60eと接続し、他方の端子によって基準信号Vcmと接続する。
従って、アナログデジタル回路4の変形例においても、SAR論理回路100と比較器90は同様な動作をする。
ただし、SAR論理回路100のサンプル動作1において、CDAC回路11の共有ノードに蓄積されるQ4は以下のようになる。
Q4=B×C0×C2×(Vcms−Vins)/(B×C0+C2)-------(4)式
一方、SAR論理回路100のホールド動作1からホールド動作4において、
Q5=(Vouts−Vrhs)×A×C0+(B−A)(Vouts−Vrls)×C0--------(5)式
(Bは、キャパシタアレイ40におけるキャパシタの合計容量をC0で割ったものである。Aは、高電圧信号VRHが印加されているキャパシタアレイ40におけるキャパシタの合計容量をC0で割ったものである。)
そうすると、(4)式、(5)式より、
Vouts=C2×(Vcms−Vins)/(B×C0+C2)+A×Vrhs/B+(B−A)×Vrls/B------(6)式
そうすると、(6)式からわかるように、入力信号Vinの振幅電圧Vinsは減衰用のキャパシタ71によって、C2/(B×C0+C2)に減衰して、共通ノードの電圧、すなわち、逐次比較信号Voutの電圧Voutsに寄与する。
なお、実施例2では、比較器90の他方の端子(逐次比較信号Voutsが入力されない側)に入力される基準信号の電圧はC2×Vcms/(B×C0+C2)である。そして、実施例2においても、SAR論理回路100は、CDAC回路11に漸近動作を行わせるように、信号Bit−0、信号Bit−1、信号Bit−2、信号Bit−3の論理の組み合わせを制御する。すなわち、SAR論理回路100は、(C2・Vins/(BC0+C2)−A・Vrhs/B−(B−A)・Vrls/B)が正か負かを判断することにより、(C2・Vins/(BC0+C2)−A・Vrhs/B−(B−A)・Vrls/B)の数値が0に漸近するように高電圧信号VRHを供給するキャパシタアレイ40のキャパシタの選択を行い、(C2・Vins/(BC0+C2)−A・Vrhs/B−(B−A)・Vrls/B)が最小となる数値Aを2進数で表したデジタル信号を出力する。
共通ノードに第1端子により接続し、最小容量を1としたときに、それぞれの容量が2n乗(nは正の整数)で表される複数の第1キャパシタ(キャパシタ50a、50b、50c、50d、50e)からなるキャパシタアレイ(キャパシタアレイ40)と、
第1キャパシタの第2端子それぞれに、第1基準電圧(高電圧VRHS)、又は、第2基準電圧(低電圧VRLS)の供給又は切断を行う複数の第1スイッチ(60b中の60b2、60c中の第2スイッチ、60d中の第2スイッチ、60e中の第2スイッチ)からなるスイッチアレイと、
共通ノードに接続し、第3基準電圧(Vcms)を供給又は切断を行う第2スイッチ(スイッチ30)と、
入力信号と直列に接続し、入力信号の減衰に寄与する第2キャパシタ(キャパシタ71)と、
第1キャパシタの第2端子それぞれに、第2キャパシタを電気的に接続又は分離する第3スイッチ(60b中の60b1、60c中の第1スイッチ、60d中の第1スイッチ、60e中の第1スイッチ)と、
共通ノードの電圧(Vouts)を、第4基準電圧(Vcmsに減衰率を掛けたもの)と比較する比較器(比較器90)と、
第1スイッチの供給又は切断、第2スイッチの供給又は切断、第3スイッチの接続又は分離を制御する制御回路と、を備えるアナログデジタル回路である。
そして、制御回路は第3スイッチによる第2キャパシタの接続と第2スイッチによる第3基準電圧の供給を同時に行うように制御する回路である。
また、制御回路は第1スイッチによる第1キャパシタへの第1基準電圧又は第2基準電圧の供給を行うときには、第2スイッチによる共通ノードへの第3基準電圧の分離を行うように制御する回路である。
さらに、制御回路は、第1基準電圧を供給する第1キャパシタの選択と、第2基準電圧を供給する第1キャパシタの選択を制御する回路である。
また、キャパシタアレイの全体容量が最小容量のB倍、第1基準電圧を供給する第1キャパシタの全体容量が最小容量のA倍であるとすると、制御回路は、(C2・Vins/(BC0+C2)−A・Vrhs/B−(B−A)・Vrls/B)が正か負かを比較器90から出力される信号の論理により判断することにより、(C2・Vins/(BC0+C2)−A・Vrhs/B−(B−A)・Vrls/B)の数値が0に漸近するように第1基準電圧を供給する第1スイッチの選択を行い、(C2・Vins/(BC0+C2)−A・Vrhs/B−(B−A)・Vrls/B)が最小となる数値Aを2進数で表したデジタル信号を出力する。
そうすると、上記のアナログデジタル回路4の変形例において、実施例1のアナログデジタル回路4と同様な効果がある。
RF受信機1が、実施例1のアナログデジタル回路4の変形を使用したシステムであって、RF受信機1は、受信信号からノイズを除去するフィルタ回路と、ノイズを除去した受信信号を増幅する増幅器3と、受信信号をデジタル信号に変換する、上記のアナログデジタル回路4と、受信信号から変調前の信号を復元するDSP復調器を備えるものとする。
上記より、RF受信機1の機能を有するSOCにおいて、実施例1のアナログデジタル回路4を使用した場合と同様な効果がある。
実施例1のアナログデジタル回路4においては、共通ノードの電圧の減衰に使用される、CDAC回路10のキャパシタ70が共通ノードに接続した。しかし、実施例2の変形例に示すように、入力信号Vinの電圧Vinsの減衰に使用されるキャパシタ71を、入力端子と、スイッチ60a、60b、60c、60d、60eとの間に双方に接続されるように配置しても、共通ノードの電圧の減衰を行うことができた。さらに、共通ノードの電圧の減衰に使用される、キャパシタを共通ノードとともに、そのキャパシタを介して入力信号を入力することとして、入力信号の周波数に対する制限を減少させることもできる。そのような例を実施例3に示す。
レベルシフト回路480、比較器490については、実施例1のレベルシフト回路80a、比較器90と同様な回路であるため、説明を省略する。
CDAC回路410については、図9を用いて説明する。
SAR論理回路500は、入力されたクロック信号に同期して、CDAC回路410によってサンプリングされた入力信号Vinに基づいて、CDAC回路410から逐次比較信号Voutを発生させ、CDAC回路410に逐次比較信号Voutの比較電圧を記憶させる、制御を行う回路である。
なお、CDAC回路410を制御するために、SAR論理回路100は、CDAC回路10に対して、信号Bit−0、信号Bit−1、信号Bit−2、信号Bit−3、信号bit−Dummy、信号SW−analog、信号SW−vcmを出力する。
また、SAR論理回路500は、逐次比較信号Voutを受けた比較器490から出力された逐次比較結果信号の論理に基づいて、サンプリングされた入力信号Vinのアナログ電圧に対応する、デジタル信号D[3:0]の各ビットを確定し、各ビットに対応する論理信号(信号D0、信号D1、信号D2、信号D3)及び信号状態を示す信号EOCを出力する回路である。SAR論理回路500が行うCDAC回路410の制御、及び、デジタル信号の特定については、後に図10、図11を用いて説明する。
キャパシタ412は、一方の電極によって、キャパシタアレイ414の共通ノードと接続する。
スイッチ411は、一方の端子によって、キャパシタ412の他方の電極と接続する。また、スイッチ411は、他方の2つの端子によって、基準信号Vcmh及び入力信号Vinと接続する。そして、スイッチ411は、SAR論理回路500から出力される、SW−Analog信号を受け、その論理に応じて、基準信号Vcmh又は入力信号Vinを、キャパシタ412の他方の電極に供給する。
スイッチ418は、SW−Vcm信号を受け、その論理に応じて、基準電圧を有する基準信号Vcmと、キャパシタアレイ40の共通ノードとを、接続分離するスイッチである。
キャパシタ416a、416b、416c、416d、416eは、その一方の電極が共通ノードに接続され、キャパシタ416a、416b、416c、416d、416eが有する容量の内の最小容量を1とした場合、他のキャパシタの容量は、2n乗(nは正の整数)により表される。すなわち、キャパシタアレイ416は、いわゆる、バイナリ重み付け容量値を有するキャパシタを備える。具体的には、キャパシタ416aの容量を1×Co(Coは正の定数)とした場合に、キャパシタ416bの容量は1×Co、キャパシタ416cの容量は2×Co、キャパシタ416dの容量は4×Co、キャパシタ416eの容量は8×Coである。
なお、共通ノードは、逐次比較信号Voutを出力する端子に接続し、共通ノードの電圧は逐次比較信号Voutの電圧と等しい。
スイッチ417a、417b、417c、417d、417eそれぞれは、他方の2つの端子において、基準信号VRH及び基準信号VRLと接続する。そして、スイッチ417a、417b、417c、417d、417eそれぞれは、SAR論理回路500から出力される、信号Bit−Dummy、信号Bit−0、信号Bit−1、信号Bit−2、信号Bit−3の論理に応じて基準信号VRH又は基準信号VRLの内の一つを、キャパシタ416a、416b、416c、416d、416eそれぞれの他方の電極に供給する。
ここで、基準信号VRH及び基準信号VRLの電圧を低耐圧MOSトランジスタの耐圧以下にしても問題がない。微細化技術を適用したMOSトランジスタを使用した場合、比較器490の電圧比較特性が向上するからである。
そうすると、スイッチ417a、417b、417c、417d、417eは微細化技術を適用した低耐圧MOSトランジスタを使用して構成することができる。その結果、スイッチ417a、417b、417c、417d、417eの供給及び切断を制御するための信号、信号Bit−Dummy、信号Bit−0、信号Bit−1、信号Bit−2、信号Bit−3の電圧振幅も低耐圧MOSトランジスタの耐圧以下にすることができる。また、信号Bit−Dummy、信号Bit−0、信号Bit−1、信号Bit−2、信号Bit−3を出力するSAR論理回路500と、スイッチ417a、417b、417c、417d、417eとは、レベルシフト回路を介さずに、直接接続することができる。
ただし、スイッチ411は、入力信号Vinの供給及び切断を行うため、入力信号Vinの電圧振幅の最大電圧に耐えることができるMOSトランジスタを使用する必要がある。また、スイッチ411がMOSトランジスタで構成された場合、そのゲート電極には、入力信号Vinの最大電圧と同程度の電圧を印加する必要がある。従って、SAR論理回路500から出力される信号SW−Analogの振幅電圧を、レベルシフタ480を介することにより、大きくする必要がある。
Q7=C3×(Vcms−Vins)+B×C0×(Vcms−Vrhs)/2+B×C0×(Vcms−Vrls)/2-------(7)式
なお、C3はキャパシタ412の容量である。Bは、キャパシタアレイ414におけるキャパシタの合計容量をC0で割ったものである。
Q8=(Vouts−Vrhs)×A×C0+(B−A)(Vouts−Vrls)×C0+(Vouts−Vcmhs)×C3--------(8)式
なお、Aは、高電圧信号VRHが印加されているキャパシタアレイ414におけるキャパシタの合計容量をC0で割ったものである。Vcmhsは基準信号Vcmhの電圧である。
Vouts=Vcms−C3×(Vins−Vcmhs)/(B×C0+C3)+(A−B/2)×C0×(Vrhs−Vrls)/(B×C0+C3)------(9)式
そうすると、(9)式からわかるように、入力信号Vinの振幅電圧Vinsは減衰用のキャパシタ412によって、C3/(B×C0+C3)に減衰して、共通ノードの電圧、すなわち、逐次比較信号Voutの電圧Voutsに寄与する。
初期状態210において、SAR論理回路500は、アナログ電圧を有する入力信号Vinに対応するデジタル信号の各ビットを保持する4つレジスタReg0、1、2、3をリセットする。
共通ノードには基準信号Vcmがスイッチ回路418を介して接続する。また、入力信号Vinが、スイッチ411によって、キャパシタ412と接続する。
一方、キャパシタ416eは基準電圧VRHに接続し、その他のキャパシタ416a、416b、416c、416dは基準電圧VRLに接続する。その結果、CDAC回路410の共有ノードに蓄積される電荷Q7は(7)式であらわされるようになる。
SAR論理回路500から出力される信号Bit−0、信号Bit−1、信号Bit−2、信号Bit−3の論理は、すなわち、ビット信号は{0111}を保持する。SAR論理回路500は論理”H”の信号Bit−Dummyを出力する。
その結果、共通ノードに蓄積される電荷Q8は(8)式であらわされるようになる。そして、共通ノードの電圧、すなわち、逐次比較信号Voutの電圧Voutsは(9)式であらわされる。
次いで、SAR論理回路100は、論理”L”の信号Bit−2を出力し、また、比較器90から出力される比較結果信号の論理と同様の論理を有する信号Bit−3を出力する。
その結果、ホールド動作1の後に、共通ノードの電圧が、Vcmsより高い場合には、ホールド動作2では、ビット信号は{1011}に設定される。共通ノードの電圧が、Vcmsより低い場合には、ホールド動作2では、ビット信号は{0011}に設定される。
その結果、(9)式において、ビット信号が{1100}に設定されたときには、Aは12、ビット信号が{0100}に設定されたときには、Aは4となる。
ホールド動作2の後、CDAC回路410の共通ノードの電圧と基準電圧Vcmの電圧Vcmsとを比較した結果、共通ノードの電圧が高ければ、比較器490の比較結果信号の論理は”L”になり、デジタル信号の3ビット目を表す信号D2の論理は”L”になる。一方、共通ノードの電圧が低ければ、比較器90の比較結果信号の論理は”H”になり、デジタル信号の3ビット目を表す信号D2の論理は”H”となる。
次いで、SAR論理回路500は、論理”H”の信号Bit−1を出力し、また、比較器490から出力された比較結果信号の論理と同様の論理を有する信号Bit−2を出力する。
その結果、ホールド動作2の後に、共通ノードの電圧(逐次比較信号Vouts)が、Vcmsより高い場合には、ホールド動作3では、ビット信号は{X001}に設定される。共通ノードの電圧が、Vcmsより低い場合には、ホールド動作3では、ビット信号は{X101}に設定される。ここで、Xは1又は0の整数である。
その結果、(9)式において、ビット信号が{1001}、{1101}に設定されたときには、Aは6、2となる。ビット信号が{1101}、{0101}に設定されたときには、Aは14、10となる。
ホールド動作3(215)の後、CDAC回路10の共通ノードの電圧と基準電圧Vcmの電圧Vcmsとを比較した結果、共通ノードの電圧が高ければ、比較器490の比較結果信号の論理は”L”になり、デジタル信号の2ビット目を表す信号D1の論理は”L”になる。一方、共通ノードの電圧が低ければ、比較器90の比較結果信号の論理は”H”になり、デジタル信号の2ビット目を表す信号D1の論理は”H”となる。
次いで、SAR論理回路500は、論理”L”の信号Bit−0を出力し、また、比較器490からの比較結果信号の論理と逆の論理を有する信号Bit−1を出力する。その結果、ホールド動作3の後に、共通ノードの電圧が、Vcmsより高い場合には、ホールド動作4では、ビット信号は{XX10}に設定される。共通ノードの電圧が、Vcmsより低い場合には、ホールド動作3では、ビット信号は{XX00}に設定される。ここで、Xは1又は0の整数である。
その結果、(9)式において、ビット信号が{0010}、{0110}、{1010}、{1110}に設定されたときには、Aは13、9、5、1となる。ビット信号が{0000}、{0100}、{1000}、{1100}に設定されたときには、Aは15、11、7、3となる。
ホールド動作4の後、CDAC回路10の共通ノードの電圧と基準電圧Vcmの電圧Vcmsとを比較した結果、共通ノードの電圧が高ければ、比較器490の比較結果信号の論理は”L”になり、デジタル信号の1ビットを表す信号D0の論理は”L”となる。一方、共通ノードの電圧が低ければ、比較器490の比較結果信号の論理は”H”になり、デジタル信号の1ビットを表す信号D0の論理は”H”となる。
CDAC動作は、図10に示した、サンプル動作及びホールド動作をどの期間で行っているかを示すものである。また、サンプル動作期間における、○の中の数字は、サンプル動作1、2を表している。また、ホールド期間における、○の中の数字は、ホールド動作1、2、3、4を表している。
比較結果信号については、比較器490から出力される信号である。
入力信号Vin、逐次比較信号Vout、信号SW−vcm、信号SW−analog、信号Bit−0、信号Bit−1、信号Bit−2、信号Bit−3、bit−Dummy信号、信号EOC、デジタル信号D[3:0](信号D0、信号D1、信号D2、信号D3)については、図8、図10におけるSAR論理回路500の説明とともに、説明を行っているので、説明を省略する。
なお、入力信号Vinの振幅電圧は、図11においては、GNDレベル(0v)から電源レベル(3.3v)である。また、逐次比較信号Voutの振幅電圧は、図11においては、GNDレベル(0v)から電源レベル(1.2v)である。
次いで、SAR論理回路500は、論理”L”の信号Bit−2を出力する。また、比較器490から出力される比較結果信号の論理は、論理”H”なので、SAR論理回路500は、その逆の論理”H”を有する信号Bit−3を出力する。すなわち、SAR論理回路500は、ビット信号を{1011}に設定する。
次いで、SAR論理回路500は、論理”L”の信号Bit−1を出力する。比較器490から出力される比較結果信号の論理は、論理”L”なので、SAR論理回路500は、論理”L”を有する信号Bit−2を出力する。すなわち、SAR論理回路100は、ビット信号を{1001}に設定する。
次いで、SAR論理回路500は、論理”L”の信号Bit−0を出力し、比較器490から出力される比較結果信号の論理は、論理”L”なので、SAR論理回路500は、論理”L”を有する信号Bit−1を出力する。すなわち、SAR論理回路100は、ビット信号を{1000}に設定する。
その後、SAR論理回路500は、時刻T2から時刻T8までに行われた動作を繰り返す。
共通ノードに第1端子により接続し、最小容量を1としたときに、それぞれの容量が2n乗(nは正の整数)で表される複数の第1キャパシタ(キャパシタ416a、416b、416c、416d、416e)からなるキャパシタアレイ(キャパシタアレイ414)と、
第1キャパシタの第2端子それぞれに、第1基準電圧(高電圧VRHS)、又は、第2基準電圧(低電圧VRLS)、の内の一つの供給又は切断を行う複数の第1スイッチ(417a、417b、417c、417d、417e)からなるスイッチアレイと、
共通ノードに第3端子により接続し、共通ノードの電圧減衰に寄与する第2キャパシタ(キャパシタ412)と、
第2キャパシタの第4端子に接続し、入力信号(Vin)又は第3基準電圧(Vcmh)の供給を行う第2スイッチと、
共通ノードに接続し、第3基準電圧(Vcms)を供給又は切断を行う第3スイッチ(スイッチ30)と、
共通ノードの電圧(Vouts)を、第4基準電圧(Vcms)と比較する比較器(比較器490)と、
第1スイッチの供給又は切断、第2スイッチの供給、第3スイッチの供給又は切断を制御する制御回路(SAR制御回路500)と、
を備えるアナログデジタル回路である。
また、制御回路は第1スイッチによる第1キャパシタへの第1基準電圧又は第2基準電圧の供給を行うときには、第3スイッチによる共通ノードへの第4基準電圧の切断を行うように制御する回路である。
さらに、制御回路は、比較器からの出力される信号の論理に基づいて、複数の第1スイッチの内、第1基準電圧の供給を行う第1スイッチと、第2基準電圧の供給を行う第1スイッチを選択するように制御する回路である。
また、キャパシタアレイの全体容量が最小容量のB倍、第1基準電圧を供給する第1キャパシタの全体容量が最小容量のA倍であるとすると、制御回路は、(C3×(Vins−Vcmhs)−(A−B/2)×C0×(Vrhs−Vrls))が正か負かを、比較器から出力される信号の論理に基づいて判断し、(C3×(Vins−Vcmhs)−(A−B/2)×C0×(Vrhs−Vrls))の数値が0に漸近するように第1基準電圧を供給する第1スイッチの選択を行い、(C3×(Vins−Vcmhs)−(A−B/2)×C0×(Vrhs−Vrls))が最小となる数値Aを2進数で表したデジタル信号を出力する。
その結果、共通ノードにおける信号を受ける比較器(比較器490)が備えるMOSトランジスタや、MOS型容量に対して、駆動電圧の低下を前提とした、微細化技術を適用することが可能となり、MOSトランジスタのゲート電極の縮小、ソース/ドレイン領域の縮小、及び、ゲート絶縁膜の薄膜化が可能となる。さらに、キャパシタアレイ(キャパシタアレイ414)が複数のキャパシタ(キャパシタ416a等)の両端にかかる最大電圧も低下する。その結果、MOS型容量のゲート絶縁膜の薄膜化及び電極の縮小が可能となる。
従って、アナログデジタル回路400を構成するMOSトランジスタやMOS容量のレイアウト面積を縮小させることができる。
また、SAR論理回路500から出力される信号Bit−Dummy、信号Bit−0、信号Bit−1、信号Bit−2、信号Bit−3に対しては、レベルシフト回路が不要なため、アナログデジタル回路400のレイアウト面積を縮小させることができる。
一方、入力信号のアナログ電圧を減衰が、容量による、共通ノードの電荷配分の変更によってなされるため、アナログ電圧中のノイズ成分も同時に同じ比率で減衰するため、入力信号のアナログ振幅が減衰しても、実際の信号とノイズのS/N比は維持される。
実施例3のアナログデジタル回路400のCDAC回路410では、共通ノードへ基準信号Vcmを供給するのに、スイッチを使用していた。しかし、入力信号Vin、逐次比較信号Voutが交流であることを考えると、スイッチの代わりに抵抗であってもよい。そのような例を実施例4に示す。
キャパシタ422は、一方の電極によって、キャパシタアレイ428の共通ノードと接続する。
スイッチ421は、一方の端子によって、キャパシタ422の他方の電極と接続する。また、スイッチ421は、他方の2つの端子によって、基準信号AVS及び入力信号Vinと接続する。そして、スイッチ421は、SAR論理回路500の第1変形例から出力される、SW−Analog信号を受け、その論理に応じて、基準信号AVS又は入力信号Vinを、キャパシタ422の他方の電極に供給する。
抵抗423は、基準信号Vcmを一方の端子で受け、他方の端子でキャパシタアレイ428の共通ノードに接続し、基準信号Vcmの基準電圧Vcmsを供給する。
抵抗424は、基準信号AVDHを一方の端子で受け、他方の端子でキャパシタアレイ428の共通ノードに接続し、基準信号AVDHの基準電圧を供給する。
ここで、抵抗423、424はそれぞれ、直流的にキャパシタアレイ428の共通ノードに接続している。従って、SAR論理回路500の第1変形例からの制御による、入力信号Vinのデジタル化のための、共通ノードの電圧漸近動作、すなわち、共通ノードの交流的な動作の際には、抵抗423、424は、基準信号Vcm及び基準信号AVDHを共通ノードから分離することになる。
キャパシタ426a、426b、426c、426d、426eは、その一方の電極が共通ノードに接続されている。キャパシタ426a、426b、426c、426d、426eが有する容量の内の最小容量を1とした場合、他のキャパシタの容量は、2n乗(nは正の整数)により表される。すなわち、キャパシタアレイ428は、いわゆる、バイナリ重み付け容量値を有するキャパシタを備える。具体的には、キャパシタ426aの容量を1×Co(Coは正の定数)とした場合に、キャパシタ426bの容量は1×Co、キャパシタ426cの容量は2×Co、キャパシタ426dの容量は4×Co、キャパシタ426eの容量は8×Coである。
なお、共通ノードは、逐次比較信号Voutを出力する端子に接続し、共通ノードの電圧は逐次比較信号Voutの電圧と等しい。
スイッチ427a、427b、427c、427d、427eそれぞれは、他方の2つの端子において、基準信号VRH及び基準信号VRLと接続する。そして、スイッチ427a、427b、427c、427d、427eそれぞれは、SAR論理回路500の第1変形例から出力される、信号Bit−Dummy、信号Bit−0、信号Bit−1、信号Bit−2、信号Bit−3の論理に応じて基準信号VRH又は基準信号VRLの内の一つを、キャパシタ426a、426b、426c、426d、426eそれぞれの他方の電極に供給する。
具体的には、CDAC回路420では、基準信号Vcmと共通ノードとを接続分離する必要がないため、SAR論理回路500の第1変形例は、信号SW−vcmの出力を行わない。なお、SAR論理回路500の第1変形例は、その他の信号SW−Analog、信号Bit−0、信号Bit−1、信号Bit−2、信号Bit−3、信号bit−Dummy、信号EOC、デジタル信号D[3:0](信号D0、信号D1、信号D2、信号D3)については、同様に出力する。
Q27=C3×(Vaa−Vins)+B×C0×(Vaa−Vrhs)/2+B×C0×(Vaa−Vrls)/2-------(27)式
なお、(27)式において、C3はキャパシタ422の容量である。Bは、キャパシタアレイ428におけるキャパシタの合計容量をC0で割ったものである。また、Vaaは、Vcms+(Vavdh−Vcms)×R423/(R423+R424)である。ここで、Vavdhは、基準信号AVDHの電圧、R423は抵抗423の抵抗値、R424は抵抗424の抵抗値である。
Q28=(Vouts−Vrhs)×A×C0+(B−A)(Vouts−Vrls)×C0+(Vouts−Vavs)×C3--------(28)式
なお、Aは、高電圧信号VRHが印加されているキャパシタアレイ428におけるキャパシタの合計容量をC0で割ったものである。Vavsは基準信号AVSの電圧である。
Vouts=Vaa−C3×(Vins−Vavs)/(B×C0+C3)+(A−B/2)×C0×(Vrhs−Vrls)/(B×C0+C3)------(29)式
そうすると、(29)式からわかるように、入力信号Vinの振幅電圧Vinsは減衰用のキャパシタ422によって、C3/(B×C0+C3)に減衰され、共通ノードの電圧、すなわち、逐次比較信号Voutの電圧Voutsとして出力される。それによって、共通ノードの電圧を受け、そのアナログ電圧を基準電圧と比較する比較器490を構成するMOSトランジスタの耐圧を、アナログ入力信号Vinの信号振幅の最大電圧より低くすることが可能となる。
共通ノードに第1端子により接続し、最小容量を1としたときに、それぞれの容量が2n乗(nは正の整数)で表される複数の第1キャパシタ(キャパシタ426a、426b、426c、426d、426e)からなるキャパシタアレイ(キャパシタアレイ428)と、
第1キャパシタの第2端子それぞれに、第1基準電圧(高電圧VRHS)、又は、第2基準電圧(低電圧VRLS)、の内の一つの供給又は切断を行う複数の第1スイッチ(427a、427b、427c、427d、427e)からなるスイッチアレイ(スイッチアレイ429)と、
共通ノードに第3端子により接続し、共通ノードの電圧減衰に寄与する第2キャパシタ(キャパシタ422)と、
第2キャパシタの第4端子に接続し、入力信号(Vin)又は第3基準電圧(Vavs)の供給を行う第2スイッチと、
共通ノードに接続し、第3基準電圧(Vcms)の供給を行う第1抵抗(抵抗423)と、
共通ノードに接続し、第4基準電圧(Vavdh)の供給を行う第2抵抗(抵抗424)と、
共通ノードの電圧(Vouts)を、第5基準電圧(Vcms)と比較する比較器(比較器490)と、
第1スイッチの供給又は切断、又は、第2スイッチの供給を制御する制御回路(SAR制御回路500の変形例)と、
を備えるアナログデジタル回路である。
実施例4のアナログデジタル回路400の第1変形例は、実施例3に示したアナログデジタル回路400と同様に動作する。
従って、実施例4のアナログ回路400の第1変形例は実施例3に示したアナログデジタル回路400と同様な効果を生じる。
さらに、基準信号Vcmと共通ノード接続するスイッチが不要なため、CDAC回路420の回路レイアウト面積は減少し、実施例4のアナログ回路400の第1変形例のレイアウト面積も減少する。
キャパシタ433は、一方の電極によって、キャパシタアレイ438の共通ノードと接続する。
スイッチ432は、一方の端子によって、キャパシタ433の他方の電極と接続する。また、スイッチ432は、他方の2つの端子によって、基準信号AVDH及び入力信号Vinと接続する。そして、スイッチ432は、SAR論理回路500の第2変形例から出力される、信号SW−Analogを受け、その論理に応じて、基準信号AVDH又は入力信号Vinを、キャパシタ432の他方の電極に供給する。
キャパシタ434は、一方の電極によって、キャパシタアレイ438の共通ノードと接続する。
スイッチ431は、一方の端子によって、キャパシタ434の他方の電極と接続する。また、スイッチ431は、他方の2つの端子によって、基準信号AVSH及び入力信号Vinと接続する。そして、スイッチ431は、SAR論理回路500の第2変形例から出力される、SW−Analog信号を受け、その論理に応じて、基準信号AVSH又は入力信号Vinを、キャパシタ434の他方の電極に供給する。
キャパシタ436a、436b、436c、436d、436eは、その一方の電極が共通ノードに接続されている。キャパシタ436a、436b、436c、436d、436eが有する容量の内の最小容量を1とした場合、他のキャパシタの容量は、2n乗(nは正の整数)により表される。すなわち、キャパシタアレイ438は、いわゆる、バイナリ重み付け容量値を有するキャパシタを備える。具体的には、キャパシタ436aの容量を1×Co(Coは正の定数)とした場合に、キャパシタ436b、436c、436d、436eの容量、1×Co、2×Co、4×Co、8×Coである。
なお、共通ノードは、逐次比較信号Voutを出力する端子に接続し、共通ノードの電圧は逐次比較信号Voutの電圧と等しい。
スイッチ437a、437b、437c、437d、437eそれぞれは、他方の2つの端子において、基準信号VRH及び基準信号VRLと接続する。そして、スイッチ437a、437b、437c、437d、437eそれぞれは、SAR論理回路500の第2変形例から出力される、Bit−Dummy信号、Bit−0信号、Bit−1信号、Bit−2信号、Bit−3信号の論理に応じて基準信号VRH又は基準信号VRLの内の一つを、キャパシタ436a、436b、436c、436d、436eそれぞれの他方の電極に供給する。
スイッチ435は一方の端子に基準信号Vcmを受け、他方の端子でキャパシタアレイ438の共通ノードに接続する。スイッチ435は、信号SW−Vcmの論理に応じて、基準信号Vcmと共通ノードを接続又は分離する。
具体的には、SAR論理回路500の第2変形例は、信号SW−vcm、信号SW−Analog、信号Bit−0、信号Bit−1、信号Bit−2、信号Bit−3、信号bit−Dummy、信号EOC、デジタル信号D[3:0](信号D0、信号D1、信号D2、信号D3)を出力する。
Q37=(C4+C5)×(Vcms−Vins)+B×C0×(Vcms−Vrhs)/2+B×C0×(Vcms−Vrls)/2-------(37)式
なお、(37)式において、C4はキャパシタ433の容量、C5はキャパシタ434の容量である。Bは、キャパシタアレイ438におけるキャパシタの合計容量をC0で割ったものである。
Q38=(Vouts−Vrhs)×A×C0+(B−A)(Vouts−Vrls)×C0+(Vouts−Vavsh)×C4+(Vouts−Vavdh)×C5-(38)式
なお、Aは、高電圧信号VRHが印加されているキャパシタアレイ439におけるキャパシタの合計容量をC0で割ったものである。Vavshは基準信号AVSHの電圧である。Vavdhは基準信号AVDHの電圧である。
Vouts=Vcms−(C4+C5)×(Vins−Vavs)/(B×C0+C4+C5)+(A−B/2)×C0×(Vrhs−Vrls)/(B×C0+C4+C5)+(Vavsh×C4+Vavdh×C5)/(B×C0+C4+C5)------(39)式
そうすると、(39)式からわかるように、入力信号Vinの振幅電圧Vinsは減衰用のキャパシタ433、434によって、(C4+C5)/(B×C0+C4+C5)に減衰して、共通ノードの電圧、すなわち、逐次比較信号Voutの電圧Voutsとなる。それによって、共通ノードの電圧を受け、そのアナログ電圧を基準電圧と比較する比較器490を構成するMOSトランジスタの耐圧を、アナログ入力信号Vinの信号振幅の最大電圧より低くすることが可能となる。
共通ノードに第1端子により接続し、最小容量を1としたときに、それぞれの容量が2n乗(nは正の整数)で表される複数の第1キャパシタ(キャパシタ436a、436b、436c、436d、436e)からなるキャパシタアレイ(キャパシタアレイ438)と、
第1キャパシタの第2端子それぞれに、第1基準電圧(高電圧VRHS)、又は、第2基準電圧(低電圧VRLS)、の内の一つの供給又は切断を行う複数の第1スイッチ(437a、437b、437c、437d、437e)からなるスイッチアレイ(スイッチアレイ439)と、
共通ノードに接続し、第3基準電圧(Vcms)を供給又は切断を行う第2スイッチ(スイッチ435)と、
共通ノードに第3端子により接続し、共通ノードの電圧減衰に寄与する第2キャパシタ(キャパシタ433)と、
第2キャパシタの第4端子に接続し、入力信号(Vin)又は第4基準電圧(Vavsh)の供給を行う第3スイッチ(431)と、
共通ノードに第5端子により接続し、共通ノードの電圧減衰に寄与する第3キャパシタ(キャパシタ434)と、
第3キャパシタの第6端子に接続し、入力信号(Vin)又は第5基準電圧(Vavdh)の供給を行う第4スイッチ(432)と、
共通ノードの電圧(Vouts)を、第6基準電圧(Vcms)と比較する比較器(比較器490)と、
第1スイッチの供給又は切断、第2スイッチの供給又は切断、第3スイッチの供給又は切断、又は、第4スイッチの供給又は切断を制御する制御回路(SAR制御回路500の第2変形例)と、
を備えるアナログデジタル回路である。
実施例4のアナログデジタル回路400の第2変形例は、実施例3に示したアナログデジタル回路400と同様に動作する。
従って、実施例4のアナログ回路400の第2変形例は実施例3に示したアナログデジタル回路400と同様な効果を生じる。
サンプル&ホールド回路441nは、スイッチ442n、キャパシタ443n、スイッチ444nを備える。
キャパシタ443nは、一方の電極によって、キャパシタアレイ448の共通ノードと接続する。
スイッチ442nは、一方の端子によって、キャパシタ443nの他方の電極と接続する。また、スイッチ442nは、他方の2つの端子によって、基準信号VCMH及び入力信号Vinと接続する。そして、スイッチ442nは、スイッチ444nの一方の端子からの信号の論理に応じて、基準信号VCMH又は入力信号Vinを、キャパシタ443nの他方の電極に供給する。
スイッチ444nは、他方の端子によって、SAR論理回路500の第3変形例から出力される、SW−Analog信号を受ける。スイッチ444nは、SAR論理回路500の第3変形例から出力される、信号En−attn(nは正の整数であり、存在するサンプル&ホールド回路の追番に対応する数である。)の論理に応じて、一方の端子より、スイッチ442nへ信号を出力する。
信号En−attn(nは正の整数であり、存在するサンプル&ホールド回路の追番に対応する数である。)は、サンプル&ホールド回路441nを活性化する信号である。本実施例では、サンプル&ホールド回路441nは5個あり、その内のどれを活性化するかを信号En−attn(nは正の整数であり、存在するサンプル&ホールド回路の追番に対応する数である。)の論理で決定する。その活性化は、スイッチ444nに信号SW−analogを通過させることで行われる。
キャパシタ446a、446b、446c、446d、446eは、その一方の電極が共通ノードに接続されている。キャパシタ446a、446b、446c、446d、446eが有する容量の内の最小容量を1とした場合、他のキャパシタの容量は、2n乗(nは正の整数)により表される。すなわち、キャパシタアレイ448は、いわゆる、バイナリ重み付け容量値を有するキャパシタを備える。具体的には、キャパシタ446aの容量を1×Co(Coは正の定数)とした場合に、キャパシタ446b、446c、446d、446eの容量、1×Co、2×Co、4×Co、8×Coである。
なお、共通ノードは、逐次比較信号Voutを出力する端子に接続し、共通ノードの電圧は逐次比較信号Voutの電圧と等しい。
スイッチ447a、447b、447c、447d、447eそれぞれは、他方の2つの端子において、基準信号VRH及び基準信号VRLと接続する。そして、スイッチ447a、447b、447c、447d、447eそれぞれは、SAR論理回路500の第3変形例から出力される、Bit−Dummy信号、Bit−0信号、Bit−1信号、Bit−2信号、Bit−3信号の論理に応じて基準信号VRH又は基準信号VRLの内の一つを、キャパシタ446a、446b、446c、446d、467eそれぞれの他方の電極に供給する。
スイッチ445は一方の端子に基準信号Vcmを受け、他方の端子でキャパシタアレイ448の共通ノードに接続する。スイッチ445は、信号SW−Vcmの論理に応じて、基準信号Vcmと共通ノードを接続又は分離する。
具体的には、SAR論理回路500の第3変形例は、信号SW−vcm、信号SW−Analog、信号Bit−0、信号Bit−1、信号Bit−2、信号Bit−3、信号bit−Dummy、信号EOC、デジタル信号D[3:0](信号D0、信号D1、信号D2、信号D3)を出力する。
Q47=C6×(Vcms−Vins)+B×C0×(Vcms−Vrhs)/2+B×C0×(Vcms−Vrls)/2-------(47)式
なお、(47)式において、C6はキャパシタ443aの容量に活性化したサンプル&ホールド回路441nの数を掛けたものである。Bは、キャパシタアレイ448におけるキャパシタの合計容量をC0で割ったものである。
Q48=(Vouts−Vrhs)×A×C0+(B−A)(Vouts−Vrls)×C0+(Vouts−Vcmhs)×C6--------(48)式
なお、Aは、高電圧信号VRHが印加されているキャパシタアレイ449におけるキャパシタの合計容量をC0で割ったものである。Vcmhsは基準信号Vcmhの電圧である。
そうすると、電荷Q47と電荷Q48は等しいので、(47)式、(48)式より、
Vouts=Vcms−C6×(Vins−Vcmhs)/(B×C0+C6)+(A−B/2)×C0×(Vrhs−Vrls)/(B×C0+C6)------(49)式
そうすると、(49)式からわかるように、入力信号Vinの振幅電圧Vinsは減衰用のキャパシタ443aによって、C6/(B×C0+C6)に減衰され、共通ノードの電圧、すなわち、逐次比較信号Voutの電圧Voutsとなる。それによって、共通ノードの電圧を受け、そのアナログ電圧を基準電圧と比較する比較器490を構成するMOSトランジスタの耐圧を、アナログ入力信号Vinの信号振幅の最大電圧より低くすることが可能となる。
共通ノードに第1端子により接続し、最小容量を1としたときに、それぞれの容量が2n乗(nは正の整数)で表される複数の第1キャパシタ(キャパシタ446a、446b、446c、446d、446e)からなるキャパシタアレイ(キャパシタアレイ448)と、
第1キャパシタの第2端子それぞれに、第1基準電圧(高電圧VRHS)、又は、第2基準電圧(低電圧VRLS)、の内の一つの供給又は切断を行う複数の第1スイッチ(447a、447b、447c、447d、447e)からなるスイッチアレイ(スイッチアレイ449)と、
共通ノードに接続し、第3基準電圧(Vcms)を供給又は切断を行う第2スイッチ(スイッチ445)と、
共通ノードに第3端子により接続し、共通ノードの電圧減衰に寄与する第2キャパシタ(キャパシタ443a)と、
第2キャパシタの第4端子に接続し、入力信号(Vin)又は第4基準電圧(Vcmh)の供給を行う第3スイッチと、
共通ノードの電圧(Vouts)を、第5基準電圧(Vcms)と比較する比較器(比較器490)と、
第1スイッチの供給又は切断、第2スイッチの供給又は切断、又は、第3スイッチの供給又は切断を制御する制御回路(SAR制御回路500の第3変形例)と、
を備えるアナログデジタル回路である。
実施例6のアナログデジタル回路400の第3変形例は、実施例3に示したアナログデジタル回路400と同様に動作する。
従って、実施例6のアナログ回路400の第3変形例は実施例3に示したアナログデジタル回路400と同様な効果を生じる。
サンプル&ホールド回路460nは、インバータ461n、462n、AND463n、466n、OR464n、465n、スイッチ467n、468n、P型トランジスタ471n、N型トランジスタ472n、及び、キャパシタ473n、474nを備える。
インバータ462nは信号EN−attnを受け、その反転信号INVEN−attnを出力する。
インバータ461nは信号SW−analogを受け、その反転信号INVSW−analogを出力する。
AND463nは信号EN−attn及び反転信号INVSW−analogを受け、その論理積をあらわす信号論理積attn−analogを出力する。
OR464nは信号SW−analog及び反転信号INVEN−attnを受け、その論理和をあらわす信号論理和attn−analogを出力する。
AND465nは反転信号INVEN−attn及び信号論理積attn−analogを受け、その論理積をあらわす信号論理積attn−論理積attn−analogを出力する。
OR466nは信号EN−attn及び信号論理和attn−analogを受け、その論理和をあらわす信号論理和attn−論理和attn−analogを出力する。
スイッチ467n、468nは、入力端子と出力端子間に並列に配置されたP型MOSトランジスタ及びN型MOSトランジスタを備え、P型MOSトランジスタのゲート電極で信号論理和attn−analogを受け、N型MOSトランジスタのゲート電極で信号論理積attn−analogを受ける。スイッチ467nは、信号SW−analogの論理が”L”であり、かつ、信号EN−attnの論理が”H”である場合に、入力信号Vinをキャパシタ473n、474nの一方の電極に供給する。
キャパシタ473n、474nは、他方の電極によって、キャパシタアレイ458の共通ノードと接続する。
P型MOSトランジスタ471nはそのゲート電極で、信号論理積attn−論理積attn−analogを受け、信号EN−attnの論理が”L”又は信号SW−analogの論理が”H”であるときに、信号AVDHの電圧Vavdhsをキャパシタ473nの一方の電極に供給する。
N型MOSトランジスタ472nはそのゲート電極で、信号論理和attn−論理和attn−analogを受け、信号EN−attnの論理が”L”又は信号SW−analogの論理が”H”であるときに、信号AVSHの電圧Vavshsをキャパシタ474nの一方の電極に供給する。
信号En−attn(nは正の整数であり、存在するサンプル&ホールド回路の追番に対応する数である。)は、サンプル&ホールド回路460nを活性化する信号である。本実施例では、サンプル&ホールド回路460nは5個あり、その内のどれを活性化するかを信号En−attn(nは正の整数であり、存在するサンプル&ホールド回路の追番に対応する数である。)の論理で決定する。
キャパシタ456a、456b、456c、456d、456eは、その一方の電極が共通ノードに接続されている。キャパシタ456a、456b、456c、456d、456eが有する容量の内の最小容量を1とした場合、他のキャパシタの容量は、2n乗(nは正の整数)により表される。すなわち、キャパシタアレイ458は、いわゆる、バイナリ重み付け容量値を有するキャパシタを備える。具体的には、キャパシタ456aの容量を1×Co(Coは正の定数)とした場合に、キャパシタ456b、456c、456d、456eの容量、1×Co、2×Co、4×Co、8×Coである。
なお、共通ノードは、逐次比較信号Voutを出力する端子に接続し、共通ノードの電圧は逐次比較信号Voutの電圧と等しい。
スイッチ457a、457b、457c、457d、457eそれぞれは、他方の2つの端子において、基準信号VRH及び基準信号VRLと接続する。そして、スイッチ457a、457b、457c、457d、457eそれぞれは、SAR論理回路500の第4変形例から出力される、Bit−Dummy信号、Bit−0信号、Bit−1信号、Bit−2信号、Bit−3信号の論理に応じて基準信号VRH又は基準信号VRLの内の一つを、キャパシタ456a、456b、456c、456d、457eそれぞれの他方の電極に供給する。スイッチ457a、457b、457c、457d、457eは、Bit−Dummy信号、Bit−0信号、Bit−1信号、Bit−2信号、Bit−3信号をゲート電極で受ける、P型MOSトランジスタとN型MOSトランジスタを備える。上記のP型MOSトランジスタはソース電極に基準信号VRHを受け、ドレイン電極により、キャパシタ456a、456b、456c、456d、457eそれぞれに接続する。上記のN型MOSトランジスタはソース電極に基準信号VRLを受け、ドレイン電極により、キャパシタ456a、456b、456c、456d、457eそれぞれに接続する。
インバータ451は、信号SW−vcmを受け、その反転信号INVSW−vcmを出力する。
スイッチ455は一方の端子に基準信号Vcmを受け、他方の端子でキャパシタアレイ458の共通ノードに接続する。スイッチ455は、信号SW−Vcmの論理に応じて、基準信号Vcmと共通ノードを接続又は分離する。スイッチ455は一方の端子及び他方の端子間に並列に配置された、P型MOSトランジスタとN型MOSトランジスタを備える。そのP型MOSトランジスタとN型MOSトランジスタは、それぞれのゲート電極で反転信号INVSW−vcm、信号SW−vcmを受ける。
具体的には、SAR論理回路500の第4変形例は、信号SW−vcm、信号SW−Analog、信号Bit−0、信号Bit−1、信号Bit−2、信号Bit−3、信号bit−Dummy、信号EOC、デジタル信号D[3:0](信号D0、信号D1、信号D2、信号D3)を出力する。
Q57=C7×(Vcms−Vins)+B×C0×(Vcms−Vrhs)/2+B×C0×(Vcms−Vrls)/2-------(57)式
なお、(57)式において、C7はキャパシタ473n、474nの容量に活性化したサンプル&ホールド回路460nの数を掛けたものである。Bは、キャパシタアレイ458におけるキャパシタの合計容量をC0で割ったものである。
Q58=(Vouts−Vrhs)×A×C0+(B−A)(Vouts−Vrls)×C0+(Vouts−Vcmhs)×C6--------(58)式
なお、Aは、高電圧信号VRHが印加されているキャパシタアレイ459におけるキャパシタの合計容量をC0で割ったものである。Vcmhsは基準信号Vcmhの電圧である。
そうすると、電荷Q57と電荷Q58は等しいので、(57)式、(58)式より、
Vouts=Vcms−C7×(Vins−Vcmhs)/(B×C0+C7)+(A−B/2)×C0×(Vrhs−Vrls)/(B×C0+C7)------(59)式
そうすると、(59)式からわかるように、入力信号Vinの振幅電圧Vinsは減衰用のキャパシタ473、474によって、C7/(B×C0+C7)に減衰され、共通ノードの電圧、すなわち、逐次比較信号Voutの電圧Voutsとなる。それによって、共通ノードの電圧を受け、そのアナログ電圧を基準電圧と比較する比較器490を構成するMOSトランジスタの耐圧を、アナログ入力信号Vinの信号振幅の最大電圧より低くすることが可能となる。
共通ノードに第1端子により接続し、最小容量を1としたときに、それぞれの容量が2n乗(nは正の整数)で表される複数の第1キャパシタ(キャパシタ456a、456b、456c、456d、456e)からなるキャパシタアレイ(キャパシタアレイ458)と、
第1キャパシタの第2端子それぞれに、第1基準電圧(高電圧VRHS)、又は、第2基準電圧(低電圧VRLS)、の内の一つの供給又は切断を行う複数の第1スイッチ(457a、457b、457c、457d、457e)からなるスイッチアレイ(スイッチアレイ459)と、
共通ノードに接続し、第3基準電圧(Vcms)を供給又は切断を行う第2スイッチ(スイッチ455)と、
共通ノードに第3端子により接続し、共通ノードの電圧減衰に寄与する第2キャパシタ(キャパシタ473)と、
第2キャパシタの第4端子に接続し、入力信号(Vin)又は第4基準電圧(Vavdhs)の供給を行う第3スイッチと、
共通ノードに第5端子により接続し、共通ノードの電圧減衰に寄与する第3キャパシタ(キャパシタ474)と、
第2キャパシタの第6端子に接続し、入力信号(Vin)又は第5基準電圧(Vavshs)の供給を行う第4スイッチと、
共通ノードの電圧(Vouts)を、第6基準電圧(Vcms)と比較する比較器(比較器490)と、
第1スイッチの供給又は切断、第2スイッチの供給又は切断、第3スイッチの供給又は切断、又は、第4スイッチの供給又は切断を制御する制御回路(SAR制御回路500の第4変形例)と、
を備えるアナログデジタル回路である。
実施例7のアナログデジタル回路400の第4変形例は、実施例3に示したアナログデジタル回路400と同様に動作する。
従って、実施例7のアナログ回路400の第4変形例は実施例3に示したアナログデジタル回路400と同様な効果を生じる。
(付記1)
共通ノードに第1端子により接続され、最小容量を1としたときに、それぞれの容量が2n乗(nは正の整数)で表される複数の第1キャパシタを含むキャパシタアレイと、
前記共通ノードに接続され、前記共通ノードの電圧減衰に寄与する第2キャパシタと、
それぞれの前記第1キャパシタの第2端子に、第1基準電圧、第2基準電圧、又は、入力信号の電圧の内の一つの供給又は切り離しを行う第1スイッチ複数個を含むスイッチアレイと、
前記共通ノードに接続し、第3基準電圧の供給又は切り離しを行う第2スイッチと、
前記共通ノードの電圧を、前記第3基準電圧と比較する比較器と、
前記第1スイッチによる供給又は切り離し、及び、前記第2スイッチによる供給又は切り離しを制御する制御回路と、
を備えることを特徴とするアナログデジタル回路。
(付記2)
前記制御回路は、前記第1スイッチによる入力信号の電圧の供給と、前記第2スイッチによる第3基準電圧の供給を同時に行うように制御することを特徴とする付記1記載のアナログデジタル回路。
(付記3)
前記制御回路は、前記キャパシタアレイの前記共有ノードに、前記第1スイッチによる第1基準電圧又は第2基準電圧の供給を行うときには、前記第2スイッチにより、前記共通ノードへの前記第3基準電圧の切り離しを行うように制御することを特徴とする付記2記載のアナログデジタル回路。
(付記4)
前記制御回路は、前記比較器からの出力される信号の論理に基づいて、前記複数の第1スイッチの内、前記第1基準電圧の供給を行う前記第1スイッチと、前記第2基準電圧の供給を行う第1スイッチを選択するように制御することを特徴とする付記1記載のアナログデジタル回路。
(付記5)
前記キャパシタアレイの全体容量が最小容量のB倍、前記第1基準電圧を供給された前記第1キャパシタの容量が最小容量のA倍であるとすると、前記制御回路は、(B・Vins−A・Vrhs−(B−A)・Vrls)が正か負かを、前記比較器から出力される信号の論理に基づいて判断し、(B・Vins−A・Vrhs−(B−A)・Vrls)の数値が0に漸近するように前記第1基準電圧の供給を行う前記第1スイッチの選択をするような制御を行い、(B・Vins−A・Vrhs−(B−A)・Vrls)が最小となる数値Aを2進数で表したデジタル信号を出力することを特徴とする付記4記載のアナログデジタル回路。
(付記6)
共通ノードに第1端子により接続され、最小容量を1としたときに、それぞれの容量が2n乗(nは正の整数)で表される複数の第1キャパシタからなるキャパシタアレイと、
それぞれの前記第1キャパシタの第2端子に、第1基準電圧又は第2基準電圧の供給、又は、切り離しを行う第1スイッチ複数個からなるスイッチアレイと、
前記共通ノードに接続され、第3基準電圧の供給又は切り離しを行う第2スイッチと、
入力信号と直列に接続され、入力信号の減衰に寄与する第2キャパシタと、
前記第1キャパシタの第2端子それぞれに、前記第2キャパシタを電気的に接続又は分離する第3スイッチと、
前記共通ノードの電圧を、第4基準電圧と比較する比較器と、
第1スイッチの供給又は切り離し、第2スイッチの供給又は切り離し、第3スイッチの接続又は分離を制御する制御回路と、を備えることを特徴とするアナログデジタル回路。
(付記7)
共通ノードに第1端子により接続され、最小容量を1としたときに、それぞれの容量が2n乗(nは正の整数)で表される複数の第1キャパシタからなるキャパシタアレイと、
第1キャパシタの第2端子それぞれに、第1基準電圧又は第2基準電圧の内の一つの供給又は切断を行う複数の第1スイッチからなるスイッチアレイと、
前記共通ノードに第3端子により接続され、前記共通ノードの電圧減衰に寄与する第2キャパシタと、
前記第2キャパシタの第4端子に接続され、入力信号又は第3基準電圧の供給を行う第2スイッチと、
前記共通ノードに接続され、前記第3基準電圧を供給又は切り離しを行う第3スイッチと、
前記共通ノードの電圧を、前記第4基準電圧と比較する比較器と、
前記第1スイッチの供給又は切り離し、前記第2スイッチの供給、前記第3スイッチの供給又は切り離しを制御する制御回路と、
を備えることを特徴とするアナログデジタル回路。
(付記8)
前記制御回路は前記第2スイッチによる前記入力信号の電圧の供給と、前記第3スイッチによる前記第4基準電圧の供給を同時に行うように制御することを特徴とする付記7記載のアナログデジタル回路。
(付記9)
前記制御回路は、前記第1スイッチによる前記第1キャパシタへの前記第1基準電圧又は前記第2基準電圧の供給を行うときには、前記第3スイッチによる前記共通ノードへの前記第4基準電圧の切り離しを行うように制御することを特徴とする付記8記載のアナログデジタル回路。
(付記10)
前記制御回路は、前記比較器からの出力される信号の論理に基づいて、複数の第1スイッチの内、第1基準電圧の供給を行う第1スイッチと、第2基準電圧の供給を行う第1スイッチを選択するように制御することを特徴とする付記7記載のアナログデジタル回路。
(付記11)
前記キャパシタアレイの全体容量が最小容量のB倍、前記第1基準電圧を供給する第1キャパシタの容量が最小容量のA倍であるとすると、前記制御回路は、(C3×(Vins−Vcmhs)−(A−B/2)×C0×(Vrhs−Vrls))が正か負かを、前記比較器から出力される信号の論理に基づいて判断し、(C3×(Vins−Vcmhs)−(A−B/2)×C0×(Vrhs−Vrls))の数値が0に漸近するように前記第1基準電圧を供給する前記第1スイッチの選択をするように制御を行い、(C3×(Vins−Vcmhs)−(A−B/2)×C0×(Vrhs−Vrls))が最小となる数値Aを2進数で表したデジタル信号を出力することを特徴とする付記10記載のアナログデジタル回路。
(付記12)
共通ノードに第1端子により接続され、最小容量を1としたときに、それぞれの容量が2n乗(nは正の整数)で表される複数の第1キャパシタからなるキャパシタアレイと、
第1キャパシタの第2端子それぞれに、第1基準電圧又は第2基準電圧の内の一つの供給又は切り離しを行う複数の第1スイッチからなるスイッチアレイと、
前記共通ノードに第3端子により接続され、前記共通ノードの電圧減衰に寄与する第2キャパシタと、
前記第2キャパシタの第4端子に接続され、入力信号又は第3基準電圧の供給を行う第2スイッチと、
前記共通ノードに接続され、前記第3基準電圧の供給を行う第1抵抗と、
前記共通ノードに接続され、前記第4基準電圧の供給を行う第2抵抗と、
前記共通ノードの電圧を、第5基準電圧と比較する比較器と、
前記第1スイッチの供給又は切り離し、又は、前記第2スイッチの供給を制御する制御回路と、を備えることを特徴とするアナログデジタル回路。
(付記13)
共通ノードに第1端子により接続され、最小容量を1としたときに、それぞれの容量が2n乗(nは正の整数)で表される複数の第1キャパシタからなるキャパシタアレイと、
第1キャパシタの第2端子それぞれに、第1基準電圧又は第2基準電圧の内の一つの供給又は切り離しを行う複数の第1スイッチからなるスイッチアレイと、
前記共通ノードに接続され、第3基準電圧を供給又は切り離しを行う第2スイッチと、
前記共通ノードに第3端子により接続され、前記共通ノードの電圧減衰に寄与する第2キャパシタと、
前記第2キャパシタの第4端子に接続され、入力信号又は第4基準電圧の供給を行う第3スイッチと、
前記共通ノードに第5端子により接続され、前記共通ノードの電圧減衰に寄与する第3キャパシタと、
前記第3キャパシタの第6端子に接続され、前記入力信号又は第5基準電圧の供給を行う第4スイッチと、
前記共通ノードの電圧を、第6基準電圧と比較する比較器と、
前記第1スイッチの供給又は切り離し、前記第2スイッチの供給又は切り離し、前記第3スイッチの供給、又は、第4スイッチの供給を制御する制御回路と、
を備えることを特徴とするアナログデジタル回路。
(付記14)
共通ノードに第1端子により接続され、最小容量を1としたときに、それぞれの容量が2n乗(nは正の整数)で表される複数の第1キャパシタからなるキャパシタアレイと、
第1キャパシタの第2端子それぞれに、第1基準電圧又は第2基準電圧の内の一つの供給又は切り離しを行う複数の第1スイッチからなるスイッチアレイと、
前記共通ノードに接続され、第3基準電圧を供給又は切り離しを行う第2スイッチと、
前記共通ノードに第3端子により接続され、共通ノードの電圧減衰に寄与する第2キャパシタと、
前記第2キャパシタの第4端子に接続され、入力信号又は第4基準電圧の供給を行う第3スイッチと、
前記共通ノードの電圧を、第5基準電圧と比較する比較器と、
前記第1スイッチの供給又は切り離し、前記第2スイッチの供給又は切り離し、又は、前記第3スイッチの供給又は切断を制御する制御回路と、
を備えることを特徴とするアナログデジタル回路。
(付記15)
共通ノードに第1端子により接続され、最小容量を1としたときに、それぞれの容量が2n乗(nは正の整数)で表される複数の第1キャパシタからなるキャパシタアレイと、
第1キャパシタの第2端子それぞれに、第1基準電圧又は第2基準電圧の内の一つの供給又は切り離しを行う複数の第1スイッチからなるスイッチアレイと、
前記共通ノードに接続され、第3基準電圧を供給又は切り離しを行う第2スイッチと、
前記共通ノードに第3端子により接続され、前記共通ノードの電圧減衰に寄与する第2キャパシタと、
前記第2キャパシタの第4端子に接続され、入力信号又は第4基準電圧の供給を行う第3スイッチと、
前記共通ノードに第5端子により接続され、前記共通ノードの電圧減衰に寄与する第3キャパシタと、
前記第2キャパシタの第6端子に接続され、前記入力信号又は第5基準電圧の供給を行う第4スイッチと、
前記共通ノードの電圧を、第6基準電圧と比較する比較器と、
前記第1スイッチの供給又は切り離し、前記第2スイッチの供給又は切り離し、第3スイッチの供給、又は、第4スイッチの供給を制御する制御回路と、
を備えることを特徴とするアナログデジタル回路。
(付記16)
アナログ受信信号からノイズを除去するフィルタ回路と、
ノイズを除去した受信信号を増幅する増幅器と、
前記ノイズを除去した受信信号をデジタル信号に変換する、付記1乃至付記15の内の一つに記載されたアナログデジタル回路と、
前記ノイズを除去した受信信号から変調前の信号を復元するDSP復調器と、
を備えることを特徴とする受信機。
10 CDAC回路、80a、80b、80c、80d、80e、80f レベルシフト回路、90 比較器、100 SAR論理回路、30 スイッチ回路、40 キャパシタアレイ、50a、50b、50c、50d、50e キャパシタ、60a、60b、60c、60d、60e スイッチ回路、70 キャパシタ、20 反転回路、60b1 スイッチ、60b2 スイッチ、60b3 インバータ、60b4 アンド、60b5 オア、60a1 スイッチ、60a2 スイッチ、60a3 インバータ
SW−vcm、SW−analog、Bit−0、Bit−1、Bit−2、Bit−3、EOC、D0、D1、D2、D3 信号、D[3:0] デジタル信号、71 コモン電圧固定用抵抗、72 キャパシタ、11 CDAC回路
110 初期状態、111 サンプル動作1、112 サンプル動作2、113 ホールド動作1、114 ホールド動作2、115 ホールド動作3、116 ホールド動作4
400 アナログデジタル回路、410 CDAC回路、480 レベルシフト回路、500 SAR論理回路、411 スイッチ、412 キャパシタ、414 キャパシタアレイ 415 スイッチアレイ、418 スイッチ、416a、416b、416c、416d、416eスイッチ417a、417b、417c、417d、417e キャパシタ
210 初期状態、211 サンプル動作1、212 サンプル動作2、213 ホールド動作1、214 ホールド動作2、215 ホールド動作3、216 ホールド動作4
426a、426b、426c、426d、426e キャパシタ、421 スイッチ、422 キャパシタ、423 抵抗、424 抵抗、428 キャパシタアレイ、429 スイッチアレイ、427a、427b、427c、427d、427e スイッチ
431 スイッチ、432 スイッチ、433 キャパシタ、434 キャパシタ、435 スイッチ、438 キャパシタアレイ、439 スイッチアレイ、436a、436b、436c、436d、436eスイッチ437a、437b、437c、437d、437e キャパシタ
441n サンプル&ホールド回路、445 スイッチ、448 キャパシタアレイ、449 スイッチアレイ、442n スイッチ、443n キャパシタ、444n スイッチ、446a、446b、446c、446d、446e スイッチ、447a、447b、447c、447d、447e キャパシタ
451 インバータ、460n サンプル&ホールド回路、455 スイッチ、458 キャパシタアレイ、459 スイッチアレイ、461n、462n インバータ、463n、466n AND、464n、465n OR、467n、468n スイッチ、471n P型トランジスタ、472n N型トランジスタ、473n、474n キャパシタ、456a、456b、456c、456d、456e キャパシタ、457a、457b、457c、457d、457e スイッチ
Claims (8)
- 共通ノードに第1端子により接続され、最小容量を1としたときに、それぞれの容量が2n乗(nは正の整数)で表される複数の第1キャパシタからなるキャパシタアレイと、
第1キャパシタの第2端子それぞれに、第1基準電圧又は第2基準電圧の内の一つの供給又は切断を行う複数の第1スイッチからなるスイッチアレイと、
前記共通ノードに第3端子により接続され、前記共通ノードの電圧減衰に寄与する第2キャパシタと、
前記第2キャパシタの第4端子に接続され、入力信号又は第3基準電圧の供給を行う第2スイッチと、
前記共通ノードに接続され、前記第3基準電圧を供給又は切り離しを行う第3スイッチと、
前記共通ノードの電圧を、前記第4基準電圧と比較する比較器と、
前記第1スイッチの供給又は切り離し、前記第2スイッチの供給、前記第3スイッチの供給又は切り離しを制御する制御回路と、
を備えることを特徴とするアナログデジタル回路。 - 前記制御回路は、前記第1スイッチによる前記第1キャパシタへの前記第1基準電圧又は前記第2基準電圧の供給を行うときには、前記第3スイッチによる前記共通ノードへの前記第4基準電圧の切り離しを行うように制御することを特徴とする請求項1記載のアナログデジタル回路。
- 前記制御回路は、前記第1スイッチによる前記第1キャパシタへの前記第1基準電圧又は前記第2基準電圧の供給を行うときには、前記第3スイッチによる前記共通ノードへの前記第4基準電圧の切り離しを行うように制御することを特徴とする請求項2記載のアナログデジタル回路。
- 前記制御回路は、前記比較器からの出力される信号の論理に基づいて、複数の第1スイッチの内、第1基準電圧の供給を行う第1スイッチと、第2基準電圧の供給を行う第1スイッチを選択するように制御することを特徴とする請求項1記載のアナログデジタル回路。
- 前記キャパシタアレイの全体容量が最小容量のB倍、前記第1基準電圧を供給する第1キャパシタの容量が最小容量のA倍であるとすると、前記制御回路は、(C3×(Vins−Vcmhs)−(A−B/2)×C0×(Vrhs−Vrls))(Vinsは入力信号の電圧、Vcmhsは前記第3基準電圧、Vrhsは前記第2基準電圧、Vrlsは前記第1基準電圧を示す。)が正か負かを、前記比較器から出力される信号の論理に基づいて判断し、(C3×(Vins−Vcmhs)−(A−B/2)×C0×(Vrhs−Vrls))の数値が0に漸近するように前記第1基準電圧を供給する前記第1スイッチの選択をするように制御を行い、(C3×(Vins−Vcmhs)−(A−B/2)×C0×(Vrhs−Vrls))が最小となる数値Aを2進数で表したデジタル信号を出力することを特徴とする請求項4記載のアナログデジタル回路。
- 共通ノードに第1端子により接続され、最小容量を1としたときに、それぞれの容量が2n乗(nは正の整数)で表される複数の第1キャパシタからなるキャパシタアレイと、
第1キャパシタの第2端子それぞれに、第1基準電圧又は第2基準電圧の内の一つの供給又は切り離しを行う複数の第1スイッチからなるスイッチアレイと、
前記共通ノードに第3端子により接続され、前記共通ノードの電圧減衰に寄与する第2キャパシタと、
前記第2キャパシタの第4端子に接続され、入力信号又は第3基準電圧の供給を行う第2スイッチと、
前記共通ノードに接続され、前記第3基準電圧の供給を行う第1抵抗と、
前記共通ノードに接続され、前記第4基準電圧の供給を行う第2抵抗と、
前記共通ノードの電圧を、第5基準電圧と比較する比較器と、
前記第1スイッチの供給又は切り離し、又は、前記第2スイッチの供給を制御する制御回路と、を備えることを特徴とするアナログデジタル回路。 - 共通ノードに第1端子により接続され、最小容量を1としたときに、それぞれの容量が2n乗(nは正の整数)で表される複数の第1キャパシタからなるキャパシタアレイと、
第1キャパシタの第2端子それぞれに、第1基準電圧又は第2基準電圧の内の一つの供給又は切り離しを行う複数の第1スイッチからなるスイッチアレイと、
前記共通ノードに接続され、第3基準電圧を供給又は切り離しを行う第2スイッチと、
前記共通ノードに第3端子により接続され、前記共通ノードの電圧減衰に寄与する第2キャパシタと、
前記第2キャパシタの第4端子に接続され、入力信号又は第4基準電圧の供給を行う第3スイッチと、
前記共通ノードに第5端子により接続され、前記共通ノードの電圧減衰に寄与する第3キャパシタと、
前記第3キャパシタの第6端子に接続され、前記入力信号又は第5基準電圧の供給を行う第4スイッチと、
前記共通ノードの電圧を、第6基準電圧と比較する比較器と、
前記第1スイッチの供給又は切り離し、前記第2スイッチの供給又は切り離し、前記第3スイッチの供給、又は、第4スイッチの供給を制御する制御回路と、
を備えることを特徴とするアナログデジタル回路。 - 共通ノードに第1端子により接続され、最小容量を1としたときに、それぞれの容量が2n乗(nは正の整数)で表される複数の第1キャパシタからなるキャパシタアレイと、
第1キャパシタの第2端子それぞれに、第1基準電圧又は第2基準電圧の内の一つの供給又は切り離しを行う複数の第1スイッチからなるスイッチアレイと、
前記共通ノードに接続され、第3基準電圧を供給又は切り離しを行う第2スイッチと、
前記共通ノードに第3端子により接続され、前記共通ノードの電圧減衰に寄与する第2キャパシタと、
前記第2キャパシタの第4端子に接続され、入力信号又は第4基準電圧の供給を行う第3スイッチと、
前記共通ノードに第5端子により接続され、前記共通ノードの電圧減衰に寄与する第3キャパシタと、
前記第2キャパシタの第6端子に接続され、前記入力信号又は第5基準電圧の供給を行う第4スイッチと、
前記共通ノードの電圧を、第6基準電圧と比較する比較器と、
前記第1スイッチの供給又は切り離し、前記第2スイッチの供給又は切り離し、第3スイッチの供給、又は、第4スイッチの供給を制御する制御回路と、
を備えることを特徴とするアナログデジタル回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012253750A JP2013059105A (ja) | 2012-11-19 | 2012-11-19 | アナログデジタル回路及びそのアナログデジタル回路を用いた受信機 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012253750A JP2013059105A (ja) | 2012-11-19 | 2012-11-19 | アナログデジタル回路及びそのアナログデジタル回路を用いた受信機 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009006498A Division JP2010166298A (ja) | 2009-01-15 | 2009-01-15 | アナログデジタル回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013059105A true JP2013059105A (ja) | 2013-03-28 |
Family
ID=48134495
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012253750A Pending JP2013059105A (ja) | 2012-11-19 | 2012-11-19 | アナログデジタル回路及びそのアナログデジタル回路を用いた受信機 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013059105A (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02121525A (ja) * | 1988-10-31 | 1990-05-09 | Nec Corp | Cアレー型a/dコンバータ |
JPH0310420A (ja) * | 1989-06-07 | 1991-01-18 | Nec Corp | アナログ・ディジタル変換器 |
JP2005223888A (ja) * | 2004-01-07 | 2005-08-18 | Handotai Rikougaku Kenkyu Center:Kk | アナログディジタル変換回路 |
JP2006512861A (ja) * | 2002-12-27 | 2006-04-13 | アナログ・デバイシズ・インコーポレーテッド | 入力レンジがプログラム可能なsaradc(逐次比較型アナログデジタルコンバータ) |
JP2007531408A (ja) * | 2004-03-24 | 2007-11-01 | アナログ・デバイシズ・インコーポレーテッド | プログラマブル入力レンジadc |
-
2012
- 2012-11-19 JP JP2012253750A patent/JP2013059105A/ja active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02121525A (ja) * | 1988-10-31 | 1990-05-09 | Nec Corp | Cアレー型a/dコンバータ |
JPH0310420A (ja) * | 1989-06-07 | 1991-01-18 | Nec Corp | アナログ・ディジタル変換器 |
JP2006512861A (ja) * | 2002-12-27 | 2006-04-13 | アナログ・デバイシズ・インコーポレーテッド | 入力レンジがプログラム可能なsaradc(逐次比較型アナログデジタルコンバータ) |
JP2005223888A (ja) * | 2004-01-07 | 2005-08-18 | Handotai Rikougaku Kenkyu Center:Kk | アナログディジタル変換回路 |
JP2007531408A (ja) * | 2004-03-24 | 2007-11-01 | アナログ・デバイシズ・インコーポレーテッド | プログラマブル入力レンジadc |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2010166298A (ja) | アナログデジタル回路 | |
US5960033A (en) | Matched filter | |
US7259709B2 (en) | Pipeline A/D converter | |
US6229472B1 (en) | A/D converter | |
JPH098604A (ja) | スイッチドキャパシタ利得段 | |
US7965217B2 (en) | Apparatus and method for pipelined analog to digital conversion | |
WO2015103425A1 (en) | Combining a coarse adc and a sar adc | |
JP5321739B2 (ja) | サンプルホールド回路及びa/d変換装置 | |
US20200228132A1 (en) | Analog-to-digital converter device | |
TWI763228B (zh) | 具有隨機化的時間交錯式類比數位轉換器與訊號轉換方法 | |
US6839015B1 (en) | Low power analog to digital converter | |
US7002507B2 (en) | Pipelined and cyclic analog-to-digital converters | |
US7868797B2 (en) | Sample/hold circuit, and analog-to-digital converter | |
US10608658B2 (en) | Pipelined analog-to-digital converter | |
JP3581485B2 (ja) | パイプライン型a/dコンバータ | |
JP2003152541A (ja) | 差動入力a/d変換器 | |
US10958282B2 (en) | Capacitive sampling circuit | |
US5986599A (en) | Voltage comparator for analog-to-digital converter | |
JP2013059105A (ja) | アナログデジタル回路及びそのアナログデジタル回路を用いた受信機 | |
JP2011109560A (ja) | アナログデジタル変換回路 | |
US8009074B2 (en) | Digital-to-analog converter and code mapping method applied to the digital-to-analog converter | |
US6400299B2 (en) | Capacitance type digital/analog converter capable of reducing total capacitance | |
JP3901992B2 (ja) | パイプライン型a/dコンバータ | |
JP2002314419A (ja) | A/d変換回路 | |
JP2844617B2 (ja) | Cアレー型a/dコンバータ |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131106 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131112 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140114 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140218 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140519 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20140527 |
|
A912 | Removal of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20140704 |