CN1933162A - 可程式化非挥发性记忆体及其形成方法 - Google Patents

可程式化非挥发性记忆体及其形成方法 Download PDF

Info

Publication number
CN1933162A
CN1933162A CNA2006101039292A CN200610103929A CN1933162A CN 1933162 A CN1933162 A CN 1933162A CN A2006101039292 A CNA2006101039292 A CN A2006101039292A CN 200610103929 A CN200610103929 A CN 200610103929A CN 1933162 A CN1933162 A CN 1933162A
Authority
CN
China
Prior art keywords
dielectric layer
volatile memory
memory device
programmable non
gate electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006101039292A
Other languages
English (en)
Other versions
CN100485941C (zh
Inventor
宋弘政
徐德训
王士玮
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of CN1933162A publication Critical patent/CN1933162A/zh
Application granted granted Critical
Publication of CN100485941C publication Critical patent/CN100485941C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76Unipolar devices, e.g. field effect transistors
    • H01L29/772Field effect transistors
    • H01L29/78Field effect transistors with field effect produced by an insulated gate
    • H01L29/788Field effect transistors with field effect produced by an insulated gate with floating gate
    • H01L29/7881Programmable transistors with only two possible levels of programmation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312Gate electrodes for field effect devices
    • H01L29/42316Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42324Gate electrodes for transistors with a floating gate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66075Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409Unipolar field-effect transistors
    • H01L29/66477Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66825Unipolar field-effect transistors with an insulated gate, i.e. MISFET with a floating gate

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Semiconductor Memories (AREA)
  • Non-Volatile Memory (AREA)

Abstract

本发明是有关于一种可程式化非挥发性记忆体装置及其形成方法,该方法与互补式金氧半导体(CMOS)逻辑装置制程相容,用以改善制程流程,该可程式化非挥发性记忆体装置包括一半导体基底主动区;一闸极介电层在该半导体基底主动区上;一浮接闸极电极在该闸极介电层上;一闸极间介电层在该浮接闸极电极上方;一控制闸极镶嵌电极延伸穿过一绝缘介电层且与闸极间介电层有电性沟通,该控制闸极镶嵌电极位于浮接闸极电极之上。

Description

可程式化非挥发性记忆体及其形成方法
技术领域
本发明是有关于一种可程式化非挥发性记忆体,例如电子抹除式可程式化唯读记忆体以及快闪记忆体装置,特别是可程式化非挥发性记忆体以及包括一个改良过的制程流程的可程式化非挥发性记忆体的形成方法。
背景技术
在快闪记忆体以及电子抹除式可程式化唯读记忆体装置中,一浮接闸极电晶体以及一控制闸极是执行读取与写入动作的重要元件。
用以形成一包括控制闸极与浮接闸极元件的记忆体细胞的现有技术制程通常需要一系列复杂的微影图案化以及蚀刻制程以形成浮接闸极、积集位于其上的介电层以及控制闸极。例如,在现有技术制程中,需要一系列复杂的步骤以形成浮接闸极电极,接着形成一积集介电层,接着在积集介电层上方形成一带着硬式罩幕的多晶硅层以及一复杂的多重步骤蚀刻制程以形成相邻且自对准的电极(例如字元线电极)。
现有技术制程中逻辑装置(CMOS)以及可程式化非挥发性记忆体的形成通常是不相容的,因为可程式化非挥发性记忆体制程流程需要许多额外介电层的形成、图案化以及蚀刻步骤以形成可程式化非挥发性记忆体细胞要件。当同时在半导体制程晶片上分开的主动区部份形成逻辑装置以及可程式化非挥发性记忆体装置时,增加用以形成该非挥发性记忆体细胞区域所需要的制程步骤导致制程流程变的更为复杂,结果使生产周期冗长以及生产成本增加。
所以在可程式化非挥发性记忆体装置的制程技术上需要建立一新的可程式化非挥发性记忆体装置,该装置是与逻辑装置制程相容,在维持该些装置作用以及可靠度的同时用以改良制程流程。
发明内容
所以本发明的主要目的在于提供一新的可程式化非挥发性记忆体装置,除了克服现有技术的不足与缺点外,该可程式化非挥发性记忆体装置与逻辑装置制程相容,用以改善一制程流程,同时也维持该些装置的作用以及可靠度。
本发明的另一目的在于提供一新的可程式化非挥发性记忆体装置的形成方法,所要解决的技术问题使其能够消除分开的图案化及蚀刻步骤,从而改善制程流程。
本发明的目的及解决其技术问题是采用以下技术方案来实现的。依据本发明提出的一种可程式化非挥发性记忆体,其包括:一半导体基底主动区;一闸极介电层,位于该半导体基底主动区上;一浮接闸极电极,位于该闸极介电层上;一闸极间介电层,位于该浮接闸极电极的上方;以及一控制闸极镶嵌电极,延伸穿过一绝缘介电层与该闸极间介电层有电性沟通,该控制闸极镶嵌电极位于该浮接闸极电极上部之上。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的可程式化非挥发性记忆体,其更包括一导电接触插塞,相邻于该浮接闸极电极并延伸穿过该绝缘介电层以接触位于半导体基底掺杂区上方的金属硅化物区域。
前述的可程式化非挥发性记忆体,其更包括一第一导电连接线,位于该导电接触插塞上方以形成一位元线。
前述的可程式化非挥发性记忆体,其更包括一第二导电连接线,位于该控制闸极镶嵌电极上方以形成一字元线。
前述的可程式化非挥发性记忆体,其中所述的闸极间介电层位于该浮接闸极电极以及侧壁间隙壁的上方,该些侧壁间隙壁相邻于该浮接闸极电极。
前述的可程式化非挥发性记忆体,其中所述的侧壁间隙壁包括材料层选自于由氧化物以及氮化物所组成的群组。
前述的可程式化非挥发性记忆体,其中所述的侧壁间隙壁包括L型间隙。
前述的可程式化非挥发性记忆体,其中所述的更包括一接触蚀刻中止层,位于该闸极间介电层上。
前述的可程式化非挥发性记忆体,其中所述的闸极间介电层包括一衬垫层包围着一接触窗,该接触窗包括该控制闸极镶嵌电极。
前述的可程式化非挥发性记忆体,其中所述的接触窗延伸穿越一氧化保护层以接触该浮接闸极电极。
前述的可程式化非挥发性记忆体,其中所述的闸极间介电层包括一介电层,该介电层选自于由电浆构成的氧化硅,氧化物/氮化物/氧化物,以及高K介电层所组成的群组。
前述的可程式化非挥发性记忆体,其中所述的高K介电层是选自于由氧化铝、氧化铪、氮氧铪、硅酸铪、氮氧硅化铪、氧化锆、氮氧化锆、氧硅化锆、氧化钇、氧化镧、氧化铈、氧化钛、氧化钽及其组合物所组成的群组。
前述的可程式化非挥发性记忆体,其中所述的内部介电层含有一等效氧化物厚度,该等效氧化物厚度从约50埃至约200埃。
前述的可程式化非挥发性记忆体,其中所述的浮接闸极电极包括一材料选自于由多晶硅、非晶硅、掺杂多晶硅、多晶硅锗、金属、金属化合物及其组合物所组成的群组。
前述的可程式化非挥发性记忆体,其中所述的控制闸极镶嵌电极包括一导体选自于由钨、铝、铝合金、铜、铜合金、金属氮化物及其组合物所组成的群组。
本发明的目的及解决其技术问题还采用以下技术方案来实现。依据本发明提出的一种可程式化非挥发性记忆体,其包括:一半导体基底主动区;一闸极介电层,位于该半导体基底主动区上;一浮接闸极电极,位于该闸极介电层上;一闸极间介电层,位于该浮接闸极电极的上方;以及一衬垫控制闸极电极,延伸穿过一绝缘介电层与该闸极间介电层有电性沟通,该衬垫控制闸极电极位于该绝缘介电层的间隙壁上以及该浮接闸极电极上部之上。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的可程式化非挥发性记忆体,其更包括一导电连接线镶嵌结构,位于该衬垫控制闸极电极上。
本发明的目的及解决其技术问题另外还采用以下技术方案来实现。依据本发明提出的一种可程式化非挥发性记忆体的形成方法,其包括:提供一半导体基底主动区;形成一闸极介电层,位于该半导体基底主动区上;形成一浮接闸极电极,位于该闸极介电层上;形成一内部介电层,位于该浮接闸极电极上;以及形成一化学气相沉积衬垫控制闸极电极延伸穿越一绝缘介电层与闸极间介电层有电性沟通,该化学气相沉积衬垫控制闸极电极位于该绝缘介电层的间隙壁上以及该浮接闸极电极上部之上。
本发明的目的及解决其技术问题还可采用以下技术措施进一步实现。
前述的可程式化非挥发性记忆体的形成方法,其中所述的导电连接线镶嵌由干蚀刻或化学机械研磨所形成。
本发明与现有技术相比具有明显的优点和有益效果。为了达成上述与其他目的,且与在此被具体化且广义描述的本发明目的一致,本发明提供了一可程式化非挥发性记忆体装置及其制造方法,此制造方法与互补式金氧半导体逻辑装置制程相容,用以改进制程流程。
在第一实施例中,该可程式化非挥发性记忆体装置包括一半导体基底主动区;一闸极介电层位于半导体基底主动区上;一浮接闸极电极与闸极介电层上;一闸极间介电层于浮接闸极电极上;一控制闸极镶嵌电极延伸穿过一绝缘介电层,以电性连接该闸极间介电层,控制闸极镶嵌电极位于浮接闸极电极上部。
借由上述技术方案,本发明可程式化非挥发性记忆体及其形成方法至少具有下列优点:
1、本发明一实施例的可程式化非挥发性记忆体装置与逻辑装置制程相容,故在维持该些装置作用以及可靠度的同时亦能够改良制程流程,减少了生产时间与成本。
2、在本发明一实施例的可程式化非挥发性记忆体装置中,闸极间介电层有如一保护层,在金属硅化物形成制程中保护闸极结构。
3、本发明一实施例的可程式化非挥发性记忆体装置之制程,能够消除分开的图案化及蚀刻步骤,因此改善了制程流程。
上述说明仅是本发明技术方案的概述,为了能够更清楚了解本发明的技术手段,而可依照说明书的内容予以实施,并且为了让本发明的上述和其他目的、特征和优点能够更明显易懂,以下特举较佳实施例,并配合附图,详细说明如下。
附图说明
图1A至图1F所示为可程式化非挥发性记忆体制造过程中各阶段的局部剖面示意图,藉以表示本发明的制程实施例示意图。
图2为本发明一实施例的局部剖面示意图。
图3为本发明一实施例的局部剖面示意图。
图4为本发明各实施例的制程流程示意图。
10:半导体基底主动区          12:闸极介电层(隧穿氧化层)
14:浮接闸极电极              16:侧壁间隙壁
18A:轻掺杂汲极               18B:重掺杂离子布植区
20:闸极间介电层              22:接触窗蚀刻终止层
24A:金属硅化物               24B:金属硅化物
26:现有金属介电层            28A:接触窗
28B:接触窗插塞(控制闸极)     28C:接触窗插塞(控制闸极)
29A:导电连接字元线           30A:导电连接字元线
30B:导电连接位元线           30C:导电连接位元线
32:闸极间介电层              34A:多晶硅
34B:多晶硅                   38:保护氧化层
A:多晶硅长度                 B:多晶硅宽度
C:氧化物间距                 D:氧化物宽度
E:多晶硅上下间距             F:多晶硅左右间距
G:多晶硅与井间距             301-315:制程流程
具体实施方式
为更进一步阐述本发明为达成预定发明目的所采取的技术手段及功效,以下结合附图及较佳实施例,对依据本发明提出的可程式化非挥发性记忆体及其形成方法其具体实施方式、结构、特征及其功效,详细说明如后。
虽然本发明方法是依据一个可程式化非挥发性记忆体细胞的范例部分来说明,但是如果本发明的方法应用在由单独或多个电晶体细胞所组成的可程式化非挥发性记忆体装置上会更好,此可程式化非挥发性记忆体装置包括电子抹除式可程式化唯读记忆体(EEPROM)以及快闪记忆体(Flash)装置。
参阅图1A,其绘示一半导体基底10,为可程式化非挥发性记忆体细胞的主动区部分,该主动区有浅沟绝缘结构将半导体基底主动区包围且使之电性绝缘,此浅沟结构是以传统方法形成。接着实行传统的互补式金氧半导体装置形成制程以形成该半导体基底主动区,同时也可选择一并形成互补式金氧半导体装置,该互补式金氧半导体装置形成步骤包括依照极性选择的N型井或P型井离子布植,闸极介电层(隧穿氧化层)12的形成,以及浮接闸极电极14的形成。最佳的情况如图所示,为了形成一可程式化非挥发性记忆体细胞而形成相邻的电晶体结构,该可程式化非挥发性记忆体细胞含有多个浮接闸极电晶体。依据特定的可程式化非挥发性记忆体细胞,可以在半导体基底主动区上选择性地实施所需的额外离子布植制程。例如为了形成高电压型可程式化非挥发性记忆体装置,可以实现额外的P型/N型细胞井布植以及高电压P型/N型细胞井布植。该半导体基底主动区10可以包括但不限于硅、绝缘层上覆硅、堆迭式绝缘层上覆硅、堆迭式绝缘层上覆硅化锗、绝缘层上覆硅化锗、绝缘层上覆锗以及其组合物所组成的群组。
再参阅图1A,闸极介电层12,也就是可程式化非挥发性记忆体的隧穿氧化层,是由传统的互补式金氧半导体装置形成制程所形成,包括在半导体基底主动区10上形成闸极介电层,形成方式可以是化学方式、热力方式、化学气象沉积沉淀方式,但不限于此些方式。较佳方式则是采用热力成长方式成长二氧化硅以提供一所需的隧穿厚度(例如厚于40埃),之后的氮化及/或掺杂制程也可以采用热力成长方式。若一并使用高K介电层将会更好,该高K介电层选自于由氧化铝、氧化铪、氮氧铪、硅酸铪、氮氧硅化铪、氧化锆、氮氧化锆、氧硅化锆、氧化钇(Y2O3)、氧化镧(La2O3)、氧化铈(CeO2)、氧化钛(TiO2)、氧化钽(Ta2O5)及其组合物所组成的群组。
该浮接闸极电极14选自于由多晶硅、非晶硅、掺杂多晶硅、多晶硅化锗、金属、金属化合物及其组合物所组成的群组形成较佳。例如首先置放闸极电极材质,接着是可有可无的硬式罩幕层,如氧化硅、氮化硅、氮氧化硅及其组合物所组成的群组,接着是传统的平版图案化及干蚀刻方法以形成浮接闸极结构包括浮接闸极电极14以及闸极介电层12部分。在如下所示的可程式化非挥发性记忆体中,闸极电极部份其作用如同一浮接闸极电极14,有利地消除了额外的微影图案化以及蚀刻步骤,此蚀刻步骤是现有技术制程中形成可程式化非挥发性记忆体装置浮接闸极电极所需要的。
仍然参阅图1A,首先进行一轻掺杂离子布植以形成轻掺杂汲极如18A,接着形成侧壁间隙壁如16,接着是相对高剂量离子布植以形成掺杂区(源极/汲极),位元线则坐落其上,如重掺杂离子布植区18B。侧壁间隙壁16可为氮氧复合物层,此氮氧复合物层可为一传统的三角形或L型结构。L型结构的形成首先是形成一氧化硅层;接着形成氮化硅及/或氮氧化硅层;接着是湿蚀刻及/或干蚀刻。为了有效地减少细胞尺寸,侧壁间隙壁16以L型结构较佳,尺寸可由0.9至7平方微米不等,依每一细胞上的电晶体数目而定。值得一提的是上述制程可以在制程晶片不同的主动区上与互补式金氧半导体逻辑装置的形成一并执行,包括形成嵌入式记忆体装置。该上述制程与互补式金氧半导体逻辑装置形成制程相容。
参阅图1B,本发明的一重要观点,一实施例中,一或多个闸极间介电层20形成于闸极结构包括侧壁间隙壁之上。接着可以选择形成一接触窗蚀刻终止层也就是接触窗蚀刻终止层22,如氮化硅及/或氮氧化硅,形成于闸极间介电层20之上。接着是蚀刻制程,用以暴露半导体基底主动区10的接触区域部份,此接触区域部份位于源极/汲极上,如重掺杂离子布植区18B之上,接触区域部份亦相邻于闸极结构。闸极间介电层20可由一单独的氧化硅层,或是复合层,或高K介电层所形成。上述氧化硅层由电浆辅助化学气相沉积所形成,如氧/氮/氧,复合层则可以是由连续的电浆辅助化学气相沉积及/或低压化学气相沉积沉淀制程所形程,高K介电层则可以是氧化铝(如三氧化二铝),或氧化铪(如二氧化铪或氧化铪)或其组合物所组成的群组。值得一提的是,其他高K介电层物质也可以使用,包括以上提及的闸极介电层12的材质。例如闸极间介电层的等效氧化物厚度(EOT)(与氧化硅厚度等效的介电层性能)最好是由50埃至200埃。
有益的是,闸极间介电层,包括接触蚀刻停止层,有如一保护层,在硅化其后的金属硅化物形成制程中保护闸极结构。这种形成闸极间介电层的方式与互补式金氧半导体制程中,形成保护氧化层的制程相容,因而可以增进制程流程,包括使相同的制程步骤可以用于平行逻辑装置的形成。更有甚者,这样的方法消除了现有技术中分开的图案化及蚀刻制程步骤,此蚀刻制程步骤是为了形成一可程式化非挥发性记忆体闸极间介电层。
参阅图1C,接着实施一传统的自对准硅化物(金属硅化物)形成制程以在暴露的半导体基底接触区上形成金属硅化物,如24A,24B,该金属硅化物以硅化钴(二硅化钴)、硅化钛(如二硅化钛)、或硅化镍较佳。
参阅图1D,接着依照传统的沉淀方法在浮接闸极结构以及闸极间介电层上形成一现有金属介电层(PMD)26,也就是闸极间介电层。该现有金属介电层26可以使用一绝缘氧化介电层,如硼-磷-硅玻璃(BPSG)及/或以化学气相沉积制程所制成的四乙氧基硅烷氧化层,接着是一化学机械研磨制程磨平表面。
参阅图1E,接着实施一传统微影图案化以及干蚀刻制程以形成双级接触窗,包括一接触窗28A,延伸穿越该接触窗蚀刻终止层22以与闸极间介电层20形成封闭的连接,该与接触插塞28B及28C与金属硅化物区域24A与24B形成一封闭连接。接着该接触窗被以传统镶嵌形成制程回填(如沉淀与研磨),该回填物可为导电材料如铝、钨,其中以钨较佳。
在本发明的一重要观点中,接触窗28A宽度可与浮接闸极部份等宽(1500埃至2400埃)或微窄(约略窄100埃至500埃)以形成一与闸极间介电层20接触的控制闸极电极。有益的是,同样的图案化及蚀刻步骤可以被用来形成接触窗插塞28B及28C及控制闸极部份28C,因蚀刻停止层允许双级接触窗蚀刻。再一次的,本发明的制程与互补式金氧半导体逻辑装置制程相容,因此改善了制程流程,包括消除分开的图案化及蚀刻步骤,如实施一自对准闸极蚀刻制程所需的步骤以形成一控制闸极(相邻于浮接闸极)。
参阅图1F,接着实施一传统金属化层的形成制程,如镶嵌形成,或是金属沉积加上蚀刻制程,以形成导电连接线如30A、30B、30C,分别形成于接触窗插塞28A、28B、28C之上,其中导电连接线30A形成一字元线与控制闸极部份28C有电性沟通,导电连接线30B或30C形成一位元线与接触窗插塞28B与28C有电性沟通,值得一提的是,导电连接线30B或30C其中之一可在相邻的闸极/控制闸极结构内形成一位元线。
参阅图2,绘示本发明有关于可程式化非挥发性记忆体的另一实施例。在此实施例中,元件符号的与第1A-1F图标号相同,形成制程也相似。然而,在此实施例中,闸极间介电层20功能有如一保护氧化层,首先蚀刻接触窗28A至浮接闸极电极14,再来形成闸极间介电层32以排列接触窗28A,最后以导电材质,如钨,回填。本实施例的闸极间介电层32可以使用与较佳实施例图1B闸极间介电层20的相同材质来形成,如电浆氧(PEOX)、氧化铝、氧化铪以及其他高K介电层。此外,可以分别实施微影图案化与蚀刻步骤来蚀刻镶嵌接触窗以形成接触窗插塞28B及28C,以及控制闸极28A,以避免过度蚀刻浮接闸极的上部,这样一来接触窗蚀刻停止层就可有可无了。导电连接字元线30A最好是只接触控制闸极接触窗28A的导电部份。
如此一来,一个新的可程式化非挥发性记忆体装置以及一与互补式金氧半导体逻辑制程相容的方法,二者可以与互补式金氧半导体的形成一并进行,所需要的制程步骤(分开的浮接闸极,闸极间介电层,以及自对准闸极图案化以及蚀刻步骤)较现有技术少,因此增进了制程流程,在减少了生产时间与成本的同时仍然维持写入与擦去(电子抹除式可程式化唯读记忆体以及快闪记忆体装置)动作的效能。
参阅图3,也是本发明可程式化非挥发性记忆体的另一实施例。在这个实施例中,元件标号与图1A至图1F相同,制程也近似。然而,在此一实施例中,控制闸极电极28A的形成主要是为了排列闸极间介电层32。为了达到排列闸极间介电层32的目的,控制闸极电极28A最好是由化学气相沉积方法形成,例如电浆辅助化学气相沉积、低压化学气相沉积、有机金属化学气相磊晶或原子层化学气相沉积。经过保角的化学气相沉积衬垫的沉淀,接着实施化学机械研磨制程以形成化学气相沉积衬垫控制闸极电极28A。化学气相沉积衬垫控制闸极电极28A可以是导体,选自于钨、铝、铝合金、铜、铜合金、氮金属及其组合物所组成的群组。如图3所示,导电连接字元线29A/30A是一镶嵌结构,被填在控制闸极电极28A接触窗中。导电连接字元线29A可以相同或不同于导电连接字元线30A的步骤形成。导电连接字元线29A的材质可以相同或不同于导电连接字元线30A,导电连接字元线30A镶嵌结构可以由干蚀刻或化学机械研磨形成,但以化学机械研磨较佳。导电连接字元线30A可以是一个低阻抗导体,如钨、铝、铝合金、铜及铜合金,但以铝或铜,能提供低阻抗的较佳。
参阅图4,绘示一制程流程图包括一些本发明的实施例。在制程301中,提供了一半导体基底主动区。在制程303中,一浮接闸极结构与一闸极电极与隧穿氧化层是形成于半导体基底主动区之上。在制程305中,侧壁间隙壁相邻于闸极结构以及基底掺杂区,基底掺杂区包括相邻于闸极结构的轻掺杂与源极/汲极区的任一面。在制程307中,一介电层形成于闸极结构与侧壁间隙壁之上,其功能如闸极间介电层(第一实施例)及/或保护介电层。在制程309中,金属硅化物区域形成于源极/汲极区域之上。在制程311中,一现有金属介电层形成于闸极结构之上。在制程313中,一导电镶嵌接触窗包括一接触窗插塞用以接触金属硅化物区,及一控制闸极,此控制闸极内的导电部份与浮接闸极结构上的闸极间介电层接触(在实施例2d闸极间介电层是用来排列控制闸极接触窗)。在制程315中,导电连接线形成于接触窗插塞之上以形成位元线,或形成于控制闸极之上以形成字元线。
以上所述,仅是本发明的较佳实施例而已,并非对本发明作任何形式上的限制,虽然本发明已以较佳实施例揭露如上,然而并非用以限定本发明,任何熟悉本专业的技术人员,在不脱离本发明技术方案范围内,当可利用上述揭示的技术内容作出些许更动或修饰为等同变化的等效实施例,但凡是未脱离本发明技术方案的内容,依据本发明的技术实质对以上实施例所作的任何简单修改、等同变化与修饰,均仍属于本发明技术方案的范围内。

Claims (19)

1、一种可程式化非挥发性记忆体,其特征在于包括:
一半导体基底主动区;
一闸极介电层,位于该半导体基底主动区上;
一浮接闸极电极,位于该闸极介电层上;
一闸极间介电层,位于该浮接闸极电极的上方;以及
一控制闸极镶嵌电极,延伸穿过一绝缘介电层与该闸极间介电层有电性沟通,该控制闸极镶嵌电极位于该浮接闸极电极上部之上。
2、根据权利要求1所述的可程式化非挥发性记忆体,其特征在于其更包括一导电接触插塞,相邻于该浮接闸极电极并延伸穿过该绝缘介电层以接触位于半导体基底掺杂区上方的金属硅化物区域。
3、根据权利要求2所述的可程式化非挥发性记忆体,其特征在于其更包括一第一导电连接线,位于该导电接触插塞上方以形成一位元线。
4、根据权利要求1所述的可程式化非挥发性记忆体,其特征在于其更包括一第二导电连接线,位于该控制闸极镶嵌电极上方以形成一字元线。
5、根据权利要求1所述的可程式化非挥发性记忆体,其特征在于其中所述的闸极间介电层位于该浮接闸极电极以及侧壁间隙壁的上方,该些侧壁间隙壁相邻于该浮接闸极电极。
6、根据权利要求5所述的可程式化非挥发性记忆体,其特征在于其中所述的侧壁间隙壁包括材料层选自于由氧化物以及氮化物所组成的群组。
7、根据权利要求5所述的可程式化非挥发性记忆体,其特征在于其中所述的侧壁间隙壁包括L型间隙。
8、根据权利要求5所述的可程式化非挥发性记忆体,其特征在于其更包括一接触蚀刻中止层,位于该闸极间介电层上。
9、根据权利要求1所述的可程式化非挥发性记忆体,其特征在于其中所述的闸极间介电层包括一衬垫层包围着一接触窗,该接触窗包括该控制闸极镶嵌电极。
10、根据权利要求9所述的可程式化非挥发性记忆体,其特征在于其中所述的接触窗延伸穿越一氧化保护层以接触该浮接闸极电极。
11、根据权利要求1所述的可程式化非挥发性记忆体,其特征在于其中所述的闸极间介电层包括一介电层,该介电层选自于由电浆构成的氧化硅,氧化物/氮化物/氧化物,以及高K介电层所组成的群组。
12、根据权利要求11所述的可程式化非挥发性记忆体,其特征在于其中所述的高K介电层是选自于由氧化铝、氧化铪、氮氧铪、硅酸铪、氮氧硅化铪、氧化锆、氮氧化锆、氧硅化锆、氧化钇、氧化镧、氧化铈、氧化钛、氧化钽及其组合物所组成的群组。
13、根据权利要求1所述的可程式化非挥发性记忆体,其特征在于其中所述的内部介电层含有一等效氧化物厚度,该等效氧化物厚度从约50埃至约200埃。
14、根据权利要求1所述的可程式化非挥发性记忆体,其特征在于其中所述的浮接闸极电极包括一材料选自于由多晶硅、非晶硅、掺杂多晶硅、多晶硅锗、金属、金属化合物及其组合物所组成的群组。
15、根据权利要求1所述的可程式化非挥发性记忆体,其特征在于其中所述的控制闸极镶嵌电极包括一导体选自于由钨、铝、铝合金、铜、铜合金、金属氮化物及其组合物所组成的群组。
16、一种可程式化非挥发性记忆体,其特征在于包括:
一半导体基底主动区;
一闸极介电层,位于该半导体基底主动区上;
一浮接闸极电极,位于该闸极介电层上;
一闸极间介电层,位于该浮接闸极电极的上方;以及
一衬垫控制闸极电极,延伸穿过一绝缘介电层与该闸极间介电层有电性沟通,该衬垫控制闸极电极位于该绝缘介电层的间隙壁上以及该浮接闸极电极上部之上。
17、根据权利要求16所述的可程式化非挥发性记忆体,其特征在于其更包括一导电连接线镶嵌结构,位于该衬垫控制闸极电极上。
18、一种可程式化非挥发性记忆体的形成方法,其特征在于包括:
提供一半导体基底主动区;
形成一闸极介电层,位于该半导体基底主动区上;
形成一浮接闸极电极,位于该闸极介电层上;
形成一内部介电层,位于该浮接闸极电极上;以及
形成一化学气相沉积衬垫控制闸极电极延伸穿越一绝缘介电层与闸极间介电层有电性沟通,该化学气相沉积衬垫控制闸极电极位于该绝缘介电层的间隙壁上以及该浮接闸极电极上部之上。
19、根据权利要求18所述的可程式化非挥发性记忆体的形成方法,其特征在于其中所述的导电连接线镶嵌由干蚀刻或化学机械研磨所形成。
CNB2006101039292A 2005-07-30 2006-07-28 可程式化非挥发性记忆体及其形成方法 Expired - Fee Related CN100485941C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/192,669 2005-07-30
US11/192,669 US7880217B2 (en) 2005-07-30 2005-07-30 Programmable non-volatile memory (PNVM) device

Publications (2)

Publication Number Publication Date
CN1933162A true CN1933162A (zh) 2007-03-21
CN100485941C CN100485941C (zh) 2009-05-06

Family

ID=37693379

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006101039292A Expired - Fee Related CN100485941C (zh) 2005-07-30 2006-07-28 可程式化非挥发性记忆体及其形成方法

Country Status (3)

Country Link
US (1) US7880217B2 (zh)
CN (1) CN100485941C (zh)
TW (1) TWI317174B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109817715A (zh) * 2017-11-22 2019-05-28 台湾积体电路制造股份有限公司 半导体器件栅极间隔件结构及其方法
CN111199977A (zh) * 2019-02-01 2020-05-26 合肥晶合集成电路有限公司 一种存储器及其制造方法
US11664442B2 (en) 2017-11-22 2023-05-30 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device gate spacer structures and methods thereof

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7759206B2 (en) * 2005-11-29 2010-07-20 International Business Machines Corporation Methods of forming semiconductor devices using embedded L-shape spacers
US7495280B2 (en) * 2006-05-16 2009-02-24 Taiwan Semiconductor Manufacturing Company, Ltd. MOS devices with corner spacers
US7994564B2 (en) * 2006-11-20 2011-08-09 Taiwan Semiconductor Manufacturing Company, Ltd. Non-volatile memory cells formed in back-end-of line processes
US8859377B2 (en) * 2007-06-29 2014-10-14 Texas Instruments Incorporated Damage implantation of a cap layer
US20090065841A1 (en) * 2007-09-06 2009-03-12 Assaf Shappir SILICON OXY-NITRIDE (SiON) LINER, SUCH AS OPTIONALLY FOR NON-VOLATILE MEMORY CELLS
US9418864B2 (en) * 2008-01-30 2016-08-16 Infineon Technologies Ag Method of forming a non volatile memory device using wet etching
US7955964B2 (en) * 2008-05-14 2011-06-07 Taiwan Semiconductor Manufacturing Company, Ltd. Dishing-free gap-filling with multiple CMPs
US8048752B2 (en) 2008-07-24 2011-11-01 Taiwan Semiconductor Manufacturing Company, Ltd. Spacer shape engineering for void-free gap-filling process
US8389358B2 (en) 2011-07-22 2013-03-05 United Microelectronics Corp. Manufacturing method and structure of non-volatile memory
US9401663B2 (en) 2012-12-21 2016-07-26 Infineon Technologies Austria Ag Power converter circuit with AC output
US9478989B2 (en) 2012-01-17 2016-10-25 Infineon Technologies Austria Ag Power converter circuit with AC output
US9461474B2 (en) 2012-01-17 2016-10-04 Infineon Technologies Austria Ag Power converter circuit with AC output
US9484746B2 (en) 2012-01-17 2016-11-01 Infineon Technologies Austria Ag Power converter circuit with AC output
US9425622B2 (en) 2013-01-08 2016-08-23 Infineon Technologies Austria Ag Power converter circuit with AC output and at least one transformer
US9159802B2 (en) 2012-05-14 2015-10-13 Taiwan Semiconductor Manufacturing Company, Ltd. MOS devices with mask layers and methods for forming the same
KR102298775B1 (ko) 2015-01-21 2021-09-07 에스케이하이닉스 주식회사 싱글 폴리 비휘발성 메모리 소자 및 그 제조방법
US9954067B2 (en) * 2015-02-26 2018-04-24 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor device and manufacturing method thereof
KR102310080B1 (ko) * 2015-03-02 2021-10-12 삼성전자주식회사 반도체 장치 및 반도체 장치의 제조 방법
US9985122B2 (en) * 2015-05-19 2018-05-29 Taiwan Semiconductor Manufacturing Company Ltd. Semiconductor structures
US10038000B2 (en) * 2015-09-17 2018-07-31 Taiwan Semiconductor Manufacturing Co., Ltd. Memory cell and fabricating method thereof
CN106684041B (zh) * 2015-11-10 2020-12-08 联华电子股份有限公司 半导体元件及其制作方法
US9812451B2 (en) 2016-02-03 2017-11-07 Taiwan Semiconductor Manufacturing Company, Ltd Field effect transistor contact with reduced contact resistance
US10868027B2 (en) 2018-07-13 2020-12-15 Taiwan Semiconductor Manufacturing Co., Ltd. Structure and method for preventing silicide contamination during the manufacture of micro-processors with embedded flash memory
US11245004B2 (en) 2019-12-11 2022-02-08 Ememory Technology Inc. Memory cell with isolated well region and associated non-volatile memory
US11462282B2 (en) 2020-04-01 2022-10-04 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor memory structure
US20220415914A1 (en) * 2021-06-25 2022-12-29 Taiwan Semiconductor Manufacturing Company, Ltd. Method to improve data retention of non-volatile memory in logic processes

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4568319A (en) 1985-02-27 1986-02-04 Shoei Machine Manufacturing Co., Ltd. Paper folding knife device of belt drive unit type for paper folder
US5216257A (en) 1990-07-09 1993-06-01 Brueck Steven R J Method and apparatus for alignment and overlay of submicron lithographic features
US5380678A (en) * 1991-03-12 1995-01-10 Yu; Chang Bilayer barrier metal method for obtaining 100% step-coverage in contact vias without junction degradation
JP2738623B2 (ja) 1992-04-23 1998-04-08 三菱電機株式会社 回折格子の形成方法
JPH063079U (ja) 1992-06-19 1994-01-18 ダイワ精工株式会社 魚釣用リール
DE4302007C1 (de) 1993-01-26 1994-03-03 Mtu Friedrichshafen Gmbh Einrichtung zum Verbinden eines Motorblocks mit einem Getriebeblock
US7260306B2 (en) 1996-06-04 2007-08-21 Hitachi Kokusai Electric, Inc. Editing method for recorded information
JP2867964B2 (ja) 1996-06-27 1999-03-10 日本電気株式会社 レジスト膜パターンの形成方法
US6051467A (en) * 1998-04-02 2000-04-18 Chartered Semiconductor Manufacturing, Ltd. Method to fabricate a large planar area ONO interpoly dielectric in flash device
US6380039B2 (en) * 1998-05-06 2002-04-30 Interuniversitair Microelektronica Centrum (Imec Vzw) Method for forming a FET having L-shaped insulating spacers
KR20020006670A (ko) 1999-03-12 2002-01-24 시마무라 테루오 노광장치 및 노광방법, 그리고 디바이스 제조방법
JP3345880B2 (ja) 1999-06-29 2002-11-18 日本電気株式会社 不揮発性メモリセルと電界効果トランジスタとを備えた半導体装置およびその製造方法
JP2001308003A (ja) 2000-02-15 2001-11-02 Nikon Corp 露光方法及び装置、並びにデバイス製造方法
US6774429B2 (en) * 2000-08-10 2004-08-10 Matsushita Electric Industrial Co., Ltd. Hybrid semiconductor device with a poly-metal gate structure
US7049617B2 (en) 2001-07-26 2006-05-23 Seiko Epson Corporation Thickness measurement in an exposure device for exposure of a film with a hologram mask, exposure method and semiconductor device manufacturing method
US20030227047A1 (en) * 2002-06-11 2003-12-11 Cheng-Yuan Hsu Split-gate flash memory structure and method of manufacture
KR100446306B1 (ko) 2002-08-28 2004-09-01 삼성전자주식회사 고집적 회로 소자 제조용 마스크, 그 레이아웃 생성 방법,그 제조 방법 및 이를 이용한 고집적 회로 소자 제조 방법
US7005235B2 (en) 2002-12-04 2006-02-28 Taiwan Semiconductor Manufacturing Co., Ltd. Method and systems to print contact hole patterns
JP3917063B2 (ja) * 2002-11-21 2007-05-23 株式会社東芝 半導体装置及びその製造方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109817715A (zh) * 2017-11-22 2019-05-28 台湾积体电路制造股份有限公司 半导体器件栅极间隔件结构及其方法
US11664442B2 (en) 2017-11-22 2023-05-30 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device gate spacer structures and methods thereof
CN111199977A (zh) * 2019-02-01 2020-05-26 合肥晶合集成电路有限公司 一种存储器及其制造方法
CN111199977B (zh) * 2019-02-01 2020-12-04 合肥晶合集成电路有限公司 一种存储器及其制造方法

Also Published As

Publication number Publication date
TW200707761A (en) 2007-02-16
US7880217B2 (en) 2011-02-01
US20070023822A1 (en) 2007-02-01
TWI317174B (en) 2009-11-11
CN100485941C (zh) 2009-05-06

Similar Documents

Publication Publication Date Title
CN1933162A (zh) 可程式化非挥发性记忆体及其形成方法
KR101358693B1 (ko) 불연속 저장 소자들을 포함하는 전자 디바이스
TWI302365B (zh)
JP5249757B2 (ja) 不揮発性メモリ
CN101253608B (zh) 形成包括不连续存储元件的电子器件的工艺
CN1855548A (zh) 半导体存储器件及其制造方法
CN1716614A (zh) 电荷捕捉记忆元件的制造方法
CN1725515A (zh) 具有重叠栅电极的半导体器件及其制造方法
CN1967794A (zh) 非挥发性存储器的低氢浓度电荷捕获层结构及其形成方法
CN101034721A (zh) 分离栅极式存储单元及其形成方法
CN1969392A (zh) 具有隔离区上擦除栅的非易失性存储器
CN1241265C (zh) 半导体装置及其制造方法
CN101034720A (zh) 具有l形浮置栅电极的非易失性存储器件及其制造方法
CN104681498B (zh) 存储器件及其制造方法
CN100547809C (zh) 具有sonos结构的非易失性存储器及其制造方法
CN1653621A (zh) 耦合率增大的浮栅存储单元
TWI440141B (zh) 具有阻障層之記憶體裝置
CN1607667A (zh) 采用多个介电纳米团簇的永久性存储单元及其制造方法
CN1041977C (zh) 用于有补偿过擦除的侧壁分隔栅非易失半导体器件的方法
CN1426114A (zh) 非易失性半导体存储器及方法
CN1722446A (zh) 分裂栅极非易失存储器单元及其形成方法
CN1177372C (zh) 非易失性存储器单元及其制造方法
CN1674292A (zh) 非挥发性存储单元及其制造方法
CN1921074A (zh) 形成半导体存储器的电荷捕捉介电层的方法
CN1291491C (zh) 半导体元件及其制作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090506

CF01 Termination of patent right due to non-payment of annual fee