CN1967794A - 非挥发性存储器的低氢浓度电荷捕获层结构及其形成方法 - Google Patents
非挥发性存储器的低氢浓度电荷捕获层结构及其形成方法 Download PDFInfo
- Publication number
- CN1967794A CN1967794A CNA2006101451780A CN200610145178A CN1967794A CN 1967794 A CN1967794 A CN 1967794A CN A2006101451780 A CNA2006101451780 A CN A2006101451780A CN 200610145178 A CN200610145178 A CN 200610145178A CN 1967794 A CN1967794 A CN 1967794A
- Authority
- CN
- China
- Prior art keywords
- layer
- electric charge
- charge capture
- capture layer
- volatility memorizer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 50
- 239000001257 hydrogen Substances 0.000 title claims abstract description 47
- 229910052739 hydrogen Inorganic materials 0.000 title claims abstract description 47
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 title claims abstract description 41
- 239000000758 substrate Substances 0.000 claims abstract description 43
- 239000004065 semiconductor Substances 0.000 claims abstract description 19
- 238000009413 insulation Methods 0.000 claims description 60
- 238000003860 storage Methods 0.000 claims description 37
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 26
- 230000015572 biosynthetic process Effects 0.000 claims description 22
- 238000004518 low pressure chemical vapour deposition Methods 0.000 claims description 16
- PNEYBMLMFCGWSK-UHFFFAOYSA-N Alumina Chemical compound [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 14
- 229910052581 Si3N4 Inorganic materials 0.000 claims description 13
- 150000004767 nitrides Chemical class 0.000 claims description 13
- 239000000377 silicon dioxide Substances 0.000 claims description 13
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 claims description 13
- 238000000137 annealing Methods 0.000 claims description 12
- 235000012239 silicon dioxide Nutrition 0.000 claims description 12
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 claims description 11
- 239000007789 gas Substances 0.000 claims description 11
- 238000007254 oxidation reaction Methods 0.000 claims description 11
- 239000001301 oxygen Substances 0.000 claims description 11
- 229910052760 oxygen Inorganic materials 0.000 claims description 11
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 claims description 10
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 claims description 10
- 239000000203 mixture Substances 0.000 claims description 9
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 claims description 6
- 230000004888 barrier function Effects 0.000 claims description 6
- BPQQTUXANYXVAA-UHFFFAOYSA-N Orthosilicate Chemical compound [O-][Si]([O-])([O-])[O-] BPQQTUXANYXVAA-UHFFFAOYSA-N 0.000 claims description 5
- 229910052786 argon Inorganic materials 0.000 claims description 5
- 229910052757 nitrogen Inorganic materials 0.000 claims description 5
- 229910052712 strontium Inorganic materials 0.000 claims description 5
- CIOAGBVUUVVLOB-UHFFFAOYSA-N strontium atom Chemical compound [Sr] CIOAGBVUUVVLOB-UHFFFAOYSA-N 0.000 claims description 5
- 229910052454 barium strontium titanate Inorganic materials 0.000 claims description 4
- 239000003989 dielectric material Substances 0.000 claims description 4
- 229910000449 hafnium oxide Inorganic materials 0.000 claims description 4
- 238000006396 nitration reaction Methods 0.000 claims description 4
- BPUBBGLMJRNUCC-UHFFFAOYSA-N oxygen(2-);tantalum(5+) Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ta+5].[Ta+5] BPUBBGLMJRNUCC-UHFFFAOYSA-N 0.000 claims description 4
- 229910001936 tantalum oxide Inorganic materials 0.000 claims description 4
- WIHZLLGSGQNAGK-UHFFFAOYSA-N hafnium(4+);oxygen(2-) Chemical compound [O-2].[O-2].[Hf+4] WIHZLLGSGQNAGK-UHFFFAOYSA-N 0.000 claims description 3
- 239000010410 layer Substances 0.000 description 165
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 17
- 229910052710 silicon Inorganic materials 0.000 description 17
- 239000010703 silicon Substances 0.000 description 17
- 239000000463 material Substances 0.000 description 13
- 230000005527 interface trap Effects 0.000 description 7
- 239000002800 charge carrier Substances 0.000 description 6
- 238000005516 engineering process Methods 0.000 description 6
- 230000003647 oxidation Effects 0.000 description 5
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- 229910021332 silicide Inorganic materials 0.000 description 5
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 description 5
- 238000010276 construction Methods 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910002367 SrTiO Inorganic materials 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 238000000151 deposition Methods 0.000 description 3
- 125000004435 hydrogen atom Chemical group [H]* 0.000 description 3
- 239000007943 implant Substances 0.000 description 3
- 238000002347 injection Methods 0.000 description 3
- 239000007924 injection Substances 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 230000004807 localization Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000002161 passivation Methods 0.000 description 3
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Chemical compound O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 3
- 229910015801 BaSrTiO Inorganic materials 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000007667 floating Methods 0.000 description 2
- 150000002431 hydrogen Chemical class 0.000 description 2
- 239000012774 insulation material Substances 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 230000002045 lasting effect Effects 0.000 description 2
- 238000002156 mixing Methods 0.000 description 2
- SEOYNUHKXVGWFU-UHFFFAOYSA-N mu-oxidobis(oxidonitrogen) Chemical group O=NON=O SEOYNUHKXVGWFU-UHFFFAOYSA-N 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000001004 secondary ion mass spectrometry Methods 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 239000010941 cobalt Substances 0.000 description 1
- 229910017052 cobalt Inorganic materials 0.000 description 1
- GUTLYIVDDKVIGB-UHFFFAOYSA-N cobalt atom Chemical compound [Co] GUTLYIVDDKVIGB-UHFFFAOYSA-N 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 238000005520 cutting process Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000003574 free electron Substances 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 229910052735 hafnium Inorganic materials 0.000 description 1
- VBJZVLUMGGDVMO-UHFFFAOYSA-N hafnium atom Chemical compound [Hf] VBJZVLUMGGDVMO-UHFFFAOYSA-N 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 238000002513 implantation Methods 0.000 description 1
- 239000011261 inert gas Substances 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 238000001465 metallisation Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 238000002360 preparation method Methods 0.000 description 1
- NHDHVHZZCFYRSB-UHFFFAOYSA-N pyriproxyfen Chemical compound C=1C=CC=NC=1OC(C)COC(C=C1)=CC=C1OC1=CC=CC=C1 NHDHVHZZCFYRSB-UHFFFAOYSA-N 0.000 description 1
- 238000004151 rapid thermal annealing Methods 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 239000002002 slurry Substances 0.000 description 1
- 238000010561 standard procedure Methods 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 230000000153 supplemental effect Effects 0.000 description 1
- 229910021341 titanium silicide Inorganic materials 0.000 description 1
- 238000003949 trap density measurement Methods 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
- GFQYVLUOOAAOGM-UHFFFAOYSA-N zirconium(iv) silicate Chemical compound [Zr+4].[O-][Si]([O-])([O-])[O-] GFQYVLUOOAAOGM-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/792—Field effect transistors with field effect produced by an insulated gate with charge trapping gate insulator, e.g. MNOS-memory transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/401—Multistep manufacturing processes
- H01L29/4011—Multistep manufacturing processes for data storage electrodes
- H01L29/40117—Multistep manufacturing processes for data storage electrodes the electrodes comprising a charge-trapping insulator
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/511—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures
- H01L29/513—Insulating materials associated therewith with a compositional variation, e.g. multilayer structures the variation being perpendicular to the channel plane
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/40—Electrodes ; Multistep manufacturing processes therefor
- H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
- H01L29/49—Metal-insulator-semiconductor electrodes, e.g. gates of MOSFET
- H01L29/51—Insulating materials associated therewith
- H01L29/518—Insulating materials associated therewith the insulating material containing nitrogen, e.g. nitride, oxynitride, nitrogen-doped material
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Physics & Mathematics (AREA)
- Ceramic Engineering (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Manufacturing & Machinery (AREA)
- Non-Volatile Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
本发明提供储存单元，其包括：一半导体基板，其具有由通道区域隔开的至少两个源极/漏极区域；一置于所述通道区域上方的电荷捕获结构；以及一置于所述电荷捕获结构上方的栅极；其中所述电荷捕获结构包括一底部绝缘层、一第一电荷捕获层以及一第二电荷捕获层，其中所述底部绝缘层与所述基板之间的接口具有小于约3×1011/cm2的氢浓度，且本发明提供一形成所述储存单元的方法。
Description
技术领域
本发明是有关于一种非挥发性存储器结构及其形成方法，尤其是有关于一种具有一低氢浓度电荷捕获层的非挥发性存储器结构及其形成方法。
背景技术
-非挥发性存储器(“Non-volatile memory，NVM”)是指即使从含有NVM单元的装置移除供电时也能够连续地储存信息的半导体存储器。NVM包含光罩只读存储器(Mask Read-Only Memory，Mask ROM)、可编程只读存储器(Programmable Read-Only Memory，PROM)、可擦拭可编程只读存储器(ErasableProgrammable Read-Only Memory，EPROM)、电子式擦拭编程只读存储器(Electrically ErasableProgrammable Read-Only Memory，EEPROM)和闪存。非挥发性存储器广泛用于半导体工业中，且已开发成一防止已编程资料流失的存储器。通常，可基于装置的最终用途要求来对非挥发性存储器进行编程、读取和/或擦拭，且该已编程的资料可被储存较长一段时间。
通常，NVM单元含有一电荷储存层，其是置于该单元的通道区域上方。当将适当的编程电压施加到位于所述通道区域的相对侧附近的源极和漏极，且施加到位在电荷储存层上方的栅极时，则电荷载子越过通道而移动进入该电荷储存层。在随后的读取操作中，可基于测量到的通道电流来检测所捕获的电荷载子是否存在。
传统浮栅(floating gate)快闪存储单元(其为一种类型的NVM)通常利用一储存单元，其特征在于由第一介电质、在所述第一介电质上的第一导电(电荷储存)层、在所述第一导电层上的一第二层中间介电质和在所述中间介电质上的第二导电层(控制闸)构成的垂直电荷储存堆栈。在浮栅存储器中，遍及整个导电储存层储存电荷。因此，存储器状态可为捕获的电荷或是未捕获的电荷，即，代表单个资料的一比特。
基于对更高的储存能力和更小的单元尺寸的日益增加的要求，近年来已经受到大量关注的另一种类型的NVM单元是利用局部化的电荷储存来提供每储存单元两个资料比特。在这样的装置中，一非导电电荷捕获层是设置在通道与栅极之间，且最佳地设置在两个介电层(例如二氧化硅)之间。一种这样类型的NVM称为氮化物只读存储器(nitride read only memory，“NROM”)且通常包括氧化物/氮化物/氧化物(oxide/nitride/oxide，“ONO”)电荷捕获结构。利用电荷捕获材料的NVM单元的一个主要优势是电荷的局部化储存，其允许每个单元中储存两个资料比特。这样的局部化电荷储存允许一个电荷(比特-1)储存在接近一个源极/漏极区域的区域中的电荷捕获层中，且另一电荷(比特-2)储存在接近另一源极/漏极区域的区域中的电荷捕获层中。
遗憾的是，利用电荷捕获层并以局部化的方式储存电荷的非挥发性储存单元也有问题存在。举例来说，在氮化物储存单元中，其中电荷捕获层通常包括夹在两个二氧化硅层之间的氮化硅层(“ONO结构”)，氢原子可能在硅基板与电荷储存ONO结构的底部氧化物(第一绝缘)层之间的接口位置处被捕获。氢的来源可经由用于形成所述层中的一者或一者以上的各种技术(例如，经由化学气相沉积技术)来产生并将其引入电荷储存结构。尽管氢可使氧化物/硅接口处的悬空键钝化，但当装置经热电洞(hot hole)注入时，硅-氢键可能断裂，所述热电洞注入可用于擦拭各种类型的非挥发性存储器，其中包含ONO结构。因此，相信接口捕获的氢至少是造成在硅与氧化物之间具有接口的存储器装置中的临限电压的一些损失的部分原因。
因此，所属领域中需要非挥发性储存单元，其具有特性改进的局部化电荷储存，且较少遭受与接口捕获的氢相关的问题。
发明内容
本发明涉及非挥发性储存单元及形成该非挥发性储存单元中的电荷捕获层结构的方法。更明确地说，根据本发明的非挥发性储存单元包括一电荷捕获层结构，所述电荷捕获层结构包含一底部绝缘层，其具有较低的氢浓度，且较佳地具有可忽略的氢浓度。根据本发明的非挥发性储存单元具有显著改进的临限电压稳定性和资料保持特性。
本发明的一个实施例是关于一储存单元，其包括：一半导体基板，其具有由通道区域隔开的至少两个源极/漏极区域；一电荷捕获结构，其设置在所述通道区域上方；和栅极，其设置在所述电荷捕获结构上方；其中电荷捕获结构包括底部绝缘层、第一电荷捕获层和第二电荷捕获层，其中底部绝缘层与该基板间的接口具有小于约3×1011×cm-2的氢浓度。较佳地，该底部绝缘层具有小于约6×1021×cm-3且更较佳地小于约1×1020×cm-3的整体氢浓度。在某些较佳实施例中，电荷捕获结构进一步包括顶部绝缘层。
在本发明的各种较佳实施例中，底部绝缘层和顶部绝缘层中的一者或两者包括氧化物，且更较佳包括二氧化硅。在本发明的某些较佳实施例中，第一电荷捕获层和第二电荷捕获层中的一者或两者包括氮化物，且更较佳地，包括低压化学气相沉积的氮化硅。在某些较佳实施例中，第一电荷捕获层还具有小于约6×1021×cm-3且更较佳小于约1×1020×cm-3的整体氢浓度。
本发明的另一实施例针对一种包括以下步骤的方法：在半导体基板表面的一部分上方形成底部绝缘层；在所述绝缘层上方形成第一电荷捕获层；使底部绝缘层和第一电荷捕获层经过退火；以及在所述第一电荷捕获层上方形成第二电荷捕获层。可较佳地用以下方式执行退火：从底部绝缘层和第一电荷捕获层中移除残余的氢，同时仍然在底部绝缘层/基板接口处留下一些接口陷阱。在第二电荷捕获层的沉积期间产生的氢可由第一电荷捕获层吸收，且因此远离底部绝缘层/基板接口。在本发明的某些实施例中，所述方法进一步包括在第二电荷捕获层上方形成顶部绝缘层。在某些较佳实施例中，在至少约1000℃的温度下的惰性气体中执行退火。
本发明的又一实施例针对一种包括以下步骤的方法：在干燥氧气中，在半导体基板表面的一部分上方形成底部氧化层；经由低压化学气相沉积，在底部氧化层上方形成第一电荷捕获氮化层；在具有低氢含量，且较佳地包括从由氮、氩、氧和其混合物组成的组中选择的气体中以至少约1000℃的温度对底部氧化层和第一电荷捕获层进行退火；经由低压化学气相沉积，在第一电荷捕获层上方形成第二电荷捕获氮化层；以及经由低压化学气相沉积，在第二电荷捕获层上方形成一上部氧化层。
附图说明
以下由图标、组件符号及配合附图的详细说明，进一步就本发明的较佳实施例详加说明如下，其中：
图1是根据本发明一个实施例的非挥发性储存单元的横截面图标。
图2a-图2e是根据本发明的方法的一个实施例的各个生产阶段下的非挥发性储存单元的横截面图标。
具体实施方式
现将详细参考本发明和其目前为较佳的实施例，其实例在附图中得以说明。在任何可能之处，在附图和描述内容中使用相同或相似的参考组件符号来指代相同或类似的部分。应注意，附图呈大为简化的形式且并非按精确的比例绘制。根据本文的揭示内容，仅出于便利和清楚的目的，对于附图使用方向术语，例如顶部、底部、左、右、上、下、上方、下方、下面、后面和前面。结合附图的以下描述内容使用的此类方向术语不应解释为以所附中请专利范围中并未明显陈述的任何方式来限制本发明的范围。尽管本文的揭示内容涉及某些所图标的实施例，但应理解，仅作为实例而非作为限制呈现了这些实施例。同时应理解并了解，本文所述的制程和结构不涵盖用于制造整个集成电路的完整制造流程。可结合所属领域中按照惯例所使用的各种集成电路制造技术来实践本发明。
参看图1，在半导体基板10中，根据本发明一个实施例的非挥发性储存单元1可包括由一通道区域16隔开的两个源极/漏极区域12、14。该储存单元1具有设置在该通道区域16上方的一电荷储存结构20。该电荷储存结构20包含一设置在该通道区域上方的低氢浓度底部绝缘层22、一设置在该底部绝缘层22上方的第一电荷捕获层24和一设置在该第一电荷捕获层24上方的第二电荷捕获层26。在图1中所描绘的实施例中，非挥发性储存单元10的电荷储存结构20进一步包含一可作为选项的顶部绝缘层28。该非挥发性储存单元10还可包含位于基板/底部绝缘层接口35处的接口陷阱30(在图1中由X代表)。在该底部绝缘层中且在第一电荷捕获层中，由于底部绝缘层/基板接口处的氢浓度减小，所以可使存在的接口陷阱数目增加。一栅极40设置在该电荷储存结构20上方。
根据本发明的非挥发性储存单元包含半导体基板。半导体基板指其上制造有存储器装置的材料。在本发明的很多较佳实施例中，半导体基板包括硅材料。然而，可将能适当掺杂的已知的或有待发现的任何其它半金属元素用作根据本发明的半导体基板。
经由标准技术制备的硅芯片可用于制备合适的基板。举例来说，可经由这样一种制程来制备合适的芯片，在所述制程中，从称为晶种的小晶体中成长硅，旋转并缓慢地从熔化的超纯硅中取出硅以获得圆柱形晶体，接着对其进行切割以获得薄圆盘，所述薄圆盘在切割后被精细地研磨、镜面抛光并清洗。
根据本发明的几个较佳实施例，硅半导体基板包括p型硅。通常，能够根据本发明的此类较佳实施例而使用的p型硅基板包含已经轻度p掺杂的硅芯片。可以任何合适的方式，例如经由注入(例如)硼或镓或能够用在半导体材料中的任何其它自由电子缺乏物质，来执行硅的p型掺杂。较佳地，可以从约1012/cm3到约1019/cm3的剂量水准执行p型掺杂。更较佳地，可以从约1016/cm3到约1018/cm3的剂量水准执行p型掺杂。
我们应了解虽然本文所述的本发明的较佳实施例中有许多都描绘NPN结型，其中半导体基板包括p型硅，其具有经由n型掺杂而形成的两个或两个以上源极/漏极区域，但本发明的储存单元可利用PNP接面存储器，且本发明的方法可用于制备此类PNP存储器。
根据本发明的储存单元具有至少两个源极/漏极区域。如所属领域的技术人员所了解，每个储存单元都包括两个源极/漏极区域，其每一者都充当源极或漏极，这取决于所施加的电压的位置。如本文所使用，术语“源极/漏极区域”是指此类区域的双重特性，因为其视所施加的电压而定可用作源极或漏极。当涉及根据本发明的储存单元中的具体操作时，其中一个区域充当源极且另一区域充当漏极，可根据特定区域而单独使用术语“源极”和“漏极”。然而，单独使用任一术语不应解释为将任一区域限制在其功能中，或在源极和漏极的任何特定位置方面限制本发明。
根据本发明的储存单元可包括半导体基板，其具有多于两个的源极/漏极区域，所述源极/漏极区域构成多个储存单元，即存储器数组。应了解，任何一个源极/漏极区域可用作邻近区域两者的源极或漏极。换言之，其在一个方向上可用作设置在通道区域的相对侧上的源极的漏极，且在另一方向上可用作设置在通道区域的相对侧上的漏极的源极。另外，例如，请参考图1，当源极/漏极区域14用作漏极时，源极/漏极区域12可充当源极/漏极区域14的源极，且当源极/漏极区域14用作源极时，源极/漏极区域12可充当源极/漏极区域14的漏极。另外根据本发明，例如源极/漏极区域12的源极/漏极区域还可充当左边数组(未图标)中的另一源极/漏极区域的源极或漏极，且源极/漏极区域14可充当右边数组(未图标)中的另一源极/漏极区域的源极或漏极。
通常，所述至少两个源极/漏极区域中的每一者都将包括以一以互补的形式对应于所利用的基板掺杂的类型的方式来掺杂的区域。换言之，利用p型基板的地方，源极/漏极区域为n掺杂，且反的亦然。因此，在较佳实施例中，其中基板包括p型硅，至少两个源极/漏极区域将包括n+掺杂区域，较佳地具有高剂量的n型掺杂。在本发明的更较佳实施例中，n+掺杂将包括从砷和磷中选择的一个或一个元素的离子注入，其中离子注入的剂量约为1019/cm3到1021/cm3。硅基板中的至少两个源极/漏极区域中的每一者的注入深度可在基板表面下方延伸约10到约200纳米(nanometer)，这取决于装置的技术时代或节点(即，最小形体尺寸，例如130nm)。举例来说，在具有130纳米的时代节点的本发明一个实施例中，如从基板表面测量，至少两个源极/漏极区域进入基板的注入深度可约为100纳米。
在某些较佳实施例中，源极/漏极区域可包括埋入的扩散位线，其中基板是被掺杂在两个或两个以上规则地间隔开的并行线区域中。
另外，在某些较佳实施例中，可执行邻近源极/漏极(位线)区域的相反型掺杂的区域的袋形植入(pocket implantation)。举例来说，在两个或两个以上源极/漏极区域包括n+掺杂的区域的地方，可执行邻近源极/漏极区域中的一者或一者以上的高度p掺杂较小区域的附加袋形植入。因此，根据本发明的储存单元可进一步包括邻近源极/漏极区域中的一者或一者以上的相反型掺杂的袋形植入物。
所属领域中已知的或有待开发的用于执行离子植入的任何方法都可用于根据本发明的各种实施例来掺杂一区域。
根据本发明的储存单元的至少两个源极/漏极区域是被一通道区域隔开。该通道区域是指两个源极/漏极区域之间的基板内的空间，在所述通道区域中，当将适当的电压电位施加到源极、漏极和栅极时，电荷载子从一个源极/漏极区域迁移到另一源极/漏极区域。
根据本发明的非挥发性储存单元包括一电荷储存结构。根据本发明的示范性电荷储存结构包含设置在该通道区域与该栅极间的基板表面上方的材料，其能够局部化储存电荷载子。根据本发明的电荷储存结构较佳地包括一多层结构，其包含一底部绝缘层、一第一电荷捕获层、一第二电荷捕获层和(较佳地)一顶部绝缘层。虽然在本发明的某些实施例中较佳为氧化物/氮化物/氧化物电荷储存结构(其中氮化物材料包括第一和第二电荷捕获层)，但可利用其它电荷储存结构，包括(例如)其它多层结构，其包括附加绝缘层和/或附加电荷捕获层。举例来说，可在根据本发明的储存单元中利用多层ONONO结构。
根据本发明的绝缘层可包括适合于使栅极与通道区域电绝缘的任何介电材料，但其在将适当的电压施加到源极、漏极和栅极时，允许电荷载子隧穿，从而使得通道区域处于耗尽或反转模式。在本发明的较佳实施例中，该底部绝缘层和可选项的顶部绝缘层中的每一者都可包括氧化物，例如氧化硅和氧化铝，且较佳为二氧化硅。通常，可使用能够由已知或有待开发的技术沉积，使得底部绝缘层/基板接口陷阱密度小于约1×1012×cm-2的任何绝缘氧化物。在本发明的更较佳实施例中，底部和顶部绝缘层两者都可包括氧化物，且更较佳地两者都包括二氧化硅。
根据本发明的底部绝缘层可具有任何合适的厚度，以使第一电荷捕获层与通道区域绝缘，且仍然允许电荷在适当的电压下进行隧穿。在本发明的某些较佳实施例中，底部绝缘层可具有约10到约100埃(angstrom)的厚度，且较佳地具有约30到约90埃的厚度。可选顶部绝缘层还可具有任何用于使电荷捕获层与栅极绝缘的合适的厚度。在本发明的某些较佳实施例中，顶部绝缘层可具有约60到约150埃的厚度。在本发明的其它较佳实施例中，顶部绝缘层可包含Al2O3或硅酸铝且可具有约60到约500埃的厚度。
在根据本发明的非挥发性储存单元中，电荷储存结构的底部绝缘层/基板接口，且较佳的底部绝缘层，且还更较佳的第一电荷捕获层具有较低或减小的氢浓度。如本文参照底部绝缘层/基板接口所使用，“低氢浓度”是指底部绝缘层/基板接口处小于约3×1011×cm-2且较佳地小于约1×1011×cm-2的氢浓度。在提到整个底部绝缘层和/或整个第一电荷捕获层的氢浓度(即，整体氢浓度)，“低氢浓度”是指小于约6×1021×cm-3，更较佳地小于约1×1021×cm-3，且更优选约1×1020×cm-3的浓度。最较佳地，绝缘层不含氢。如本文所使用，如由二次离子质谱(secondary ion massspectroscopy，“SIMS”)分析所测量，“不含氢”是指小于约1×1020×cm-3的整体氢浓度。
在本发明的储存单元中不包含可选的顶部绝缘层的实施例中，应了解，电荷捕获层包括具有足够的介电常数和厚度以充当绝缘体和电荷捕获层两者的材料。举例来说，可在无单独顶部绝缘层的情况下，利用具有至少约90埃的厚度的氮化硅。
根据本发明的电荷捕获层可包括适合于局部化储存电荷载流子的任何材料，例如氮化硅、氧氮化硅、氧化铪和/或硅酸铪、氧化锆和/或硅酸锆以及氧化铝和/或硅酸铝。在本发明的优选实施例中，电荷捕获层包括氮化物，更较佳地包括氮化硅。电荷捕获层可包括相同或不同材料，但较佳地包括相同的电荷捕获材料，例如氮化硅。
通常，第一电荷捕获层具有不大于约50埃的厚度。第一电荷捕获层优选具有约25到约45埃的厚度。第一电荷捕获层和第二电荷捕获层的组合厚度通常至少约为50埃。因此，第二电荷捕获层优选具有约15到约45埃的厚度。
因此，根据本发明，示范性电荷储存结构可包括各种多层结构，其具有至少底部绝缘层、第一电荷捕获层、第二电荷捕获层(具有与第一电荷捕获层相同或不同的材料)和可选项的顶部绝缘层，以及可选的附加捕获和/或绝缘层。可将各种高k值介电材料用作顶部绝缘层材料，而不增加底部绝缘层/基板接口处或整体或底部绝缘层中的氢浓度。合适的高k值介电材料包含(例如)氧化钽、氧化铪、氧化锆、钛酸锶、钛酸锶钡、氧化铝、其硅酸盐及其混合物。
因此，适合用于本发明的储存单元中的电荷储存多层结构包含(但不限于)ONO三层、氧化物/氮化物双层介电质、氮化物/氧化物双层介电质、ONONO多层、氧化物/氧化钽双层介电质(SiO2/Ta2O5)、氧化物/氧化钽/氧化物三层介电质(SiO2/Ta2O5/SiO2)、氧化物/钛酸锶双层介电质(SiO2/SrTiO3)、氧化物/钛酸锶钡双层介电质(SiO2/BaSrTiO2)、氧化物/钛酸锶/氧化物三层介电质(SiO2/SrTiO3/SiO2)、氧化物/钛酸锶/钛酸锶钡三层介电质(SiO2/SrTiO3/BaSrTiO2)、氧化物/氧化铪/氧化物三层介电质和类似物(在每种情况下，所提及的第一层为底部层，而所提及的最后一层为顶部层)。电荷捕获层还可包括具有两个单独的多晶硅岛的一层二氧化硅，可选地夹在两个二氧化硅附加层之间。
根据本发明的储存单元进一步包括设置在电荷捕获层上方的栅极。根据本发明的栅极可包括任何导电材料。栅极材料较佳地包括：多晶硅层，其可为n型或p型掺杂；和设置在所述多晶硅层上方的金属硅化层。多晶硅层设置在电荷储存结构的表面上方，且可具有任何合适的厚度，例如从约100到约500纳米。在本发明的某些更较佳实施例中，多晶硅为n型掺杂。根据本发明优选实施例的金属硅化物栅极层可包括从硅化钨、硅化钛、硅化钴和硅化镍中选择的金属硅化物材料。金属硅化物厚度优选为约30纳米到约200纳米。
本发明进一步包含用于制造具有电荷储存结构的储存单元的方法，所述电荷储存结构具有氢浓度较低的底部绝缘层。参看图2a-图2e，概述根据本发明一个实施例的方法。参看图2a，底部绝缘层222可形成于半导体基板210的表面的一部分上。如果接口陷阱230并未被氢原子钝化，那么在基板表面/底部绝缘层接口235处通常存在接口陷阱230。
参看图2b和2c，第一电荷捕获层224形成于底部绝缘层222上方。第一电荷捕获层的形成可增加存在底部绝缘层222中氢的量。底部绝缘层222中所增加的氢含量由图2b中所示的斑点图案来表示。由于沉积第一电荷捕获层后底部绝缘层中的氢含量增加，所以接口陷阱的数目可由于钝化而减小。在图2b中由接口处的较少的X来绘示此效应。接着，底部绝缘层222和第一电荷捕获层224可经过一退火，由此，氢从底部绝缘层222中释放，且随后在随后的储存单元处理期间所遭遇的温度下，且在储存单元的正常操作温度的范围中，被第一电荷捕获层224阻碍使其无法重新进入底部绝缘层222。
参看图2d，第二电荷捕获层226形成于第一电荷捕获层224上方。参看图2e，可选项的顶部绝缘层228可形成于第二电荷捕获层226上方。
可经由形成绝缘材料层的任何合适方式来形成底部绝缘层。在根据本发明的方法的某些较佳实施例中，底部绝缘层包括氧化物且经由氧化制程来形成。合适的氧化制程包含(例如)热氧化成长、快速热氧化和等离子体氧化。更较佳地，底部绝缘层包括二氧化硅，且通过在无氢形式存在(例如氢、氢氧化物或水合物)的含氧气中加热硅基板来形成所述层。
在根据本发明的方法的某些较佳实施例中，在干燥氧气中执行底部绝缘层的形成。如本文所使用，术语“干燥氧气”通常指其水含量使得水汽的部分压力约为总压力的10％的绝缘层形成氧气。根据本发明的更较佳实施例，其中形成底部绝缘层的干燥氧气的水含量使得水汽的部分压力约为总压力的10％，小于总压力的约1％，且最较佳地小于总压力的约0.1％。
可使用包含(例如)化学气相沉积技术、氮化和电浆增强式氮化的任何合适的技术来形成电荷捕获层。在根据本发明方法的某些较佳实施例中，第一电荷捕获层或第二电荷捕获层(且更较佳为两者)可经由低压化学气相沉积技术来形成。较佳地在小于约700℃的温度下执行根据本发明的低压化学气相沉积。在某些更较佳实施例中，低压化学气相沉积包括氮化硅的沉积。可使用用于执行低压化学气相沈积的任何合适设备。
根据本发明的方法包含使底部绝缘层和第一电荷捕获层经受退火。可在任何合适的设备中执行退火，且通常执行持续约30秒的时间周期，但所述时间可能根据温度而变化。在较高的温度，较佳至少约950℃，更较佳至少约1000℃且最佳至少约1050℃下执行退火。举例来说，可经由在1000℃下快速热退火持续约30秒来执行退火。在某些较佳实施例中，在具有低氢含量的气体中，且较佳在至少约950℃、更较佳至少约1000℃最佳至少约1050℃的温度下的低氢含量气体中，执行退火。如本文所使用，“低氢含量”是指具有小于约0.01％、更较佳小于约1ppm且最佳小于约1ppb的氢浓度的气体。在某些较佳实施例中，低氢含量气体包括从由氮、氩、氧或其混合物中选择的气体。最佳地，在包括从由氮、氩、氧或其混合物中选择的气体的低氢含量气体中，在至少950℃的温度下，更较佳在至少约1000℃的温度下且最佳至少约1050℃下执行退火。
在对底部绝缘层和第一电荷捕获层进行退火的后，形成可藉由使用任何合适的技术(例如上文对于第一电荷捕获层所述的技术)形成的第二电荷捕获层。
可经由形成绝缘材料层的任何合适制程来形成可选的顶部绝缘层。在本发明的某些较佳实施例中，顶部绝缘层包括氧化物，且更较佳包括二氧化硅。在某些较佳实施例中，可选顶部绝缘层的形成包括对氧化物(最优选为二氧化硅)进行低压化学气相沉积。
可以任何已知或有待开发的方式来实现源极/漏极区域、位线、栅极、层间介电质、金属化、布线、通孔、其它触点和/或周边电路的随后和/或先前形成。
虽然本发明已以较佳实施例揭露如上，然其并非用以限定本发明，任何熟习此技术者，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，因此本发明的保护范围当视后附的申请专利范围所界定的为准。
Claims (27)
1.一种形成非挥发性存储器的方法，其特征在于，其包括：
在半导体基板表面的一部分上方形成一底部绝缘层；
在所述绝缘层上方形成一第一电荷捕获层；
使所述底部绝缘层和所述第一电荷捕获层经受退火；以及
在所述第一电荷捕获层上方形成一第二电荷捕获层。
2.如权利要求1项所述的形成非挥发性存储器的方法，其特征在于，其进一步包括在所述第二电荷捕获层上方形成一顶部绝缘层。
3.如权利要求1项所述的形成非挥发性存储器的方法，其特征在于，其中所述底部绝缘层包括氧化物。
4.如权利要求1项所述的形成非挥发性存储器的方法，其特征在于，其中所述底部绝缘层包括在干燥氧气中形成的氧化物。
5.如权利要求1项所述的形成非挥发性存储器的方法，其特征在于，其中所述底部绝缘层具有约10到100埃的厚度。
6.如权利要求1项所述的形成非挥发性存储器的方法，其特征在于，其中所述第一电荷捕获层和所述第二电荷捕获层每一者都包括氮化硅。
7.如权利要求1项所述的形成非挥发性存储器的方法，其特征在于，其中形成所述第一电荷捕获层包括对氮化硅可由低压化学气相沉积完成。
8.如权利要求1项所述的形成非挥发性存储器的方法，其特征在于，其中在至少约1000℃的温度下执行所述退火。
9.如权利要求1项所述的形成非挥发性存储器的方法，其特征在于，其中在至少约1000℃的温度下在低氢含量环境中执行所述退火。
10.如权利要求9项所述的形成非挥发性存储器的方法，其特征在于，其中所述低氢含量环境包括从由氮、氩、氧和其混合物组成的组中选择的气体。
11.如权利要求9项所述的形成非挥发性存储器的方法，其特征在于，其中所述低氢含量环境具有小于约0.01％的氢浓度。
12.如权利要求1项所述的形成非挥发性存储器的方法，其特征在于，其中所述第一电荷捕获层具有25到45埃的厚度。
13如权利要求1项所述的形成非挥发性存储器的方法，其特征在于，其中形成所述第二电荷捕获层包括对氮化硅可由低压化学气相沉积完成。
14.如权利要求1项所述的形成非挥发性存储器的方法，其特征在于，其中形成所述第二电荷捕获层包括对氮化硅可由低压化学气相沉积完成。
15.如权利要求1项所述的形成非挥发性存储器的方法，其特征在于，其中所述第二电荷捕获层具有15到45埃的厚度。
16.如权利要求2项所述的形成非挥发性存储器的方法，其特征在于，其中形成所述顶部绝缘层包括对二氧化硅进行低压化学气相沉积。
17.如权利要求2项所述的形成非挥发性存储器的方法，其特征在于，其中所述顶部绝缘层包括从由氧化钽、氧化铪、氧化锆、钛酸锶、钛酸锶钡、氧化铝和其硅酸盐组成的组中选择的至少一种高k介电材料。
18.如权利要求2项所述的形成非挥发性存储器的方法，其特征在于，其中所述底部绝缘层和所述顶部绝缘层每一者都包括二氧化硅，且所述第一电荷捕获层和所述第二电荷捕获层每一者都包括氮化硅。
19.一种形成非挥发性存储器的方法，其特征在于，其包括：
在干燥环境中，在一半导体基板表面的一部分上方形成一底部氧化层；
经由低压化学气相沉积，在所述底部氧化层上方形成一第一电荷捕获氮化层；
在低氢含量环境中，在至少约950℃的温度下，对所述底部氧化层和所述第一电荷捕获层进行退火；
经由低压化学气相沉积，在所述第一电荷捕获层上方形成一第二电荷捕获氮化层；以及
经由低压化学气相沉积，在所述第二电荷捕获层上方形成一上部氧化层。
20.如权利要求19项所述的形成非挥发性存储器的方法，其特征在于，其中所述低氢含量环境包括从由氮、氩、氧和其混合物组成的组中选择的气体。
21.一种储存单元，其特征在于，其包括：
一半导体基板，其具有由一通道区域隔开的至少两个源极/漏极区域；
一电荷捕获结构，其设置在所述通道区域上方；以及一栅极，其设置在所述电荷捕获结构上方；
其中所述电荷捕获结构包括一底部绝缘层、一第一电荷捕获层和一第二电荷捕获层，其中所述底部绝缘层与所述基板之间的接口具有小于约3×1011×cm-2的氢浓度。
22.如权利要求21项所述的储存单元，其特征在于，其中所述底部绝缘层具有小于约6×1022×cm-3的整体氢浓度。
23.如权利要求21项所述的储存单元，其特征在于，其中所述第一电荷捕获层具有小于约6×1022×cm-3的整体氢浓度。
24.如权利要求21项所述的储存单元，其特征在于，其中所述底部绝缘层包括氧化物，且其中所述第一电荷捕获层和所述第二电荷捕获层中的每一者都包括氮化物。
25.如权利要求21项所述的储存单元，其特征在于，其中所述电荷捕获结构进一步包括一顶部绝缘层。
26.如权利要求21项所述的储存单元，其特征在于，其中所述底部绝缘层和所述顶部绝缘层中的每一者都包括氧化物，且其中所述第一电荷捕获层和所述第二电荷捕获层中的每一者都包括氮化物。
27.如权利要求21项所述的储存单元，其特征在于，其中所述第一电荷捕获层和所述第二电荷捕获层每一者都包括低压化学气相沉积的氮化硅。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US11/274,781 | 2005-11-15 | ||
| US11/274,781 US8022465B2 (en) | 2005-11-15 | 2005-11-15 | Low hydrogen concentration charge-trapping layer structures for non-volatile memory |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2011100357227A Division CN102130180A (zh) | 2005-11-15 | 2006-11-15 | 非挥发性存储器的低氢浓度电荷捕获层结构及其形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| CN1967794A true CN1967794A (zh) | 2007-05-23 |
Family
ID=38039846
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CNA2006101451780A Pending CN1967794A (zh) | 2005-11-15 | 2006-11-15 | 非挥发性存储器的低氢浓度电荷捕获层结构及其形成方法 |
| CN2011100357227A Pending CN102130180A (zh) | 2005-11-15 | 2006-11-15 | 非挥发性存储器的低氢浓度电荷捕获层结构及其形成方法 |
Family Applications After (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2011100357227A Pending CN102130180A (zh) | 2005-11-15 | 2006-11-15 | 非挥发性存储器的低氢浓度电荷捕获层结构及其形成方法 |
Country Status (3)
| Country | Link |
|---|---|
| US (2) | US8022465B2 (zh) |
| CN (2) | CN1967794A (zh) |
| TW (1) | TWI358794B (zh) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102130131A (zh) * | 2010-01-18 | 2011-07-20 | 旺宏电子股份有限公司 | 快闪记忆体及其制造方法与操作方法 |
| CN102800584A (zh) * | 2012-08-29 | 2012-11-28 | 上海宏力半导体制造有限公司 | 提高sonos闪存可靠性的方法 |
| CN105140391A (zh) * | 2015-07-02 | 2015-12-09 | 河北大学 | 一种双电荷注入俘获存储器及其制备方法 |
Families Citing this family (20)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8614124B2 (en) | 2007-05-25 | 2013-12-24 | Cypress Semiconductor Corporation | SONOS ONO stack scaling |
| US9299568B2 (en) | 2007-05-25 | 2016-03-29 | Cypress Semiconductor Corporation | SONOS ONO stack scaling |
| JP5408930B2 (ja) * | 2007-08-31 | 2014-02-05 | 株式会社半導体エネルギー研究所 | 半導体装置の作製方法 |
| US9431549B2 (en) | 2007-12-12 | 2016-08-30 | Cypress Semiconductor Corporation | Nonvolatile charge trap memory device having a high dielectric constant blocking region |
| US9102522B2 (en) | 2009-04-24 | 2015-08-11 | Cypress Semiconductor Corporation | Method of ONO integration into logic CMOS flow |
| US8071453B1 (en) * | 2009-04-24 | 2011-12-06 | Cypress Semiconductor Corporation | Method of ONO integration into MOS flow |
| WO2012014952A1 (en) | 2010-07-27 | 2012-02-02 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing the same |
| US8722525B2 (en) * | 2011-06-21 | 2014-05-13 | Micron Technology, Inc. | Multi-tiered semiconductor devices and associated methods |
| KR20140003154A (ko) * | 2012-06-29 | 2014-01-09 | 에스케이하이닉스 주식회사 | 반도체 장치 제조 방법 |
| US10134916B2 (en) * | 2012-08-27 | 2018-11-20 | Micron Technology, Inc. | Transistor devices, memory cells, and arrays of memory cells |
| US9390913B2 (en) * | 2013-02-22 | 2016-07-12 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor dielectric interface and gate stack |
| US9646823B2 (en) | 2013-02-22 | 2017-05-09 | Taiwan Semiconductor Manufacturing Company, Ltd. | Semiconductor dielectric interface and gate stack |
| US9666697B2 (en) | 2013-07-08 | 2017-05-30 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device including an electron trap layer |
| US20150008428A1 (en) | 2013-07-08 | 2015-01-08 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method for manufacturing semiconductor device |
| US9449853B2 (en) | 2013-09-04 | 2016-09-20 | Semiconductor Energy Laboratory Co., Ltd. | Method for manufacturing semiconductor device comprising electron trap layer |
| TWI548000B (zh) * | 2014-12-22 | 2016-09-01 | 力晶科技股份有限公司 | 半導體元件及其製作方法 |
| US20170069721A1 (en) | 2015-09-08 | 2017-03-09 | M/A-Com Technology Solutions Holdings, Inc. | Parasitic channel mitigation using silicon carbide diffusion barrier regions |
| US9627473B2 (en) * | 2015-09-08 | 2017-04-18 | Macom Technology Solutions Holdings, Inc. | Parasitic channel mitigation in III-nitride material semiconductor structures |
| US11658222B2 (en) | 2017-09-27 | 2023-05-23 | Intel Corporation | Thin film transistor with charge trap layer |
| US11038023B2 (en) | 2018-07-19 | 2021-06-15 | Macom Technology Solutions Holdings, Inc. | III-nitride material semiconductor structures on conductive silicon substrates |
Family Cites Families (39)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6114734A (en) * | 1997-07-28 | 2000-09-05 | Texas Instruments Incorporated | Transistor structure incorporating a solid deuterium source for gate interface passivation |
| US6204142B1 (en) * | 1998-08-24 | 2001-03-20 | Micron Technology, Inc. | Methods to form electronic devices |
| US6177363B1 (en) | 1998-09-29 | 2001-01-23 | Lucent Technologies Inc. | Method for forming a nitride layer suitable for use in advanced gate dielectric materials |
| JP4342621B2 (ja) * | 1998-12-09 | 2009-10-14 | 株式会社東芝 | 不揮発性半導体記憶装置 |
| KR100318683B1 (ko) | 1998-12-17 | 2001-12-28 | 윤종용 | 산화막/질화막/산화막 유전층의 형성방법 |
| US6225162B1 (en) * | 1999-07-06 | 2001-05-01 | Taiwan Semiconductor Manufacturing Company | Step-shaped floating poly-si gate to improve gate coupling ratio for flash memory application |
| JP4923318B2 (ja) * | 1999-12-17 | 2012-04-25 | ソニー株式会社 | 不揮発性半導体記憶装置およびその動作方法 |
| US20020047131A1 (en) * | 1999-12-22 | 2002-04-25 | Ludowise Michael J. | Selective placement of quantum wells in flipchip light emitting diodes for improved light extraction |
| US6521922B1 (en) | 2000-02-28 | 2003-02-18 | Macronix International Co. Ltd. | Passivation film on a semiconductor wafer |
| KR100333057B1 (ko) * | 2000-07-11 | 2002-04-22 | 윤종용 | 서로 다른 두께를 갖는 2가지 이상의 터널 절연막을 갖는비휘발성 메모리 소자의 제조방법 |
| US6423617B1 (en) | 2000-07-20 | 2002-07-23 | Micron Technology, Inc. | In-situ use of dichloroethene and NH3 in an H2O steam based oxidation system to provide a source of chlorine |
| US6362051B1 (en) | 2000-08-25 | 2002-03-26 | Advanced Micro Devices, Inc. | Method of forming ONO flash memory devices using low energy nitrogen implantation |
| US6956238B2 (en) * | 2000-10-03 | 2005-10-18 | Cree, Inc. | Silicon carbide power metal-oxide semiconductor field effect transistors having a shorting channel and methods of fabricating silicon carbide metal-oxide semiconductor field effect transistors having a shorting channel |
| JP4151229B2 (ja) * | 2000-10-26 | 2008-09-17 | ソニー株式会社 | 不揮発性半導体記憶装置およびその製造方法 |
| US6638877B2 (en) | 2000-11-03 | 2003-10-28 | Texas Instruments Incorporated | Ultra-thin SiO2using N2O as the oxidant |
| US6528374B2 (en) | 2001-02-05 | 2003-03-04 | International Business Machines Corporation | Method for forming dielectric stack without interfacial layer |
| US6596576B2 (en) * | 2001-04-10 | 2003-07-22 | Applied Materials, Inc. | Limiting hydrogen ion diffusion using multiple layers of SiO2 and Si3N4 |
| US20020168869A1 (en) * | 2001-05-10 | 2002-11-14 | Chang Kent Kuohua | Method for fabricating an ONO layer |
| US6420237B1 (en) * | 2001-10-22 | 2002-07-16 | Macronix International Co. Ltd. | Method of manufacturing twin bit cell flash memory device |
| JP2003282745A (ja) * | 2002-03-26 | 2003-10-03 | Toshiba Corp | 半導体記憶装置 |
| JP3637332B2 (ja) * | 2002-05-29 | 2005-04-13 | 株式会社東芝 | 半導体装置及びその製造方法 |
| KR100460028B1 (ko) * | 2002-08-19 | 2004-12-03 | 삼성전자주식회사 | 불휘발성 메모리 장치의 게이트 형성방법 |
| US6900098B1 (en) * | 2002-10-15 | 2005-05-31 | Halo Lsi, Inc. | Twin insulator charge storage device operation and its fabrication method |
| EP1565934A1 (en) * | 2002-11-29 | 2005-08-24 | Advanced Micro Devices, Inc. | Drain/source extension structure of a field effect transistor including doped high-k sidewall spacers |
| US6627515B1 (en) * | 2002-12-13 | 2003-09-30 | Taiwan Semiconductor Manufacturing Company | Method of fabricating a non-floating body device with enhanced performance |
| US8222072B2 (en) * | 2002-12-20 | 2012-07-17 | The Trustees Of Princeton University | Methods of fabricating devices by low pressure cold welding |
| US6740605B1 (en) * | 2003-05-05 | 2004-05-25 | Advanced Micro Devices, Inc. | Process for reducing hydrogen contamination in dielectric materials in memory devices |
| US7001814B1 (en) * | 2003-05-16 | 2006-02-21 | Advanced Micro Devices, Inc. | Laser thermal annealing methods for flash memory devices |
| US6765254B1 (en) * | 2003-06-12 | 2004-07-20 | Advanced Micro Devices, Inc. | Structure and method for preventing UV radiation damage and increasing data retention in memory cells |
| US6958511B1 (en) * | 2003-10-06 | 2005-10-25 | Fasl, Llc | Flash memory device and method of fabrication thereof including a bottom oxide layer with two regions with different concentrations of nitrogen |
| US6955965B1 (en) * | 2003-12-09 | 2005-10-18 | Fasl, Llc | Process for fabrication of nitride layer with reduced hydrogen content in ONO structure in semiconductor device |
| US6949481B1 (en) * | 2003-12-09 | 2005-09-27 | Fasl, Llc | Process for fabrication of spacer layer with reduced hydrogen content in semiconductor device |
| KR100707169B1 (ko) * | 2003-12-12 | 2007-04-13 | 삼성전자주식회사 | 메모리 소자 및 그 제조 방법 |
| US7050330B2 (en) * | 2003-12-16 | 2006-05-23 | Micron Technology, Inc. | Multi-state NROM device |
| KR100546691B1 (ko) * | 2004-04-23 | 2006-01-26 | 동부아남반도체 주식회사 | 플래시 메모리 소자 및 그의 제조 방법과 프로그래밍/소거방법 |
| KR100624290B1 (ko) * | 2004-06-14 | 2006-09-19 | 에스티마이크로일렉트로닉스 엔.브이. | 플래쉬 메모리 소자의 제조 방법 |
| US7507661B2 (en) * | 2004-08-11 | 2009-03-24 | Spansion Llc | Method of forming narrowly spaced flash memory contact openings and lithography masks |
| US7029976B1 (en) * | 2005-01-21 | 2006-04-18 | Chartered Semiconductor Manufacturing. Ltd | Method for SONOS EFLASH integrated circuit |
| US20070164352A1 (en) * | 2005-12-12 | 2007-07-19 | The Regents Of The University Of California | Multi-bit-per-cell nvm structures and architecture |
-
2005
- 2005-11-15 US US11/274,781 patent/US8022465B2/en active Active
-
2006
- 2006-11-15 TW TW095142237A patent/TWI358794B/zh active
- 2006-11-15 CN CNA2006101451780A patent/CN1967794A/zh active Pending
- 2006-11-15 CN CN2011100357227A patent/CN102130180A/zh active Pending
-
2007
- 2007-12-26 US US11/964,322 patent/US8026136B2/en active Active
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102130131A (zh) * | 2010-01-18 | 2011-07-20 | 旺宏电子股份有限公司 | 快闪记忆体及其制造方法与操作方法 |
| CN102130131B (zh) * | 2010-01-18 | 2012-09-05 | 旺宏电子股份有限公司 | 快闪记忆体及其制造方法与操作方法 |
| CN102800584A (zh) * | 2012-08-29 | 2012-11-28 | 上海宏力半导体制造有限公司 | 提高sonos闪存可靠性的方法 |
| CN105140391A (zh) * | 2015-07-02 | 2015-12-09 | 河北大学 | 一种双电荷注入俘获存储器及其制备方法 |
| CN105140391B (zh) * | 2015-07-02 | 2017-12-08 | 河北大学 | 一种双电荷注入俘获存储器及其制备方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20070108497A1 (en) | 2007-05-17 |
| US8026136B2 (en) | 2011-09-27 |
| US8022465B2 (en) | 2011-09-20 |
| TW200719442A (en) | 2007-05-16 |
| US20080096396A1 (en) | 2008-04-24 |
| CN102130180A (zh) | 2011-07-20 |
| TWI358794B (en) | 2012-02-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1967794A (zh) | 非挥发性存储器的低氢浓度电荷捕获层结构及其形成方法 | |
| CN109449160B (zh) | 半导体装置 | |
| US9406694B1 (en) | Semiconductor device and method for manufacturing the same | |
| US7450423B2 (en) | Methods of operating non-volatile memory cells having an oxide/nitride multilayer insulating structure | |
| TW550786B (en) | Source drain implant during ONO formation for improved isolation of SONOS devices | |
| US7468299B2 (en) | Non-volatile memory cells and methods of manufacturing the same | |
| US20100323509A1 (en) | Nonvolatile semiconductor memory device and method of manufacturing the same | |
| US7635890B2 (en) | Semiconductor device | |
| TW587331B (en) | Double densed core gates in SONOS flash memory | |
| US7923335B2 (en) | Non-volatile memory device and manufacturing method thereof | |
| CN1286182C (zh) | 大规模集成半导体存储器和制造该半导体存储器的方法 | |
| CN1495905A (zh) | 自对准分离栅极与非闪存及制造方法 | |
| CN1933162A (zh) | 可程式化非挥发性记忆体及其形成方法 | |
| US8022466B2 (en) | Non-volatile memory cells having a polysilicon-containing, multi-layer insulating structure, memory arrays including the same and methods of operating the same | |
| US8270216B2 (en) | Semiconductor storage device and method of manufacturing the same | |
| US8592892B2 (en) | Nonvolatile semiconductor memory device and method for manufacturing the same | |
| US20090096014A1 (en) | Nonvolatile memory devices that include an insulating film with nanocrystals embedded therein and methods of manufacturing the same | |
| CN100547809C (zh) | 具有sonos结构的非易失性存储器及其制造方法 | |
| CN101496152A (zh) | 包括不连续存储元件的电子器件 | |
| JP2009054951A (ja) | 不揮発性半導体記憶素子及びその製造方法 | |
| CN108231561A (zh) | 半导体装置的制造方法和半导体装置 | |
| TW200901483A (en) | Electronic device including channel regions lying at different elevations and processes of forming the same | |
| CN108461501A (zh) | 半导体装置 | |
| US7498222B1 (en) | Enhanced etching of a high dielectric constant layer | |
| US10199391B2 (en) | Semiconductor device and method of manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C12 | Rejection of a patent application after its publication | ||
| RJ01 | Rejection of invention patent application after publication |
Open date: 20070523 |