CN1920878A - 图像处理装置 - Google Patents

图像处理装置 Download PDF

Info

Publication number
CN1920878A
CN1920878A CN200610121285.XA CN200610121285A CN1920878A CN 1920878 A CN1920878 A CN 1920878A CN 200610121285 A CN200610121285 A CN 200610121285A CN 1920878 A CN1920878 A CN 1920878A
Authority
CN
China
Prior art keywords
parameter
mentioned
handling part
processing
order
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200610121285.XA
Other languages
English (en)
Other versions
CN1920878B (zh
Inventor
寺田健吾
音村英二
中岛广二
坂本彰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Socionext Inc
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1920878A publication Critical patent/CN1920878A/zh
Application granted granted Critical
Publication of CN1920878B publication Critical patent/CN1920878B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46Multiprogramming arrangements
    • G06F9/50Allocation of resources, e.g. of the central processing unit [CPU]
    • G06F9/5005Allocation of resources, e.g. of the central processing unit [CPU] to service a request
    • G06F9/5027Allocation of resources, e.g. of the central processing unit [CPU] to service a request the resource being a machine, e.g. CPUs, Servers, Terminals
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46Multiprogramming arrangements
    • G06F9/52Program synchronisation; Mutual exclusion, e.g. by means of semaphores
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46Multiprogramming arrangements
    • G06F9/52Program synchronisation; Mutual exclusion, e.g. by means of semaphores
    • G06F9/522Barrier synchronisation
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06TIMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T1/00General purpose image data processing
    • G06T1/20Processor architectures; Processor configuration, e.g. pipelining
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04NPICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F2209/00Indexing scheme relating to G06F9/00
    • G06F2209/50Indexing scheme relating to G06F9/50
    • G06F2209/5017Task decomposition

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Software Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Image Processing (AREA)

Abstract

本发明的图像处理装置具备分担图像处理的多个处理部(A~D)、保持指定各处理部的动作的参数的参数存储部(102)、和控制上述多个处理部的控制部(103),控制部(103)具备:次序管理部(110),按照表示各处理部的启动及结束的次序的次序(112)进行各处理部的启动,确认其结束;参数设定部(111),在次序管理部(110)的各处理部的启动之前,按照表示与各处理部对应的参数的地址的存储器映射(115),从参数存储部(102)读出与该处理部对应的参数,按照所读出的结果将参数设定到各处理部中。

Description

图像处理装置
技术领域
本发明涉及在图像过滤处理、图像编码器等中使用的图像处理装置。
背景技术
近年来,数字影像设备的技术进步很显著,图像的压缩/扩展处理、过滤等图像处理的机会增多了。在进行这样的图像处理的情况下,大多使用将处理分割、由多个处理部并行地动作的图像处理装置。但是,在技术竞争中,这些装置的处理性能及存储器使用量的限制很严格,而且因技术进步使图像处理的复杂度增加。
以往,在使这样的多个处理部并行地动作的情况下,CPU控制各个处理部。此外,CPU还计算在各处理部动作中所需要的参数,设定到各处理装置中。为了提高处理性能,每当各处理部结束时使CPU产生中断,CPU对接下来启动的处理部进行参数设定及启动请求。
这里成为问题的是,由于通过CPU进行处理部的控制,所以每当处理部结束时使CPU产生中断,会使CPU的参数计算及参数设定的处理性能变差。此外,由于通过CPU进行参数的计算、参数的设定、各处理部的启动顺序及同步控制的处理,所以CPU的负荷较大,根据情况有时系统整体的处理性能受CPU限制速度。
此外,为了提高系统的处理性能,需要使CPU和处理部更并行地动作。但是,由于CPU等待处理部的结束后通知该处理部的参数设定及启动请求等、CPU和处理部需要一边取得同步一边动作,难以提高并行性。
此外,为了提高系统的处理性能及降低消耗电力,往往有变更处理部的情况。在此情况下,每当变更了处理部的接口时就需要变更CPU程序,CPU程序的通用性较低。此外,还有为了促进处理性能提高而想要使各处理部更并行地动作的情况。在此情况下,往往有因数据传送总线的带宽及各处理部的性能而想要变更各处理部的启动顺序的情况。在此情况下也有CPU程序的通用性较低的问题。
在专利文献1中,当处理部的处理结束时处理部自己从存储器读出下次启动用的参数,根据该参数而连续动作,由此来减轻CPU处理的负荷。专利文献1的装置从CPU将参数设定到存储器中,在所有设定结束后将启动请求通知给处理部。在所有的处理部中都存在从存储器读出参数的机构,处理部自己读出参数而连续地重复处理。此外,具备同步机构,该同步机构在参数中具有同步位,根据该位的状态使该处理部保持等待状态直到其他处理部结束。
根据该方法,CPU也可以不进行参数的设定、各处理部的控制,CPU的负荷减轻。
【专利文献1】日本发明专利公开2003-241983。
但是,在上述方法中,所有的处理部中都需要参数读出机构,增大了地址管理及数据线等,增大了电路规模。此外,还需要用来在多个处理部同时访问保存有参数的存储器时使用的判优(arbitration)机构。
此外,为了在每个处理部中进行处理部间的同步,各处理部需要一边管理其他处理部的状态一边动作。为了管理其他处理部的状态,需要在处理部间追加信号线,此外,还带来了状态更新的定时控制等、处理部的系统开销的增大。
此外,处理部从存储器读出参数、将其值原样设定在寄存器中而进行处理。在处理部的接口变更的情况下,需要变更设定参数的CPU的程序。此外,在想要变更各处理部的启动顺序的情况下也需要变更CPU程序,CPU程序的通用性较低。
此外,CPU等待各处理结束后将参数写入存储器中,然后将启动请求通知给其他处理部。因此,CPU需要一边与各处理部的结束取得同步一边动作,难以提高CPU与各处理部的并行性。
此外,由于在该处理部的启动前进行对各处理部的参数设定,所以在实际处理开始之前需要时间。
发明内容
本发明的目的是提供一种能够减少电路规模、降低各处理部的系统开销、提高处理效率的图像处理装置。
为了解决上述课题,本发明的图像处理装置具备:多个处理机构,分担图像处理;存储机构,保持指定各处理机构的动作的参数;控制机构,控制上述多个处理机构;上述控制机构具备:次序管理机构,保持表示各处理机构的启动及结束的次序的次序表,按照次序表进行各处理机构的启动,确认其结束;参数设定机构,保持表示与各处理机构对应的参数的地址的存储器映射,在次序管理机构进行各处理机构的启动之前,按照存储器映射从上述存储机构中读出对应于该处理机构的参数,按照读出的结果将参数设定到处理机构中。
根据该结构,由于控制机构进行所有处理机构的参数的读出和设定,所以能够减小电路规模。即,不需要所有的处理机构自己从存储机构读出参数,并且不需要具备存储器读出机构和判优机构,能够减小各处理机构的电路规模。
此外,还能够提高处理速度。这是因为,第1,控制机构进行处理机构间的同步,所以减少了处理机构的系统开销。即,各处理机构不需要管理其他处理机构的状态,所以减少了状态更新的定时控制等处理机构的系统开销。第2,作为本图像处理装置的主机的CPU不介入,控制机构使表示次序的图像处理在处理机构中连续动作。即,在控制机构及各处理机构的动作中,CPU能够不中断下一个次序用的参数计算来执行,提高了处理效率。
这里,上述参数设定机构也可以还将从上述存储机构读出的参数变更为使其适合于处理机构的接口后,将变更参数设定到处理机构中。
根据该结构,通过由参数设定机构变更从存储机构读出的参数以使其与各处理机构的接口对应,即使在变更了处理机构的接口的情况下,也不会影响到CPU程序,能够提高CPU程序的通用性。此外,通过按照次序管理处理机构的启动顺序,即使变更了处理机构的启动顺序也只要变更次序就可以,也不会影响到CPU程序,能够提高CPU程序的通用性。
这里,上述次序管理机构也可以保持多种上述次序表,按照从外部输入的次序标识符选择次序表,按照所选择的次序表启动各处理机构,确认其结束。
根据该结构,根据来自CPU的次序标识符有选择地切换多个次序表,所以,在执行需要多种次序的图像处理的情况下,次序管理机构不需要每次装载新的次序表,能够提高处理速度。
这里,上述存储机构也可以具备:多个存储区域,分别保持对应于次序的参数;选择机构,分别按规定的顺序选择写入对象的存储区域、和读出对象的存储区域。
根据该结构,通过由CPU切换存储区域,能够容许存储器映射的变更,能够有效利用存储区域。此外,在切换次序而动作的系统中,在每个次序中参数的配置不同的情况下,通过与参数一起也切换存储器映射,不再需要对每个次序确保存储区域。
这里,上述控制机构也可以还具备:启动通知机构,将来自外部的指示次序的执行开始的启动信号进行排队,将排队后的启动请求一个个地通知给次序管理机构。
根据该结构,通过由启动通知机构实现控制机构的启动信号的排队功能,CPU能够不等待来自控制机构的结束信号而通知下次的向控制部的启动信号,提高了CPU、控制机构及各处理机构三者间的并行性,能够提高处理速度。此外,由于能够通过计数控制机构的启动信号的简单的机构实现排队功能,能够容易变更排队数。
这里,上述参数设定机构也可以保持多个上述存储器映射,按照从外部输入的存储器映射标识符选择存储器映射。
这里,上述存储机构也可以保持与参数对应的次序标识苻;上述次序管理机构从存储机构读出次序标识苻,根据该标识符选择次序表,按照所选择的次序表启动各处理机构,确认其结束。
根据该结构,控制机构通过经由存储机构取得次序切换用的次序标识符,不需要追加CPU与控制部间的数据线,能够实现装置的简洁化。
这里,上述存储机构也可以保持与参数对应的存储器映射标识符;上述次序管理机构从存储机构读出存储器映射标识符,根据该标识符选择存储器映射。
根据该结构,控制机构通过经由存储机构取得次序切换用的次序标识符、存储器映射切换用的存储器映射标识符,不需要追加CPU与控制部间的数据线,能够实现装置的简洁化。
这里,上述控制部也可以还包括:标识符判断机构,保持表示处理标识符、次序标识苻、和存储器映射标识符的对应关系的表,判断与来自外部的处理标识符对应的次序标识符和存储器映射标识符;上述次序管理机构选择与由标识符判断机构判断的次序标识符对应的次序表;上述参数设定机构选择与由标识符判断机构判断的存储器映射标识符对应的存储器映射。
根据该结构,通过具备由1个处理标识符判断次序标识符和存储器映射标识符的标识符判断部,能够以较少的信息切换次序、存储器映射,能够削减来自CPU的数据传送量。在频繁地发生与次序一起还变更存储器映射的系统中,能够减轻CPU的标识符指定的负担。
这里,上述次序表及上述存储器映射也可以在1个次序中包含同一处理机构的多次启动的情况下,包含用来将不同的参数读出到该处理机构中的信息。
根据该结构,即使在多次启动同一处理部的情况下也能够容易地应对。
这里,上述次序表也可以对多个处理机构表示参数设定、参数设定结束的确认、启动、处理结束的确认的顺序。
根据该结构,通过次序表表示上述顺序,能够使参数设定机构的参数设定与各处理部并行动作,能够提高系统整体的处理性能。
这里,也可以具备根据表示处理机构的启动条件的信息制作次序的次序制作机构。
根据该结构,能够通过次序制作部自动制作次序,减轻了次序制作的负担。
这里,上述控制机构也可以构成为,具备:次序管理机构,保持作为处理机构的启动条件而表示其他处理机构的结束的结束依存表,按照结束依存表进行各处理机构的启动,确认其结束;参数设定机构,保持表示与各处理机构对应的参数的地址的存储器映射,在次序管理机构进行各处理机构的启动之前,按照存储器映射从上述存储机构中读出对应于该处理机构的参数,按照读出的结果将参数设定到处理机构中。
根据该结构,能够通过结束依存表、通过处理部的结束时刻动态地变更各处理部的启动顺序,能够减少处理部的空闲时间,能够提高处理性能。
这里,次序管理机构也可以保持各处理机构的优先级,在结束依存表的启动条件相同的情况下先启动优先级较高的处理机构。
根据该结构,通过对各处理部设置优先级,在启动条件相同的情况下先启动优先级较高的处理部,能够进一步缩短系统整体的处理时间,能够提高处理性能。
这里,上述控制机构也可以构成为,具备:次序管理机构,保持作为处理机构的启动条件而表示其他处理机构的状态的状态依存表,按照状态依存表进行各处理机构的启动,确认其结束;参数设定机构,按照表示对应于处理机构的参数的地址的存储器映射,从上述存储机构读出参数,在变更参数以使其与处理机构的接口对应后,将变更参数设定到处理机构中。
根据该结构,通过状态依存表,也能够判断处理机构结束以外的状态,由此能够产生更灵活的启动条件,由此,能够进一步缩短系统整体的处理时间,有利于提高处理性能。
根据本发明的图像处理装置,能够减小各处理机构的电路规模。此外,能够提高处理速度。即,减小了处理机构的系统开销,提高了控制机构与处理机构之间的并行性。
CPU能够在控制机构及各处理机构的动作中不中断下次的次序用参数计算而执行,提高了处理效率。
即使在变更了处理机构的接口的情况下,也不会影响到CPU程序,能够提高CPU程序的通用性。
本发明的这些及其他目的、优点和特征通过以下结合附图的实施方式的说明就会更加清楚。
这里引用2005年8月24日日本发明专利申请2005-243416号。
附图说明
图1是表示本发明的实施方式1的图像处理装置的结构的框图。
图2是表示本发明的实施方式1~8的启动通知部的控制部启动信号接收时的动作的流程图。
图3是表示本发明的实施方式1~8的启动通知部的控制部结束信号接收时的动作的流程图。
图4是表示本发明的实施方式1的次序的图。
图5是表示本发明的实施方式1的存储器映射的图。
图6是表示本发明的实施方式1的各处理部的接口的图。
图7是表示本发明的实施方式1的CPU、控制部、各处理部的动作时刻的图。
图8是表示本发明的实施方式1的连续动作时的CPU、控制部/处理部的动作时刻的图。
图9是表示本发明的实施方式2的图像处理装置的结构的框图。
图10是表示本发明的实施方式2的存储器映射的图。
图11是表示本发明的实施方式3的图像处理装置的结构的框图。
图12是表示本发明的实施方式3的标识符判断表的图。
图13是表示本发明的实施方式3的存储器映射的图。
图14是表示本发明的实施方式4的图像处理装置的结构的框图。
图15是表示本发明的实施方式4的1个多次启动用次序的图。
图16是表示本发明的实施方式4的1个多次启动用存储器映射的图。
图17是表示本发明的实施方式4的CPU、控制部、各处理部的动作时刻的图。
图18是表示本发明的实施方式5的图像处理装置的结构的框图。
图19是表示本发明的实施方式5的结束依存表的图。
图20是表示本发明的实施方式5的结束标志表的图。
图21是表示本发明的实施方式5的次序管理部的动作的流程图。
图22是表示本发明的实施方式5的处理部A比处理部B先结束时的CPU、控制部、各处理部的动作时刻的图。
图23是表示本发明的实施方式5的处理部B比处理部A先结束时的CPU、控制部、各处理部的动作时刻的图。
图24是表示本发明的实施方式6的图像处理装置的结构的框图。
图25是表示本发明的实施方式6的结束依存表的图。
图26是表示本发明的实施方式6的优先级表的图。
图27是表示本发明的实施方式6的CPU、控制部、各处理部的动作时刻的图。
图28是表示本发明的实施方式7的图像处理装置的结构的框图。
图29是表示本发明的实施方式7的状态依存表的图。
图30是表示本发明的实施方式7的状态标志表的图。
图31是表示本发明的实施方式8的图像处理装置的结构的框图。
图32是表示本发明的实施方式8的结束依存表的图。
图33是表示本发明的实施方式8的处理时间表的图。
图34是表示本发明的实施方式8的次序制作部的动作的流程图。
图35是表示本发明的实施方式8的制成次序的图。
具体实施方式
下面,参照附图说明有关本发明的图像处理装置的实施方式。
(实施方式1)
图1是表示本发明的实施方式1的图像处理装置的结构的框图。该图像处理装置具备CPU101、参数存储部102、控制部103、处理部A104、处理部B105、处理部C106、处理部D107及存储器108。这些结构要素既可以作为系统LSI由1个芯片构成,也可以将存储器108以外的部分用1个芯片构成。参数存储部102具备3个存储区域(参数存储器α118、参数存储器β119、参数存储器γ120)、数据写入选择器116及数据读出选择器117。控制部103具备启动通知部109、次序管理部110、参数设定部111。
CPU101进行处理部A104、处理部B105、处理部C106、处理部D107动作所需的参数的计算,利用参数传送用数据线170将参数传送给参数存储部102。此外,通过利用控制部启动信号150及次序标识符/存储器映射标识符传送用数据线171控制控制部103。
参数存储部102保存由CPU101计算的参数,在参数存储部102内存在3个参数存储器。数据写入选择器116从3个参数存储器中选择作为数据写入对象的1个参数存储器。该选择是通过控制部启动信号150切换的。此外,数据读出选择器117从3个参数存储器中选择作为数据读出对象的1个参数存储器。该选择是通过控制部结束信号151切换的。切换动作是以参数存储器α118→参数存储器β119→参数存储器γ120→参数存储器α118→参数存储器β119→参数存储器γ120→……的顺序进行的。例如,在数据写入选择器116动作以对参数存储器α118进行写入的情况下,数据写入选择器116如果获取了控制部启动信号150,则从下次开始进行动作以对参数存储器β119写入数据。另外,设定为在启动时数据写入选择器116、数据读出选择器117都进行参数存储器α118的写入、读出动作。
控制部103具备:进行各处理部的次序管理的次序管理部110、设定各处理部的参数的参数设定部111、将来自CPU101的控制部启动信号150排队的启动通知部109。
次序管理部110具有多个表示处理部启动时刻、处理部结束等待的时刻的次序112。各次序112也可以是表。利用CPU101经由次序标识符/存储器映射标识符传送用数据线171指定的次序标识符,从多个次序112中选择1个,按照该次序进行参数设定部111及各处理部的控制。
参数设定部111具备参数读出部113和参数变更部114。参数读出部113具有多个表示与各处理部对应的参数保存在参数存储器的哪个地址中的存储器映射115,通过由CPU101经由次序标识符/存储器映射标识符传送用数据线171指定的存储器映射标识符,从多个存储器映射中选择1个。如果获取了来自次序管理部110的参数设定请求54,则按照所选择的存储器映射,利用变更前参数传送用数据线172读出与启动的处理部对应的参数。参数变更部114变更读出的参数,以使其与启动的处理部的接口对应,设定到启动的处理部中。
启动通知部109实现控制部启动信号150的排队功能。参照图2说明接收到控制部启动信号150时的动作。如果接收到控制部启动信号,则在F1中判断在启动通知部109的内部保持的计数器是否为0,仅在0的情况下在F2中将次序启动信号153通知给次序管理部110。接着,在F3中将计数器增加1,在F4中判断计数器是否是3,仅在3的情况下在F5中向CPU101通知不能继续利用启动请求控制信号152将控制部启动信号150排队。参照图3说明启动通知部109接收到控制部结束信号151时的动作。如果接收到控制部结束信号151,则在F10中判断计数器是否是3,仅在3的情况下在F11中向CPU111通知能够利用启动请求控制信号152将控制部启动信号150排队。接着,在F12中将计数器减小1,在F13中判断计数器是否比0大,仅在大的情况下在F14中将次序启动信号153通知给次序管理部110。另外,在启动时将计数器设定为0。
处理部A104、处理部B105、处理部C106、处理部D107如果从次序管理部110接受到处理部启动请求156,则利用输入图像传送用数据线175从图像存储器108读出输入图像,基于设定的参数分别进行固有的处理。在处理结束后,将处理结果利用输出图像传送用数据线176保存到图像存储器108中,将处理部结束通知157通知给次序管理部110。
图4、图5、图6表示实施方式1的次序、存储器映射、各处理部的接口。说明选择了次序(1)1000、存储器映射(2)1010时的动作。首先,CPU101计算在各处理部的动作中所需的参数,将该参数传送给参数存储部。在参数存储部102中,按照数据写入选择器116的初始设定,向参数存储器α118写入参数。接着,CPU101将次序标识符指定为1、将存储器映射标识符指定为1,将控制部启动信号150通知给控制部103。控制部103的启动通知部109如果获取了控制部启动信号150,则由于计数器为初始值0,所以将次序启动信号153通知给次序管理部110。次序管理部110如果获取了次序启动信号153,则从次序标识符中选择次序(1)1000,按照次序(1)1000,利用处理部标识符传送用数据线174将处理部A的标识符传送给参数设定部,将参数设定请求信号154通知给参数设定部111。参数设定部111如果获取了参数设定请求信号154,则按照从CPU101指定的存储器映射(1)1010、以及数据读出选择器117的初始设定,利用变更前参数传送用数据线172,从参数存储器α118读出作为处理部A104的参数的地址0x000~0x008的数据。由参数变更部114变更所读出的参数,使其与处理部A104的接口对应。具体而言,将输入图像的开始地址及输出图像的开始地址一起向右偏移4位。利用变更后参数传送用数据线173将变更后的输入图像的开始地址及输出图像的开始地址设定到处理部A104的寄存器0及寄存器2中,将运算模式设定到处理部A104的寄存器1中。
参数设定部111结束了处理部A104的参数设定后,将参数设定结束信号155通知给次序管理部110。
次序管理部110如果获取了参数设定结束信号155,则将处理部启动信号156通知给处理部A104。处理部A104如果获取了处理部启动信号156,则按照所设定的参数开始处理,在处理结束后将处理部结束信号157通知给次序管理部110。此外,次序管理部110在将处理部启动信号156通知给处理部A104后,进行处理部B105的参数设定请求及启动请求,控制部与各处理部进行并行动作。次序(1)1000以后的处理由于与处理部A104的参数设定及启动请求相同,所以予以省略,但如果次序管理部110获取了来自次序(1)1000最后的处理部C106的处理部结束信号157,则将控制部结束信号151通知给CPU101。
图7表示CPU101、控制部103、处理部A104、处理部B105、处理部C106、处理部D107的随着时间经过的动作。如控制部的处理部B参数设定F53和处理部A的处理A(F56)那样,控制部和各处理部能够并行动作。
另外,CPU101、控制部103、和各处理部也能够并行动作,图8表示3次连续动作的情况。CPU101中的参数计算及参数写入和控制部/处理部不会相互介入而并行地动作。在对1张图像进行过滤等图像处理的情况下,采用将1张图像分割、对每个分割图像实施图像处理的方法。在此情况下,将同一处理重复实施分割图像的张数的次数。本实施方式也假设为同样地重复实施处理。
如上所述,根据本实施方式,通过控制部进行处理部的次序管理及参数设定,能够没有CPU101的介入而使处理部连续动作。由此,在控制部/处理部的动作中,CPU101能够不中断下一个处理部用的参数计算而实施。
此外,由于通过控制部103一起将处理部的参数从参数存储器读出,所以在处理部中也可以不具备参数读出机构。
此外,处理部间的同步也受次序112控制,所以不会增大CPU101的处理量。
此外,通过用参数变更部114变更从参数存储器读出的参数,使其与各处理部的接口对应,即使变更处理部的接口也不会影响到CPU程序,CPU程序的通用性提高。
此外,通过由次序112管理处理部的启动顺序,即使变更了处理部的启动顺序也只变更次序112,不会影响到CPU程序,CPU程序的通用性提高。
此外,通过根据来自CPU101的次序标识符切换多个次序,即使在想要切换次序112的情况下,也不需要再装载次序112的机构,有利于处理速度提高。
此外,通过根据来自CPU101的次序标识符切换多个存储器映射,能够有效利用存储区域,以使其能够容许存储器映射115的变动。此外,在切换次序112而动作的系统中,在对每个次序的参数配置不同的情况下,通过与次序112一起切换存储器映射115,不再需要对每个次序确保存储区域。
此外,通过根据控制部启动信号150、控制部结束信号151控制数据写入选择器116及数据读出选择器117,切换参数存储器,CPU101能够不等待控制部结束信号151而将下一次的处理用参数写入到参数存储器中,可提高CPU101与控制部103、各处理部的并行性,有利于处理速度的提高。
此外,通过由启动通知部实现控制部启动信号150的排队功能,CPU101能够不等待控制部结束信号151而通知下一次的控制部启动信号150,可提高CPU101与控制部103、各处理部的并行性,有利于处理速度的提高。此外,通过由计数控制部启动信号150的机构实现排队功能,能够容易变更排队数。
另外,在实施方式1中为了说明而存在3种次序112及存储器映射115,但并不限于此,也可以是次序112、存储器映射115都为1种、不具备通过来自CPU101的指定进行选择的机构的系统。
此外,从启动通知部109向CPU的启动请求控制信号152的通知是在计数器为3时进行的,通过改变该数,能够改变控制部启动信号150的排队数。在不需要排队功能的情况下,也可以不存在启动通知部109。此外,参数存储器的数量也为3个,但并不限于此。
(实施方式2)
图9是表示本发明的实施方式2的图像处理装置的结构的框图。在图9中,对于与图1相同的结构使用相同的标号而省略说明。在本实施方式2中,不存在从CPU101向控制部103直接传送次序标识符、存储器映射标识符的数据线,而存在经由参数存储部102传送次序标识符、存储器映射标识符的数据线。
CPU101计算各处理部的动作所需的参数,利用参数/次序标识符/存储器映射标识符传送用数据线270,将该参数传送给参数存储部102。此外,与参数同时,将次序标识符及存储器映射标识符传送给参数存储部102。
如果次序管理部110获取了次序启动信号153,则利用变更前参数/次序标识符/存储器映射标识符传送用数据线271,从参数存储器中读出次序标识符。此外,参数设定部也同样,利用变更前参数/次序标识符/存储器映射标识符传送用数据线271,从参数存储器中读出存储器映射标识符。次序管理部及参数设定部从读出的次序标识符及存储器映射标识符中选择次序及存储器映射,按照它来进行动作。图10中表示实施方式2的存储器映射。在存储器的地址0x000中保存有次序标识符,在地址0x004中保存有存储器映射标识符。
通过该方法,不需要在CPU101和控制部103之间追加数据线,有利于装置的简洁化。
另外,在实施方式2中为了说明而将次序标识符、存储器映射标识符一起从参数存储器102向控制部103传送,但也可以仅将一个标识符直接从CPU101传送。
(实施方式3)
图11是表示本发明的实施方式3的图像处理装置的结构的框图。在图11中,对于与图9相同的结构使用相同的标号而省略说明。在本实施方式3中存在标识符判断部301。
CPU101计算各处理部的动作所需的参数,利用参数/处理标识符传送用数据线370,将该参数传送给参数存储部。此外,与参数同时,将处理标识符传送给参数存储部102。
如果次序管理部110获取了次序启动信号153,则利用变更前参数/处理标识符传送用数据线371,从参数存储器中将处理标识符读出到标识符判断部301中。在标识符判断部301中,利用标识符判断表302,将处理标识符变换为次序标识符及存储器映射标识符,通知给次序管理部110及参数设定部。次序管理部及参数设定部从被通知的次序标识符及存储器映射标识符中选择次序及存储器映射,并按照该次序及存储器映射进行动作。图13表示实施方式3的存储器映射。在存储器的地址0x000中保存有处理标识符。图12表示标识符判断表302。表示通过处理标识符(1)选择次序(1)、存储器标识符(1)。
通过该方法,能够以较少的信息切换次序、参数映射,能够削减从CPU101向参数存储器102、从参数存储器102向控制部103的传送量。在如实施方式3那样与次序一起也频繁地变更存储器映射的系统中,有利于减轻CPU101的标识符指定的负担。
(实施方式4)
图14是表示本发明的实施方式4的图像处理装置的结构的框图。在图14中,对于与图11相同的结构使用相同的标号而省略说明。在本实施方式4中,代替次序112、存储器映射115而存在多次启动用次序401、多次启动用存储器映射402。
在多次启动用次序401中,除了处理部启动时刻、处理部结束等待时刻以外、还控制参数设定时刻、参数设定结束等待(参数设定结束的确认)的时刻。此外,为了与同一处理部的多次启动对应,具有启动号的信息。在参数设定时,利用参数设定处理部标识符/启动号传送用数据线470,与处理部标识符同时也将启动号传送给参数设定部111。
在多次启动用存储器映射402中,为了与同一处理部的多次启动对应,具有启动号的信息,进行与从次序管理部110指定的启动号对应的参数的读出。
图15、图16表示实施方式4的1个多次启动用次序、多次启动用存储器映射。图17表示选择了多次启动用次序(1)1050、多次启动用存储器映射(1)1060的情况下的CPU101、控制部103、处理部A104、处理部B105、处理部C106、处理部D107随着时间经过的动作。如图17那样,处理部C的参数设定F54与处理A(F56)、处理B(F57)并行动作、处理部D的参数设定F55与处理B(F57)、处理C(F58)并行动作,可知提高了并行性。
如上所述,通过将次序中的处理部启动分离为参数的设定和启动请求、分别在不同的时刻进行,能够使参数设定和处理部并行动作,可提高系统整体的处理性能。
此外,通过对次序的参数设定部分以及存储器映射赋予启动号,即使在想要多次启动同一处理部的情况下也能够容易应对。
另外,在实施方式4中为了说明而组合了将次序中的处理部启动分离为参数的设定和启动请求的方法、和通过启动号多次启动同一处理部的方法的2个方法来进行了说明,但也可以是只有某一种方法的系统。
(实施方式5)
图18是表示本发明的实施方式5的图像处理装置的结构的框图。在图18中,对于与图1相同的结构使用相同的标号而省略说明。在本实施方式5中,不存在次序112,而存在结束依存表501。
结束依存表501是表示处理部A104的结束为处理部C106的启动条件那样的处理部间的依存关系的表,次序管理部利用结束依存表501对启动条件成立的处理部进行启动。图19表示结束依存表。结束需要处理部是作为启动条件的处理部,如果结束需要处理部没有结束则该处理部不能启动。另外,结束需要处理部为“-”的处理部表示不存在结束需要处理部的处理部。结束需要处理部是否结束是利用次序管理部在内部保持的结束标记表来判断的。结束标记表在每当次序管理部110获取了处理部结束信号157时被更新,结束后的处理部成为结束状态,没有结束的处理部成为未结束状态。另外,在次序管理部110接收到次序启动信号153时将结束标记表初始化,所有的处理部成为未结束状态。图20表示处理部A104、处理部B105结束、处理部C106、处理部D107还没有结束时的结束标记表。
参照图21说明次序管理部110的处理部启动的动作。首先,如果获取了次序启动信号153,则在F20中参照结束依存表501与结束标记表,判断是否存在结束需要处理部都已结束的处理部。在存在的情况下,在F21通知该处理部的参数设定及启动请求,并对于结束需要处理部完全结束了的所有处理部,进行参数设定及启动请求。在没有结束需要处理部已结束的处理部的情况下,在F22等待已启动的处理部的处理部结束信号的接收。在接收到处理部结束信号的情况下,在F23使已结束的处理部的结束标记表的状态成为结束状态,重复F20~F24,直到所有的处理部都成为结束状态。
图22表示实施方式5中的处理部A104比处理部B先结束时的CPU101、控制部、各处理部的动作。如果处理部A104结束,则启动以处理部A104为结束需要处理部的处理部C106。同样,如果处理部B105结束,则启动处理部D107。处理部的启动顺序成为处理部A104→处理部B105→处理部C106→处理部D107。
图21表示实施方式5中的处理部B105比处理部A先结束时的CPU101、控制部、各处理部的动作。与图22同样,如果处理部A104结束,则启动处理部C106,如果处理部B105结束,则启动处理部D107。其中,由于处理部B105比处理部A104先结束,所以处理部的启动顺序成为处理部A104→处理部B105→处理部D107→处理部C106。
通过该方法,能够通过处理部的结束时刻动态地变更各处理部的启动顺序,可减少处理部的空闲时间,有利于处理性能的提高。
另外,在实施方式5中为了说明而只存在1个结束需要处理部,但也可以存在多个。
(实施方式6)
图24是表示本发明的实施方式6的图像处理装置的结构的框图。在图24中,对于与图18相同的结构使用相同的标号而省略说明。在本实施方式6中,存在优先级表601。
次序管理部110与实施方式5同样,对结束需要处理部都已结束的处理部指示启动。在存在多个结束需要处理部都已结束的处理部的情况下,在实施方式6中参照优先级表601,先启动优先级较高的处理部。图25、图26表示结束依存表、优先级表。优先级表是根据该处理部为怎样的数量、是否为结束需要处理部的对象来设定的。例如,由于处理部A104为处理部B105和处理部C106的结束需要处理部,所以优先级为2。
图27表示实施方式6中的CPU101、控制部、各处理部的动作。在处理部A104结束时,能够进行处理部B105、处理部C106的启动,但由于处理部C106的优先级较高,所以比处理部B105先启动处理部C106。
通过该方法,能够缩短系统整体的处理时间,有利于处理性能的提高。
(实施方式7)
图28是表示本发明的实施方式7的图像处理装置的结构的框图。在图28中,对于与图24相同的结构使用相同的标号而省略说明。在本实施方式7中,不存在结束依存表,而存在状态依存表701。此外,处理部C106和处理部D107使用共用运算器702,处理部C106和处理部D107不能并行动作。
图29表示实施方式7中的状态依存表。在状态依存表701中,作为启动条件而设定为其他处理部的处理前、处理中、处理结束以及它们的否定状态中的任一种。例如,处理部C106的启动条件是处理部A的处理结束以及处理部D为不在处理中的状态的情况。此外,各处理部处于怎样的状态是次序管理部利用保持在内部的状态标记表来判断的。状态标记表在次序管理部通知处理部启动信号时以及获取处理部结束信号时被更新,启动前的处理部成为处理前状态、处理中的处理部成为处理中状态、结束的处理部成为处理结束状态。在次序管理部110接收到次序启动信号153时将状态标记表初始化,所有的处理部成为处理前状态。图30表示处理部A104结束、处理部B105在处理中、处理部C106、处理部D107还没有启动时的状态标记表。
在作为启动条件而仅设定了结束状态的系统中,只能将处理部C106的结束需要处理部设定为处理部D107、或将处理部D107的结束需要处理部设定为处理部C106,而且只能固定处理部C106、处理部D107的启动顺序。因此,不能通过处理部A104、处理部B105的结束时刻动态地变更处理部的启动顺序,但通过该方法,能够解决该问题,能够缩短系统整体的处理时间。
(实施方式8)
图31是表示本发明的实施方式8的图像处理装置的结构的框图。在图31中,对于与图1相同的结构使用相同的标号而省略说明。在本实施方式8中,存在次序制作部801,在其内部存在结束依存表501和处理时间表802。
在次序制作部801中,如果获取了次序启动信号153,一边参照结束依存表501和处理时间表802一边制作次序。
图35表示由次序制作部801制作的次序112。并且,参照图34说明次序制作部的动作。首先,如果获取了次序启动信号153,则在F30判断是否有结束需要处理部已结束的处理部。此时,结束需要处理部是否已结束是在次序中是否编入了处理部结束等待的处理。例如,在将图35的顺序3的处理部B结束等待编入到次序中的时刻判断为处理部B已结束。在有结束需要处理部已结束的处理部的情况下,在F31中将对应的处理部的启动编入到次序中。对所有对应的处理部,将处理部的启动编入到次序中。在没有对应的处理部的情况下,在F32中判断在已启动的处理部内是否存在作为结束需要处理部的对象的处理部。在存在的情况下,在F33中判断是否存在多个对应的处理部,并在不存在多个的情况下,在F34将对应的处理部的结束等待编入到次序中。在存在多个的情况下,在F35中参照处理时间表802,将先结束的处理部的结束等待编入到次序中。重复F30~F35,在已启动的处理部中不存在作为结束需要处理部的对象的处理部时,在F36中将已启动的所有处理部的结束等待编入到次序中,次序完成。
通过该方法,能够自动制作次序,减轻了次序制作的负担。
另外,在实施方式8中为了说明而只存在1个结束依存表、处理时间表,但也可以是与实施方式1的次序同样地具备多个、根据来自CPU101的指示来切换使用的结构。
本发明在数字影像设备的过滤运算等图像处理及图像编解码器等中使用的图像处理装置中,作为多个处理部的控制技术是具有实用性的。
以上通过附图及实施例详细地说明了本发明,但需要说明的是,本领域的技术人员可以对本发明做各种改变和修改。因此,只要这些改变和修改不脱离本发明的范围,它们就应该被解释为包含在本发明的范围中。

Claims (16)

1、一种图像处理装置,包括:
多个处理机构,分担图像处理;
存储机构,保持指定各处理机构的动作的参数;
控制机构,控制上述多个处理机构;
上述控制机构包括:
次序管理机构,保持表示各处理机构的启动及结束的次序的次序表,按照次序表进行各处理机构的启动,确认其结束;
参数设定机构,保持表示与各处理机构对应的参数的地址的存储器映射,在次序管理机构进行各处理机构的启动之前,按照存储器映射从上述存储机构中读出与该处理机构对应的参数,按照读出的结果将参数设定到处理机构中。
2、如权利要求1所述的图像处理装置,
上述参数设定机构还将从上述存储机构读出的参数变更为使其适合于处理机构的接口后,将变更参数设定到处理机构中。
3、如权利要求2所述的图像处理装置,
上述次序管理机构保持多种上述次序表,按照从外部输入的次序标识符选择次序表,按照所选择的次序表启动各处理机构,确认其结束。
4、如权利要求2所述的图像处理装置,
上述存储机构包括:
多个存储区域,分别保持对应于次序的参数;
选择机构,分别按规定的顺序选择写入对象的存储区域、和读出对象的存储区域。
5、如权利要求2所述的图像处理装置,
上述控制机构还包括:
启动通知机构,将来自外部的指示次序的执行开始的启动信号进行排队,将排队后的启动请求一个个地通知给次序管理机构。
6、如权利要求2所述的图像处理装置,
上述参数设定机构保持多个上述存储器映射,按照从外部输入的存储器映射标识符选择存储器映射。
7、如权利要求3所述的图像处理装置,
上述控制部还包括:
标识符判断机构,保持表示处理标识符、次序标识苻、和存储器映射标识符的对应关系的表,判断与来自外部的处理标识符对应的次序标识符和存储器映射标识符;
上述次序管理机构选择与由标识符判断机构判断的次序标识符对应的次序表;
上述参数设定机构选择与由标识符判断机构判断的存储器映射标识符对应的存储器映射。
8、如权利要求3所述的图像处理装置,
上述存储机构保持与参数对应的次序标识苻;
上述次序管理机构从存储机构读出次序标识苻,根据该标识符选择次序表,按照所选择的次序表启动各处理机构,确认其结束。
9、如权利要求6所述的图像处理装置,
上述存储机构保持与参数对应的存储器映射标识符;
上述次序管理机构从存储机构读出存储器映射标识符,根据该标识符选择存储器映射。
10、如权利要求6所述的图像处理装置,
上述控制部还包括:
标识符判断机构,保持表示处理标识符、次序标识苻、和存储器映射标识符的对应关系的表,判断与来自外部的处理标识符对应的次序标识符和存储器映射标识符;
上述次序管理机构选择与由标识符判断机构判断的次序标识符对应的次序表;
上述参数设定机构选择与由标识符判断机构判断的存储器映射标识符对应的存储器映射。
11、如权利要求2所述的图像处理装置,
上述次序表及上述存储器映射在1个次序中包含同一处理机构的多次启动的情况下,包含用来将不同的参数读出到该处理机构中的信息。
12、如权利要求2所述的图像处理装置,
上述次序表对多个处理机构表示参数设定、参数设定结束的确认、启动、处理结束的确认的顺序。
13、如权利要求2所述的图像处理装置,
具备根据表示处理机构的启动条件的信息制作次序的次序制作机构。
14、一种图像处理装置,包括:
多个处理机构,分担图像处理;
存储机构,保持指定各处理机构的动作的参数;
控制机构,控制上述多个处理机构;
上述控制机构包括:
次序管理机构,保持作为处理机构的启动条件而表示其他处理机构的结束的结束依存表,按照结束依存表进行各处理机构的启动,确认其结束;
参数设定机构,保持表示与各处理机构对应的参数的地址的存储器映射,在次序管理机构进行各处理机构的启动之前,按照存储器映射从上述存储机构中读出与该处理机构对应的参数,按照读出的结果将参数设定到处理机构中。
15、如权利要求14所述的图像处理装置,
上述次序管理机构保持各处理机构的优先级,在结束依存表的启动条件相同的情况下先启动优先级较高的处理机构。
16、一种图像处理装置,包括:
多个处理机构,分担图像处理;
存储机构,保持指定各处理机构的动作的参数;
控制机构,控制上述多个处理机构;
上述控制机构包括:
次序管理机构,保持作为处理机构的启动条件而表示其他处理机构的状态的状态依存表,按照状态依存表进行各处理机构的启动,确认其结束;
参数设定机构,按照表示与处理机构对应的参数的地址的存储器映射,从上述存储机构读出参数,在变更参数以使其与处理机构的接口对应后,将变更参数设定到处理机构中。
CN200610121285.XA 2005-08-24 2006-08-24 图像处理装置 Expired - Fee Related CN1920878B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP243416/2005 2005-08-24
JP2005243416A JP4723313B2 (ja) 2005-08-24 2005-08-24 画像処理装置

Publications (2)

Publication Number Publication Date
CN1920878A true CN1920878A (zh) 2007-02-28
CN1920878B CN1920878B (zh) 2012-01-11

Family

ID=37778597

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200610121285.XA Expired - Fee Related CN1920878B (zh) 2005-08-24 2006-08-24 图像处理装置

Country Status (3)

Country Link
US (1) US7724984B2 (zh)
JP (1) JP4723313B2 (zh)
CN (1) CN1920878B (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111436214A (zh) * 2018-11-13 2020-07-21 深圳市汇顶科技股份有限公司 图像信号处理装置和方法
CN112005177A (zh) * 2018-04-27 2020-11-27 三菱电机株式会社 数据处理装置、任务控制方法及程序
CN113747043A (zh) * 2020-05-29 2021-12-03 Oppo广东移动通信有限公司 图像处理器启动方法、电子设备和存储介质
CN113867804A (zh) * 2020-06-30 2021-12-31 Oppo广东移动通信有限公司 实时操作系统的启动方法、电子设备及存储介质

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008124851A (ja) * 2006-11-14 2008-05-29 Matsushita Electric Ind Co Ltd 出力処理装置及びその処理を実行するためのデータ構造
JP2008131498A (ja) * 2006-11-22 2008-06-05 Matsushita Electric Ind Co Ltd 映像処理装置
JP4798055B2 (ja) * 2007-04-25 2011-10-19 ソニー株式会社 画像処理装置およびカメラシステム
JP4903092B2 (ja) 2007-07-05 2012-03-21 株式会社リコー 画像処理装置、画像処理制御方法、及び画像処理制御プログラム
US7822897B2 (en) * 2007-09-22 2010-10-26 Hirak Mitra System and methods for connecting multiple functional components
JP2009253579A (ja) * 2008-04-04 2009-10-29 Panasonic Corp 撮像装置、画像処理装置及び画像処理方法並びに画像処理プログラム
JP5441426B2 (ja) * 2009-02-12 2014-03-12 キヤノン株式会社 画像処理装置及びその制御方法、並びにプログラム
JP2010239362A (ja) * 2009-03-31 2010-10-21 Panasonic Corp 画像処理装置及びその画像処理方法
JP6357804B2 (ja) * 2013-09-17 2018-07-18 株式会社リコー 画像処理装置、集積回路、及び画像形成装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02244852A (ja) * 1989-03-17 1990-09-28 Hitachi Ltd パケット処理装置
US5347590A (en) * 1991-06-10 1994-09-13 General Electric Company Spatial filter for an image processing system
JPH07281652A (ja) * 1994-04-07 1995-10-27 Sony Corp 画像処理装置
JP3139392B2 (ja) * 1996-10-11 2001-02-26 日本電気株式会社 並列処理システム
US6993114B2 (en) * 1998-09-29 2006-01-31 Canon Kabushiki Kaisha Examination system, image processing apparatus and method, medium, and X-ray photographic system
JP3635952B2 (ja) * 1998-12-10 2005-04-06 富士ゼロックス株式会社 画像入力装置及びその制御方法
JP3095732B2 (ja) * 1998-12-28 2000-10-10 株式会社東京精密 画像分配処理装置
JP2001136352A (ja) * 1999-11-04 2001-05-18 Canon Inc 画像入力装置及びその制御方法
JP4130063B2 (ja) * 2000-01-31 2008-08-06 株式会社リコー 画像形成装置管理システム
JP3880277B2 (ja) * 2000-03-03 2007-02-14 キヤノン株式会社 画像処理装置およびその制御方法
JP2003241983A (ja) * 2002-02-14 2003-08-29 Canon Inc 情報処理装置及び情報処理方法
JP2004336343A (ja) * 2003-05-07 2004-11-25 Canon Inc 画像処理システム
JP2005202767A (ja) * 2004-01-16 2005-07-28 Toshiba Corp プロセッサシステム、dma制御回路、dma制御方法、dmaコントローラの制御方法、画像処理方法および画像処理回路

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112005177A (zh) * 2018-04-27 2020-11-27 三菱电机株式会社 数据处理装置、任务控制方法及程序
CN111436214A (zh) * 2018-11-13 2020-07-21 深圳市汇顶科技股份有限公司 图像信号处理装置和方法
CN113747043A (zh) * 2020-05-29 2021-12-03 Oppo广东移动通信有限公司 图像处理器启动方法、电子设备和存储介质
CN113747043B (zh) * 2020-05-29 2023-06-20 Oppo广东移动通信有限公司 图像处理器启动方法、电子设备和存储介质
CN113867804A (zh) * 2020-06-30 2021-12-31 Oppo广东移动通信有限公司 实时操作系统的启动方法、电子设备及存储介质

Also Published As

Publication number Publication date
US7724984B2 (en) 2010-05-25
JP2007058600A (ja) 2007-03-08
US20070076246A1 (en) 2007-04-05
CN1920878B (zh) 2012-01-11
JP4723313B2 (ja) 2011-07-13

Similar Documents

Publication Publication Date Title
CN1920878A (zh) 图像处理装置
CN1862515A (zh) 数据传送装置、数据传送方法和程序
CN1641614A (zh) 处理器系统,dma控制电路,dma控制方法,dma控制器用控制方法,图形处理方法和图形处理电路
CN1271517C (zh) 任务切换装置、方法和程序
CN1648876A (zh) 闪速存储器的数据管理设备和方法
CN1993677A (zh) 任务处理的调度方法及应用该方法的装置
CN1503142A (zh) 控制高速缓存的高速缓存系统和高速缓存控制装置
CN1698051A (zh) 程序、数据处理方法和数据处理装置
CN1704911A (zh) 高速缓冲存储器、系统和数据存储方法
CN1661583A (zh) 协议转换和仲裁电路、系统及转换和仲裁信号的方法
CN1376980A (zh) 存储器
CN1577310A (zh) 信息处理系统和存储器管理方法
CN1758213A (zh) 带有共享内容的异构型并行多线程处理器(hpmt)
CN1716230A (zh) 运算装置和运算装置控制方法
CN101031886A (zh) 网络系统、管理计算机、集群管理方法以及计算机程序
CN1202774A (zh) 异步传输模式通信设备
CN1627271A (zh) 闪速存储器和闪速存储器的映射控制设备和方法
CN101038572A (zh) 数据传送装置及数据传送系统
CN100346285C (zh) 处理器芯片与存储控制系统及方法
CN1737943A (zh) 存储器接口和数据处理系统
CN1794459A (zh) 单元、标准单元、标准单元库、使用标准单元的布局方法和半导体集成电路
CN1607499A (zh) 可变流水线级数的数据处理装置
CN1940867A (zh) 信息处理装置和方法、记录媒体和程序
CN1530826A (zh) 低电力动作控制装置及程序最佳化装置
CN1501255A (zh) 竞争仲裁装置、竞争仲裁方法及竞争仲裁程序

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C41 Transfer of patent application or patent right or utility model
TR01 Transfer of patent right

Effective date of registration: 20151106

Address after: Kanagawa

Patentee after: Co., Ltd. Suo Si future

Address before: Osaka Japan

Patentee before: Matsushita Electric Industrial Co., Ltd.

CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120111

Termination date: 20200824

CF01 Termination of patent right due to non-payment of annual fee