CN1917205A - 半导体装置、电光学装置和电子仪器 - Google Patents

半导体装置、电光学装置和电子仪器 Download PDF

Info

Publication number
CN1917205A
CN1917205A CNA2006101108521A CN200610110852A CN1917205A CN 1917205 A CN1917205 A CN 1917205A CN A2006101108521 A CNA2006101108521 A CN A2006101108521A CN 200610110852 A CN200610110852 A CN 200610110852A CN 1917205 A CN1917205 A CN 1917205A
Authority
CN
China
Prior art keywords
transistor
semiconductor layer
channel region
substrate
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006101108521A
Other languages
English (en)
Other versions
CN100517710C (zh
Inventor
安食嘉晴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN1917205A publication Critical patent/CN1917205A/zh
Application granted granted Critical
Publication of CN100517710C publication Critical patent/CN100517710C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
    • H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
    • H01L21/8232—Field-effect technology
    • H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
    • H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/0203—Particular design considerations for integrated circuits
    • H01L27/0207—Geometrical layout of the components, e.g. computer aided design; custom LSI, semi-custom LSI, standard cell technique
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42372—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out
    • H01L29/4238—Gate electrodes for field effect devices for field-effect transistors with insulated gate characterised by the conducting layer, e.g. the length, the sectional shape or the lay-out characterised by the surface lay-out
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/10—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00 comprising field-effect transistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • General Engineering & Computer Science (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

本发明提供即使基板弯曲(变形)，但晶体管的特性变化少的半导体装置、电光学装置、电子仪器。本发明的半导体装置，包括：半导体层、使用所述半导体层而形成的第1和第2晶体管，对所述半导体层的弯曲，使所述第1和第2晶体管的各电导互补性地变化。即使是基板弯曲，也能够抑制因该弯曲引起的半导体装置的特性变化。

Description

半导体装置、电光学装置和电子仪器
技术领域
本发明涉及：将晶体管等的半导体元件利用于弯曲可能的基板上的半导体装置。
背景技术
近几年，试制了如电子纸或有机EL显示装置类的弯曲可能的、例如具有可挠性的板状显示装置。在这种显示装置中，例如在可挠性基板上形成有像素或晶体管等的电子电路。晶体管方面，使用非晶质硅膜、多晶硅膜、单晶硅膜(参照专利文献1)等的半导体。
[专利文献1]：特开平9-312349号公报
然而，使板状的显示装置弯曲而使用的情况下，例如，平坦状态的可挠性基板上形成的晶体管，伴随该基板的弯曲而微小变形。已经判明，由于这种变形，晶体管的特性在变化。如果晶体管的特性变化，则可能产生形成在基板上的电子电路不能正确动作的可能性。
发明内容
因此，本发明的目的在于，提供即使使基板弯曲(变形)，也使晶体管的特性变化少的半导体装置、电光学装置、电子仪器。
为了达到上述的目的，本发明的半导体装置，包括半导体层、使用上述半导体层而形成的第1和第2晶体管；对上述半导体层的弯曲，上述第1和第2晶体管的各电导互补性地变化。
根据有关的构成，即使弯曲形成了半导体装置的基板，能够控制因相应弯曲的半导体装置的特性变化，例如，流过源极/漏极间的漏极电流Id对施加在源极/漏极的电压Vds的特性(Id对Vds的特性)的变化。由此，例如，在电连接2个部件间的基板的弯曲部分或已经弯曲的显示体等上也能够布设电子电路，容易实现装置的小型化。在此，电导(电导系数)g是g＝ΔId/ΔVds来表示。
优选，对上述半导体层的弯曲，上述第1晶体管的沟道区域在其长度方向上被拉伸或压缩，上述第2晶体管的沟道区域是在其宽度W方向上被拉伸或压缩。
由此，通过由半导体层的弯曲引起的第2晶体管的漏极电流的增减来抵消由半导体层的弯曲引起的第1晶体管的漏极电流的增减。在此，半导体层的弯曲，不仅包括半导体层自体(例如，用研磨等已经薄形化的硅基板)的弯曲，还包括基板上已成膜的半导体层(例如，用CVD法的硅层形成、用液体硅的涂敷·干燥的硅层形成等)伴随该基板的弯曲而弯曲的情况。基板不限于如树脂等为材料的所谓的可挠性基板，只要是能弯曲的，还可以包括薄地研磨的基板或由于自重而弯曲的大型基板等。
已经清楚：如果通过基板的弯曲，使晶体管的沟道区域在其长度L方向(电流的流动方向/源极/漏极方向)上被拉伸，则漏极电流(的绝对值)减少；如果被压缩，则漏极电流增加。另外，已经清楚：如果通过基板的弯曲，使晶体管的沟道区域在其宽度W方向(电流路的宽度方向)上被拉伸，则漏极电流(的绝对值)减少；如果被压缩，则漏极电流增加。
作为发生这种现象的理由之一，可以考虑晶体管的沟道区域的变形。晶体管的漏极电流Id与其(实效性的)沟道区域的宽度W成正比，而与(实效性的)沟道区域的长度L成反比。即表示为Id＝g·VD＝(W/L)·f(VD、VG)。在此，g是沟道(晶体管)的电导，VD为漏极电压，VG为栅极电压，f为函数。
优选，使上述第1和第2晶体管配置成其相互的栅极的延长方向交叉。由此，可以使第2晶体管的沟道宽度方向存在于第1晶体管的沟道长度方向上。通过对应第1晶体管的沟道长度方向中的沟道区域的增减而使第2晶体管的沟道宽度方向中的沟道区域增减，就能够抑制电导的变化。
优选，上述的第1和第2晶体管并联连接，使两个晶体管的栅极彼此连接。由此，第1和第2晶体管的输出被合成，可以互相抵消弯曲引起的输出的电平变化部分(量)。
优选，上述第1和第2晶体管分别由多个晶体管形成。由此，可以获得弯曲的影响得到补偿的、输出电流更大的晶体管。
优选，使上述第1和第2晶体管各自的构成数量或沟道区域的形状·大小不同，以便能够调整沟道长度方向的拉伸·压缩的影响程度与沟道宽度方向的拉伸·压缩的影响程度之间的差异。由此，由2组晶体管来进行调整以能够更正确地抵消对弯曲的影响。
优选，上述半导体层是将在基板上成膜的半导体层或半导体基板进行研磨薄形化而成的半导体层。例如，可以将形成晶体管的硅基板(晶片)从背面进行研磨或蚀刻而薄形化，形成半导体层。即使是硅基板，如果实施薄形化就能弯曲。
另外，本发明的半导体装置包括：在基板上形成的半导体层；隔着(介有)栅极绝缘膜以环状形成在上述半导体层上的栅极电极；在与上述栅极电极重叠的上述半导体层上以环状形成的沟道区域；包围上述沟道区域的一方的源极/漏极区域；被上述沟道区域包围的另一方的源极/漏极区域。在此，基板上而形成的半导体层，包括：研磨半导体基板(例如，硅基板)而薄形化而具有可挠性的半导体层，或在可挠性的绝缘性树脂基板上，利用CVD法、涂敷法、蒸镀法等成膜了半导体层的半导体层，在可挠性绝缘基板上粘接薄的半导体层的半导体层。也可以是后面要叙述的利用有机半导体材料的半导体层。
作为环状的栅极电极的形状，可以举出如四边形、圆形等。作为四边形的情况下，该形状的纵性方向的边和横向方向的边作为不同的尺寸，可以调整长度方向和宽度方向的影响的差异。
通过制作成为有关构成，可以将多个晶体管的栅极电极作成共同。
另外，所谓源极/漏极区域是指在沟道区域里注入电荷的区域，通常，夹住沟道区域，分为源极区域和漏极区域。电流从源极区域经过沟道区域流向漏极区域。可是，也有液晶装置的像素晶体管等、通过沟道区域的电流方向相反的情况。电流的流向相反时，漏极区域的部分发挥源极区域的功能，源极区域的部分发挥漏极区域的功能。从而，在本说明书中，夹住沟道区域的两个部分总称为源极/漏极区域。一方的部分承担源极区域时，另一方的部分承担漏极区域的功能，比如双方的部分不会同时具有源极区域功能。
另外，本发明的半导体装置包括：在基板上形成的半导体层；隔着栅极绝缘膜以环状形成在上述半导体层上的栅极电极；形成在上述第1栅极电极下的上述半导体层上的第1沟道区域；夹住上述第1沟道区域而形成的第1和第2源极/漏极区域；隔着第2栅极绝缘膜形成在上述半导体层上的第2栅极电极；在上述第2栅极电极下的上述半导体层上形成的第2沟道区域；夹住上述第2沟道区域而形成的第3和第4源极/漏极区域，其中，上述第1和第2沟道区域的延长方向交叉，上述第1和第3的源极/漏极区域互相连接，上述第2和第4的源极/漏极区域互相连接。
通过制作成为有关构成，可以使可挠性基板上形成的第1晶体管的沟道区域的长度方向和第2晶体管的沟道区域的宽度方向在同一方向上一致。由此，能够抑制因基板的挠曲或弯曲而引起的半导体装置的特性变动。
优选，还包括，隔着第3栅极绝缘膜相对上述半导体层而形成的第3栅极电极；在与上述第3栅极电极重叠的上述半导体层上形成的第3沟道区域；夹住上述第3沟道区域而形成的第5和第6的源极/漏极区域；其中上述第3的沟道区域的延长方向与上述第1或第2沟道区域的延长方向交叉，上述第5的源极/漏极区域与所述第1和第3的源极/漏极区域连接，上述第6的源极/漏极区域与所述第2和第4的源极/漏极区域连接。由此，即使对第1和第2晶体管相互间弯曲的晶体管特性变化差异大的情况下，通过使用第3晶体管，能够补偿该差异。
优选，本发明的电光学装置具备上述的半导体装置。由此，例如，在图像显示板端部设置的、进行电连接布线的可挠性基板的弯曲部上，能够布设(配设)电子电路(半导体装置)。由此，可以获得例如窄边框图像显示装置(LCD(液晶)面板、有机EL面板)。
优选，本发明的电子仪器具备上述的半导体装置或电光学装置。由此，能够获得具备更小型或窄边框图像显示装置的个人用电子计算机、摄象机、便携信息仪器等。
优选，上述的半导体装置，抑制由弯曲引起的特性变动的晶体管对以及使用该晶体管对的电子电路的基板上的图案是对称形的。由此，能够使基板的弯曲或弯曲程度均匀。
附图说明
图1是说明实施例1的立体图。
图2是说明实施例1的平面图。
图3是说明实施例1的等效电路的电路图。
图4是说明由基板的弯曲而引起的P型晶体管的特性变化的曲线。
图5是说明由基板的弯曲而引起的N型晶体管的特性变化的曲线。
图6是说明晶体管的放大电路构成的电路图。
图7是说明晶体管放大电路的动作特性例构成的曲线。
图8是说明利用4个晶体管来构成半导体装置之例的说明图。
图9是说明具备L状栅极的晶体管例的立体图。
图10是说明具备L状栅极的晶体管例的平面图。
图11是说明具备环状的栅极的晶体管例的说明图。
图12是表示具备环状的栅极的晶体管的等效电路的说明图。
图13是说明具备环状的栅极的晶体管的其他例的说明图。
图14是说明具备环状的栅极的晶体管的其他例的说明图。
图15是说明利用本发明晶体管的放大器的电路图案之例的说明图。
图16是说明调整电路的构成例的电路图。
图17是说明相对晶体管的沟道长度L方向变化的调节器的输出电压变化的曲线。
图18是说明相对晶体管宽度W方向变化的曲线调节器的输出电压变化的曲线。
图19是说明利用本发明晶体管的调节器的电路图案(部分)之例的说明图。
图20是说明差动放大电路构成例的电路图。
图21是说明由差动放大电路基板的弯曲而引起的特性变化的曲线。
图22是说明利用本发明晶体管的差动放大器的电路图案之例的说明图。
图23是说明多个基板之例的说明图。
图24是说明本发明的半导体装置应用于电子仪器之例的说明图。
图25是说明本发明的半导体装置应用于电子仪器之例的说明图。
图中：
11-基板，100、200、300、400-晶体管，101、201-栅极，102、202-漏极，103、104-源极，S-源极，D-漏极，G-栅极，L-沟道长度，W-沟道宽度。
具体实施方式
下面结合附图说明本发明的实施例。
首先说明本发明的起因。本发明人对形成晶体管的基板实施了薄形化而使其具有可挠性，并使该晶体管弯曲之后，观察了晶体管特性的变化。在图4和图5中表示其结果。
图4是表示，使P沟道MOS晶体管以曲率半径(R)30mm被弯曲时的漏极电流Id对漏极电压Vd的特性(I-V特性)例。在该图中，白色方块点曲线表示，由基板的弯曲而引起的MOS晶体管的沟道区域在沟道宽度W方向被压缩情况下的I-V特性。白色三角形点曲线表示，由相同的弯曲而使沟道区域在沟道长度L方向被拉伸情况下的I-V特性。白色圆形点曲线表示，没有弯曲情况下的MOS晶体管的I-V特性。×点曲线表示，由于基板的弯曲而使MOS晶体管的沟道区域在沟道宽度W方向被拉伸的情况下的I-V特性。黑圆形点曲线表示，由于基板的弯曲而使MOS晶体管的沟道区域在沟道长度L方向被压缩情况下的I-V特性。另外，向MOS晶体管的栅极施加了恒定的栅极电压Vgs＝-3.3[V]。
根据该图，如果通过基板的弯曲，使拉伸力作用在MOS晶体管的沟道区域的宽度W方向，则和非弯曲时的特性相比，增加漏极电流(绝对值)。通过基板的弯曲，压缩力作用在沟道区域的长度L方向上时，也增加漏极电流。
另外，如果通过基板的弯曲，使压缩力作用在MOS晶体管的沟道区域的宽度W方向，则使漏极电流(绝对值)减少。通过基板的弯曲，使拉伸力作用在沟道区域的长度L方向上时，也使漏极电流减少。
图5是表示，使N沟道MOS晶体管以曲率半径(R)30mm弯曲时的漏极电流Id与漏极电压Vd的特性(I-V特性)例。和图4同样，在该图中，白色方块点曲线表示，通过基板的弯曲，使MOS晶体管的沟道区域在沟道宽度W方向被压缩情况下的I-V特性。白色三角形点曲线表示，由相同的弯曲而使沟道区域在沟道长度L方向被拉伸的情况下的I-V特性。白色圆形点曲线表示，没有弯曲情况下的MOS晶体管的I-V特性。×点曲线表示，通过基板的弯曲，使MOS晶体管的沟道区域在沟道宽度W方向被拉伸的情况下的I-V特性。黑圆形点曲线表示，通过基板的弯曲，使MOS晶体管的沟道区域在沟道长度L方向被压缩的情况下的I-V特性。另外，向MOS晶体管的栅极施加了恒定的栅极电压Vgs＝-3.3[V]。
根据图5，如果通过基板的弯曲，使拉伸力作用在MOS晶体管的沟道区域的宽度W方向，则和非弯曲时的特性相比使漏极电流(绝对值)增加。通过基板的弯曲，使压缩力作用在沟道区域的长度L方向上时，也使漏极电流增加。
另外，如果通过基板的弯曲，使压缩力作用在MOS晶体管的沟道区域的宽度W方向，则使漏极电流(绝对值)减少。通过基板的弯曲，使拉伸力作用在沟道区域的长度L方向上时，使漏极电流减少。
这样，知道：如果使MOS晶体管弯曲，则I-V特性上发生电平移动。由该电平移动，可以产生对驱动电流(Id)最大20％程度的差异。
这样的由基板的弯曲而引起的MOS晶体管的电平移动，如下面所说明，使晶体管电路的动作点变化。
图6表示MOS晶体管的源极接地的放大电路之例。输入电压Vin施加在PMOS晶体管MP的栅极G，在其源极S上连接电路电源Vdd(＝5V)，通过30[KΩ]的电阻R1(＝30KΩ)，电路电压Vss(＝0V)连接在其漏极D。将该漏极的输出作为电路输出。
图7是表示，用电路模拟器HSPICE(注册商标)进行该电路的输入电压Vin对输出电压Vout特性的电路模拟的结果。该图中的实线表示没有弯曲的基准特性，栅极偏压Vbp为2.5[V]时，获得2.5[V]的输出电压Vout。
其次，使基板弯曲而使PMOS晶体管的沟道宽度W被拉伸或沟道长度L被压缩的情况下，如图7的点划线所示，以输出电平增加(特性曲线向右移位)的方式电平移动，并使动作点(偏压点)移动。另外，使基板弯曲而使PMOS晶体管的沟道宽度W被压缩或沟道长度L被拉伸的情况下，如图7的双点划线所示，以输出电平减少(特性曲线向左移位)的方式电平移动，并使动作点移动。
从而，形成了晶体管的基板等在弯曲的情况下，有必要考虑晶体管特性的变化。特别是在配置可挠性布线电路基板(FPC)或将晶体管配置在IC卡的情况下，该基板等有弯曲，所以有必要考虑这些。
实施例1
图1至图3是表示涉及本发明的半导体装置的第1实施例。图1是概略说明半导体装置的立体图、图2是平面图、图3是等效电路图。
如各图所示，半导体装置10，在一个基板11上作为第1和第2晶体管备有两个晶体管100和200。如后面叙述，基板10是在塑料等的可挠性绝缘基板上成膜半导体层而形成晶体管的基板、或利用CMP法(化学性机械性研磨)等来研磨已形成晶体管的硅基板的背面，例如，研磨成10μm左右厚度而使其具有可挠性的基板。晶体管100包括栅极101、漏极102、源极103，在栅极101的电极下面形成沟道区域。晶体管200包括栅极201、漏极202、源极203，在栅极201的电极下面形成沟道区域。
晶体管100和200布设成相互的栅极101和201的各延长方向近似垂直。由此，使两个晶体管的沟道区域的宽度W方向的中心线彼此或长度L方向的中心线彼此(省略图示)交叉地布设。因此，在晶体管100的沟道宽度W方向上存在晶体管200的沟道长度L方向，在晶体管100的沟道长度L方向上存在晶体管200的沟道宽度W方向。
另外，如图3所示，两个晶体管的漏极102和202彼此在基板11上，或者由省略图示的布线来电连接的。同样，两个晶体管的源极103和203也是电连接的。
如果使这样构成的半导体装置10，在其基板11的X方向上向Z方向凸状弯曲，则晶体管100的沟道区域在其宽度W方向被拉伸。另外，MOS晶体管200的沟道区域在其长度L方向被拉伸。
由此，晶体管100的电导g等效性地变为(W+ΔW)/L，由W/L增大而增加漏极电流Id。在此，ΔW是由弯曲引起的、对沟道宽度的影响部分。另一方面，晶体管200的电导g等效性地变为W/(L+ΔL)，由W/L减少而减少漏极电流Id。在此，ΔL是因弯曲引起的、对沟道长度的影响部分。
这样，对基板11的凸状弯曲，晶体管100和200分别互补性地使电导g变化。将MOS晶体管100和200作为双晶体管，通过合成两个输出功率，可以使其发挥不易受基板弯曲影响而变动的一个晶体管的功能。
另外，如果使其在基板11的X方向上、向Z方向凹状弯曲，则MOS晶体管100的沟道区域在其宽度W方向被压缩。另外，MOS晶体管200的沟道区域在其长度L方向被压缩。
由此，晶体管100的电导g等效性地变为(W-ΔW)/L，由W/L减少而减少漏极电流Id。另一方面，晶体管200的电导g等效性地变为W/(L-ΔL)，由W/L增加而增加漏极电流Id。
这样，晶体管100和200，对基板11的凹状弯曲也分别使电导g互补性地变化。将MOS晶体管100和200作为双晶体管，通过合成两个输出功率，可以使其发挥不易受因基板弯曲而变动的一个晶体管的功能。
另外，在实施例1中，晶体管100和200是近似L字形状的配置，但是为了对两个晶体管给以相同弯曲(曲率)，也可以作为T形状的配置。
如上所说明，根据本发明的实施例1的半导体装置，由第1和第2晶体管来构成一个晶体管，使第1晶体管的沟道宽度存在于基板的一个弯曲方向，使第2晶体管的沟道长度存在于该相同弯曲方向，合成两个晶体管的输出而作为一个晶体管发挥功能，所以，因基板弯曲引起的晶体管特性变化互相抵消，可以获得弯曲的影响少的半导体装置。
实施例2
图8是表示本发明的第2实施例。在该图中，和图2相对应的部分附以相同的符号，并省略其有关部分的说明。
在该实施例中，基板11上形成了4个晶体管。即在已经叙述的晶体管100和200之外，还追加了晶体管300和400。4个晶体管在基板上布设成十字型。
通过并联连接4个晶体管，能够获得不易受基板弯曲影响的、输出更大的半导体装置。
实施例3
图9是表示本发明的第3实施例。在该图中，和图1相对应的部分附以相同的符号，并省略其有关部分的说明。
在该实施例中，基板11上形成有2个晶体管100和200，两个晶体管的栅极由L字型的一个共同栅极构成。
即使是这样的构成也能够获得不易受基板弯曲影响的半导体装置。
实施例4
图10是表示本发明的第4实施例。在该图中，和图1相对应的部分附以相同的符号，并省略其有关部分的说明。
在该实施例中，上述的2个晶体管100和200在基板11上形成为一体。2个晶体管的栅极由L型的一个共同栅极构成，在此栅极101的两侧分别形成有漏极102和源极103。
即使是这样的构成也能够获得不易受基板弯曲影响的半导体装置。
实施例5
图11和图12是表示涉及本发明的第5实施例。在该图中，和图1至图10相对应的部分附以相同的符号，并省略其有关部分的说明。
在该实施例中，4个晶体管100～400在基板11上形成为一体。各晶体管的栅极由四边形的一个共同栅极101构成，在此环状的栅极101的内侧形成有漏极102。另外，环状的栅极101的外侧形成有漏极103。
即使是这样的构成，由于晶体管100和300的沟道的宽度方向和晶体管200和400的沟道的长度方向成为相同方向，或者晶体管100和300的沟道的长度方向和晶体管200和400的沟道的宽度方向成为相同方向，所以也能够获得不易受基板弯曲影响的半导体装置。
如图12所示，使用图11所示的环状的栅极的晶体管可以表示为：将4个晶体管的各个栅极、各个源极和各个漏极各自共同连接(并联)的半导体装置10。通过使用4个晶体管，能够获得更大驱动电流(漏极电流)。
实施例6
图13是表示本发明的第6实施例。在该图中，和图11相对应的部分附以相同的符号，并省略其有关部分的说明。
在该实施例中，在基板11上半导体层以十字型地图案化而形成。并且，4个晶体管100～400在基板11上形成为一体。各晶体管的栅极成为一个共同栅极101那样，以带状形成在半导体层上。该带状的栅极101构成为环状，在该环状的栅极101的内侧，形成有漏极102。另外，在环状的栅极101的外侧，形成有源极103a～103d。
该实施例和图11所示的实施例的不同点在于，和图9所示的实施例同样，四边形的栅极101的4个角落部分不作为晶体管使用。由此，避免在栅极101的4个角落部分形成了晶体管的情况下，该部分中的作为晶体管的动作的不可靠性(电流分布不可靠性)。
即使是这样的构成，由于晶体管100和300的沟道的宽度方向和晶体管200和400的沟道的长度方向成为相同方向，或者晶体管100和300的沟道的长度方向和晶体管200和400的沟道的宽度方向成为相同方向，所以能够获得不易受基板弯曲影响的半导体装置。
实施例7
图14是表示本发明的第7实施例。在该图中，和图13相对应的部分附以相同的符号，并省略其有关部分的说明。
在这个实施例中4个晶体管100～400在基板11上也形成为一体。各晶体管的栅由四边形的一个共同栅极101构成，在该环状的栅极101的内侧形成有漏极102。另外，在该环状的栅极101的外侧形成有源极103a～103d。
图13所示的实施例和该实施例的不同点在于，四边形的半导体层的区域SEM中，利用掩模进行注入离子，在图中虚线所示的十字型形状的区域内形成高浓度杂物区域之后，使其活性化，在环状的栅极101的内侧形成了漏极102，在该栅极101的外侧形成了源极103a～103d。
由此，和图13所示的实施例同样，在四边形的栅极101的4个角落部分不形成沟道区域。由此，避免在栅极101的4个角落部分中的作为晶体管的动作的不可靠性(电流分布的不可靠性)。
即使是这样的构成，由于晶体管100和300的沟道的宽度方向和晶体管200和400的沟道的长度方向成为相同方向，或者晶体管100和300的沟道的长度方向和晶体管200和400的沟道的宽度方向成为相同方向，所以能够获得不易受基板弯曲影响的半导体装置。
实施例8
图15是表示由具有环状的栅极的晶体管来构成图6所示的放大电路情况下的，用多层布线膜的电路图案之例。
如该图所示，有关实施例的晶体管配置在中央，在该晶体管的左侧配置有不和其他电连接的虚设电阻，在该晶体管的右侧配置有电阻R1。另外，在晶体管上侧，配置有左右方向延伸的电源布线Vdd，在晶体管的下侧，配置有左右延伸的电源布线Vss。
上述的晶体管具有已经叙述的环状的栅极，通过输入信号布线，对该栅极输入信号Vin施加。在栅极外侧的环状的源极区域上，以从两侧包围栅极的方式配置从电源布线Vdd分支的2个源极布线。该源极布线通过多个接触孔连接在源极。
位于栅极内侧的漏极，通过多个接触孔连接在漏极布线而连接在电阻R1的一端。电阻R1的图案为锯齿形，其另一端连接在电源布线Vss。漏极布线被分支，将信号输出Vout向省略图示的下一级电路供给。
在该实施例中，使用晶体管的放大电路的图案构成了近似对称形，所以具有基板的弯曲容易均匀的优点。由此，容易提高晶体管的弯曲的补偿精度。
实施例9
图16至图19是说明将上述的实施例的晶体管使用于调节器(定电压)电路之例的图，图16是其电路图，图17和18说明由基板的弯曲引起的输出特性的变化的曲线图，图19是说明晶体管周围的电路图案的电路图案图。
如图16所示，调整电路(regulator circuit)由电平比较器CMP、PMOS晶体管M6、电阻R1(200[KΩ])和R2(250[KΩ])等构成。在晶体管M6源极上，从外部供给3.3[V]的电源Vdd。该电压由在栅极上施加电压Vo的晶体管M6调整，从其漏极作为输出电压Vout来输出。输出电压Vout的一部分通过被连接于漏极的电阻R2和R1来分压，作为比较输入电压Vi反馈到电平比较器CMP。在电平比较器CMP的基准输入中施加有比较基准电压Vref(例如0.89V)。电平比较器CMP，比较基准电压Vref和输入电压Vi，将适应电平差的比较输出Vo给予晶体管M6，保持晶体管M6的输出电压Vout为恒定值。
在基板上形成上述的调整电路，并使用了没有实施基板弯曲对策的以往的晶体管的情况下，通过基板的弯曲，使调节电路的输出电压Vout变动。
图17表示在晶体管的沟道长度L方向上使基板弯曲的情况下，调整电路的输出电压对输出电流特性之例。在该图中，用实线表示的特性是没有使基板弯曲的情况，点划线表示晶体管的沟道在沟道长度方向上被压缩的情况，双点划线表示晶体管的沟道在沟道长度方向上被拉伸的情况。
如果晶体管的沟道在沟道长度方向上被压缩，则调整电路的输出电压电平增加(向图的右方向移位)。如果在沟道长度方向上被拉伸，则调整电路的输出电压电平减少(向图的左方向移位)。
图18是表示在晶体管的沟道宽度W方向上使基板弯曲的情况下，调整电路的输出电压对输出电流特性之例。在该图中，用实线表示的特性是没有使基板弯曲的情况，点划线表示晶体管的沟道在沟道宽度方向上被拉伸的情况，双点划线表示晶体管的沟道在沟道宽度方向上被压缩的情况。
如果晶体管的沟道在沟道宽度方向上被拉伸，则调整电路的输出电压电平增加(向图的右方向移位)。如果在沟道宽度方向上被拉伸，则调整电路的输出电压电平减少(向图的左方向移位)。
这样，通过基板的弯曲，使调整电路恒定地保持输出电压的范围变化，但是通过使用实施上述的弯曲对策的晶体管，可以避免有关不妥当的现象。
图19是表示用具有弯曲对策的环状的栅极的晶体管来构成上述的调整电路的晶体管M6的电路图案之例(晶体管的附近部分)。适宜加入虚设电路DM而使电路图案构成为对称。由此，能够均匀化基板的弯曲程度(加减弯曲)。
实施例10
图20至22是说明上述实施例的晶体管使用于差动放大器之例的图，图20是其电路图、图21是说明由基板的弯曲而引起的输出特性的变化的曲线、图22是说明晶体管周围的电路图案的电路图案图。
如图20所示，差动放大电路由串联在电路电源Vdd(例如3.3[V])与Vss(接地电压)之间的恒电流源晶体管，由差动晶体管对和电流密勒电路所构成。
恒电流源晶体管由P型晶体管M11所构成，其源极连接在电路电源Vdd，其漏极连接在差动晶体管对的共同连接点(源极)。差动晶体管对由P型晶体管M12和M13所构成。两个晶体管的各源极共同连接，各自的漏极分别连接在电流密勒电路的第1和第2电流路。另外，两个晶体管的栅极上分别施加信号输入Vpin和Vnin。
电流密勒电路由N型晶体管M14和M15所构成。N型晶体管M14的源极连接在作为第1电流路的晶体管M12的漏极，晶体管M12的源极连接在作为第2电流路的晶体管M13的漏极。N型晶体管M14和M15的栅极彼此共同连接，该栅极和晶体管M14的源极连接。N型晶体管M14和M15的漏极彼此共同连接而连接在电路电源Vss。在此构成中，晶体管M13的漏极连接在电路输出端，该端子通过电容器CL(例如5pF)而接地。
在有关的构成中，例如，电路电源Vdd为3.3[V]、电路电源Vss接地、晶体管M11的栅极电压Vb为2.2[V]、晶体管M13的差动输入端为恒电压1.65[V]时，如果电压Vpin施加在晶体管M12的差动输入端，则可以获得图21中的白圆形点曲线所示的差动输出特性。但是，使基板弯曲的情况下，由于晶体管的特性在变化，该差动放大电路的输出特性变化。
图21表示，例如，在图20中虚线所示的区域内施加局部弯曲时，输出电压特性的变化例。
如该图21所示，使基板弯曲而使晶体管在其沟道宽度W方向压缩的情况下，如白色四边形点曲线所示，特性曲线向右方向移位。将晶体管向其沟道长度L方向压缩的情况下，如黑圆形点曲线所示，输出饱和而不起差动放大器的功能。将晶体管向其沟道宽度W方向拉伸的情况下，如×点曲线所示，电平向左方移位而不起差动放大器的功能。将晶体管向其沟道长度L方向拉伸的情况下，如三角点曲线所示，变为低输出状态而不起差动放大器的功能。
对这样的不合适的现象，通过使用如上述实施例的晶体管，由于能消除基板弯曲的影响，所以好。
图22是表示，在上述的差动放大电路的晶体管M11～M15上使用了本发明涉及的晶体管之例的电路图案。
通过对称形地形成这样的电路图案，能够使基板的弯曲为均匀的曲率。另外，如上所述，通过在基板上适宜配置虚设图案，能够使模型具有对称性或单位面积的图案的占有率在角面上相等，而使基板的弯曲程度均匀。由此，比本申请的由晶体管的弯曲对策更能提高精度。
实施例11
如图23所示，本发明能够应用于各种晶体管。
图23(A)是使用整体(bulk)之例，在半导体基板(硅基板)511上形成有源极512、漏极513、栅极514、栅极绝缘膜515、侧壁隔板516、沟道517等。从背面一侧对这样的半导体基板实施CMP(化学性机械性研磨)而使基板薄形化，得到具有可挠性的基板。
图23(B)是表示顶部栅极的晶体管之例。例如，在塑料等的可挠性的绝缘基板531上，形成有半导体层532、源极533、漏极534、栅极535、栅极绝缘膜536、沟道537等。
图23(C)是表示底部栅极的晶体管之例。例如，在塑料等的可挠性绝缘基板531上，形成有栅极535、栅极绝缘膜536、半导体层532、源极533、漏极534、沟道537等。
另外，构成这些晶体管的半导体层材料，不限于硅等的无机物，也可以是有机物。作为有机半导体材料，例如可以举出：萘、蒽、并四苯、并五苯、并六苯、酞菁、苝、腙、三苯基甲烷、二苯基甲烷、1，2-二苯乙烯、芳基乙烯、吡唑啉、三苯胺、三芳基胺、酞菁或者如这些的衍生物那样的低分子的有机半导体材料；或聚-N-乙烯基咔唑、聚乙烯基芘、聚乙烯基蒽、聚噻吩、聚己基噻吩、聚(对苯乙烯撑)、聚亚乙炔基乙烯撑(polyethynylene vinylene)、聚芳基胺、芘甲醛树脂、乙基咔唑甲醛树脂、芴-并噻吩(fluorene-bithiophene)共聚物、芴芳基胺共聚物或者如这些的衍生物那样的高分子有机材料；可以组合这些中的1种或2种以上而使用。或者，可以使用包含噻吩、三苯胺、萘、苝、芴等的低聚物。
如上所说明，通过使用涉及本发明实施例的晶体管，能够提供适应弯曲能力强的半导体装置成为可能。
(电光学装置、电子仪器)
如上的半导体装置10可以组装在液晶装置、有机EL装置、电泳装置等的电光学装置1。对具备电光学装置1的本发明的电子仪器进行说明。
图24和图24是表示能够应用上述的电光学装置1的电子仪器之例的图。图24(A)是对移动电话机的应用例，该移动电话机630备有天线部631、声音输出部632、声音输入部633、操作部634和本发明的电光学装置1。这样，涉及本发明的电光学装置，例如可作为显示部来利用。
图24(B)是对便携型电子书的应用例，电子书750备有标度盘(dial)操作部751、按钮操作部752、和涉及本发明的电光学装置1。
图25(A)是对图像显示装置的应用例，图像显示装置800备有涉及本发明的电光学装置1。另外，利用于个人计算机等的显示器装置也可以同样应用涉及本发明的电光学装置1。
图25(B)是对卷起(roll up)式图像显示装置(电视等)的应用例，该卷起式静止图像显示装置910备有涉及本发明的电光学装置1。
以上，根据图示的实施方式虽然说明了本发明的半导体装置、电光学装置和电子仪器，但是本发明不限于这些，各部的构成可以用同样功能的任意构成来替换。另外，也可以在本发明附加其它任意的构成物。另外，本发明可以组合所述各个实施方式中的任意2个以上的构成(特征)。

Claims (11)

1、一种半导体装置，包括半导体层、和使用所述半导体层而形成的第1和第2晶体管；
其中，对所述半导体层的弯曲，使所述第1和第2晶体管的各电导互补性地变化。
2、根据所述权利要求1所述的半导体装置，其中：
对所述半导体层的弯曲，所述第1晶体管的沟道区域在其长度方向上被拉伸或压缩，所述第2晶体管的沟道区域在其宽度方向上被拉伸或压缩。
3、根据权利要求1或2所述的半导体装置，其中：
使所述第1和第2晶体管配置成其相互的栅极的延长方向交叉。
4、根据权利要求1至3的任意一项所述的半导体装置，其中：
所述第1和第2晶体管并联连接，两个晶体管的栅极彼此连接。
5、根据权利要求1至4的任意一项所述的半导体装置，其中：
所述第1和第2晶体管分别由多个晶体管形成。
6、根据权利要求1至5的任意一项所述的半导体装置，其中：
所述半导体层是在可挠性基板上成膜的半导体层、或者研磨半导体基板薄膜化而成的半导体层。
7、一种半导体装置，其中包括：
在基板上形成的半导体层；
隔着栅极绝缘膜以环状形成在所述半导体层上的栅极电极；
在与所述栅极电极重叠的所述半导体层上以环状形成的沟道区域；
包围所述沟道区域的一方的源极/漏极区域；和
被所述沟道区域包围的另一方的源极/漏极区域。
8、一种半导体装置，包括：
基板上形成的半导体层；
隔着第1栅极绝缘膜以环状形成在所述半导体层上的第1栅极电极；
在所述第1栅极电极下的所述半导体层上形成的第1沟道区域；
夹住所述第1沟道区域而形成的第1和第2源极/漏极区域；
隔着第2栅极绝缘膜形成在所述半导体层上的第2栅极电极；
在所述第2栅极电极下的所述半导体层上形成的第2沟道区域；
夹住所述第2沟道区域而形成的第3和第4源极/漏极区域；
其中，所述第1和第2沟道区域的延长方向交叉，所述第1和第3的源极/漏极区域互相连接，所述第2和第4的源极/漏极区域互相连接。
9、根据权利要求8所述的半导体装置，其中还包括：
隔着第3栅极绝缘膜相对所述半导体层而形成的第3栅极电极；
在与所述第3栅极电极重叠的所述半导体层上形成的第3沟道区域；
夹住所述第3沟道区域而形成的第5和第6的源极/漏极区域；
其中，所述第3的沟道区域的延长方向，与所述第1或第2沟道区域的延长方向交叉，所述第5的源极/漏极区域与所述第1和第3的源极/漏极区域连接，所述第6的源极/漏极区域与所述第2和第4的源极/漏极区域连接。
10、一种电光学装置，其中：具备权利要求1至9的任意一项所述的半导体装置。
11、一种电子仪器，其中：具备权利要求1至9的任意一项所述的半导体装置。
CNB2006101108521A 2005-08-18 2006-08-15 半导体装置、电光学装置和电子仪器 Expired - Fee Related CN100517710C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2005237909A JP4984316B2 (ja) 2005-08-18 2005-08-18 半導体装置、電気光学装置及び電子機器
JP2005237909 2005-08-18

Publications (2)

Publication Number Publication Date
CN1917205A true CN1917205A (zh) 2007-02-21
CN100517710C CN100517710C (zh) 2009-07-22

Family

ID=37738148

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006101108521A Expired - Fee Related CN100517710C (zh) 2005-08-18 2006-08-15 半导体装置、电光学装置和电子仪器

Country Status (3)

Country Link
US (1) US7723804B2 (zh)
JP (1) JP4984316B2 (zh)
CN (1) CN100517710C (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103545326A (zh) * 2012-07-13 2014-01-29 株式会社东芝 固体拍摄装置
CN103578426A (zh) * 2012-08-02 2014-02-12 三星显示有限公司 有机发光二极管显示器

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5157289B2 (ja) * 2007-07-11 2013-03-06 ミツミ電機株式会社 Ｍｏｓトランジスタ及びこれを用いたｍｏｓトランジスタ回路
JP2009188223A (ja) * 2008-02-07 2009-08-20 Seiko Instruments Inc 半導体装置
JP4591525B2 (ja) * 2008-03-12 2010-12-01 ソニー株式会社 半導体装置
JP5322268B2 (ja) 2008-08-08 2013-10-23 オリヱント化学工業株式会社 リン誘導体を軸置換基とするサブフタロシアニン誘導体とその製造方法、およびそれを用いる光学膜
JP4847995B2 (ja) * 2008-10-17 2011-12-28 株式会社沖データ 駆動回路、光プリントヘッド及び画像形成装置
JP4796635B2 (ja) * 2009-01-22 2011-10-19 株式会社沖データ 駆動回路、光プリントヘッド及び画像形成装置
JP5644242B2 (ja) * 2009-09-09 2014-12-24 大日本印刷株式会社 貫通電極基板及びその製造方法
JP6019599B2 (ja) * 2011-03-31 2016-11-02 ソニー株式会社 半導体装置、および、その製造方法
KR102029794B1 (ko) 2013-03-15 2019-10-08 삼성전자주식회사 반도체 장치
WO2015121771A1 (en) * 2014-02-14 2015-08-20 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic device
TW201547075A (zh) * 2014-02-27 2015-12-16 Tosoh Corp 有機薄膜電晶體及有機電子裝置
CN110648641B (zh) * 2019-09-27 2022-02-25 云谷（固安）科技有限公司 一种用于显示屏的驱动电路、显示屏及显示终端
US20220137658A1 (en) * 2020-10-30 2022-05-05 Ablic Inc. Semiconductor device with reference voltage circuit
DE102021200720B4 (de) 2021-01-27 2023-08-03 Infineon Technologies Ag Transistorbasierter stress-sensor und verfahren zum ermitteln einer gradienten-kompensierten mechanischen spannungskomponente

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3893645B2 (ja) 1996-03-18 2007-03-14 ソニー株式会社 薄膜半導体装置およびｉｃカードの製造方法
JP2001257360A (ja) * 2000-01-05 2001-09-21 Mitsubishi Electric Corp 半導体装置
JP3415602B2 (ja) * 2000-06-26 2003-06-09 鹿児島日本電気株式会社 パターン形成方法
KR100751177B1 (ko) * 2000-08-08 2007-08-22 엘지.필립스 엘시디 주식회사 액정 표시소자 및 그의 제조방법
JP2003197915A (ja) * 2001-12-21 2003-07-11 Sharp Corp 薄膜トランジスタおよび液晶表示装置
US7135728B2 (en) * 2002-09-30 2006-11-14 Nanosys, Inc. Large-area nanoenabled macroelectronic substrates and uses therefor
JP2004354468A (ja) * 2003-05-27 2004-12-16 Ricoh Co Ltd 曲面液晶パネル、液晶表示装置、曲面液晶パネルの製造装置、曲面液晶パネルの製造方法および液晶表示装置の製造方法
JP3927165B2 (ja) * 2003-07-03 2007-06-06 株式会社東芝 半導体装置
KR101019045B1 (ko) * 2003-11-25 2011-03-04 엘지디스플레이 주식회사 액정표시장치용 어레이기판과 그 제조방법
JP4214152B2 (ja) * 2003-12-26 2009-01-28 パナソニック株式会社 表示装置
JP2005243928A (ja) * 2004-02-26 2005-09-08 Fujitsu Ltd トレンチアイソレーションで分離されたトランジスタ対を有する半導体装置
JP4060289B2 (ja) 2004-05-26 2008-03-12 株式会社半導体エネルギー研究所 携帯型コンピュータ
GB0414617D0 (en) * 2004-06-30 2004-08-04 Koninkl Philips Electronics Nv Active matrix array devices having flexible substrates

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103545326B (zh) * 2012-07-13 2016-04-27 株式会社东芝 固体拍摄装置
CN103545326A (zh) * 2012-07-13 2014-01-29 株式会社东芝 固体拍摄装置
US10204976B2 (en) 2012-08-02 2019-02-12 Samsung Display Co., Ltd. Organic light emitting diode display
US9660012B2 (en) 2012-08-02 2017-05-23 Samsung Display Co., Ltd. Organic light emitting diode display
US9899464B2 (en) 2012-08-02 2018-02-20 Samsung Display Co., Ltd. Organic light emitting diode display
CN103578426B (zh) * 2012-08-02 2018-07-06 三星显示有限公司 有机发光二极管显示器
CN103578426A (zh) * 2012-08-02 2014-02-12 三星显示有限公司 有机发光二极管显示器
US10483342B2 (en) 2012-08-02 2019-11-19 Samsung Display Co., Ltd. Organic light emitting diode display
US10734470B2 (en) 2012-08-02 2020-08-04 Samsung Display Co., Ltd. Organic light emitting diode display
US10985234B2 (en) 2012-08-02 2021-04-20 Samsung Display Co., Ltd. Organic light emitting diode display
US11574988B2 (en) 2012-08-02 2023-02-07 Samsung Display Co., Ltd. Organic light emitting diode display with scan line between storage capacitor and voltage line
US11574990B2 (en) 2012-08-02 2023-02-07 Samsung Display Co., Ltd. Organic light emitting diode display with curved channel region
US11574991B2 (en) 2012-08-02 2023-02-07 Samsung Display Co., Ltd. Organic light emitting diode display with semiconductor layer having bent portion
US11574989B2 (en) 2012-08-02 2023-02-07 Samsung Display Co., Ltd. Organic light emitting diode display with thin film transistors in portions of curved semiconductor layer
US11690266B2 (en) 2012-08-02 2023-06-27 Samsung Display Co., Ltd. Organic light emitting diode display with plurality of thin film transistors in portions of curved semiconductor layer

Also Published As

Publication number Publication date
JP4984316B2 (ja) 2012-07-25
JP2007053265A (ja) 2007-03-01
US7723804B2 (en) 2010-05-25
CN100517710C (zh) 2009-07-22
US20070040193A1 (en) 2007-02-22

Similar Documents

Publication Publication Date Title
CN1917205A (zh) 半导体装置、电光学装置和电子仪器
CN1276468C (zh) 半导体器件及其制造方法
CN1267876C (zh) 电子电路与驱动方法、电光装置与驱动方法和电子设备
US20190180688A1 (en) Pixel and display device including the same
CN1533607A (zh) 电路制作方法
CN1501335A (zh) 显示装置
CN1512477A (zh) 显示装置用驱动器
CN1677845A (zh) 放大电路及显示装置
CN1388501A (zh) 脉冲输出电路、移位寄存器和显示器件
CN101050269A (zh) 官能化杂并苯和由其产生的电子器件
CN1286493A (zh) 半导体器件及其制造方法
CN1819214A (zh) 传感器及包括该传感器的薄膜晶体管阵列面板和显示面板
CN1727975A (zh) 液晶显示装置及其制造方法
CN1800919A (zh) 液晶显示装置用衬底以及具有该衬底的液晶显示装置及其驱动方法
CN1282106A (zh) 接触结构及半导体器件
CN1725287A (zh) 移位寄存器、具有其的显示设备和驱动其的方法
CN1670787A (zh) 利用薄膜晶体管的图像显示装置
US20130087781A1 (en) Metal oxide thin film transistor
CN1885140A (zh) 液晶显示器件及其制造方法
CN1527273A (zh) 显示装置及其驱动方法
CN1428923A (zh) 半导体集成电路器件
CN1976869A (zh) 用于维持微细结构体的结构体、半导体装置、tft驱动电路、面板、显示器、传感器及它们的制造方法
CN100351891C (zh) 电光面板驱动电路、和具备它的电光装置及电子设备
CN1280922C (zh) 半导体器件及其制造方法、电光装置及电子设备
CN101078846A (zh) 显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090722

Termination date: 20200815

CF01 Termination of patent right due to non-payment of annual fee