CN1898864A - 电子装置及其所使用的封装 - Google Patents

电子装置及其所使用的封装 Download PDF

Info

Publication number
CN1898864A
CN1898864A CNA2005800008248A CN200580000824A CN1898864A CN 1898864 A CN1898864 A CN 1898864A CN A2005800008248 A CNA2005800008248 A CN A2005800008248A CN 200580000824 A CN200580000824 A CN 200580000824A CN 1898864 A CN1898864 A CN 1898864A
Authority
CN
China
Prior art keywords
filter
configuration mode
circuit chip
terminal
lead
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2005800008248A
Other languages
English (en)
Other versions
CN100521531C (zh
Inventor
长野奈津代
小仓隆
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Publication of CN1898864A publication Critical patent/CN1898864A/zh
Application granted granted Critical
Publication of CN100521531C publication Critical patent/CN100521531C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/25—Constructional features of resonators using surface acoustic waves
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/0538—Constructional combinations of supports or holders with electromechanical or other electronic elements
    • H03H9/0566—Constructional combinations of supports or holders with electromechanical or other electronic elements for duplexers
    • H03H9/0576—Constructional combinations of supports or holders with electromechanical or other electronic elements for duplexers including surface acoustic wave [SAW] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/0538—Constructional combinations of supports or holders with electromechanical or other electronic elements
    • H03H9/0566—Constructional combinations of supports or holders with electromechanical or other electronic elements for duplexers
    • H03H9/0571—Constructional combinations of supports or holders with electromechanical or other electronic elements for duplexers including bulk acoustic wave [BAW] devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/70—Multiple-port networks for connecting several sources or loads, working on different frequencies or frequency bands, to a common load or source
    • H03H9/703—Networks using bulk acoustic wave devices
    • H03H9/706—Duplexers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/70—Multiple-port networks for connecting several sources or loads, working on different frequencies or frequency bands, to a common load or source
    • H03H9/72—Networks using surface acoustic waves
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/70—Multiple-port networks for connecting several sources or loads, working on different frequencies or frequency bands, to a common load or source
    • H03H9/72—Networks using surface acoustic waves
    • H03H9/725—Duplexers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Transceivers (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

提供使用通用的封装，可以对应两种设计方式的层叠陶瓷型电子装置。本发明的层叠陶瓷型电子装置，搭载发送用和接收用的滤波器芯片(2、3)，连接第1配置方式中发送用滤波器芯片(2)的输入端子(A)和发送侧信号端子(Tx)的布线图案(7)具有，从发送侧信号端子(Tx)向第1配置方式中的发送用滤波器芯片(2)的输入端子(A)和第2配置方式中的接收用滤波器芯片(3)的输出端子(D)延伸的2个分叉布线部(72、73)，连接第1配置方式中接收用滤波器芯片(3)的输出端子(D)和接收侧信号端子(Rx)的布线图案(8)具有，从接收侧信号端子(Rx)向第1配置方式中的接收用滤波器芯片(3)的输出端子D和第2配置方式中的发送用滤波器芯片(2)的输入端子(A)延伸的2个分叉布线部(82、83)。

Description

电子装置及其所使用的封装
技术领域
本发明涉及一种在层叠多层陶瓷层而构成的基体上搭载1块以上电路芯片的层叠陶瓷型电子装置，以及该用于层叠陶瓷型电子装置的封装。还涉及在由1层或者多层底层构成的基体上搭载1块以上电路芯片的电子装置，以及用于该电子装置的封装。
背景技术
装备在便携式电话机等当中的天线共用器，如图7所示，具备：应该连接天线的天线端子ANT；应该连接发送电路的发送侧信号端子Tx；和应该连接接收电路的接收侧信号端子Rx，天线端子ANT，经过由弹性表面波元件构成的发送用滤波器芯片(2)，与发送侧信号端子Tx相连的同时，经过由弹性表面波元件构成的接收用滤波器芯片(3)，与接收侧信号端子Rx相连(专利文献1参照)。
另外，在天线端子ANT和接收用滤波器芯片(3)之间，插入用于旋转相位的相位匹配用带状线路(9)，实现发送用滤波器芯片(2)和接收用滤波器芯片(3)之间的相位匹配(专利文献2参照)。
图3表示封装后的天线共用器的构成，在层叠多层陶瓷层构成的基体的表面凹下设置谐振器(51)，构成层叠陶瓷型的封装(5)，在该谐振器(51)的底面上，将发送用滤波器芯片(2)和接收用滤波器芯片(3)配备成左右的位置关系。并且，图3是省略了最上层的陶瓷层的封装(5)的俯视图。
在发送用滤波器芯片(2)的表面上配备输入端子A和输出端子B，作为信号端子，在接收用滤波器芯片(3)的表面配备输入端子C和输出端子D，作为信号端子。并且，这些多个信号端子，通过导线(4)，分别与在基体上包围谐振器(51)形成的多个布线图案连接。
在基体的侧面，分别形成外部连接端子的天线端子ANT，发送侧信号端子Tx，接收侧信号端子Rx，和多个接地端子GND，作为边电极，这些端子分别经过布线图案和导线(4)，连接在对应发送用滤波器芯片(2)和接收用滤波器芯片(3)的信号端子上。
发送侧信号端子Tx，经过发送侧输入信号布线图案(74)和导线(4)，与发送用滤波器芯片(2)的输入端子A连接，接收侧信号端子Rx，经过接收侧输出信号布线图案(84)和导线(4)，与接收用滤波器芯片(3)的输出端子D连接。
另外，图4表示封装化后的其他天线共用器的构成。在层叠多层陶瓷层构成的基体的表面凹下设置谐振器(61)，构成封装(6)，在该谐振器(61)的底面，发送用滤波器芯片(2)和接收用滤波器芯片(3)配备成与如图3所示的配置左右相反的位置关系。并且，图4是省略了最上层陶瓷层的封装(6)的俯视图。
在发送用滤波器芯片(2)的表面，作为信号端子，输入端子A和输出端子B配备成与图3所示的配置左右相反的位置关系，在接收用滤波器芯片(3)的表面，作为信号端子，输入端子C和输出端子D配备成与图3所示的配置左右相反的位置关系。并且，这些多个信号端子，通过导线(4)，分别与在基体上包围谐振器(61)形成的多个布线图案连接。
在基体侧面，分别形成外部连接端子的天线端子ANT，发送侧信号端子Tx，接收侧信号端子Rx，和多个接地端子GND，作为边电极，这些端子分别经过布线图案和导线(4)，连接在发送用滤波器芯片(2)和接收用滤波器芯片(3)的对应信号端子上。
并且，在图4中，发送侧信号端子Tx和接收侧信号端子Rx，配备成与图3所示的配置左右相反的位置关系。
接收侧信号端子Rx，经过接收侧输出信号布线图案(75)和导线(4)，与接收用滤波器芯片(3)的输出端子D连接，发送侧信号端子Tx，经过发送侧输入信号布线图案(85)和导线(4)，与发送用滤波器芯片(2)的输入端子A连接。
如上所述，图3所示的天线共用器和图4所示的天线共用器，关于端子的位置和布线图案，夹着图中虚线表示的发送用滤波器芯片(2)和接收用滤波器芯片(3)的边界线，构成左右相反的位置关系，由此，对应着应该连接发送侧信号端子Tx和接收侧信号端子Rx的外部电路的2个端子的位置关系相反的两种设计方式。
专利文献1：特开平11-340781号公报；
专利文献2：特开2000-307383号公报。
发明内容
可是，如图3所示的天线共用器和图4所示的天线共用器，尽管电气上是完全相同的电路，对应关于发送侧信号端子Tx和接收侧信号端子Rx位置的两种设计方式，由于准备布线图案不同的两种封装，印刷用丝网和模具等的制造设备也需要两种，存在制造成本增大的问题。
因此，本发明的目的在于，提供使用通用的封装，可以对应关于信号端子的位置的两种设计方式的层叠陶瓷型电子装置等的电子装置及其封装结构。
本发明中的层叠陶瓷型电子装置中，至少应该搭载1块电路芯片的封装，具备层叠多层陶瓷层而构成的基体，该基体上设置了，至少搭载1块电路芯片的电路芯片搭载部；以及用于将搭载在电路芯片搭载部上的电路芯片与外部电路连接的多个外部连接端子，在构成该基体的1个陶瓷层的表面上，形成从上述多个外部连接端子向电路芯片搭载部延伸的多个布线图案，可以将各布线图案的前端部引线键合到电路芯片搭载部上的电路芯片的对应信号端子。
并且，搭载在电路芯片搭载部的电路芯片的2个信号端子，在第1配置方式和第2配置方式内，被配置为任意一个的配置方式，用于与各信号端子对应的外部连接端子相互连接的布线图案具有，从该外部连接端子，分别向第1配置方式中的一个信号端子的位置和第2配置方式中的另一个信号端子的位置分叉、延伸的2个分叉布线部，任意一个分叉布线部的前端部和任意一个信号端子引线键合。
通过上述本发明的层叠陶瓷型电子装置，根据关于搭载在电路芯片搭载部上的电路芯片的多个信号端子的配置的设计方式，应该设置2个信号端子的位置即使从一个配置方式改变为另一个配置方式，由于任意一个布线图案中的任意一个分叉布线部延伸到各信号端子的附近位置，能够将该分叉布线部的前端部引线键合到该信号端子上。
因此，根据关于电路芯片信号端子的位置的设计方式，不必准备两种封装，可以实现封装通用化。
在具体的构成中，电路芯片搭载部可以搭载，用于构成天线共用器的将发送用滤波器和接收用滤波器内置的1块或者多块电路芯片，发送用滤波器的输入端子A和输出端子B，以及接收用滤波器的输入端子C和输出端子D，在夹着发送用滤波器内置部和接收用滤波器内置部的边界线而成为左右相反位置关系的第1和第2配置方式内，被配置为任意一个配置方式，第1配置方式中发送用滤波器的输入端子A和发送侧信号端子Tx相互连接的布线图案具有，分别从发送侧信号端子Tx向第1配置方式中的发送用滤波器的输入端子A的位置和第2配置方式中的接收用滤波器的输出端子D的位置分叉、延伸的2个分叉布线部，第1配置方式中接收用滤波器的输出端子D和接收侧信号端子Rx相互连接的布线图案具有，从接收侧信号端子Rx分别向第1配置方式中的接收用滤波器的输出端子D的位置和第2配置方式中的发送用滤波器的输入端子A的位置分叉、延伸的2个分叉布线部。
通过该具体的构成，在提供基体上应该配备的发送侧信号端子Tx和接收侧信号端子Rx的位置相反的2个设计方式的情况中，改变为发送侧信号端子Tx和接收侧信号端子Rx的位置相互相反的位置关系，据此，发送用滤波器的输入端子A和输出端子B，以及接收用滤波器的输入端子C和输出端子D的位置，即使从一个配置方式改变为另一个配置方式，由于任意一个布线图案中的任意一个分叉布线部延伸到应该和发送侧信号端子Tx连接的发送用滤波器的输入端子A、或者应该和接收侧信号端子Rx连接的接收用滤波器的输出端子D的附近，可以将该分叉布线部的前端部引线键合到输入端子A或者输出端子D上。
因此，根据关于发送侧信号端子Tx和接收侧信号端子Rx的位置的设计方式，没有必要准备两种封装，可以实现封装的通用化。
另外，在具体的构成中，发送用滤波器的输入端子A和接收用滤波器的输出端子D，配置在由发送用滤波器内置部的表面和接收用滤波器内置部的表面形成的矩形表面区域的对角位置。
通过该具体的构成，可以将相互连接发送用滤波器的输入端子A和发送侧信号端子Tx，或者互连接接收用滤波器的输出端子D和接收侧信号端子Rx相的布线图案的2个分叉布线部的长度缩短到需要的最小限度。
此外，在具体的构成中，上述1个陶瓷层的表面，包围电路芯片搭载部，分别从天线端子ANT，发送侧信号端子Tx，接收侧信号端子Rx，和多个接地端子GND延伸的多个布线图案，夹着通过天线端子和电路芯片搭载部的中心线，形成左右对称的形状。
通过该具体的构成，发送用滤波器的输入端子A和输出端子B，接收用滤波器的输入端子C和输出端子D，以及多个接地端子G的位置，即使改变为左右相反的位置关系，也能将这些信号端子以最短路径引线键合到基体上的多个布线图案上。
通过本发明中的层叠陶瓷型电子装置和用于此的封装，使用通用的封装，可以满足信号端子位置的两种设计方式，由此，可以使用通用制造设备进行封装制造，谋求制造成本的削减。另外，用于两种封装变为1种类，生产管理和库存管理将会容易。
附图说明：
图1是表示省略了最上层陶瓷层的本发明的天线共用器俯视图。
图2是表示端子配置不同的本发明的天线共用器的与上述一样的俯视图。
图3是表示以往的天线共用器的与上述一样的俯视图。
图4是表示端子配置不同的以往的天线共用器的与上述一样的俯视图。
图5是表示本发明的天线共用器的导通特性和绝缘特性的曲线。
图6是表示以往的天线共用器的导通特性和绝缘特性的曲线。
图7是表示天线共用器的电路构成的框图。
图8是表示本发明的天线共用器层叠结构的剖视图。
图9是表示本发明的其他实施例的俯视图。
图10是表示与图9端子配置不同的本发明的天线共用器的俯视图。
图中：(1)-封装，(11)-谐振器，(2)-发送用滤波器芯片，(3)-接收用滤波器芯片，(7)-第1布线图案，(71)-通用布线部，(72)-分叉布线部，(73)-分叉布线部，(8)-第2布线图案，(81)-通用布线部，(82)-分叉布线部，(83)-分叉布线部，ANT-天线端子，Tx-发送侧信号端子，Rx-接收侧信号端子。
具体实施方式
以下，使用附图，对天线共用器中实施本发明的方式进行具体的说明。
本发明中的天线共用器，如图7所示，具备：应该连接天线的天线端子ANT；应该连接发送电路的发送侧信号端子Tx；以及应该连接接收电路连的接收侧信号端子Rx，天线端子ANT，经过由弹性表面波元件构成的发送用滤波器芯片(2)，与发送侧信号端子Tx相连的同时，经过由弹性表面波元件构成的接收用滤波器芯片(3)，与接收侧信号端子Rx相连。
另外，在天线端子ANT和接收用滤波器芯片(3)之间，插入用于反转相位的相位匹配用带状线路(9)，谋求发送用滤波器芯片(2)和接收用滤波器芯片(3)之间的相位匹配。
图8表示封装后的天线共用器的层叠结构，在层叠多层陶瓷层(12)～(16)构成的基体(10)的表面凹下设置谐振器(11)，并且，通过用盖体(17)覆盖该谐振器(11)，构成层叠陶瓷型的封装(1)，在该谐振器(11)的底面，发送用滤波器芯片(2)和接收用滤波器芯片(3)被配备成左右位置关系。
图1是省略了上述盖体(17)和最上层(第1层)陶瓷层(16)的封装(1)的俯视图，如图所示，在发送用滤波器芯片(2)的表面配备了输入端子A，输出端子B和2个接地端子G，在接收用滤波器芯片(3)的表面配备了输入端子C，输出端子D和2个接地端子G。并且，这些多个信号端子，通过导线(4)，分别与在第2层陶瓷层(15)上包围谐振器(11)而形成的多个布线图案连接。
并且，发送用滤波器芯片(2)的输入端子A和接收用滤波器芯片(3)的输出端子D，被配备在发送用滤波器芯片(2)和接收用滤波器芯片(3)的矩形表面的对角位置，由此，能改善绝缘特性。
在封装(1)的侧面，分别形成作为外部连接端子的天线端子ANT，发送侧信号端子Tx，接收侧信号端子Rx，和多个接地端子GND作为边电极，这些端子分别经过布线图案和导线(4)，连接到发送用滤波器芯片(2)和接收用滤波器芯片(3)的对应信号端子上。
构成封装(1)的第2层陶瓷层(15)上的多个布线图案，从天线端子ANT，发送侧信号端子Tx，接收侧信号端子Rx，和多个接地端子GND向谐振器(11)延伸。从发送侧信号端子Tx延伸的第1布线图案(7)，由基端部与发送侧信号端子Tx连接的通用布线部(71)，从该通用布线部(71)的前端部分叉延伸的2根分叉布线部(72)(73)构成，两分叉布线部(72)(73)的前端部通到与发送用滤波器芯片(2)的2个角部相对位置。另外，从接收侧信号端子Rx延伸的第2布线图案(8)由，基端部与接收侧信号端子Rx连接的通用布线部(81)和从该通用布线部(81)的前端部分叉延伸的2根分叉布线部(82)(83)构成，两分叉布线部(82)(83)的前端部通到与接收用滤波器芯片(3)的2个角部相对位置。
这些多个布线图案，夹着通过天线端子ANT和封装(1)的中心部的中心线，形成左右对称的形状。
并且，第1布线图案(7)的2根分叉布线部(72)(73)内，延伸到发送用滤波器芯片(2)的输入端子A的附近位置的一个分叉布线部(73)的前端部，通过导线(4)，与该输入端子A连接。
另外，第2布线图案(8)的2根分叉布线部(82)(83)内，延伸到接收用滤波器芯片(3)的输出端子D附近位置的一个分叉布线部(82)的前端部，通过导线(4)，与该输出端子D连接。
图2是封装化的另一个天线共用器中，省略了上述盖体和最上层陶瓷层的封装(1)的俯视图。该天线共用器具有，将应该配备在封装(1)上的发送侧信号端子Tx和接收侧信号端子Rx的位置设置为与图1所示的天线共用器左右相反关系的方式，据此，搭载在封装(1)的谐振器(11)上的发送用滤波器芯片(2)和接收用滤波器芯片(3)的配置，和各滤波器芯片上的信号端子的配置，设定为与如图1所示的配置左右相反关系。
与此相对，如图2所示的封装(1)，和图1所示的封装通用化，在第2层陶瓷层(15)的表面形成的布线图案和在其他陶瓷层上形成的布线图案是同样的。
但是，如图1所示的封装(1)的发送侧信号端子Tx，在图2的封装(1)中，被作为接收侧信号端子Rx使用，如图1所示的封装(1)的接收侧信号端子Rx，在图2的封装(1)中，被作为发送侧信号端子Tx使用。
并且，如图2所示，第1布线图案(7)的2根分叉布线部(72)(73)内，延伸到接收用滤波器芯片(3)的输出端子D附近位置的另一个分叉布线部(72)的前端部，通过导线(4)，与该输出端子D连接。
另外，第2布线图案(8)的2根分叉布线部(82)(83)内，延伸到发送用滤波器芯片(2)的输入端子A的附近位置的另一个分叉布线部(83)的前端部，通过导线(4)，与该输入端子A连接。
因此，如图1和图2所示，在制作应该配备在封装(1)上的发送侧信号端子Tx和接收侧信号端子Rx的位置具有左右相反关系方式的两种天线共用器的情况中，封装(1)，可以通用使用两种天线共用器。
由此，以往制造两种天线共用器所需要的2个制造设备用1个就可以解决，可以谋求制造成本的削减。
图5是表示使用图1所示的通用的封装(1)的本发明的天线共用器的导通特性和绝缘特性的虚线，图6是表示使用图3所示的单个封装(5)的以往的天线共用器的导通特性和绝缘特性的曲线。
通过本发明的天线共用器，也能得到与以往的天线共用器同样的导通特性和绝缘特性，根据图5和图6是显而易见的。
并且，第1布线图案(7)和第2布线图案(8)的形状不局限于上述实施例。例如，以可以作为图9和图10所示的形状。图9和图10分别与图1和图2比较，只是第1布线图案(7)和第2布线图案(8)的形状不同，其他是一样的。
以下，参照图9和图10，进行具体的说明。并且，与图1和图2相同部分赋予相同的参照符号，尤其是除记载的以外不重复说明。
由于被电路芯片搭载部所搭载的发送用滤波器(2)和接收用滤波器芯片(3)覆盖看不到，但是沿着构成包围该电路芯片搭载部的四角(用虚线表示)的4条边(RL1)(RL2)(RL3)(RL4)中的2个边(RL1)(RL2)，分别排列5个焊盘部。
图9的滤波器芯片的配置方式中，通过导线(4)与发送用滤波器芯片(2)的输入端子A连接的第1焊盘部(BP1)沿着第1边(RL1)设置，通过导线(4)与接收用滤波器芯片(3)的输出端子D连接的第3焊盘部(BP3)沿着第2边(RL2)设置。
在图10的滤波器芯片的配置方式中，通过导线(4)与接收用滤波器芯片(3)的输出端子D连接的第2焊盘部(BP2)沿着第2边(RL2)设置，通过导线(4)与发送用滤波器芯片(2)的输入端子A连接的第4焊盘部(BP4)沿着第1边(RL1)设置。
此外，第1布线图案(7)连接着第1焊盘部(BP1)和第2焊盘部(BP2)，第2布线图案(8)连接着第3焊盘部(BP3)和第4焊盘部(BP4)。
并且，本发明的各部构成不局限于上述实施方式，可以是专利权利要求范围中所述的技术的范围内的各种变形。
例如，第1布线图案(7)和/或者第2布线图案(8)，不局限于第2层陶瓷层(15)的表面，此外，形成在下层陶瓷层的表面的同时，通过通孔将该布线图案的前端部与第2层陶瓷层(15)表面的焊盘连接，也可以将该焊盘与滤波器芯片的信号端子引线键合。
另外，封装(1)上搭载了发送用滤波器芯片(2)和接收用滤波器芯片(3)2个电路芯片，也可以搭载内置了发送用滤波器和接收用滤波器的单一电路芯片。
在实施例中，例示了层叠多层陶瓷层的基体，但是不局限于此。例如使用玻璃环氧树脂等构成的底层作为材料，也可以将具备1层或者多层上述底层的材料作为基体。

Claims (9)

1、一种电子装置用封装，具备1层或者多层底层构成的基体，该基体上设置了：可以搭载内置了第1滤波器和第2滤波器的1个或者多个电路芯片的电路芯片搭载部；以及用于将搭载在电路芯片搭载部上的电路芯片连接到外部电路上的多个外部连接端子，在1层底层的表面，设置通过引线键合与电路芯片搭载部上的电路芯片的信号端子连接的多个键合部的同时，形成从上述外部连接端子向上述焊盘部延伸的多个布线图案，其特征在于，
其中，第1滤波器和第2滤波器，关于其配置，以第1配置方式和第2配置方式中的任意一个配置方式配置，上述多个焊盘部，沿着围着电路芯片搭载部的四边形的4边中的第1边和第2边排列，
第1配置方式中的应该与第1滤波器的输入端子引线键合的第1焊盘部，和应该与第2配置方式中的第2滤波器的输出端子引线键合的第2焊盘部，设置在第1边和第2边中的互不相同的边上，第1布线图案连接上述第1焊盘部和第2焊盘部，
应该与第1配置方式中的第2滤波器的输出端子引线键合的第3焊盘部，和应该与第2配置方式中的第1滤波器的输入端子引线键合的第4焊盘部，设置在与第1边和第2边中互不相同的边上，第2布线图案连接上述第3焊盘部和第4焊盘部。
2、一种电子装置用封装，具备层叠多层陶瓷层构成的基体，该基体上设置了：用于至少搭载1块电路芯片的电路芯片搭载部；以及用于将搭载在电路芯片搭载部上的电路芯片连接到外部电路上的多个外部连接端子，在构成该基体的1层陶瓷层的表面形成，从上述多个外部连接端子向电路芯片搭载部延伸的多个布线图案，可以将各布线图案的前端部引线键合到电路芯片搭载部上的电路芯片的对应信号端子上，其特征在于，
其中，搭载在电路芯片搭载部上的电路芯片的2个信号端子被配置成，第1配置方式和第2配置方式中任意一个配置方式，用于与各信号端子对应的外部连接端子相互连接的布线图案具有，从该外部连接端子分别向第1配置方式中的一个信号端子的位置和第2配置方式中的另一个信号端子的位置分叉、延伸的2个分叉布线部。
3、根据权利要求2所述的电子装置用封装，其特征在于，在电路芯片搭载部上可以搭载内置了用于构成天线共用器的发送用滤波器和接收用滤波器的1块或者多块电路芯片，发送用滤波器的输入端子A和输出端子B，以及接收用滤波器的输入端子C和输出端子D，被配置成夹着发送用滤波器内置部和接收用滤波器内置部的边界线，成为左右相反的位置关系的第1和第2配置方式中的任意一个配置方式，在第1配置方式中相互连接的发送用滤波器的输入端子A和发送侧信号端子Tx的布线图案，具有从发送侧信号端子Tx分别向第1配置方式中的发送用滤波器的输入端子A的位置和第2配置方式中的接收用滤波器的输出端子D的位置分叉、延伸的2个分叉布线部，在第1配置方式中相互连接的接收用滤波器的输出端子D和接收侧信号端子Rx的布线图案，具有从接收侧信号端子Rx分别向第1配置方式中的接收用滤波器的输出端子D的位置和第2配置方式中的发送用滤波器的输入端子A的位置分叉、延伸的2个分叉布线部。
4、根据权利要求1或者权利要求3所述的电子装置用封装，其特征在于，在上述1层陶瓷层的表面，包围电路芯片搭载部，分别从天线端子ANT，发送侧信号端子Tx，接收侧信号端子Rx，和多个接地端子GND延伸的多个布线图案，夹着通过天线端子和电路芯片搭载部的中心线形成左右对称的形状。
5、一种电子装置，具备1层或者多层底层构成的基体，该基体上设置了：搭载内置了第1滤波器和第2滤波器的1块或者多块电路芯片的电路芯片搭载部；以及用于将上述电路芯片连接到外部电路上的多个外部连接端子，在1层底层的表面上设置通过引线键合与上述电路芯片的信号端子连接的多个焊盘部的同时，形成从上述外部连接端子向上述焊盘部延伸的多个布线图案，其特征在于，
其中，第1滤波器和第2滤波器，关于其配置，以第1配置方式和第2配置方式中的任意一个配置方式配置，上述多个焊盘部沿着包围电路芯片搭载部的四边形的4边中第1边和第2边排列，
与第1配置方式中的第1滤波器的输入端子引线键合的第1焊盘部，和与第2配置方式中的第2滤波器的输出端子引线键合的第2焊盘部，设置在第1边和第2边中互不相同的边上，第1布线图案连接着上述第1焊盘部和第2焊盘部，
与第1配置方式中的第2滤波器的输出端子引线键合的第3焊盘部，和与第2配置方式中的第1滤波器的输入端子引线键合的第4焊盘部，设置在第1边和第2边中从互不相同的边上，第2布线图案连接着上述第3焊盘部和第4焊盘部。
6、一种层叠陶瓷型电子装置，具备层叠多层陶瓷层构成的基体，该基体上设置了：搭载至少1块电路芯片的电路芯片搭载部；用于将搭载在电路芯片搭载部上的电路芯片连接到外部电路上的多个外部连接端子，在构成该基体的1层陶瓷层的表面，形成从上述多个外部连接端子向电路芯片搭载部延伸的多个布线图案，各布线图案的前端部引线键合到电路芯片搭载部上的电路芯片的对应的信号端子上，其特征在于，
其中，电路芯片搭载部搭载的电路芯片的2个信号端子被配置为，第1配置方式和第2配置方式中的任意一个配置方式，用于相互连接和各信号端子对应的外部连接端子的布线图案，具有从该外部连接端子分别向第1配置方式中的一个信号端子的位置和第2配置方式中的另一个信号端子的位置分叉、延伸的2个分叉布线部，任意一个分叉布线部的前端部与任意一个信号端子引线键合。
7、根据权利要求6所述的层叠陶瓷型电子装置，其特征在于，电路芯片搭载部上搭载内置了用于构成天线共用器的发送用滤波器和接收用滤波器的电路芯片，发送用滤波器的输入端子A和输出端子B以及接收用滤波器的输入端子C和输出端子D被配置成，夹着发送用滤波器内置部和接收用滤波器内置部的边界线，成为左右相反的位置关系的第1和第2配置方式中的任意一个配置方式，在第1配置方式中相互连接的发送用滤波器的输入端子A和发送侧信号端子Tx的布线图案具有，从发送侧信号端子Tx分别向第1配置方式中的发送用滤波器的输入端子A的位置和第2配置方式中的接收用滤波器的输出端子D的位置分叉、延伸的2个分叉布线部，在第1配置方式中相互连接的接收用滤波器的输出端子D和接收侧信号端子Rx的布线图案具有，从接收侧信号端子Rx向第1配置方式中的接收用滤波器的输出端子D的位置和第2配置方式中的发送用滤波器的输入端子A的位置分叉、延伸的2个分叉布线部。
8、根据权利要求7所述的层叠陶瓷型电子装置，其特征在于，发送用滤波器的输入端子A和接收用滤波器的输出端子D被配置在，由发送用滤波器内置部的表面和接收用滤波器内置部的表面一起所形成的矩形表面区域的对角位置。
9、根据权利要求7或者权利要求8所述的层叠陶瓷型电子装置，其特征在于，上述1层陶瓷层的表面上，包围电路芯片搭载部，分别从天线端子ANT，发送侧信号端子Tx，接收侧信号端子Rx，和多个接地端子GND延伸的多个布线图案，夹着通过天线端子和电路芯片搭载部的中心线，形成左右对称的形状。
CNB2005800008248A 2004-09-30 2005-09-08 电子装置及其所使用的封装 Expired - Fee Related CN100521531C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004286398 2004-09-30
JP286398/2004 2004-09-30

Publications (2)

Publication Number Publication Date
CN1898864A true CN1898864A (zh) 2007-01-17
CN100521531C CN100521531C (zh) 2009-07-29

Family

ID=36142503

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2005800008248A Expired - Fee Related CN100521531C (zh) 2004-09-30 2005-09-08 电子装置及其所使用的封装

Country Status (5)

Country Link
US (1) US20080048315A1 (zh)
JP (1) JPWO2006038421A1 (zh)
KR (1) KR20070059000A (zh)
CN (1) CN100521531C (zh)
WO (1) WO2006038421A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102201796A (zh) * 2010-03-19 2011-09-28 精工爱普生株式会社 封装件、电子装置、以及电子装置的制造方法
CN101689846B (zh) * 2007-08-30 2013-10-09 京瓷株式会社 电子部件

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4776012B2 (ja) * 2006-01-27 2011-09-21 オンセミコンダクター・トレーディング・リミテッド 回路基板及び半導体装置
JP5138338B2 (ja) * 2007-11-02 2013-02-06 ルネサスエレクトロニクス株式会社 半導体パッケージ
JPWO2010032389A1 (ja) * 2008-09-18 2012-02-02 株式会社村田製作所 デュプレクサモジュール
JP5953967B2 (ja) * 2012-06-14 2016-07-20 株式会社村田製作所 高周波モジュール
KR102499634B1 (ko) * 2015-11-09 2023-02-13 가부시키가이샤 와이솔재팬 듀플렉서 디바이스 및 듀플렉서 탑재용 기판

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3735418B2 (ja) * 1996-08-28 2006-01-18 日本無線株式会社 弾性表面波デバイスおよびこれを使用する通信装置
JPH1075153A (ja) * 1996-08-30 1998-03-17 Oki Electric Ind Co Ltd 分波器パッケージ
JP3528049B2 (ja) * 2001-04-26 2004-05-17 株式会社村田製作所 弾性表面波装置、通信装置
JP2003069379A (ja) * 2001-08-29 2003-03-07 Kyocera Corp 弾性表面波フィルタ用パッケージ
JP3833569B2 (ja) * 2001-12-21 2006-10-11 富士通メディアデバイス株式会社 分波器及びこれを用いた電子装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101689846B (zh) * 2007-08-30 2013-10-09 京瓷株式会社 电子部件
US8587389B2 (en) 2007-08-30 2013-11-19 Kyocera Corporation Electronic device
CN102201796A (zh) * 2010-03-19 2011-09-28 精工爱普生株式会社 封装件、电子装置、以及电子装置的制造方法

Also Published As

Publication number Publication date
US20080048315A1 (en) 2008-02-28
KR20070059000A (ko) 2007-06-11
JPWO2006038421A1 (ja) 2008-05-15
WO2006038421A1 (ja) 2006-04-13
CN100521531C (zh) 2009-07-29

Similar Documents

Publication Publication Date Title
CN1898864A (zh) 电子装置及其所使用的封装
CN1155913C (zh) 生产芯片卡的方法及芯片卡
JP6129659B2 (ja) 半導体装置およびその製造方法
US7945231B2 (en) Semiconductor device for an ultra wideband standard for ultra-high-frequency communication, and method for producing the same
US7235804B2 (en) Method for manufacturing optocoupler
CN1674264A (zh) 布线衬底、使用该布线衬底的固态成像装置及其制造方法
CN103000608B (zh) 一种多组件的芯片封装结构
US20030234886A1 (en) Image pickup device and manufacturing method thereof
CN1933135A (zh) 高速集成电路封装
KR20120032899A (ko) Ｌｅｄ 패키지 및 그 제조방법
CN101483174A (zh) 包括具有模制器件的基板的管芯封装
CN101034689A (zh) 双密封半导体封装及其制造方法
GB2368452A (en) Resin-encapsulated surface acoustic wave device
CN1641874A (zh) 多芯片封装
US10468316B2 (en) Electronic component mounting board, electronic device, and electronic module
US20190267416A1 (en) Image sensor mounting base, imaging device, and imaging module
WO2019082923A1 (ja) 撮像素子実装用基板、撮像装置および撮像モジュール
CN1499714A (zh) 双工器和组合模块
CN1142626C (zh) 梯形滤波器
US8740475B2 (en) High-frequency transmission module and optical connector having stacked chips connected via wire bonding
KR101394964B1 (ko) 반도체 패키지 및 그 제조 방법
CN1619811A (zh) 半导体器件
CN1665036A (zh) 红外接收器芯片
CN1574301A (zh) 陶瓷封装及其制造方法
KR101558569B1 (ko) 안테나가 실장된 ｓｉｐ 구조의 통신 모듈

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090729

Termination date: 20100908