KR20070059000A - 전자 디바이스 및 이것에 이용하는 패키지 - Google Patents

전자 디바이스 및 이것에 이용하는 패키지 Download PDF

Info

Publication number
KR20070059000A
KR20070059000A KR1020067008070A KR20067008070A KR20070059000A KR 20070059000 A KR20070059000 A KR 20070059000A KR 1020067008070 A KR1020067008070 A KR 1020067008070A KR 20067008070 A KR20067008070 A KR 20067008070A KR 20070059000 A KR20070059000 A KR 20070059000A
Authority
KR
South Korea
Prior art keywords
filter
terminal
arrangement
circuit chip
bonding pad
Prior art date
Application number
KR1020067008070A
Other languages
English (en)
Inventor
나츠요 나가노
타카시 오구라
Original Assignee
산요덴키가부시키가이샤
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 산요덴키가부시키가이샤 filed Critical 산요덴키가부시키가이샤
Publication of KR20070059000A publication Critical patent/KR20070059000A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/25—Constructional features of resonators using surface acoustic waves
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/0538—Constructional combinations of supports or holders with electromechanical or other electronic elements
    • H03H9/0566—Constructional combinations of supports or holders with electromechanical or other electronic elements for duplexers
    • H03H9/0576—Constructional combinations of supports or holders with electromechanical or other electronic elements for duplexers including surface acoustic wave [SAW] devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/02—Details
    • H03H9/05—Holders; Supports
    • H03H9/0538—Constructional combinations of supports or holders with electromechanical or other electronic elements
    • H03H9/0566—Constructional combinations of supports or holders with electromechanical or other electronic elements for duplexers
    • H03H9/0571—Constructional combinations of supports or holders with electromechanical or other electronic elements for duplexers including bulk acoustic wave [BAW] devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/70—Multiple-port networks for connecting several sources or loads, working on different frequencies or frequency bands, to a common load or source
    • H03H9/703—Networks using bulk acoustic wave devices
    • H03H9/706—Duplexers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/70—Multiple-port networks for connecting several sources or loads, working on different frequencies or frequency bands, to a common load or source
    • H03H9/72—Networks using surface acoustic waves
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H9/00—Networks comprising electromechanical or electro-acoustic devices; Electromechanical resonators
    • H03H9/70—Multiple-port networks for connecting several sources or loads, working on different frequencies or frequency bands, to a common load or source
    • H03H9/72—Networks using surface acoustic waves
    • H03H9/725—Duplexers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05553—Shape in top view being rectangular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/0601—Structure
    • H01L2224/0603—Bonding areas having different sizes, e.g. different heights or widths
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16195—Flat cap [not enclosing an internal cavity]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Physics & Mathematics (AREA)
  • Acoustics & Sound (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Transceivers (AREA)
  • Surface Acoustic Wave Elements And Circuit Networks Thereof (AREA)
  • Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)

Abstract

공통의 패키지를 이용하여 두 종류의 설계 사양에 대응 가능한 적층 세라믹형 전자 디바이스를 제공한다.
본 발명의 적층 세라믹형 전자 디바이스는 송신용과 수신용의 필터칩(2, 3)을 탑재하고, 제1 배치 형태에 있어서 송신용 필터칩(2)의 입력 단자 A와 송신측 신호 단자 Tx를 접속하는 배선 패턴(7)은 송신측 신호 단자 Tx로부터 제1 배치 형태에 있어서의 송신용 필터칩(2)의 입력 단자 A와 제2 배치 형태에 있어서의 수신용 필터칩(3)의 출력 단자 D로 향해 뻗는 2 개의 분기 배선부(72, 73)을 갖고, 제1 배치 형태에 있어서 수신용 필터칩(3)의 출력 단자 D와 수신측 신호 단자 Rx를 접속하는 배선 패턴(8)은 수신측 신호 단자 Rx로부터 제1 배치 형태에 있어서의 수신용 필터칩(3)의 출력 단자 D와 제2 배치 형태에 있어서의 송신용 필터칩(2)의 입력 단자 A로 향해 뻗는 2 개의 분기 배선부(82, 83)를 갖고 있다.

Description

전자 디바이스 및 이것에 이용하는 패키지{ELECTRONIC DEVICE AND PACKAGE USED FOR THE SAME}
본 발명은 복수의 세라믹층을 적층하여 이루어지는 기체(基體)에 하나 이상의 회로칩을 탑재한 적층 세라믹형 전자 디바이스, 및 상기 적층 세라믹형 전자 디바이스에 이용하는 패키지(package)에 관한 것이다. 또, 하나 또는 복수의 기층(基層)으로 이루어지는 기체에 하나 이상의 회로칩을 탑재한 전자 디바이스 및 상기 전자 디바이스에 이용하는 패키지에 관한 것이다.
휴대 전화기 등에 장비되는 안테나 공용기는 도 7에 나타내는 바와 같이, 안테나가 접속되어야 할 안테나 단자 ANT와, 송신 회로가 접속되어야 할 송신측 신호 단자 Tx와, 수신 회로가 접속되어야 할 수신측 신호 단자 Rx를 구비하고, 안테나 단자 ANT는 탄성 표면파 소자로 이루어지는 송신용 필터칩(2)을 거쳐서 송신측 신호 단자 Tx에 연결되는 동시에, 탄성 표면파 소자로 이루어지는 수신용 필터칩(3)을 거쳐서 수신측 신호 단자 Rx에 연결되어 있다(특허 문헌 1 참조).
또, 안테나 단자 ANT와 수신용 필터칩(3)과의 사이에는 위상을 회전시키기 위한 위상 정합(整合)용 스트립 선로(9)가 개재하고, 송신용 필터칩(2)과 수신용 필터칩(3)의 사이의 위상의 정합을 도모하는 것이 행해지고 있다(특허 문헌 2 참 조).
도 3은 패키지화한 안테나 공용기의 구성을 나타내고 있고, 복수의 세라믹층을 적층하여 이루어지는 기체의 표면에 캐비티(cavity)(51)가 오목(凹)하게 설치되고, 적층 세라믹형의 패키지(5)가 구성되어 있고, 상기 캐비티(51)의 저(底)면에, 송신용 필터칩(2)과 수신용 필터칩(3)이 좌우의 위치 관계로 배치되어 있다. 또, 도 3은 최상층의 세라믹층을 생략한 패키지(5)의 평면도이다.
송신용 필터칩(2)의 표면에는 신호 단자로서 입력 단자 A 및 출력 단자 B가 배치되고, 수신용 필터칩(3)의 표면에는 신호 단자로서 입력 단자 C 및 출력 단자 D가 배치되어 있다. 그리고, 이러한 복수의 신호 단자는 와이어(4)를 통하여 기체상에 캐비티(51)를 포위하여 형성된 복수의 배선 패턴과 각각 연결되어 있다.
기체의 측면에는 외부 접속 단자로 이루어지는 안테나 단자 ANT, 송신측 신호 단자 Tx, 수신측 신호 단자 Rx, 및 복수의 그라운드 단자 GND가 각각 사이드 전극으로서 형성되고, 이러한 단자가 각각 배선 패턴 및 와이어(4)를 거쳐서 송신용 필터칩(2) 및 수신용 필터칩(3)의 대응하는 신호 단자에 접속되어 있다.
송신측 신호 단자 Tx는 송신측 입력 신호 배선 패턴(74) 및 와이어(4)를 거쳐서 송신용 필터칩(2)의 입력 단자 A와 접속되고, 수신측 신호 단자 Rx는 수신측 출력 신호 배선 패턴(84) 및 와이어(4)를 거쳐서 수신용 필터칩(3)의 출력 단자 D와 접속되어 있다.
또, 도 4는 패키지화한 다른 안테나 공용기의 구성을 나타내고 있다. 복수의 세라믹층을 적층하여 이루어지는 기체의 표면에 캐비티(61)가 오목하게 설치되고, 패키지(6)가 구성되어 있고, 상기 캐비티(61)의 저면에는 송신용 필터칩(2)과 수신용 필터칩(3)이 도 3에 나타내는 배치와는 좌우 반대인 위치 관계로 배치되어 있다. 또, 도 4는 최상층의 세라믹층을 생략한 패키지(6)의 평면도이다.
송신용 필터칩(2)의 표면에는 신호 단자로서 입력 단자 A 및 출력 단자 B가 도 3에 나타내는 배치와는 좌우 반대인 위치 관계로 배치되고, 수신용 필터칩(3)의 표면에는 신호 단자로서 입력 단자 C 및 출력 단자 D가 도 3에 나타내는 배치와는 좌우 반대인 위치 관계로 배치되어 있다. 그리고, 이들 복수의 신호 단자는 와이어(4)를 통하여 기체상에 캐비티(61)를 포위하여 형성된 복수의 배선 패턴과 각각 연결되어 있다.
기체의 측면에는 외부 접속 단자로 이루어지는 안테나 단자 ANT, 송신측 신호 단자 Tx, 수신측 신호 단자 Rx, 및 복수의 그라운드 단자 GND가 각각 사이드 전극으로서 형성되고, 이러한 단자가 각각 배선 패턴 및 와이어(4)를 거쳐서 송신용 필터칩(2) 및 수신용 필터칩(3)의 대응하는 신호 단자에 접속되어 있다.
또, 도 4에 있어서 송신측 신호 단자 Tx 및 수신측 신호 단자 Rx는 도 3에 나타내는 배치와는 좌우 반대인 위치 관계로 배치되어 있다.
수신측 신호 단자 Rx는 수신측 출력 신호 배선 패턴(75) 및 와이어(4)를 거쳐서 수신용 필터칩(3)의 출력 단자 D와 접속되고, 송신측 신호 단자 Tx는 송신측 입력 신호 배선 패턴(85) 및 와이어(4)를 거쳐서 송신용 필터칩(2)의 입력 단자 A와 접속되어 있다.
상술한 바와 같이, 도 3에 나타내는 안테나 공용기와 도 4에 나타내는 안테 나 공용기는 단자의 위치나 배선 패턴에 관하여, 도면에서 파선으로 나타내는 송신용 필터칩(2)과 수신용 필터칩(3)의 경계선을 사이에 두고 좌우 반대인 위치 관계로 구성되어 있고, 이로 인해 송신측 신호 단자 Tx 및 수신측 신호 단자 Rx를 접속해야 할 외부 회로의 2 개 단자의 위치 관계가 반대인 두 종류의 설계 사양에 대응하고 있다.
특허 문헌 1 : 일본 특개평 11-340781호 공보
특허 문헌 2 : 일본 특개 2000-307383호 공보
그러나, 도 3에 나타내는 안테나 공용기와 도 4에 나타내는 안테나 공용기는 전기적으로 완전히 동일한 회로이어도 관계없이, 송신측 신호 단자 Tx 및 수신측 신호 단자 Rx의 위치에 대한 두 종류의 설계 사양에 대응할 수 있도록, 배선 패턴이 다른 두 종류의 패키지가 준비되어 있었기 때문에, 인쇄용 스크린이나 금형(金型, 금속제 거푸집) 등의 제조 설비도 두 종류가 필요하게 되고, 제조 비용이 높아지는 문제가 있었다.
여기서, 본 발명의 목적은 공통의 패키지를 이용하여 신호 단자의 위치에 대한 두 종류의 설계 사양에 대응하는 것이 가능한 적층 세라믹형 전자 디바이스 등의 전자 디바이스와 그 패키지 구조를 제공하는 것이다.
본 발명에 관한 적층 세라믹형 전자 디바이스에 있어서, 적어도 하나의 회로칩을 탑재해야 할 패키지는 복수의 세라믹층을 적층하여 이루어지는 기체를 구비하고, 상기 기체에는 적어도 하나의 회로칩이 탑재된 회로칩 탑재부와, 회로칩 탑재부에 탑재된 회로칩을 외부 회로에 접속하기 위한 복수의 외부 접속 단자가 설치되고, 상기 기체를 구성하는 하나의 세라믹층의 표면에는 상기 복수의 외부 접속 단자에서부터 회로칩 탑재부로 향해 뻗는 복수의 배선 패턴이 형성되고, 각 배선 패턴의 선단(先端)부를 회로칩 탑재부상의 회로칩의 대응하는 신호 단자에 와이어 본딩 하는 것이 가능하다.
그리고, 회로칩 탑재부에 탑재된 회로칩의 2 개 신호 단자는 제1의 배치 형태와 제2의 배치 형태 중 어느 하나의 배치 형태로 배치되어 있고, 각 신호 단자와 대응하는 외부 접속 단자를 서로 접속하기 위한 배선 패턴은 상기 외부 접속 단자로부터 제1의 배치 형태에 있어서의 일방(一方)의 신호 단자의 위치와 제2의 배치 형태에 있어서의 타방(他方)의 신호 단자의 위치 각각으로 향해 분기하여 뻗는 2 개의 분기 배선부를 갖고, 어느 하나의 분기 배선부의 선단부가 어느 하나의 신호 단자와 와이어 본딩 된다.
상기 본 발명의 적층 세라믹형 전자 디바이스에 의하면, 회로칩 탑재부에 탑재되는 회로칩의 복수의 신호 단자의 배치에 대한 설계 사양에 따라서, 2 개의 신호 단자가 설치되어야 할 위치가 일방의 배치 형태에서 타방의 배치 형태로 변경되었다고 해도, 각 신호 단자의 근방 위치까지 어느 하나의 배선 패턴의 어느 하나의 분기 배선부가 뻗고 있으므로, 상기 분기 배선부의 선단부를 상기 신호 단자에 와이어 본딩 할 수 있다.
따라서, 회로칩의 신호 단자의 위치에 대한 설계 사양에 따라 두 종류의 패키지를 준비할 필요는 없으며, 패키지의 공통화가 가능하다.
구체적 구성에 있어서, 회로칩 탑재부에는 안테나 공용기를 구성하기 위한 송신용 필터와 수신용 필터가 내장된 하나 또는 복수의 회로칩을 탑재하는 것이 가능하고, 송신용 필터의 입력 단자 A 및 출력 단자 B와, 수신용 필터의 입력 단자 C 및 출력 단자 D는 송신용 필터 내장부와 수신용 필터 내장부의 경계선을 사이에 두고 좌우 반대인 위치 관계로 되는 제1 및 제2의 배치 형태 중 어느 하나의 배치 형태로 배치되고, 제1의 배치 형태에 있어서 송신용 필터의 입력 단자 A와 송신측 신호 단자 Tx를 서로 접속하는 배선 패턴은 송신측 신호 단자 Tx로부터 제1의 배치 형태에 있어서의 송신용 필터의 입력 단자 A의 위치와 제2의 배치 형태에 있어서의 수신용 필터의 출력 단자 D의 위치 각각으로 향해 분기하여 뻗는 2 개의 분기 배선부를 갖고, 제1의 배치 형태에 있어서 수신용 필터의 출력 단자 D와 수신측 신호 단자 Rx를 서로 접속하는 배선 패턴은 수신측 신호 단자 Rx로부터 제1의 배치 형태에 있어서의 수신용 필터의 출력 단자 D의 위치와 제2의 배치 형태에 있어서의 송신용 필터의 입력 단자 A의 위치 각각으로 향해 분기하여 뻗는 2 개의 분기 배선부를 갖고 있다.
이 구체적 구성에 의하면, 기체에 배치되어야 할 송신측 신호 단자 Tx와 수신측 신호 단자 Rx의 위치가 서로 반대인 2 개의 설계 사양이 주어진 경우에 있어서, 송신측 신호 단자 Tx와 수신측 신호 단자 Rx의 위치가 서로 반대인 위치 관계로 변경되고, 이에 따라서 송신용 필터의 입력 단자 A 및 출력 단자 B와, 수신용 필터의 입력 단자 C 및 출력 단자 D의 위치가 일방의 배치 형태에서 타방의 배치 형태로 변경되었다고 해도, 송신측 신호 단자 Tx와 접속해야 할 송신용 필터의 입력 단자 A, 또는 수신측 신호 단자 Rx와 접속해야 할 수신용 필터의 출력 단자 D의 근방까지, 어느 하나의 배선 패턴의 어느 하나의 분기 배선부가 뻗고 있으므로, 상기 분기 배선부의 선단부를 입력 단자 A 또는 출력 단자 D에 와이어 본딩 할 수 있다.
따라서, 송신측 신호 단자 Tx와 수신측 신호 단자 Rx의 위치에 대한 설계 사양에 따라 두 종류의 패키지를 준비할 필요는 없으며, 패키지의 공통화가 가능하다.
또, 구체적 구성에 있어서, 송신용 필터의 입력 단자 A와 수신용 필터의 출력 단자 D는 송신용 필터 내장부의 표면과 수신용 필터 내장부의 표면에 의해서 형성되는 직사각형 표면 영역의 대각 위치에 배치되어 있다.
이 구체적 구성에 의하면, 송신용 필터의 입력 단자 A와 송신측 신호 단자 Tx를 서로 접속하고, 또는 수신용 필터의 출력 단자 D와 수신측 신호 단자 Rx를 서로 접속하는 배선 패턴의 2 개 분기 배선부의 길이를 필요한 최소한까지 단축할 수 있다.
보다 구체적인 구성에 있어서, 상기 하나의 세라믹층의 표면에는 회로칩 탑재부를 포위하고, 안테나 단자 ANT, 송신측 신호 단자 Tx, 수신측 신호 단자 Rx, 및 복수의 그라운드 단자 GND로부터 각각 뻗는 복수의 배선 패턴이 안테나 단자 및 회로칩 탑재부를 통과하는 중심선을 사이에 두고 좌우 대칭인 형상으로 형성되어 있다.
이 구체적 구성에 의하면, 송신용 필터의 입력 단자 A 및 출력 단자 B, 수신용 필터의 입력 단자 C 및 출력 단자 D, 및 복수의 그라운드 단자 G의 위치가 좌우 반대인 위치 관계로 변경되었다고 해도, 이러한 신호 단자를 기체상의 복수의 배선 패턴에 최단 경로로 와이어 본딩 할 수 있다.
도 1은 본 발명의 안테나 공용기를 최상층의 세라믹층을 생략하여 나타내는 평면도.
도 2는 단자 배치가 다른 본 발명의 안테나 공용기를 나타내는 상기와 같은 평면도.
도 3은 종래의 안테나 공용기를 나타내는 상기와 같은 평면도.
도 4는 단자 배치가 다른 종래의 안테나 공용기를 나타내는 상기와 같은 평면도.
도 5는 본 발명의 안테나 공용기의 통과 특성과 아이솔레이션(isolation) 특성을 나타내는 그래프.
도 6은 종래의 안테나 공용기의 통과 특성과 아이솔레이션 특성을 나타내는 그래프.
도 7은 안테나 공용기의 회로 구성을 나타내는 블록도.
도 8은 본 발명의 안테나 공용기의 적층 구조를 나타내는 단면도.
도 9는 본 발명의 다른 실시예를 나타내는 평면도.
도 10은 도 9와 단자 배치가 다른 본 발명의 안테나 공용기를 나타내는 평면도.
[부호의 설명]
1 패키지 11 캐비티
2 송신용 필터칩 3 수신용 필터칩
7 제1 배선 패턴 71 공통 배선부
72 분기 배선부 73 분기 배선부
8 제2 배선 패턴 81 공통 배선부
82 분기 배선부 83 분기 배선부
ANT 안테나 단자 Tx 송신측 신호 단자
Rx 수신측 신호 단자
이하, 본 발명을 안테나 공용기에 실시한 형태에 대해 도면을 참조하여 구체적으로 설명한다.
본 발명에 관한 안테나 공용기는 도 7에 나타내는 바와 같이, 안테나가 접속되어야 할 안테나 단자 ANT와, 송신 회로가 접속되어야 할 송신측 신호 단자 Tx와, 수신 회로가 접속되어야 할 수신측 신호 단자 Rx를 구비하고, 안테나 단자 ANT는 탄성 표면파 소자로 이루어지는 송신용 필터칩(2)을 거쳐서 송신측 신호 단자 Tx에 연결되는 동시에, 탄성 표면파 소자로 이루어지는 수신용 필터칩(3)을 거쳐서 수신측 신호 단자 Rx에 연결되어 있다.
또, 안테나 단자 ANT와 수신용 필터칩(3)과의 사이에는 위상을 회전시키기 위한 위상 정합용 스트립 선로(9)가 개재하고, 송신용 필터칩(2)과 수신용 필터 칩(3)의 사이의 위상의 정합이 도모되고 있다.
도 8은 패키지화한 안테나 공용기의 적층 구조를 나타내고 있고, 복수의 세라믹층(12~16)을 적층하여 이루어지는 기체(10)의 표면에 캐비티(11)가 오목하게 설치되고, 또 상기 캐비티(11)를 덮개(17)로 덮음으로써, 적층 세라믹형의 패키지(1)가 구성되어 있고, 상기 캐비티(11)의 저면에는 송신용 필터칩(2)과 수신용 필터칩(3)이 좌우의 위치 관계로 배치되어 있다.
도 1은 상기 덮개(17) 및 최상층(제1 층)의 세라믹층(16)을 생략한 패키지(1)의 평면도이고, 도시된 바와 같이, 송신용 필터칩(2)의 표면에는 입력 단자 A, 출력 단자 B 및 2 개의 그라운드 단자 G가 배치되고, 수신용 필터칩(3)의 표면에는 입력 단자 C, 출력 단자 D 및 2 개의 그라운드 단자 G가 배치되어 있다. 그리고, 이러한 복수의 신호 단자는 와이어(4)를 통하여 제2 층의 세라믹층(15)상에 캐비티(11)를 포위하여 형성된 복수의 배선 패턴과 각각 연결되어 있다.
또, 송신용 필터칩(2)의 입력 단자 A와 수신용 필터칩(3)의 출력 단자 D는 송신용 필터칩(2) 및 수신용 필터칩(3)의 직사각형 표면의 대각 위치에 배치됨으로써, 아이솔레이션 특성이 개선되어 있다.
패키지(1)의 측면에는 외부 접속 단자로 이루어지는 안테나 단자 ANT, 송신측 신호 단자 Tx, 수신측 신호 단자 Rx, 및 복수의 그라운드 단자 GND가 각각 사이드 전극으로서 형성되고, 이러한 단자가 각각 배선 패턴 및 와이어(4)를 거쳐서 송신용 필터칩(2) 및 수신용 필터칩(3)의 대응하는 신호 단자에 접속되어 있다.
패키지(1)를 구성하는 제2 층의 세라믹층(15)상의 복수의 배선 패턴은 안테 나 단자 ANT, 송신측 신호 단자 Tx, 수신측 신호 단자 Rx, 및 복수의 그라운드 단자 GND에서부터 캐비티(11)로 향해 뻗고 있다. 송신측 신호 단자 Tx로부터 뻗는 제1 배선 패턴(7)은 기단(基端)부가 송신측 신호 단자 Tx와 접속된 공통 배선부(71)와, 상기 공통 배선부(71)의 선단부로부터 분기하여 뻗는 2 개의 분기 배선부(72, 73)로 구성되고, 양(兩) 분기 배선부(72, 73)의 선단부는 송신용 필터칩(2)의 2 개 각(角)부와의 대향 위치에 이르고 있다. 또, 수신측 신호 단자 Rx로부터 뻗는 제2 배선 패턴(8)은 기단부가 수신측 신호 단자 Rx와 접속된 공통 배선부(81)와, 상기 공통 배선부(81)의 선단부로부터 분기하여 뻗는 2 개의 분기 배선부(82, 83)로 구성되고, 양 분기 배선부(82, 83)의 선단부는 수신용 필터칩(3)의 2 개 각부와의 대향 위치에 이르고 있다.
이러한 복수의 배선 패턴은 안테나 단자 ANT 및 패키지(1)의 중심부를 통과하는 중심선을 사이에 두고 좌우 대칭의 형상으로 형성되어 있다.
그리고, 제1 배선 패턴(7)의 2 개 분기 배선부(72, 73) 중 송신용 필터칩(2)의 입력 단자 A의 근방 위치까지 뻗는 일방의 분기 배선부(73)의 선단부가 와이어(4)를 통하여 상기 입력 단자 A와 접속되어 있다.
또, 제2 배선 패턴(8)의 2 개 분기 배선부(82, 83) 중, 수신용 필터칩(3)의 출력 단자 D의 근방 위치까지 뻗는 일방의 분기 배선부(82)의 선단부가 와이어(4)를 통하여 상기 출력 단자 D와 접속되어 있다.
도 2는 패키지화한 다른 안테나 공용기에 있어서 상기 덮개 및 최상층의 세라믹층을 생략한 패키지(1)의 평면도이다. 상기 안테나 공용기는 패키지(1)에 배치 해야 할 송신측 신호 단자 Tx와 수신측 신호 단자 Rx의 위치를 도 1에 나타내는 안테나 공용기와는 좌우 반대인 관계로 설정한 사양을 갖고 있고, 이에 따라서 패키지(1)의 캐비티(11)에 탑재되어 있는 송신용 필터칩(2)과 수신용 필터칩(3)의 배치나, 각 필터칩상의 신호 단자의 배치가 도 1에 나타내는 배치와는 좌우 반대인 관계로 설정되어 있다.
이것에 대해서, 도 2에 나타내는 패키지(1)는 도 1에 나타내는 것과 공통화되어 있고, 제2 층의 세라믹층(15)의 표면에 형성되어 있는 배선 패턴이나 다른 세라믹층에 형성되어 있는 배선 패턴은 동일하다.
단, 도 1에 나타내는 패키지(1)의 송신측 신호 단자 Tx가 도 2의 패키지(1)에서는 수신측 신호 단자 Rx로서 이용되고, 도 1에 나타내는 패키지(1)의 수신측 신호 단자 Rx가 도 2의 패키지(1)에서는 송신측 신호 단자 Tx로서 이용되고 있다.
그리고, 도 2에 나타내는 바와 같이, 제1 배선 패턴(7)의 2 개 분기 배선부(72, 73) 중 수신용 필터칩(3)의 출력 단자 D의 근방 위치까지 뻗는 타방의 분기 배선부(72)의 선단부가 와이어(4)를 통하여 상기 출력 단자 D와 접속되어 있다.
또, 제2 배선 패턴(8)의 2 개 분기 배선부(82, 83) 중 송신용 필터칩(2)의 입력 단자 A의 근방 위치까지 뻗는 타방의 분기 배선부(83)의 선단부가 와이어(4)를 통하여 상기 입력 단자 A와 접속되어 있다.
따라서, 도 1과 도 2에 나타내는 바와 같이, 패키지(1)에 배치해야 할 송신측 신호 단자 Tx와 수신측 신호 단자 Rx의 위치가 좌우 반대 관계인 사양을 갖는 두 종류의 안테나 공용기를 제조하는 경우에 있어서, 패키지(1)는 두 종류의 안테 나 공용기에 공통으로 사용할 수 있다.
이로 인해, 종래는 두 종류의 안테나 공용기의 제조에 필요한 2 개의 제조 설비가 하나로 완료되게 되고, 제조 비용의 삭감을 도모할 수 있다.
도 5는 도 1에 나타내는 공통의 패키지(1)를 이용한 본 발명의 안테나 공용기의 통과 특성과 아이솔레이션 특성을 나타내는 그래프이고, 도 6은 도 3에 나타내는 개별의 패키지(5)를 이용한 종래의 안테나 공용기의 통과 특성과 아이솔레이션 특성을 나타내는 그래프이다.
본 발명의 안테나 공용기에 의해서, 종래의 안테나 공용기와 동일한 통과 특성과 아이솔레이션 특성이 얻어진다는 것을 도 5 및 도 6으로부터 알 수 있다.
또, 제1 배선 패턴(7) 및 제2 배선 패턴(8)의 형상은 상술한 실시예로 한정되지 않는다. 예를 들면, 도 9 및 도 10에 나타내는 형상으로 할 수도 있다. 도 9 및 도 10은 각각 도 1 및 도 2에 비해 제1 배선 패턴(7)과 제2 배선 패턴(8)의 형태 상태만 다를 뿐 그외는 동일하다.
이하에, 도 9 및 도 10을 참조하여 구체적으로 설명한다. 또, 도 1 및 도 2와 동일한 부분에는 동일한 참조 부호를 부여하고, 특히 기재하는 이외는 설명을 반복하지 않는다.
회로칩 탑재부는 탑재하고 있는 송신용 필터(2)와 수신용 필터칩(3)에 덮여 있기 때문에 안보이지만, 상기 회로칩 탑재부를 둘러싸는 사각(점선으로 나타냄)을 구성하는 4 개의 변(RL1, RL2, RL3, RL4) 중 2 개의 변(RL1, RL2)을 따라서 각각 5 개의 본딩 패드부가 배치되어 있다.
도 9의 필터칩의 배치 형태에 있어서, 송신용 필터칩(2)의 입력 단자 A와 와이어(4)를 통하여 접속되어 있는 제1의 본딩 패드부(BP1)는 제1의 변(RL1)을 따라서 설치되고, 수신용 필터칩(3)의 출력 단자 D와 와이어(4)를 통하여 접속되어 있는 제3의 본딩 패드부(BP3)는 제2의 변(RL2)을 따라서 설치되어 있다.
도 10의 필터칩의 배치 형태에 있어서, 수신용 필터칩(3)의 출력 단자 D와 와이어(4)를 통하여 접속되어 있는 제2 본딩 패드부(BP2)는 제2의 변(RL2)을 따라서 설치되어 송신용 필터칩(2)의 입력 단자 A와 와이어(4)를 통하여 접속되어 있는 제4의 본딩 패드부(BP4)는 제1의 변(RL1)을 따라서 설치되어 있다.
또, 제1 배선 패턴(7)은 제1의 본딩 패드부(BP1)와 제2의 본딩 패드부(BP2)를 접속하고, 제2 배선 패턴(8)은 제3의 본딩 패드부(BP3)와 제4의 본딩 패드부(BP4)를 접속하고 있다.
또, 본 발명의 각 부 구성은 상기 실시 형태에 한정하지 않고, 특허 청구의 범위에 기재한 기술적 범위내에서 각종 변형이 가능하다.
예를 들면, 제1 배선 패턴(7) 및/또는 제2 배선 패턴(8)은 제2 층의 세라믹층(15)의 표면에 한정하지 않고, 또한 하층의 세라믹층의 표면에 형성하는 동시에, 상기 배선 패턴의 선단부를 비어 홀에 의해서 제2 층의 세라믹층(15) 표면의 패드와 접속하고, 상기 패드를 필터칩의 신호 단자와 와이어 본딩 하는 것도 가능하다.
또, 패키지(1)에는 송신용 필터칩(21)과 수신용 필터칩(3)인 2 개의 회로칩을 탑재하였으나, 송신용 필터 및 수신용 필터를 내장한 단일의 회로칩을 탑재하는 것도 가능하다.
실시예에서는 복수의 세라믹층을 적층한 기체를 예시하였으나, 이것으로 한정되지 않는다. 예를 들면 유리 에폭시 수지 등으로 이루어지는 기층을 재료로서 이용하여 상기 기층을 하나 또는 복수 구비한 것을 기체로 할 수도 있다.
본 발명에 관한 적층 세라믹형 전자 디바이스 및 이것에 이용하는 패키지에 의하면, 공통의 패키지를 이용하여 신호 단자의 위치에 대한 두 종류의 설계 사양에 대응할 수 있고, 이로 인해 공통의 제조 설비를 이용한 패키지의 제조가 가능하게 되고, 제조 비용의 삭감이 도모된다. 또, 두 종류의 패키지가 한 종류로 됨으로써, 생산 관리나 재고 관리가 용이하게 된다.

Claims (9)

  1. 하나 또는 복수의 기층(基層)으로 이루어지는 기체(基體)를 구비하고, 상기 기체에는 제1의 필터와 제2의 필터가 내장된 하나 또는 복수의 회로칩을 탑재하는 것이 가능한 회로칩 탑재부와, 회로칩 탑재부에 탑재되는 회로칩을 외부 회로에 접속하기 위한 복수의 외부 접속 단자가 설치되고, 하나의 기층의 표면에는 회로칩 탑재부상의 회로칩의 신호 단자와 와이어 본딩에 의해 접속되는 복수의 본딩 패드부가 설치되는 동시에, 상기 외부 접속 단자에서부터 상기 본딩 패드부로 향해 뻗는 복수의 배선 패턴이 형성된 전자 디바이스용 패키지에 있어서,
    제1의 필터와 제2의 필터는 그 배치에 관하여 제1의 배치 형태와 제2의 배치 형태 중 어느 하나의 배치 형태로 배치되고, 상기 복수의 본딩 패드부는 회로칩 탑재부를 둘러싸는 사각형의 4 변 중 제1의 변과 제2의 변을 따라서 배열되어 있고,
    제1의 배치 형태에 있어서의 제1의 필터의 입력 단자와 와이어 본딩 되어야 할 제1의 본딩 패드부와, 제2의 배치 형태에 있어서의 제2의 필터의 출력 단자와 와이어 본딩 되어야 할 제2의 본딩 패드부는 제1의 변과 제2의 변 중 서로 다른 변에 설치되고, 제1의 배선 패턴은 상기 제1의 본딩 패드부와 제2의 본딩 패드부를 접속하고 있고,
    제1의 배치 형태에 있어서의 제2의 필터의 출력 단자와 와이어 본딩 되어야 할 제3의 본딩 패드부와, 제2의 배치 형태에 있어서의 제1의 필터의 입력 단자와 와이어 본딩 되어야 할 제4의 본딩 패드부는 제1의 변과 제2의 변 중 서로 다른 변 에 설치되고, 제2의 배선 패턴은 상기 제3의 본딩 패드부와 제4의 본딩 패드부를 접속하고 있는 것을 특징으로 하는 전자 디바이스용 패키지.
  2. 복수의 세라믹층을 적층하여 이루어지는 기체를 구비하고, 상기 기체에는 적어도 하나의 회로칩을 탑재하기 위한 회로칩 탑재부와, 회로칩 탑재부에 탑재된 회로칩을 외부 회로에 접속하기 위한 복수의 외부 접속 단자가 설치되고, 상기 기체를 구성하는 하나의 세라믹층의 표면에는 상기 복수의 외부 접속 단자에서부터 회로칩 탑재부로 향해 뻗는 복수의 배선 패턴이 형성되고, 각 배선 패턴의 선단(先端)부를 회로칩 탑재부상의 회로칩의 대응하는 신호 단자에 와이어 본딩 하는 것이 가능한 전자 디바이스용 패키지에 있어서,
    회로칩 탑재부에 탑재되는 회로칩의 2 개 신호 단자는 제1의 배치 형태와 제2의 배치 형태 중 어느 하나의 배치 형태로 배치되어 있고, 각 신호 단자와 대응하는 외부 접속 단자를 서로 접속하기 위한 배선 패턴은 상기 외부 접속 단자로부터 제1의 배치 형태에 있어서의 일방(一方)의 신호 단자의 위치와 제2의 배치 형태에 있어서의 타방(他方)의 신호 단자의 위치 각각으로 향해 분기하여 뻗는 2 개의 분기 배선부를 갖고 있는 것을 특징으로 하는 전자 디바이스용 패키지.
  3. 제2항에 있어서,
    상기 회로칩 탑재부에는 안테나 공용기를 구성하기 위한 송신용 필터와 수신용 필터가 내장된 하나 또는 복수의 회로칩을 탑재하는 것이 가능하고, 송신용 필 터의 입력 단자 A 및 출력 단자 B와, 수신용 필터의 입력 단자 C 및 출력 단자 D는 송신용 필터 내장부와 수신용 필터 내장부의 경계선을 사이에 두고 좌우 반대인 위치 관계로 되는 제1 및 제2의 배치 형태 중 어느 하나의 배치 형태로 배치되고, 제1의 배치 형태에 있어서 송신용 필터의 입력 단자 A와 송신측 신호 단자 Tx를 서로 접속하는 배선 패턴은 송신측 신호 단자 Tx로부터 제1의 배치 형태에 있어서의 송신용 필터의 입력 단자 A의 위치와 제2의 배치 형태에 있어서의 수신용 필터의 출력 단자 D의 위치 각각으로 향해 분기하여 뻗는 2 개의 분기 배선부를 갖고, 제1의 배치 형태에 있어서 수신용 필터의 출력 단자 D와 수신측 신호 단자 Rx를 서로 접속하는 배선 패턴은 수신측 신호 단자 Rx로부터 제1의 배치 형태에 있어서의 수신용 필터의 출력 단자 D의 위치와 제2의 배치 형태에 있어서의 송신용 필터의 입력 단자 A의 위치 각각으로 향해 분기하여 뻗는 2 개의 분기 배선부를 갖고 있는 것을 특징으로 하는 전자 디바이스용 패키지.
  4. 제1항 또는 제3항에 있어서,
    상기 하나의 세라믹층의 표면에는 회로칩 접재부를 포위하고, 안테나 단자 ANT, 송신측 신호 단자 Tx, 수신측 신호 단자 Rx, 및 복수의 그라운드 단자 GND로부터 각각 뻗는 복수의 배선 패턴이 안테나 단자 및 회로칩 탑재부를 통과하는 중심선을 사이에 두고 좌우 대칭의 형상으로 형성되어 있는 것을 특징으로 하는 전자 디바이스용 패키지.
  5. 하나 또는 복수의 기층으로 이루어지는 기체를 구비하고, 상기 기체에는 제1의 필터와 제2의 필터가 내장된 하나 또는 복수의 회로칩이 탑재된 회로칩 탑재부와, 상기 회로칩을 외부 회로에 접속하기 위한 복수의 외부 접속 단자가 설치되고, 하나의 기층의 표면에는 상기 회로칩의 신호 단자와 와이어 본딩에 의해 접속된 복수의 본딩 패드부가 설치되는 동시에, 상기 외부 접속 단자에서부터 상기 본딩 패드부로 향해 뻗는 복수의 배선 패턴이 형성된 전자 디바이스에 있어서,
    제1의 필터와 제2의 필터는 그 배치에 관하여 제1의 배치 형태와 제2의 배치 형태 중 어느 하나의 배치 형태로 배치되고, 상기 복수의 본딩 패드부는 회로칩 탑재부를 둘러싸는 사각형의 4 변 중 제1의 변과 제2의 변을 따라서 배열되어 있고,
    제1의 배치 형태에 있어서의 제1의 필터의 입력 단자와 와이어 본딩 되어 있는 제1의 본딩 패드부와, 제2의 배치 형태에 있어서의 제2의 필터의 출력 단자와 와이어 본딩 되어 있는 제2의 본딩 패드부는 제1의 변과 제2의 변 중 서로 다른 변에 설치되고, 제1의 배선 패턴은 상기 제1의 본딩 패드부와 제2의 본딩 패드부를 접속하고 있고,
    제1의 배치 형태에 있어서의 제2의 필터의 출력 단자와 와이어 본딩 되어 있는 제3의 본딩 패드부와, 제2의 배치 형태에 있어서의 제1의 필터의 입력 단자와 와이어 본딩 되어 있는 제4의 본딩 패드부는 제1의 변과 제2의 변 중 서로 다른 변에 설치되고, 제2의 배선 패턴은 상기 제3의 본딩 패드부와 제4의 본딩 패드부를 접속하고 있는 것을 특징으로 하는 전자 디바이스.
  6. 복수의 세라믹층을 적층하여 이루어지는 기체를 구비하고, 상기 기체에는 적어도 하나의 회로칩이 탑재된 회로칩 탑재부와, 회로칩 탑재부에 탑재된 회로칩을 외부 회로에 접속하기 위한 복수의 외부 접속 단자가 설치되고, 상기 기체를 구성하는 하나의 세라믹층의 표면에는 상기 복수의 외부 접속 단자에서부터 회로칩 탑재부로 향해 뻗는 복수의 배선 패턴이 형성되고, 각 배선 패턴의 선단부가 회로칩 탑재부상의 회로칩의 대응하는 신호 단자에 와이어 본딩 되어 있는 적층 세라믹형 전자 디바이스에 있어서,
    회로칩 탑재부에 탑재된 회로칩의 2 개 신호 단자는 제1의 배치 형태와 제2의 배치 형태 중 어느 하나의 배치 형태로 배치되어 있고, 각 신호 단자와 대응하는 외부 접속 단자를 서로 접속하기 위한 배선 패턴은 상기 외부 접속 단자로부터 제1의 배치 형태에 있어서의 일방의 신호 단자의 위치와 제2의 배치 형태에 있어서의 타방의 신호 단자의 위치 각각으로 향해 분기하여 뻗는 2 개의 분기 배선부를 갖고, 어느 하나의 분기 배선부의 선단부가 어느 하나의 신호 단자와 와이어 본딩 되어 있는 것을 특징으로 하는 적층 세라믹형 전자 디바이스.
  7. 제6항에 있어서,
    상기 회로칩 탑재부에는 안테나 공용기를 구성하기 위한 송신용 필터와 수신용 필터가 내장된 회로칩이 탑재되고, 송신용 필터의 입력 단자 A 및 출력 단자 B와, 수신용 필터의 입력 단자 C 및 출력 단자 D는 송신용 필터 내장부와 수신용 필터 내장부의 경계선을 사이에 두고 좌우 반대인 위치 관계로 되는 제1 및 제2의 배 치 형태 중 어느 하나의 배치 형태로 배치되고, 제1의 배치 형태에 있어서 송신용 필터의 입력 단자 A와 송신측 신호 단자 Tx를 서로 접속하는 배선 패턴은 송신측 신호 단자 Tx로부터 제1의 배치 형태에 있어서의 송신용 필터의 입력 단자 A의 위치와 제2의 배치 형태에 있어서의 수신용 필터의 출력 단자 D의 위치 각각으로 향해 분기하여 뻗는 2 개의 분기 배선부를 갖고, 제1의 배치 형태에 있어서 수신용 필터의 출력 단자 D와 수신측 신호 단자 Rx를 서로 접속하는 배선 패턴은 수신측 신호 단자 Rx로부터 제1의 배치 형태에 있어서의 수신용 필터의 출력 단자 D의 위치와 제2의 배치 형태에 있어서의 송신용 필터의 입력 단자 A의 위치 각각으로 향해 분기하여 뻗는 2 개의 분기 배선부를 갖고 있는 것을 특징으로 하는 적층 세라믹형 전자 디바이스.
  8. 제7항에 있어서,
    상기 송신용 필터의 입력 단자 A와 수신용 필터의 출력 단자 D는 송신용 필터 내장부의 표면과 수신용 필터 내장부의 표면에 의해서 형성되는 직사각형 표면 영역의 대각 위치에 배치되어 있는 적층 세라믹형 전자 디바이스.
  9. 제7항 또는 제8항에 있어서,
    상기 하나의 세라믹층의 표면에는 회로칩 탑재부를 포위하고, 안테나 단자 ANT, 송신측 신호 단자 Tx, 수신측 신호 단자 Rx, 및 복수의 그라운드 단자 GND로부터 각각 뻗는 복수의 배선 패턴이 안테나 단자 및 회로칩 탑재부를 통과하는 중 심선을 사이에 두고 좌우 대칭의 형상으로 형성되어 있는 것을 특징으로 하는 적층 세라믹형 전자 디바이스.
KR1020067008070A 2004-09-30 2005-09-08 전자 디바이스 및 이것에 이용하는 패키지 KR20070059000A (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JPJP-P-2004-00286398 2004-09-30
JP2004286398 2004-09-30

Publications (1)

Publication Number Publication Date
KR20070059000A true KR20070059000A (ko) 2007-06-11

Family

ID=36142503

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020067008070A KR20070059000A (ko) 2004-09-30 2005-09-08 전자 디바이스 및 이것에 이용하는 패키지

Country Status (5)

Country Link
US (1) US20080048315A1 (ko)
JP (1) JPWO2006038421A1 (ko)
KR (1) KR20070059000A (ko)
CN (1) CN100521531C (ko)
WO (1) WO2006038421A1 (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4776012B2 (ja) * 2006-01-27 2011-09-21 オンセミコンダクター・トレーディング・リミテッド 回路基板及び半導体装置
JP5079813B2 (ja) * 2007-08-30 2012-11-21 京セラ株式会社 電子部品
JP5138338B2 (ja) 2007-11-02 2013-02-06 ルネサスエレクトロニクス株式会社 半導体パッケージ
WO2010032389A1 (ja) 2008-09-18 2010-03-25 株式会社 村田製作所 デュプレクサモジュール
JP2011199577A (ja) * 2010-03-19 2011-10-06 Seiko Epson Corp パッケージ、電子デバイス、および電子デバイスの製造方法
JP5953967B2 (ja) * 2012-06-14 2016-07-20 株式会社村田製作所 高周波モジュール
KR102499634B1 (ko) * 2015-11-09 2023-02-13 가부시키가이샤 와이솔재팬 듀플렉서 디바이스 및 듀플렉서 탑재용 기판

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3735418B2 (ja) * 1996-08-28 2006-01-18 日本無線株式会社 弾性表面波デバイスおよびこれを使用する通信装置
JPH1075153A (ja) * 1996-08-30 1998-03-17 Oki Electric Ind Co Ltd 分波器パッケージ
JP3528049B2 (ja) * 2001-04-26 2004-05-17 株式会社村田製作所 弾性表面波装置、通信装置
JP2003069379A (ja) * 2001-08-29 2003-03-07 Kyocera Corp 弾性表面波フィルタ用パッケージ
JP3833569B2 (ja) * 2001-12-21 2006-10-11 富士通メディアデバイス株式会社 分波器及びこれを用いた電子装置

Also Published As

Publication number Publication date
JPWO2006038421A1 (ja) 2008-05-15
CN100521531C (zh) 2009-07-29
WO2006038421A1 (ja) 2006-04-13
US20080048315A1 (en) 2008-02-28
CN1898864A (zh) 2007-01-17

Similar Documents

Publication Publication Date Title
KR100665217B1 (ko) 반도체 멀티칩 패키지
JP5443594B2 (ja) チップから導波管ポートへの変換器
US7945231B2 (en) Semiconductor device for an ultra wideband standard for ultra-high-frequency communication, and method for producing the same
KR100839067B1 (ko) 전자 회로 모듈과 그 제조 방법
US7095112B2 (en) Semiconductor device, semiconductor package member, and semiconductor device manufacturing method
JP4654228B2 (ja) 改善されたガルバニックアイソレータ
KR20070059000A (ko) 전자 디바이스 및 이것에 이용하는 패키지
KR20080057190A (ko) 향상된 접지 성능과 매립된 안테나를 갖는 3ｄ 전자 패키징구조체
JP2003197863A (ja) 積層高周波モジュール
US7952197B2 (en) Electrical component
CN111433911A (zh) 具有两个或更多芯片组件的电子设备
US11127686B2 (en) Radio-frequency module and communication device
US20060286711A1 (en) Signal isolation in a package substrate
JP2008066655A (ja) 半導体装置、半導体装置の製造方法、及び電気機器システム
JP7131933B2 (ja) 半導体装置用パッケージおよび半導体装置
US7432783B2 (en) Filter device substrate and filter device
KR101558569B1 (ko) 안테나가 실장된 ｓｉｐ 구조의 통신 모듈
JP2007324499A (ja) 高周波用半導体装置
JP2011211077A (ja) 半導体積層パッケージ及びその製造方法
KR100577079B1 (ko) 이종체 정렬, 적층 및 절단에 의한 집적 모듈 및 제작 방법
KR20030012192A (ko) 다이 적층형 윈도우 칩 스케일 패키지
KR100400827B1 (ko) 반도체패키지
JP2015204547A (ja) 高周波部品の接続構造
KR100714562B1 (ko) 멀티칩 패키지
JP2000022409A (ja) 多層高周波回路装置

Legal Events

Date Code Title Description
WITB Written withdrawal of application