CN1893279B - 数据转换器中的泡沫错误抑制器 - Google Patents

数据转换器中的泡沫错误抑制器 Download PDF

Info

Publication number
CN1893279B
CN1893279B CN2006101030870A CN200610103087A CN1893279B CN 1893279 B CN1893279 B CN 1893279B CN 2006101030870 A CN2006101030870 A CN 2006101030870A CN 200610103087 A CN200610103087 A CN 200610103087A CN 1893279 B CN1893279 B CN 1893279B
Authority
CN
China
Prior art keywords
correction codes
voting
thermometer coding
rear end
interpolation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2006101030870A
Other languages
English (en)
Other versions
CN1893279A (zh
Inventor
李浩荣
刘龙相
朴鸿濬
裵俊炫
张永赞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Pohang University of Science and Technology Foundation POSTECH
Original Assignee
Samsung Electronics Co Ltd
Pohang University of Science and Technology Foundation POSTECH
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd, Pohang University of Science and Technology Foundation POSTECH filed Critical Samsung Electronics Co Ltd
Publication of CN1893279A publication Critical patent/CN1893279A/zh
Application granted granted Critical
Publication of CN1893279B publication Critical patent/CN1893279B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/06—Continuously compensating for, or preventing, undesired influence of physical parameters
    • H03M1/08—Continuously compensating for, or preventing, undesired influence of physical parameters of noise
    • H03M1/0809—Continuously compensating for, or preventing, undesired influence of physical parameters of noise of bubble errors, i.e. irregularities in thermometer codes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M7/00—Conversion of a code where information is represented by a given sequence or number of digits to a code where the same, similar or subset of information is represented by a different sequence or number of digits
    • H03M7/14—Conversion to or from non-weighted codes
    • H03M7/16—Conversion to or from unit-distance codes, e.g. Gray code, reflected binary code
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M1/00—Analogue/digital conversion; Digital/analogue conversion
    • H03M1/12—Analogue/digital converters
    • H03M1/34—Analogue value compared with reference values
    • H03M1/36—Analogue value compared with reference values simultaneously only, i.e. parallel type
    • H03M1/361—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type
    • H03M1/362—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type the reference values being generated by a resistive voltage divider
    • H03M1/365—Analogue value compared with reference values simultaneously only, i.e. parallel type having a separate comparator and reference value for each quantisation level, i.e. full flash converter type the reference values being generated by a resistive voltage divider the voltage divider being a single resistor string

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

一种泡沫错误抑制器包含级联的前端和后端表决部分，用来纠正来自内插的、跨越多个比特的泡沫错误。前端表决部分从根据前置放大信号确定的第一温度计编码生成第一校正代码。后端表决部分从第一校正代码和根据对前置放大信号的内插确定的第二温度计编码生成第二校正代码。

Description

数据转换器中的泡沫错误抑制器
本申请要求2005年7月8日向韩国知识产权局提交的韩国专利申请No.2005-61863的优先权，在此并入其整体公开作为参考。
技术领域
本发明一般涉及诸如模数转换器等的数据转换器中的错误纠正，更具体地，本发明涉及具有内插的模数转换器中的泡沫错误(bubble error)的纠正。
背景技术
将模拟信号转换为数字代码的模数转换器(ADC)广泛用于各种电子设备，例如显示器设备、计算机、家用电器、和通信系统。随着多媒体服务变得普及，ADC对于图像信号处理应用正在变得越来越重要。
ADC一般被包含在系统中，作为在模拟块和数字块之间调解信号传递的从属块，由此直接影响系统的性能。由此，已经开发出各种类型的ADC，以改善系统性能。
瞬时(flash)ADC最常用于快速性能，而小尺寸的流水线ADC用于慢速性能。内插瞬时ADC用于提高输入信号解晰度，并且折叠内插(folding-interpolating)ADC使用内插和折叠技术来预处理输入信号。
图1示出了常规瞬时ADC的电路图，图2为列出图1的ADC内的泡沫错误例子的表。参照图1，瞬时ADC 5包含基准电压生成器1，用于生成具有不同电压电平的多个基准电压。瞬时ADC 5还包含多个比较器2，用来比较输入信号Vin和基准电压，以生成判定(decision)代码。瞬时ADC 5的编码器3将判定代码编码为表示输入信号Vin的数字代码。在比较器之前，可以安装多个前置放大器(未显示)。
来自比较器2的判定代码被称为温度计编码(thermometer code)，其在理想状态下在连续的′1′和′0′之间具有清晰的边界。编码器3检测这样的边界，以生成相应的数字代码，以表示输入信号Vin。
在温度计编码中，连续的′1′和′0′之间的边界表达了重要信息。由此，在理想状态下，温度计编码应该只有一条清晰的边界，如图2中的例子5所示。不幸的是，更一般的情况是，在这样的所希望的边界附近，温度计编码具有′1′和′0′的非规则分布，如图2中的例子1、2、3和4所示。
该′1′和′0′的非规则分布被称为泡沫错误，因为该非规则分布看起来象温度计中液体顶层处的泡沫。这样的泡沫错误由许多因素引起，例如在判定代码转变期间与高速时钟同步运行的比较器2的元稳定性(meta-stability)、来自时钟信号的回扫噪声(kickback noise)、大信号分量、或者带宽限制。
图2的点线表示具有泡沫错误的、′1′和′0′之间的估计边界(称为“最佳猜测(best guess)”)。希望估计边界为例子5的理想边界。比较器2可以包含泡沫错误抑制器(rejecter)，用来当生成温度计编码时消除泡沫错误。
图3示出了具有泡沫错误抑制器20的常规瞬时ADC，其用来纠正由多个连续比较器11、12、13、14和15生成的温度计编码。泡沫错误抑制器20内的多个表决器(voter)21、22、23、24和25中的每一个耦合到比较器11、12、13、14和15中的相应一个，用来纠正温度计编码C1、C2、C3、C4和C5中的相应一个。
每个表决器21、22、23、24和25接收温度计编码C1、C2、C3、C4或者C5中的相应一个以及来自两个相邻比较器的两个相邻温度计编码(如图3所示)。图4示出了图3中接收三个温度计编码C1、C2和C3的示例表决器22的电路图。该示例表决器22包含具有反相器51、52和53的NAND门41、42和43、以及OR门60，如图4所示配置。
利用图4的这种配置，示例表决器22输出三个温度计编码C1、C2和C3的比特值中的多数比特值，以生成校正代码C2′(即，图3中的T2)。例如，当三个温度计编码C1、C2和C3的比特值分别为′1′、′0′和′1′时，第二表决器22输出多数比特值′1′。可替换地，当三个温度计编码C 1、C2和C3的比特值分别为′0′、′0′和′1′时，第二表决器22输出多数比特值′0′。图3中的其他表决器21、23、24和25中的每一个都类似地操作，以分别生成校正代码T1、T3、T4和T5。
图5示出了说明通过图3中的泡沫错误抑制器20消除泡沫错误的过程的状态图。参照图3、4和5，当第二比较器12输出′0′并且第三比较器13输出′1′时，发生泡沫错误。在该例子中，第二表决器22接收温度计编码′1′、′0′和′1′，并且生成多数比特值′1′。第三表决器23接收温度计编码′0′、′1′和′0′，并且生成多数比特值′0′。通过这种方式，泡沫错误由第二表决器22和第三表决器23纠正。
然而，因为常规泡沫错误抑制器根据三个连续的温度计编码来确定多数比特值，所以不能正确地纠正跨越两个或更多个比特的泡沫错误。具体地，在内插瞬时ADC或折叠内插ADC中，经常发生跨越许多个比特的泡沫错误。在该情况下，常规泡沫错误抑制器不能完全消除泡沫错误。
发明内容
相应地，本发明实施例的泡沫错误抑制器包含级联的表决部分，用来纠正此类来自内插的、跨越多个比特的泡沫错误。
根据本发明一个实施例的泡沫错误抑制器包含级联的前端表决(frontvoting)部分和后端表决(end voting)部分。前端表决部分从根据前置放大信号(preamble)确定的第一温度计编码生成第一校正代码。后端表决部分从第一校正代码和根据对前置放大信号的内插确定的第二温度计编码生成第二校正代码，其中前端表决部分包含多个表决器，每个表决器通过根据相应的一组m个连续第一温度计编码确定多数比特值、生成相应的第一校正代码，以及其中后端表决部分包含多个表决器，每个表决器通过根据相应的第二温度计编码和与该相应第二温度计编码相邻的两个第一校正代码确定多数比特值、生成相应的第二校正代码。
在本发明的另一示例实施例中，该泡沫错误抑制器还包含另一后端表决部分，用来从第一校正代码、第二校正代码和根据对前置放大信号的进一步内插确定的第三温度计编码生成第三校正代码，所述另一后端表决部分包含多个表决器。每个该表决器通过根据相应的第三温度计编码和与该相应第三温度计编码相邻的第一校正代码之一和第二校正代码之一确定多数比特值、生成相应的第三校正代码。
在本发明的另一示例实施例中，该泡沫错误抑制器还包含级联耦合的多个后端表决部分。每个该后端表决部分根据第一校正代码、由级联中任一先前的后端表决部分生成的相应校正代码、和根据对前置放大信号的相应内插确定的相应的温度计编码，生成相应的校正代码。
在本发明的示例实施例中，后端表决部分的总数等于k，其中2k-1为两个相邻前置放大信号之间的内插数目。
当第一和第二校正代码被耦合到在模数转换器内、生成对应于输入电压的数字代码的编码器时，使用本发明就可以具有特别的优点。但是，本发明的泡沫错误抑制器可以用于任何其他类型的数据转换器，或者用于希望有泡沫错误纠正的任何电子设备。
通过这种方式，级联的表决部分对来自对前置放大信号的内插的、跨越多个比特的泡沫错误进行纠正。
根据本发明另一个实施例的模数转换器包含：前置放大器，用来从输入电压和基准电压生成前置放大信号；内插部分，用来从前置放大信号生成内插信号；比较部分，用来从前置放大信号生成第一温度计编码，和从内插信号生成第二温度计编码；和泡沫错误抑制器，该泡沫错误抑制器包括：前端表决部分，用来从第一温度计编码生成第一校正代码；和后端表决部分，用来从第一校正代码和第二温度计编码生成第二校正代码，其中前端表决部分包含多个表决器，每个表决器通过根据相应的一组m个第一温度计编码确定多数比特值、生成相应的第一校正代码，以及其中后端表决部分包含多个表决器，每个表决器通过根据相应的第二温度计编码和与该相应第二温度计编码相邻的两个第一校正代码确定多数比特值、生成相应的第二校正代码。
在本发明的另一示例实施例中，泡沫错误抑制器还包含：另一后端表决部分，用来从第一校正代码、第二校正代码、和根据对前置放大信号的进一步内插确定的第三温度计编码生成第三校正代码，其中所述另一后端表决部分包含多个表决器，每个表决器通过根据相应的第三温度计编码和与该相应第三温度计编码相邻的第一校正代码之一和第二校正代码之一确定多数比特值、生成相应的第三校正代码。
在本发明的另一示例实施例中，泡沫错误抑制器还包含：级联耦合的多个后端表决部分，每个后端表决部分根据第一校正代码、由级联中任一先前的后端表决部分生成的相应校正代码、和根据对前置放大信号的相应内插确定的相应的温度计编码，生成相应的校正代码。
在本发明的另一示例实施例中，后端表决部分的总数等于k，其中2k-1为两个相邻前置放大信号之间的内插数目。
在本发明的另一示例实施例中，模数转换器还包含：编码器，用来从第一和第二校正代码生成对应于输入电压的数字代码。
根据本发明另一个实施例的纠正泡沫错误的方法包含：通过对根据前置放大信号确定的第一温度计编码的多数比特表决，生成第一校正代码；和通过对第一校正代码、和根据对前置放大信号的内插确定的第二温度计编码的多数比特表决，生成第二校正代码，其中通过相应的一组m个连续第一温度计编码中的多数比特表决，生成每个第一校正代码，以及其中通过相应的第二温度计编码、和与该相应第二温度计编码相邻的两个第一校正代码中的多数比特表决，生成每个第二校正代码。
在本发明的另一示例实施例中，所述方法还包含：通过对第一校正代码、第二校正代码、和根据对前置放大信号的进一步内插确定的第三温度计编码的多数比特表决，生成第三校正代码，其中，通过相应的第三温度计编码、和与该相应第三温度计编码相邻的第一校正代码之一和第二校正代码之一中的多数比特表决，生成每个第三校正代码。
在本发明的另一示例实施例中，所述方法还包含：从第一校正代码、级联中任一先前校正代码、和根据对前置放大信号的相应内插确定的相应的温度计编码，级联地生成多组校正代码。
在本发明的另一示例实施例中，校正代码组的总数等于k，其中2k-1为两个相邻前置放大信号之间的内插数目。
在本发明的另一示例实施例中，所述方法还包含：在模数转换器内，从第一和第二校正代码，编码对应于输入电压的数字代码。
附图说明
当参照附图详细描述本发明的示范性实施例时，本发明的以上和其他特征和优点将更加明显，其中：
图1示出了常规瞬时模数转换器(ADC)的电路图；
图2示出了图1的ADC内的示例泡沫错误的表；
图3示出了用于图1的瞬时ADC的示例泡沫错误抑制器的电路图；
图4为图3中示例表决器的电路图；
图5为说明通过图3中的泡沫错误抑制器消除泡沫错误的过程的状态图；
图6示出了根据本发明示例实施例的、具有包含级联的两个表决部分的泡沫错误抑制器的模数转换器的电路图；
图7示出了根据本发明另一示例实施例的、具有包含级联的三个表决部分的泡沫错误抑制器的模数转换器的电路图；
图8为说明示出了根据本发明实施例的、通过图7中的泡沫错误抑制器消除泡沫错误的示例过程的状态图；和
图9为说明示出了根据本发明实施例的、通过图7中的泡沫错误抑制器消除泡沫错误的另一示例过程的状态图。
此处所指的附图是为了说明清楚而绘制的，不一定成比例绘制。图1、2、3、4、5、6、7、8和9中，具有相同附图标记的元件指具有类似结构和/或功能的元件。
具体实施方式
图6示出了根据本发明示例实施例的模数转换器(ADC)100的电路图。参照图6，ADC 100包含基准电压生成器110、前置放大部分120、内插部分130、比较部分140、泡沫错误抑制器150、和编码器180。
基准电压生成器110用形成分压器的电阻器阵列实现，用来生成具有不同电压电平的多个基准电压Vref_n+2、Vref_n和Vref_n-2。基准电压Vref_n+2、Vref_n和Vref_n-2中的每一个由前置放大部分120的多个前置放大器121、122和123中的相应一个前置放大器输入。
前置放大器121、122和123分别根据输入信号Vin以及基准电压Vref_n+2、Vref_n和Vref_n-2，分别生成前置放大信号Pn+2、Pn和Pn-2。例如，前置放大器121、122和123中的每一个放大输入信号Vin与基准电压Vref_n+2、Vref_n和Vref_n-2中相应一个之间的电压差。
内插部分130用形成分压器的电阻器阵列实现，用来内插前置放大信号Pn+2、Pn和Pn-2，以生成内插信号Pn+1和Pn-1。例如，从前置放大信号Pn+2和Pn之间的内插生成内插信号Pn+1，并且从前置放大信号Pn和Pn-2之间的内插生成内插信号Pn-1。
比较部分140接收前置放大信号Pn+2、Pn和Pn-2以及内插信号Pn+1和Pn-1，以生成温度计编码Cn+2、Cn+1、Cn、Cn-1和Cn-2。比较部分140包含多个比较器141、142、143、144和145，用来分别从前置放大或内插信号Pn+2、Pn、Pn-2、Pn+1和Pn-1生成温度计编码Cn+2、Cn、Cn-2、Cn+1和Cn-1。
来自比较部分140的温度计编码趋向于具有来自由于前置放大器121、122和123以及比较器141、142、143、144和145的偏移引起的噪声的泡沫错误。在比较部分140之后，泡沫错误抑制器150消除此类泡沫错误。
泡沫错误抑制器150包含级联的前端表决部分160和后端表决部分170。泡沫错误抑制器150包含至少一个后端表决部分170，其中当在两个相邻前置放大信号之间的内插信号的数目等于2k-1时，泡沫错误抑制器150中的(多个)后端表决部分的总数等于k。在图6中，k＝1，其中在任意两个相邻前置放大信号(Pn+2和Pn)或(Pn和Pn-2)之间生成一个内插信号。
前端表决部分160包含多个前端表决器161、162和163，其接收第一温度计编码Cn+2、Cn和Cn-2中的相应一个。另外，前端表决器161、162和163中的每一个接收两个相邻第一温度计编码，以根据三个相邻第一温度计编码确定多数比特值，从而分别生成第一校正代码Dn+2、Dn和Dn-2。
例如，前端表决器162接收三个相邻第一温度计编码Cn+2、Cn和Cn-2，并且确定它们当中的多数比特值，以生成第一校正代码Dn。由此，前端表决部分160的前端表决器161、162和163消除第一温度计编码Cn+2、Cn和Cn-2中的任何泡沫错误。
后端表决部分170通过利用来自前端表决部分160的第一校正代码Dn+2、Dn和Dn-2，消除第二温度计编码Cn+1和Cn-1中的任何泡沫错误。后端表决部分170包含多个后端表决器174和175，其分别接收第二温度计编码Cn+1和Cn-1。另外，后端表决器174和175中的每一个接收第一校正代码Dn+2、Dn和Dn-2中与后端表决器的相应第二温度计编码相邻的两个第一校正代码。后端表决器174和175通过根据此类输出确定多数比特值，分别生成第二校正代码En+1和En-1。
例如，后端表决器174接收第二温度计编码Cn+1、和与第二温度计编码Cn+1相邻的第一校正代码Dn+2和Dn。后端表决器174确定此类输入Cn+1、Dn+2和Dn中的多数比特值，以生成第二校正代码En+1。类似地，后端表决器175确定第二温度计编码Cn-1以及相邻第一校正代码Dn和Dn-1中的多数比特值，以生成第二校正代码En-1。
第一和第二校正代码Dn+2、En+1、Dn、En-1和Dn-2分别耦合至编码器，作为编码器输入Tn+2、Tn+1、Tn、Tn-1和Tn-2。然后，编码器根据此类消除了泡沫错误的编码器输入Tn+2、Tn+1、Tn、Tn-1和Tn-2，确定对应于输入电压Vin的数字代码。
在这种方式下，通过具有级联的表决部分160和170，有效地消除了(多个)来自内插部分130中的内插的、跨越多个比特的泡沫错误。
图7示出了根据本发明另一示例实施例的、具有多个后端表决部分270和280的模数转换器(ADC)200的电路图。参照图7，ADC 200包含基准电压生成器210、前置放大部分220、内插部分230、比较部分240、泡沫错误抑制器250、和编码器290。
基准电压生成器210用形成分压器的电阻器阵列实现，用来生成具有不同电压电平的多个基准电压Vref_n+4、Vref_n和Vref_n-4。前置放大部分220的前置放大器221、222和223分别根据输入信号Vin以及基准电压Vref_n+4、Vref_n和Vref_n-4，分别生成前置放大信号Pn+4、Pn和Pn-4。例如，前置放大器221、222和223中的每一个放大输入信号Vin与基准电压Vref_n+4、Vref_n和Vref_n-4中相应一个之间的电压差。
内插部分230包含形成分压器的电阻器阵列，用来内插前置放大信号Pn+4、Pn和Pn-4，以生成内插信号Pn+3、Pn+2、Pn+1、Pn-1、Pn-2和Pn-3。内插信号Pn+3、Pn+2和Pn+1由相邻前置放大信号Pn+4和Pn之间的内插生成。内插信号Pn-1、Pn-2和Pn-3由相邻前置放大信号Pn和Pn-4之间的内插生成。在图7的示例中，内插的数目和由此的两个相邻前置放大信号(Pn+4和Pn)或(Pn和Pn-4)之间内插信号的数目为2k-1，其中k为2。
比较部分240接收前置放大信号Pn+4、Pn和Pn-4，以从其分别生成第一温度计编码Cn+4、Cn和Cn-4。内插信号Pn+2和Pn-2从前置放大信号Pn+4、Pn和Pn-4的内插生成。其他内插信号Pn+3、Pn+1、Pn-1和Pn-3从前置放大信号Pn+4、Pn和Pn-4以及内插信号Pn+2和Pn-2的进一步内插生成。
比较部分240还接收内插信号Pn+2和Pn-2，以分别从其生成第二温度计编码Cn+2和Cn-2。比较部分240还接收内插信号Pn+3、Pn+1、Pn-1和Pn-3，以分别从其生成第三温度计编码Cn+3、Cn+1、Cn-1和Cn-3。
比较部分240包含多个比较器241、242、243、244、245、246、247、248和249，用来分别从前置放大和内插信号Pn+4、Pn、Pn-4、Pn+3、Pn+2、Pn+1、Pn-1、Pn-2和Pn-3分别生成温度计编码Cn+4、Cn、Cn-4、Cn+3、Cn+2、Cn+1、Cn-1、Cn-2和Cn-3。
第一温度计编码Cn+4、Cn和Cn-4更可能具有由于偏移引起的泡沫错误，并且此类泡沫错误可能影响内插信号Pn+3、Pn+2、Pn+1、Pn-1、Pn-2和Pn-3，从而引起多比特泡沫错误。泡沫错误抑制器250在比较部分240之后，以消除此类多比特泡沫错误。
泡沫错误抑制器250包含级联的前端表决部分260、以及第一和第二后端表决部分270和280。泡沫错误抑制器250中的后端表决部分270和280的总数为k＝2，其中两个相邻前置放大信号之间的内插信号的数目等于2k-1。在图7中，在任意两个相邻前置放大信号(Pn+4和Pn)或(Pn和Pn-4)之间，生成相应的三个内插信号。
前端表决部分260包含多个前端表决器261、262和263，每个前端表决器接收相应的一组m＝3个相邻第一温度计编码Cn+4、Cn和Cn-4。前端表决器261、262和263中的每一个根据此类的相应输入确定相应的多数比特值，以生成第一校正代码Dn+4、Dn和Dn-4中的相应一个。
例如，前端表决器262接收三个相邻第一温度计编码Cn+4、Cn和Cn-4。然后，前端表决器262确定此类输入Cn+4、Cn和Cn-4中的多数比特值，以生成相应的第一校正代码Dn。通过这种方式，前端表决器261、262和263在生成第一校正代码Dn+4、Dn和Dn-4时，从第一温度计编码Cn+4、Cn和Cn-4中消除泡沫错误。
第一后端表决部分270包含多个第一后端表决器275和278，每个第一后端表决器接收第二温度计编码Cn+2和Cn-2中的相应一个。另外，第一后端表决器275和278中的每一个接收第一校正代码Dn+4、Dn和Dn-4中与相应第二温度计编码相邻的两个第一校正代码。第一后端表决器275和278中的每一个确定此类输入中的多数比特值，以生成第二校正代码En+2和En-2中的相应一个。
例如，第一后端表决器275接收第二温度计编码Cn+2和与该第二温度计编码Cn+2相邻的第一校正代码Dn+4和Dn。然后，第一后端表决器275确定此类输入Cn+2、Dn+4和Dn中的多数比特值，以生成第二校正代码En+2。另一第一后端表决器278类似操作，以根据输入Cn-2、Dn-4和Dn生成第二校正代码En-2。通过这种方式，第一后端表决器275和278消除第二温度计编码Cn+2和Cn-2中的泡沫错误。
第二后端表决部分280包含多个第二后端表决器284、286、287和289，每个第二后端表决器接收第三温度计编码Cn+3、Cn+1、Cn-1和Cn-3中的相应一个。另外，第二后端表决器284、286、287和289中的每一个接收与该相应第三温度计编码相邻的第一校正代码Dn+4、Dn和Dn-4之一以及第二校正代码En+2和En-2之一。第二后端表决器284、286、287和289中的每一个确定此类输入中的多数比特值，以生成第三校正代码Tn+3、Tn+1、Tn-1和Tn-3中的相应一个。
例如，第二后端表决器286接收第三温度计编码Cn+1。另外，第二后端表决器286接收与第三温度计编码Cn+1相邻的第二校正代码En+2和第一校正代码Dn。然后，第二后端表决器286确定此类输入Cn+1、En+2和Dn中的多数比特值，以生成第三校正代码Tn+1。其他第二后端表决器284、287和289类似操作，以分别生成第三校正代码Tn+3、Tn-1和Tn-3。通过这种方式，第二后端表决器284、286、287和289对第三温度计编码Cn+3、Cn+1、Cn-1和Cn-3中的泡沫错误进行纠正。
图8为说明通过图7的泡沫错误抑制器消除泡沫错误的示例过程的状态图。图8中上部分的实点表示来自比较器241、242、243、244、245、246、247、248和249的温度计编码。具体地，加圈点表示从前置放大信号生成的第一温度计编码Cn+4、Cn和Cn-4。未加圈点从内插信号生成，并且包含第二和第三温度计编码Cn+3、Cn+2、Cn+1、Cn-1、Cn-2和Cn-3。
参照图7和8，假定所有温度计编码Cn+4、Cn+3、Cn+2、Cn+1、Cn、Cn-1、Cn-2、Cn-3和Cn-4都具有逻辑高代码′1′。然而，由于前置放大器中大的偏移电压，对于一个第一温度计编码Cn造成了泡沫错误，从而在相邻的第二和第三温度计编码Cn+2、Cn+1、Cn-1和Cn-2中也发生了泡沫错误。
首先，前端表决部分260纠正第一温度计编码Cn+4、Cn和Cn-4中的泡沫错误，以生成第一校正代码Dn+4、Dn和Dn-4，如图8所示。随后，第一后端表决部分270纠正第二温度计编码Cn+2和Cn-2中的泡沫错误，以生成第二校正代码En+2和En-2，如图8所示。另外，第二后端表决部分280纠正第三温度计编码Cn+3、Cn+1、Cn-1和Cn-3中的泡沫错误，以生成第三校正代码Tn+3、Tn+1、Tn-1和Tn-3，如图8所示。结果，在图8中，每个最终输出代码为逻辑高′1′。
图9为说明通过图7的泡沫错误抑制器消除泡沫错误的另一示例过程的状态图。参照图9，比较器输出的温度计编码具有′0′序列，然后返回到′1′，然后到′0′，最终到′1′序列。这样的模式说明了边界处的典型泡沫错误。
参照图7和9，前端表决部分260纠正第一温度计编码(图9中显示为加圈点)中的任何泡沫错误，如图9中第一级纠正所示。另外，第一后端表决部分270纠正第二温度计编码中的任何泡沫错误，如图9中第二级纠正所示。另外，第二后端表决部分280纠正第三温度计编码中的任何泡沫错误，如图9中第三级纠正所示。
最终输出代码在连续′0′和连续′1′之间具有一个边界。以这种方式，通过具有级联的表决部分260、270和280，有效地消除了来自内插部分230中内插的跨越多个比特的(多个)泡沫错误。
虽然参照本发明的示例性实施例具体显示并描述了本发明，但是本领域技术人员应该理解：在不脱离权利要求限定的本发明的精神和范围的前提下，可以进行形式和细节的各种修改。例如，此处显示和描述的任意数目的元件、或者设备类型、或者状态图都只是作为例子。
另外，针对在模数转换器内使用的泡沫错误抑制器描述了本发明。但是，本发明实施例的泡沫错误抑制器还可以用于其他类型的数据转换器内，或者用于任意类型的电子设备或系统内。
本发明只由权利要求及其等价物限定。

Claims (15)

1.一种泡沫错误抑制器，包含：
前端表决部分，用来从根据前置放大信号确定的第一温度计编码生成第一校正代码；和
后端表决部分，用来从第一校正代码和根据对前置放大信号的内插确定的第二温度计编码生成第二校正代码，
其中前端表决部分包含多个表决器，每个表决器通过根据相应的一组m个连续第一温度计编码确定多数比特值、生成相应的第一校正代码，以及
其中后端表决部分包含多个表决器，每个表决器通过根据相应的第二温度计编码和与该相应第二温度计编码相邻的两个第一校正代码确定多数比特值、生成相应的第二校正代码。
2.如权利要求1所述的泡沫错误抑制器，还包含：
另一后端表决部分，用来从第一校正代码、第二校正代码、和根据对前置放大信号的进一步内插确定的第三温度计编码生成第三校正代码，
其中所述另一后端表决部分包含多个表决器，每个表决器通过根据相应的第三温度计编码、和与该相应第三温度计编码相邻的第一校正代码之一和第二校正代码之一确定多数比特值、生成相应的第三校正代码。
3.如权利要求1所述的泡沫错误抑制器，还包含：
级联耦合的多个后端表决部分，每个后端表决部分根据第一校正代码、由级联中任一先前的后端表决部分生成的相应校正代码、和根据对前置放大信号的相应内插确定的相应的温度计编码，生成相应的校正代码。
4.如权利要求3所述的泡沫错误抑制器，其中后端表决部分的总数等于k，其中2k-1为两个相邻前置放大信号之间的内插数目。
5.如权利要求1所述的泡沫错误抑制器，其中第一和第二校正代码被耦合到模数转换器内的编码器，该编码器生成对应于输入电压的数字代码。
6.一种模数转换器，包含：
前置放大器，用来从输入电压和基准电压生成前置放大信号；
内插部分，用来从前置放大信号生成内插信号；
比较部分，用来从前置放大信号生成第一温度计编码，和从内插信号生成第二温度计编码；和
泡沫错误抑制器，包括：
前端表决部分，用来从第一温度计编码生成第一校正代码；和
后端表决部分，用来从第一校正代码和第二温度计编码生成第二校正代码，
其中前端表决部分包含多个表决器，每个表决器通过根据相应的一组m个第一温度计编码确定多数比特值、生成相应的第一校正代码，以及
其中后端表决部分包含多个表决器，每个表决器通过根据相应的第二温度计编码和与该相应第二温度计编码相邻的两个第一校正代码确定多数比特值、生成相应的第二校正代码。
7.如权利要求6所述的模数转换器，其中泡沫错误抑制器还包含：
另一后端表决部分，用来从第一校正代码、第二校正代码、和根据对前置放大信号的进一步内插确定的第三温度计编码生成第三校正代码，
其中所述另一后端表决部分包含多个表决器，每个表决器通过根据相应的第三温度计编码和与该相应第三温度计编码相邻的第一校正代码之一和第二校正代码之一确定多数比特值、生成相应的第三校正代码。
8.如权利要求6所述的模数转换器，其中泡沫错误抑制器还包含：
级联耦合的多个后端表决部分，每个后端表决部分根据第一校正代码、由级联中任一先前的后端表决部分生成的相应校正代码、和根据对前置放大信号的相应内插确定的相应的温度计编码，生成相应的校正代码。
9.如权利要求8所述的模数转换器，其中后端表决部分的总数等于k，其中2k-1为两个相邻前置放大信号之间的内插数目。
10.如权利要求6所述的模数转换器，还包含：
编码器，用来从第一和第二校正代码生成对应于输入电压的数字代码。
11.一种纠正泡沫错误的方法，包含：
通过对根据前置放大信号确定的第一温度计编码的多数比特表决，生成第一校正代码；和
通过对第一校正代码、和根据对前置放大信号的内插确定的第二温度计编码的多数比特表决，生成第二校正代码，
其中通过相应的一组m个连续第一温度计编码中的多数比特表决，生成每个第一校正代码，以及
其中通过相应的第二温度计编码、和与该相应第二温度计编码相邻的两个第一校正代码中的多数比特表决，生成每个第二校正代码。
12.如权利要求11所述的方法，还包含：
通过对第一校正代码、第二校正代码、和根据对前置放大信号的进一步内插确定的第三温度计编码的多数比特表决，生成第三校正代码，
其中，通过相应的第三温度计编码、和与该相应第三温度计编码相邻的第一校正代码之一和第二校正代码之一中的多数比特表决，生成每个第三校正代码。
13.如权利要求11所述的方法，还包含：
从第一校正代码、级联中任一先前校正代码、和根据对前置放大信号的相应内插确定的相应的温度计编码，级联地生成多组校正代码。
14.如权利要求13所述的方法，其中，校正代码组的总数等于k，其中2k-1为两个相邻前置放大信号之间的内插数目。
15.如权利要求11所述的方法，还包含：
在模数转换器内，从第一和第二校正代码，编码对应于输入电压的数字代码。
CN2006101030870A 2005-07-08 2006-07-10 数据转换器中的泡沫错误抑制器 Active CN1893279B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020050061863A KR100691347B1 (ko) 2005-07-08 2005-07-08 버블 에러 제거 장치와 이를 구비하는 아날로그 디지털변환기 및 버블 에러 제거 방법
KR61863/05 2005-07-08

Publications (2)

Publication Number Publication Date
CN1893279A CN1893279A (zh) 2007-01-10
CN1893279B true CN1893279B (zh) 2010-06-23

Family

ID=37597849

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006101030870A Active CN1893279B (zh) 2005-07-08 2006-07-10 数据转换器中的泡沫错误抑制器

Country Status (3)

Country Link
US (1) US7327292B2 (zh)
KR (1) KR100691347B1 (zh)
CN (1) CN1893279B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4821425B2 (ja) * 2006-05-11 2011-11-24 ソニー株式会社 エンコード回路およびアナログ−ディジタル変換器
KR100873435B1 (ko) 2007-02-21 2008-12-11 삼성전자주식회사 멀티플렉서를 이용한 아날로그/디지털 컨버터 및 그의 변환방법
KR100929399B1 (ko) * 2007-12-11 2009-12-02 한양대학교 산학협력단 지연셀을 이용한 아날로그-디지털 변환기 및아날로그-디지털 변환 방법
JP4407747B2 (ja) * 2007-12-13 2010-02-03 ソニー株式会社 Ａ／ｄ変換器及び情報記録再生装置
KR101003152B1 (ko) * 2009-05-14 2010-12-21 주식회사 하이닉스반도체 반도체 메모리 장치의 내부 전압 생성 회로
GB2486455A (en) * 2010-12-15 2012-06-20 St Microelectronics Res & Dev Error correction in thermometer codes
US8477053B2 (en) * 2011-06-06 2013-07-02 Analog Devices, Inc. ADC with resolution detector and variable dither
CN102832939B (zh) * 2012-09-17 2016-01-20 电子科技大学 一种adc转换器
JP6506144B2 (ja) * 2015-09-09 2019-04-24 ラピスセミコンダクタ株式会社 半導体装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1447526A (zh) * 2003-04-03 2003-10-08 复旦大学 采用改进型折叠电路的模数转换器
US6633250B2 (en) * 2001-03-28 2003-10-14 Realtek Semiconductor Corp. Average bubble correction circuit
CN1567729A (zh) * 2003-06-18 2005-01-19 扬智科技股份有限公司 模拟至数字转换器的错误更正编码器

Family Cites Families (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5072221A (en) 1988-08-04 1991-12-10 Signal Processing Technologies, Inc. Error limiting analog to digital converter
US5576480A (en) * 1992-11-06 1996-11-19 Pall Corporation System and method for testing the integrity of porous elements
JP3756638B2 (ja) 1997-07-18 2006-03-15 富士通株式会社 エンコーダ、エンコード信号の誤り訂正方法、ａ／ｄ変換器、及びａ／ｄ変換器の試験方法
US5959564A (en) 1997-12-17 1999-09-28 Lucent Technologies Inc. Broken thermometer code and comparator error correction by pseudo majority gate decoding in analog-to-digital converters
US6396424B1 (en) * 1999-05-21 2002-05-28 Parthus Ireland Limited Bubble suppression method and apparatus
US6598663B1 (en) * 2000-04-06 2003-07-29 The Ohio State University Research Foundation Method for detecting density gradients
US6388602B1 (en) * 2000-08-23 2002-05-14 International Business Machines Corporation Bubble and meta-stability error immune gray-code encoder for high-speed A/D converters
KR100399900B1 (ko) * 2000-12-30 2003-09-29 주식회사 하이닉스반도체 에러 보정 기능을 강화한 아날로그-디지털 장치의 엔코더
KR100490122B1 (ko) * 2002-09-26 2005-05-17 국방과학연구소 폴딩－인터폴레이팅 아날로그-디지털 변환기
KR20050017914A (ko) * 2003-08-11 2005-02-23 학교법인 포항공과대학교 단일 입력 단의 씨모스 타임 인터리브드 플래쉬아날로그/디지털 변환장치
US7286072B2 (en) * 2005-02-15 2007-10-23 Sanyo Electric Co., Ltd. Analog-to digital converter and analog-to digital conversion apparatus

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6633250B2 (en) * 2001-03-28 2003-10-14 Realtek Semiconductor Corp. Average bubble correction circuit
CN1447526A (zh) * 2003-04-03 2003-10-08 复旦大学 采用改进型折叠电路的模数转换器
CN1567729A (zh) * 2003-06-18 2005-01-19 扬智科技股份有限公司 模拟至数字转换器的错误更正编码器

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
全文.
说明书第4页第10－14行,25－27行、权利要求2.

Also Published As

Publication number Publication date
KR20070006487A (ko) 2007-01-11
US20070008201A1 (en) 2007-01-11
US7327292B2 (en) 2008-02-05
KR100691347B1 (ko) 2007-03-12
CN1893279A (zh) 2007-01-10

Similar Documents

Publication Publication Date Title
CN1893279B (zh) 数据转换器中的泡沫错误抑制器
US6335647B1 (en) Skew adjusting circuit
US7991359B2 (en) Receiver, transceiver circuit, signal transmission method, and signal transmission system
US6222477B1 (en) Cascade A/D converter
EP0975125B1 (en) Sequence estimation method and sequence estimator
US6617918B2 (en) Multi-level receiver circuit with digital output using a variable offset comparator
US4611183A (en) Digital decorrelating random data generator
CN114636854A (zh) 差分信号的检测电路、检测方法及电子设备
US4686676A (en) Apparatus and method for determining true data in a digital data stream from distorted data
US20110255581A1 (en) Pre-Distorting A Transmitted Signal For Offset Cancellation
US6420983B1 (en) On-line offset cancellation in flash A/D with interpolating comparator array
US6489803B1 (en) Use of dual hysteresis modes in determining a loss of signal output indication
JP3805850B2 (ja) Ａ／ｄコンバータ
JP2006054742A (ja) 信号検出回路
US10763880B1 (en) Analog to digital converter
US20050104760A1 (en) Applying desired voltage at a node
US20020060588A1 (en) Bus capture circuit for single-ended and differential signals
JP2917095B2 (ja) サーモメータ・コード処理方法及び装置
US5410312A (en) Digital/analog conversion device with two switched latches for simultaneous D/A conversion
US6091353A (en) Bias circuit for flash analog to digital converter circuits
US20090146855A1 (en) Residue Signal Generator Architecture With Reduced Number Of Switches For Use In A Pipeline Adc Processing Differential Signals
JP2012205041A (ja) インターフェース回路
JPS5931266B2 (ja) ２レベル信号駆動回路網
JP2624215B2 (ja) オプションボード識別装置
CN111431523A (zh) 多进制符号逻辑异或运算的实现电路、装置及方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant