CN1893003B - 布线衬底以及半导体装置的制造方法 - Google Patents

布线衬底以及半导体装置的制造方法 Download PDF

Info

Publication number
CN1893003B
CN1893003B CN2006101013235A CN200610101323A CN1893003B CN 1893003 B CN1893003 B CN 1893003B CN 2006101013235 A CN2006101013235 A CN 2006101013235A CN 200610101323 A CN200610101323 A CN 200610101323A CN 1893003 B CN1893003 B CN 1893003B
Authority
CN
China
Prior art keywords
substrate
film
conducting film
semiconductor device
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN2006101013235A
Other languages
English (en)
Other versions
CN1893003A (zh
Inventor
丸山纯矢
青木智幸
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN1893003A publication Critical patent/CN1893003A/zh
Application granted granted Critical
Publication of CN1893003B publication Critical patent/CN1893003B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0104—Tools for processing; Objects used during processing for patterning or coating
    • H05K2203/0117—Pattern shaped electrode used for patterning, e.g. plating or etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/245—Reinforcing conductive patterns made by printing techniques or by other techniques for applying conductive pastes, inks or powders; Reinforcing other conductive patterns by such techniques
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49016—Antenna or wave energy "plumbing" making
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49016—Antenna or wave energy "plumbing" making
    • Y10T29/49018—Antenna or wave energy "plumbing" making with other electrical component
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
    • Y10T29/49144—Assembling to base an electrical component, e.g., capacitor, etc. by metal fusion
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49204—Contact or terminal manufacturing
    • Y10T29/49224—Contact or terminal manufacturing with coating

Abstract

本发明旨在提供一种以简单工艺且低成本制造布线衬底和半导体装置的方法，而不用进行多次的复杂的步骤。再者，本发明旨在提供一种低成本且不太影响环境的布线衬底的制造方法以及使用了该布线衬底的半导体装置的制造方法。本发明的技术方案如下：在第一衬底上形成由导电材料构成的图形；通过进行电镀处理而在所述图形上形成导电膜；分离所述图形和所述导电膜；在第二衬底上形成具有薄膜晶体管的IC芯片；将所述导电膜电连接于IC芯片。

Description

布线衬底以及半导体装置的制造方法
技术领域
本发明涉及制造各种形状的布线衬底的方法以及使用了该布线衬底的半导体装置的制造方法。
背景技术
近年来，在需要自动识别的各种领域如有价证券、商品管理等中，安装能够进行非接触数据收发的RFID(Radio Frequency Identification；无线射频识别)的卡片和安装RFID的标签的必要性越来越高。安装有RFID的卡片通过天线与外部设备进行非接触数据收发，所述天线的形状相应于进行数据收发时所使用的频率带。与以磁气记录方式进行数据记录的磁卡相比，安装有RFID的卡片具备更大存储容量和更高保密性，因此，最近，提出可以应用于各种领域的方式。
一般来说，RFID等的半导体装置由天线和IC芯片构成，其结构有如下两种情况：天线直接形成在IC芯片上；天线不与IC芯片一起形成，然后，将它连接于IC芯片。在后一种情况下，天线图形通常形成在被称为刚性衬底的PCB(印刷电路板、玻璃环氧树脂)衬底或被称为柔性衬底的FPC(柔性印刷电路、聚酰亚胺树脂)衬底上。此外，至今为止，通过将铜箔形成在PCB衬底或FPC衬底上并使用蚀刻法或光刻法对铜箔进行图形形成来形成天线图形(例如，参照专利文件1和专利文件2)。
此外，如下方法是众所周知的：将在由导电材料构成的布线图形上通过电镀处理而形成的电镀膜用作布线，以形成半导体元件的微细的布线(例如，参照专利文件3)。
专利文件1日本专利申请公开2001-284521
专利文件2日本专利申请公开2004-282487
专利文件3日本专利申请公开2004-87597
然而，在如上所述那样对铜箔进行图形形成而形成天线的情况下，有必要对不作为图形而残留的区域的铜进行废物处理，这样就使得原材料的使用效率降低。此外，由于必须对不作为图形而残留的区域的铜进行废物处理，所以还给环境带来负面影响。
此外，例如，在使用光刻法来对铜箔图形进行加工的情况下，光致抗蚀剂、曝光装置、显影装置、铜的蚀刻处理设备、光致抗蚀剂的除去装置、干燥装置等是不可缺少的。因此，为了制造天线而必须进行昂贵的设备投资，这妨碍了天线的制造成本的降低。
此外，像现有技术那样，在通过进行电镀处理来制造微细的布线的情况下，布线图形和电镀膜用作布线，但是，如果只有电镀膜用作布线而可以再利用布线图形部分，就可以减少作为布线图形的导电材料的使用量，而且，可以减少半导体元件的成本和在制造步骤中给环境带来的负面影响。
发明内容
鉴于上述问题，本发明旨在提供一种低成本且不太影响环境的布线衬底的形成方法以及半导体装置的制造方法。
本发明的布线衬底的制造方法包括如下步骤：在衬底上形成呈现导电性的图形；进行电镀处理而在所述图形上形成导电膜；以及，分离所述图形和所述导电膜。
本发明的布线衬底的制造方法包括如下步骤：在衬底上形成呈现导电性的图形；进行电镀处理而在所述图形上形成导电膜；在所述导电膜上贴合基体，并且，从所述衬底剥离所述基体，以分离所述图形和所述导电膜。
本发明的布线衬底的制造方法包括如下步骤：在第一衬底上形成呈现导电性的图形；进行电镀处理而在所述图形上形成导电膜；分离所述图形和所述导电膜；在第二衬底上形成至少包括一个薄膜晶体管的IC芯片；将所述导电膜电连接于IC芯片。
本发明的布线衬底的制造方法包括如下步骤：在第一衬底上形成呈现导电性的图形；进行电镀处理而在所述图形上形成导电膜；分离所述图形和所述导电膜；在第二衬底上形成至少包括一个薄膜晶体管的IC芯片；将所述导电膜电连接于IC芯片；剥离所述第二衬底和所述IC芯片；使用第三衬底覆盖所述IC芯片和所述导电膜。
所述第三衬底是聚丙烯、聚酯、乙烯、聚氟乙烯、氯乙烯、由纤维材料构成的纸、或抗静电膜。
所述第三衬底是聚酯、聚酰胺、无机蒸发沉积膜、或纸类和由丙烯基合成树脂或环氧基合成树脂构成的粘结性合成树脂的叠层膜。
所述图形是包含铁(Fe)、铝(Al)、铜(Cu)、银(Ag)、镍(Ni)、钨(W)、钛(Ti)、镁(Mg)、铌(Nb)、或锡(Sn)的材料。
所述导电膜包含银(Ag)和金(Au)的合金、铜(Cu)和金(Au)的合金、镍(Ni)和金(Au)的合金、镉(Cd)和金(Au)的合金、钴(Co)和金(Au)的合金、铜(Cu)、镍(Ni)、锡(Sn)、铅(Pb)、铬(Cr)、金(Au)、银(Ag)、铹(Rh)、镉(Cd)、或钴(Co)。
通过使用本发明的布线衬底的制造方法，可以以简单的工艺和低成本制造布线衬底，而不用进行多次的复杂的步骤。再者，在本发明的制造方法中，可以再利用用于形成布线衬底的导电树脂图形和电镀槽，所以可以以低成本制造布线衬底。
通过使用根据本发明制造的布线衬底，可以通过简单的工艺制造低成本的半导体装置，而不用进行多次的复杂的步骤。
附图说明
图1A至1D是表示本发明的布线衬底的制造方法的图；
图2是表示本发明的布线衬底的制造方法的图；
图3A至3C是表示本发明的半导体装置的制造方法的图；
图4A至4C是表示本发明的半导体装置的制造方法的图；
图5A和5B是表示本发明的半导体装置的制造方法的图；
图6A和6B是表示本发明的半导体装置的制造方法的图；
图7A和7B是表示本发明的半导体装置的制造方法的图；
图8A和8B是表示本发明的半导体装置的制造方法的图；
图9是表示本发明的半导体装置的制造方法的图；
图10A至10C是表示薄膜晶体管的方式的图；
图11A至11C是表示本发明的半导体装置的使用方式的图；
图12A和12B是表示本发明的布线衬底的制造步骤的图；
图13是表示本发明的布线衬底的制造步骤的图；
图14是表示本发明的布线衬底的制造步骤的图；
图15A至15E是表示本发明的半导体装置的使用方式的图；
图16A至16D是表示本发明的半导体装置的使用方式的图；
图17A和17B是表示本发明的布线衬底的制造结果的照片。
具体实施方式
下文将参照附图说明本发明的实施方式，但是本发明不局限于如下说明。属于同一技术领域的普通技术人员都可以容易理解一个事实就是，可以不脱离本发明的主旨和其范围而多样改变其方式和详细内容。因此，本发明不应被认为局限于如下实施方式所记载的内容。注意，在下文说明的本发明的结构中，指同一事物的符号通用在互不相同的附图中。
实施方式1
本实施方式将说明使用电镀处理而形成布线衬底的方法。图1A至1D是在本实施方式中的布线衬底的制造步骤的截面图。
首先，如图1A所示那样，在衬底101上形成由导电材料构成的图形102。作为衬底101，可以使用钡硼硅酸盐玻璃、铝硼硅酸盐玻璃等的玻璃衬底、石英衬底、陶瓷衬底、硅衬底等。除了上述以外，还可以使用由柔性合成树脂如以聚对苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)、聚醚砜(PES)为代表的塑料、丙烯等构成的衬底。
可以使用如下方法形成图形102：丝网印刷法；真空蒸发沉积法；溅射法；在将导电材料形成在玻璃衬底的整个面上之后，通过激光束除去不需要的部分的方法；从具有微小径的开口的细管中喷出液滴的方法，有代表性的为喷墨法；使用干燥气体从径为约几毫米或更小的细管中推出具有粘性的材料或液滴的方法，有代表性的为点滴法；等等。此外，可以通过改变图形102的形状而制造各种形状的导电膜。注意，在图1A至1D中，图形102具有表面上具有曲面的形状。换言之，将图形102的截面形状形成为弓形。但是，图形102的表面和截面形状不局限于这种形状。例如，截面形状可以是部分具有弧形的形状如半圆等，或者也可以是多角形如三角形或四角形等。
作为图形102的材料，例如，可以使用单体金属如铁(Fe)、铝(Al)、铜(Cu)、银(Ag)、镍(Ni)、钨(W)、钛(Ti)、镁(Mg)、铌(Nb)、或锡(Sn)等，或者可以使用以铁(Fe)、铝(Al)、铜(Cu)、银(Ag)、镍(Ni)、钨(W)、钛(Ti)、镁(Mg)、铌(Nb)、或锡(Sn)为主成分并稍微包含其他元素的化合物。此外，可以使用以铁(Fe)、铝(Al)、铜(Cu)、银(Ag)、镍(Ni)、钨(W)、钛(Ti)、镁(Mg)、铌(Nb)、或锡(Sn)为主成分的合金材料。此外，可以使用在金属树脂中分散有铁(Fe)、铝(Al)、铜(Cu)、银(Ag)、镍(Ni)、钨(W)、钛(Ti)、镁(Mg)、铌(Nb)、或锡(Sn)的材料。
其次，清洗形成有图形102的衬底101。其目的为除去附着在衬底表面的油脂类的污染，可以举出溶剂脱脂法、乳剂脱脂法、碱脱脂法、电解脱脂法、或超声波脱脂法等。适当地反复使用这些方法而进行脱脂清洗。
其次，对被清洗了的衬底101进行电镀处理，以在图形102上形成导电膜103(参照图1B)。图2表示进行电镀处理时的模式图。如图2所示那样，电镀处理是如下处理：将衬底101和金属板202浸在电镀槽201中，并且，以形成在衬底101上的图形102为阴极而以金属板202为阳极地使电流流过图形102和金属板202之间，以在图形102上形成具有与该金属板相同导电性的导电膜。作为金属板，可以使用单体金属如铜(Cu)、镍(Ni)、锡(Sn)、铅(Pb)、铬(Cr)、金(Au)、银(Ag)、铹(Rh)、钴(Co)、或镉(Cd)等；Ag、Cu、Ni、镉(Cd)、或钴(Co)等和Au的合金；等等。本实施方式所示的金属板202的材料和图形102的材料，只要是容易剥离的组合，就可以适当地自由组合而使用。注意，只要可以实现彼此的电连接，就可以以任何方式连接图形102和金属板202。进行了电镀处理之后，从电镀槽中取出衬底101，接着，使用纯水清洗衬底。
然后，将转置用基体104贴到导电膜103上，通过从衬底101剥离转置用基体104而分离导电膜103和图形102(参照图1C和1D)。换言之，将导电膜103转置到转置用基体104上。注意，没有必要将形成在图形102上的导电膜103全部剥离而转置到转置用基体104上，也可以根据需要使导电膜103的一部分与图形102分离而转置到转置用基体104上。如上所述那样与图形102分离了的导电膜103被称为布线衬底。注意，在导电膜103接触图形102的一侧的表面具有与在图形102接触导电膜103的一侧的表面相同的形状。换言之，导电膜103的截面形状与图形102的截面形状在一部分上是相同的。作为转置用基体104，例如，可以使用微粘着剥离带、热剥离带、紫外线剥离带等。在此与图形102分离的导电膜103可以用作天线或连接元件和元件的布线等的各种布线。例如，通过将在本实施方式中制造的导电膜103连接于IC芯片，可以使用导电膜103作为半导体装置的天线。此外，可以使用在本实施方式中制造的导电膜103作为半导体元件的布线。注意，在本实施方式中，由于进行电镀处理而形成导电膜103，因此导电膜103可以接触衬底101而不固定在衬底101上。因此，通过使用容易剥离的组合的材料作为电镀处理时的金属板202(导电膜103)的材料和图形102的材料，可以容易剥离图形102和导电膜103。
在本实施方式中，可以进行电镀处理这种容易的步骤而形成布线衬底。再者，可以通过改变图形的形状而容易形成各种形状的布线衬底。例如，在作为天线而使用的情况下，可以形成各种形状的天线如偶极、环状(例如，环形天线)、长方体且平坦的天线(例如，贴片天线)等。此外，在本实施方式的制造方法中，为了形成布线衬底而形成的衬底101、形成在其上的图形102、以及电镀槽201可以再利用，因此，可以以低成本制造布线衬底。
实施方式2
本实施方式将说明连接根据实施方式1制造的布线衬底和IC芯片的方法的一个方式。在本实施方式中，将说明如图3A所示那样的，在衬底1141上形成有包括多个薄膜晶体管群的IC芯片1140和导电膜103的半导体装置。注意，通过连接导电膜和IC芯片，导电膜103电连接于包括在IC芯片1140中的至少一个薄膜晶体管。此外，所述半导体装置可以通过导电膜103而进行IC芯片和外部设备(读写器)之间的非接触数据收发。注意，在本说明书中，能够以无线通信进行数据通信的元件被称为半导体装置。这种半导体装置有可能称为IC标签、ID标签、RF(RadioFrequency；无线射频)标签、RFID(Radio Frequency Identification；无线射频识别)、无线标签、电子标签、无线处理器、无线存储器、无线芯片等。
首先，如图3B所示那样，在IC芯片1140上形成用于连接IC芯片1140和导电膜103的凸部1134。可以使用如下方法形成凸部1134：丝网印刷法；溅射法；在将导电材料形成在玻璃衬底的整个面上之后，通过激光束除去不需要的部分的方法；使用空气流从具有微小径的开口的细管中喷出液滴的方法，有代表性的为喷墨法；使用干燥气体从径为约几毫米或更小的细管中推出具有粘性的材料或液滴的方法，有代表性的为点滴法；等等。本实施方式将说明当使用丝网印刷法而形成凸部1134时的形成方法。
首先，在印刷板上放上导电树脂1135，接着，使用刮器(scraper)将导电树脂1135(导电胶)涂敷到形成在凸部图形形成部的印刷板的开口部以及整个面上。在此，例如可以使用网眼数#40至#400作为丝网印刷板，并例如可以使用包含银的树脂(日本埃奇森有限公司(Acheson(Japan)Ltd)生产的Electrodag427SS，使用聚酯基树脂作为粘合剂)作为导电树脂。在此，网眼数#表示每一英寸中的线数。此外，在使用包含银的树脂作为导电树脂的情况下，优选以刮器不接触印刷板的位置地涂敷包含银的树脂，其中，刮器移动速度为3至300mm/sec。
其次，使用涂刷器(squeegee)将导电树脂1135涂敷在基材上。此时，优选地，使涂刷器接触印刷板，并且，使用压缩空气推入涂刷器，其压力为0.14至0.175MPa，以移动速度3至300mm/sec进行涂敷。在印刷后，为了除去树脂的凹凸而对印刷物进行例如5分钟的平整处理，然后，以75至120℃的温度进行15至45分钟的焙烧，以形成凸部。优选在间接加热气氛中进行焙烧。
接着，使用丝网印刷法将各向异性导电树脂1136形成在导电树脂1135上。例如，使用网眼数#80至#165作为丝网印刷板，在印刷板上放上例如ACP(日本三键公司(Three Bond Co.，Ltd.，)生产的3373C)作为各向异性导电树脂1136，然后，使用刮器将各向异性导电树脂1136涂敷在相当于凸部图形形成部的印刷板开口部以及整个面上。此时，优选地，刮器和印刷板之间的距离为非接触，以刮器移动速度为3至300mm/sec进行涂敷。其次，使用涂刷器将各向异性导电树脂1136从印刷板开口部中涂敷在基材上。优选地，使涂刷器接触印刷板，并且，使用压缩空气推入涂刷器，其压力为0.14至0.175MPa，以速度30至300mm/sec进行涂敷。在印刷后，以120至160℃的温度进行5分钟的焙烧。优选在间接加热气氛中进行焙烧。
然后，贴合在实施方式1中制造的转置用基体104所支撑的导电膜103和IC芯片1140(参照图3C)。在本实施方式中，以各向异性导电树脂成为140℃的状态向衬底101施加147N的压力，并且保持20秒，以接合IC芯片1140和导电膜103。
然后，通过从IC芯片1140剥离转置用基体104，可以剥离导电膜103和转置用基体104。然后，在导电膜103上形成保护膜如由聚丙烯、聚酯、乙烯、聚氟乙烯、氯乙烯等构成的膜、由纤维材料构成的纸、基材膜(聚酯、聚酰胺、无机蒸发沉积膜、纸类等)和粘结性合成树脂膜(丙烯基合成树脂、环氧基合成树脂等)的叠层膜、等等。根据上述步骤，可以制造图3A所示的半导体装置。
通过将根据实施方式1制造的布线衬底用于半导体装置，可以以简单的工艺制造低成本的半导体装置，而不用进行多次的复杂的步骤。注意，使用丝网印刷法而形成导电树脂或各向异性导电树脂的条件不局限于本实施方式所示的条件，而只要可以形成所希望的导电树脂或各向异性导电树脂，就可以采用任何条件。注意，本实施方式可以与其他实施方式和实施例自由地组合而实施。换言之，在本实施方式中，可以自由地组合使用其他实施方式和实施例所示的材料和形成方法。
实施方式3
本实施方式将参照附图详细说明将上述实施方式所示的导电膜使用于半导体装置的一个方式。更详细地说，将参照附图说明如下半导体装置的制造方法：该半导体装置包括具有至少一个薄膜晶体管以及至少一个存储元件的IC芯片和天线。注意，在本实施方式中，薄膜晶体管是构成半导体装置的各电路如异步计数器、电源电路等的元件。
在衬底701(也称为基体)的一个表面上形成剥离层702(参照图4A)。衬底701具有绝缘表面。作为衬底701，可以使用钡硼硅酸盐玻璃、铝硼硅酸盐玻璃等的玻璃衬底、石英衬底、陶瓷衬底、硅衬底、或包含不锈钢的金属衬底等。除了上述以外，还可以使用由柔性合成树脂如以聚对苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)、聚醚砜(PES)为代表的塑料、丙烯等构成的衬底。在衬底701由玻璃构成的情况下，其面积和形状没有特别的限制。因此，若使用一边长度为一米或更大的矩形衬底作为衬底701，就可以大幅度提高产率。此外，在衬底701由塑料构成的情况下，必须使用受得住在制造步骤中的处理温度的耐热塑料。注意，优选地，也可以在由玻璃形成的衬底701上形成至少一个薄膜晶体管之后，剥离该薄膜晶体管而将它提供在由塑料构成的衬底上。
注意，在本步骤中，将剥离层702形成在衬底701的整个面上，但是，根据需要，在将剥离层形成在衬底701的整个面上之后，也可以使用光刻法进行图形形成而选择性地形成剥离层702。另外，虽然在本步骤中，与衬底701接触地形成了剥离层702，但是也可以根据需要，在与衬底701接触地形成用作基底的绝缘层后，与该绝缘层接触地形成剥离层702。
剥离层702由如下层的单层或叠层构成：由选自钨(W)、钼(Mo)、钛(Ti)、钽(Ta)、铌(Nb)、镍(Ni)、钴(Co)、锆(Zr)、锌(Zn)、钌(Ru)、铑(Rh)、钯(Pd)、锇(Os)、铱(Ir)、硅(Si)等的元素或以上述元素为主成分的合金材料或化合物材料构成的层。并且，剥离层702是通过进行溅射法或等离子体CVD法等而形成的。包含硅的层的结晶结构可以是非晶、微晶、多晶中的任何一个。
其次，覆盖剥离层702地形成作为基底的绝缘层703。绝缘层703由包含硅的氧化物或包含硅的氮化物的层的单层或叠层构成，并且，通过进行溅射法或等离子体CVD法等而形成绝缘层703。硅的氧化物材料是指包含硅(Si)和氧(O)的物质，它相当于氧化硅、包含氮的氧化硅等。硅的氮化物材料是指包含硅和氮(N)的物质，它相当于氮化硅、包含氧的氮化硅等。作为基底的绝缘层用作防止来自衬底701的杂质侵入的阻挡膜。
其次，在绝缘层703上形成非晶半导体层704。非晶半导体层704是通过使用溅射法、LPCVD法、等离子体CVD法等而形成的。接着，使用如下方法使非晶半导体层704结晶化，以形成结晶半导体层：激光结晶化法、使用RTA或退火炉的热结晶化法、使用促使结晶化的金属元素的热结晶化法、或组合使用促使结晶化的金属元素的热结晶化法和激光结晶化法的方法等。然后，将获得了的结晶半导体层形成为所希望的形状，以形成结晶半导体层706至710(参照图4B)。
在此，将说明结晶半导体层706至710的制造步骤的一个例子。首先，使用等离子体CVD法形成非晶半导体层704。其次，在将包含促使结晶化的金属元素的镍的溶液保持在非晶半导体层上之后，对非晶半导体层进行除氢处理(500℃、一个小时)以及热结晶化处理(500℃、4个小时)而形成结晶半导体层。然后，根据需要照射激光束，并且，进行使用光刻法的图形形成处理来形成结晶半导体层706至710。
在使用激光结晶化法来使非晶半导体膜结晶化的情况下，可以使用连续振荡型的激光束(CW激光束)或脉冲振荡型的激光束(脉冲激光束)。作为在此可以使用的激光束，可以使用从选自如下激光器的一种或多种中获得的激光：气体激光器如Ar激光器、Kr激光器、受激准分子激光器等；以将Nd、Yb、Cr、Ti、Ho、Er、Tm和Ta中的一种或多种作为掺杂剂添加有的单晶YAG、YVO4、镁橄榄石(Mg2SiO4)、YAlO3、GdVO4、或者多晶(陶瓷)YAG、Y2O3、YVO4、YAlO3、GdVO4作为介质的激光器；玻璃激光器；红宝石激光器；变石激光器；Ti：蓝宝石激光器；铜蒸汽激光器；以及金蒸汽激光器。通过照射上述激光束的基波以及该基波的第二至第四高次谐波的激光束，可以获得粒径大的结晶。例如，可以使用Nd:YVO4激光器(基波为1064nm)的第二高次谐波(532nm)、第三高次谐波(355nm)。在此，激光器的能量密度必须为大约0.01至100MW/cm2(优选为0.1至10MW/cm2)。并且，以扫描速度为大约10至2000cm/sec而进行照射。
以将Nd、Yb、Cr、Ti、Ho、Er、Tm和Ta中的一种或多种作为掺杂剂添加有的单晶YAG、YVO4、镁橄榄石(Mg2SiO4)、YAlO3、GdVO4、或者多晶(陶瓷)YAG、Y2O3、YVO4、YAlO3、GdVO4作为介质的激光器；Ar离子激光器；以及Ti：蓝宝石激光器可以使激光束连续振荡，也可以通过进行Q开关工作和锁模等来以10MHz或更大的振荡频率使激光束脉冲振荡。当以10MHz或更大的振荡频率使激光束振荡时，在半导体膜被激光器熔化到固化的期间，下一个脉冲被照射到半导体膜。因此，与当使用低振荡频率的脉冲激光器时不同，可以在半导体膜中连续移动固体和液体的界面，因此，可以获得沿着扫描方向连续成长的结晶粒。当使用连续振荡激光器或以10MHz或更大的频率振荡的激光束进行结晶化时，可以使被结晶化了的半导体膜的表面为平坦。结果，也可以将之后形成的栅极绝缘膜薄膜化，此外，有助于提高栅极绝缘膜的抗压。
当使用陶瓷(多晶)作为介质时，可以以短时间且低成本将介质形成为任意形状。当使用单晶时，通常使用直径为几mm且长度为几十mm的圆柱状的介质。但是，当使用陶瓷时，可以形成更大的介质。
不管在单晶中或在多晶中都不容易大大改变直接影响发光的介质中的掺杂剂如Nd和Yb等的浓度，因此，对通过增加掺杂剂的浓度来提高激光器的输出就有一定的限制。但是，当使用陶瓷时，比起单晶来，可以明显增加介质的尺寸，因此，可以期待大幅度提高输出。
再者，当使用陶瓷时，可以容易形成平行六面体形状或长方体形状的介质。通过使用上述形状的介质而在介质内部使振荡光具有锯齿形地传播，以可以使振荡光路为长。因此，增幅变大，可以以高输出使激光束振荡。此外，由于从上述形状的介质发射的激光束被发射时的截面形状为四角形状，所以，比起圆状光束来，有利于被调整而形成为线状光束。通过使用光学系统对如上所述那样发射的激光束进行整形，可以容易获得短边长为1mm或更小、长边长为几mm至几m的线状光束。此外，将激发光均匀照射介质，使得线状光束的能量分布沿着长边方向均匀。
通过将上述线状光束照射半导体膜，可以对半导体膜进行更均匀的退火。当必须对直到线状光束的两端进行均匀的退火时，必须在其两端配置狭缝而遮挡能量的衰弱部、等等。通过使用如上所述那样获得的强度均匀的线状光束而被结晶化了的半导体膜来制造电子设备，使得该电子设备的特性为良好且均匀。
注意，使用促使结晶化的金属元素使非晶半导体层结晶化，虽然有可以实现以低温且短时间的结晶化，并且，结晶方向一致的优点，但是，还有由于金属元素留在结晶半导体层中所以截止电流上升，导致特性不稳定的缺点。因此，优选在结晶半导体层上形成用作吸杂位置的非晶半导体层。用作吸杂位置的非晶半导体层必须含有杂质元素如磷或氩，因此，优选地，使用能够以高浓度包含氩的溅射法形成非晶半导体层。然后，进行加热处理(RTA法、使用退火炉的热退火等)使金属元素扩散到非晶半导体层中，接着，除去包含该金属元素的非晶半导体层。结果，可以降低结晶半导体层中的金属元素的含量或除去金属元素。
其次，形成覆盖结晶半导体层706至710的栅极绝缘层705。栅极绝缘层705由包含硅的氧化物或硅的氮化物的层的单层或叠层构成，并且使用等离子体CVD法或溅射法形成栅极绝缘层705。
注意，在形成栅极绝缘层705之前，也可以使用高密度等离子体处理在结晶半导体膜706至710的表面上形成氧化膜或氮化膜。例如，在使用S i作为结晶半导体膜706至710的情况下，氧化硅(SiOx)或氮化硅(SiNx)形成在半导体膜表面。此外，在进行高密度等离子体处理而使半导体膜氧化之后，也可以再一次进行等离子体处理而实现氮化。在这种情况下，接触半导体膜地形成氧化硅(SiOx)，在该氧化硅的表面上形成氮氧化硅(SiNxOy膜)(x＞y)。
注意，在通过进行等离子体处理使半导体膜氧化的情况下，在氧气氛下(例如，在氧(O2)和稀有气体(包含He、Ne、Ar、Kr、Xe中的至少一个)的气氛下，或者在氧和氢(H2)和稀有气体的气氛下，或者在一氧化二氮和稀有气体的气氛下)进行等离子体处理。而在通过进行等离子体处理使半导体膜氮化的情况下，在氮气氛下(例如，在氮(N2)和稀有气体(包含He、Ne、Ar、Kr、Xe中的至少一个)的气氛下，或者在氮和氢和稀有气体的气氛下，或者在NH3和稀有气体的气氛下)进行等离子体处理。作为稀有气体，例如，可以使用Ar。此外，也可以使用混合有Ar和Kr的气体。因此，通过进行等离子体处理而形成的绝缘膜包含用于等离子体处理的稀有气体(包含He、Ne、Ar、Kr、Xe中的至少一个)。例如，在使用Ar的情况下，通过进行等离子体处理而形成的绝缘膜包含Ar。在这种情况下的等离子体激发若是引入微波而进行的，就可以以低电子温度产生高密度的等离子体。可以使用在这种高密度等离子体中产生的氧自由基(有包含OH自由基的情况)、氮自由基(有包含NH自由基的情况)而使半导体膜的表面氧化或氮化。
此外，高密度等离子体处理是在上述气体的气氛中以电子密度为1×1011cm-3或更大且等离子体的电子温度为1.5eV或更小进行的，更具体地，是以电子密度为1×1011cm-3或更大至1×1013cm-3或更小且等离子体的电子温度为0.5eV或更大至1.5eV或更小进行的。等离子体的电子密度为高且在形成在衬底上的被处理物(在此是指半导体膜)附近电子温度为低，因此，可以防止被处理物受到由等离子体带来的损伤。此外，等离子体的电子密度为1×1011cm-3或更大的高密度，因此，通过进行等离子体处理而使被照射物氧化或氮化来形成的氧化膜或氮化膜，与使用CVD法或溅射法等而形成的膜相比，膜厚等具有良好均一性，并且可以形成细致的膜。此外，等离子体的电子温度为1.5eV或更小的低温度，因此，与现有等离子体处理或热氧化法相比，可以以更低温度进行氧化或氮化处理。例如，即使以低于玻璃衬底的应变点100℃或更大的温度进行等离子体处理，也可以进行充分的氧化或氮化处理。注意，作为形成等离子体的频率，可以使用微波(2.45GHz)等的高频率。注意，下面，在不特别说明的情况下，等离子体处理是以上述条件进行的。
如上所述那样进行使用高密度等离子体的处理而在半导体膜上形成1至20nm，代表性的为5至10nm的绝缘膜。由于在这种情况下的反应是固相反应，所以可以使所述绝缘膜和结晶半导体膜之间的界面态密度极为低。由于这种高密度等离子体处理使结晶半导体膜(结晶硅、或者多晶硅)直接氧化(或氮化)，所以可以使被形成的绝缘膜的厚度不均匀性为理想的极为低的程度。再者，由于在结晶硅的晶界上也不发生较强的氧化，所以可以成为非常理想的状态。换言之，通过进行在此说明的高密度等离子体处理而使半导体膜的表面固相氧化，可以形成均一性好且界面态密度低的绝缘膜，而不引起在晶界上的异常氧化反应。
注意，在通过进行等离子体处理而使半导体膜氧化或氮化来形成的绝缘膜的膜厚为充分的情况下，不一定必须形成栅极绝缘层705，而可以使用通过等离子体处理而形成在半导体膜表面上的所述绝缘膜作为栅极绝缘膜。再者，可以仅仅使用进行高密度等离子体处理而形成的绝缘膜作为栅极绝缘膜，或者不仅使用上述绝缘膜，而且还可以通过利用等离子体或热反应的CVD法形成而层叠氧化硅、氧氮化硅、氮化硅等的绝缘膜。总之，包括使用高密度等离子体而形成的绝缘膜作为栅极绝缘膜的一部或全部来形成的晶体管可以使特性不均匀性为低。
此外，当使半导体膜结晶化时，对于非晶半导体膜照射连续振荡激光器或以10MHz或更大的频率振荡的激光束地沿着一个方向扫描而实现结晶化了的半导体膜具有结晶沿着其光束的扫描方向成长的特性。按照沟道长度方向(当形成沟道形成区域时载流子流过的方向)设定所述扫描方向而配置晶体管，并且组合通过进行上述高密度等离子体处理而形成的栅极绝缘层，可以获得特性不均匀性为低，并且，具有高场效应迁移率的晶体管(TFT)。
其次，在栅极绝缘层705上层叠而形成第一导电层和第二导电层。通过等离子体CVD法或溅射法形成厚度为20至100nm的第一导电层。将第二导电层形成为100至400nm的厚度。此外，第一导电层和第二导电层是由从钽(Ta)、钨(W)、钛(Ti)、钼(Mo)、铝(Al)、铜(Cu)、铬(Cr)等中选出的元素或者以所述元素为主成分的合金材料或化合物材料形成的。或者，使用以掺杂了磷等的杂质元素的多晶硅为代表的半导体材料而形成第一导电层和第二导电层。作为第一导电层和第二导电层的组合的一个例子，可以举出由氮化钽构成的层和由钨构成层；由氮化钨构成的层和由钨构成的层；由氮化钼构成的层和由钼构成的层，等等。由于钨或氮化钽具有高耐热性，所以在形成第一导电层和第二导电层之后可以进行以热激活为目的的加热处理。此外，在采用三层结构而不是两层结构的情况下，优选采用由钼构成的层和由铝构成的层和由钼构成的层的叠层结构。
其次，使用光刻法来形成由抗蚀剂构成的掩模，并进行为了形成栅极和栅极线的蚀刻处理，以形成用作栅极的导电层716至725。
其次，通过光刻法形成由抗蚀剂构成的掩模，而且，采用离子掺杂法或者离子注入法将提供N型的杂质元素低浓度地添加到结晶半导体层706及708至710中，以形成杂质区域711、713至715和沟道形成区域780、782至784。只要使用属于15族的元素作为提供N型的杂质元素，即可，例如使用磷(P)或砷(As)。
其次，通过光刻法形成由抗蚀剂构成的掩模，而且，将提供P型的杂质元素添加到结晶半导体层707中以形成杂质区域712和沟道形成区域781。例如，使用硼(B)作为提供P型的杂质元素。
其次，覆盖栅极绝缘层705和导电层716至725地形成绝缘层。绝缘层是通过使用等离子体CVD法或溅射法以如下层的单层或叠层形成的：包含无机材料如硅、硅的氧化物、或者硅的氮化物等的层、包含有机材料如有机树脂等构成的层。接着，通过使用主要沿垂直方向的各向异性蚀刻而选择性蚀刻绝缘层，由此形成与导电层716至725的侧面接触的绝缘层(也称为侧壁)739至743(参照图4C)。此外，形成绝缘层739至743的同时，通过蚀刻绝缘层705而形成绝缘层734至738。绝缘层739至743用作当然后形成LDD(Lightly Doped drain；轻掺杂漏极)区域时的掺杂用掩模。
其次，使用光刻法形成由抗蚀剂构成的掩模，并且使用该抗蚀剂掩模和绝缘层739至743作为掩模，将提供N型的杂质元素添加到结晶半导体层706及708至710中，以形成第一杂质区域(也称为LDD区域)727、729、731及733和第二杂质区域726、728、730及732。第一杂质区域727、729、731及733的杂质元素的浓度低于第二杂质区域726、728、730及732的杂质元素的浓度。根据上述步骤，完成N沟道型薄膜晶体管744和746至748和P沟道型薄膜晶体管745。
注意，薄膜晶体管的结构不局限于上述记载内容，而可以采用任何结构如单漏极结构、偏置(off-set)结构、LDD结构、GOLD(Gate OverlappedLightly Doped drain；栅极重叠轻掺杂漏极)结构等。例如，可以采用在全部晶体管中形成LDD区域的结构，或者也可以采用在全部晶体管中不形成LDD区域及侧壁的结构(参照图10A)。此外，薄膜晶体管的结构不局限于上述结构，而可以采用形成有一个沟道形成区域的单栅极结构，或者也可以采用形成有多个沟道形成区域的多栅极结构如形成有两个沟道形成区域的两栅极结构或形成有三个沟道形成区域的三栅极结构等的TFT。此外，也可以采用底栅极型(反交错型)TFT、或采用在沟道形成区域的上下中间夹栅极绝缘膜而配置有两个栅极的双栅四极型(dual gate)结构。此外，也可以以叠层结构形成栅极。在以叠层结构形成栅极的情况下，如图10B所示那样，由形成在栅极下方的第一导电膜105a以及形成在所述第一导电膜105a上的第二导电膜105b构成栅极，并且，将所述第一导电膜形成为锥形状，形成浓度低于用作源极或漏极区域的杂质区域的杂质区域并使它只与第一导电膜重叠。此外，在以叠层结构形成栅极的情况下，也可以采用如下结构：由形成在栅极下方的第一导电膜225a以及形成在所述第一导电膜225a上的第二导电膜225b构成栅极，并且，形成与所述第二导电膜225b的侧面接触且形成在导电膜225a的上方的侧壁(图10C)。注意，在上述结构中，也可以使用Ni、Co、W等的硅化物形成用作半导体膜103a、103b的源极或漏极区域的杂质区域。
接着，覆盖薄膜晶体管744至748地形成绝缘层，并且该绝缘层是由单层或叠层形成的(图5A)。覆盖薄膜晶体管744至748的绝缘层是通过SOG法或液滴喷出法等由无机材料如硅的氧化物或硅的氮化物等、有机材料如聚酰亚胺、聚酰胺、苯并环丁烯、丙烯、环氧、硅氧烷等，并且由单层或叠层形成的。硅氧烷相当于包含Si-O-Si结合的树脂。硅氧烷的骨架结构由硅(Si)和氧(O)的结合构成。使用至少包含氢的有机基(例如烷基、芳烃)作为取代基。此外，作为取代基，也可以使用氟基。
例如，在覆盖薄膜晶体管744至748的绝缘层为三层结构的情况下，优选形成包含氧化硅的层作为第一绝缘层749，形成包含树脂的层作为第二绝缘层750，以及形成包含氮化硅的层作为第三绝缘层751。
注意，在形成绝缘层749至751之前或在形成绝缘层749至751中的一个或者多个之后，优选进行加热处理，其目的为恢复半导体层的结晶性、激活添加到半导体层中的杂质元素、氢化半导体层。作为加热处理，优选适当地使用热退火、激光退火法、RTA法等。
其次，使用光刻法蚀刻绝缘层749至751，由此形成开口部以暴露第二杂质区域726、728、730、732和杂质区域712。接着，填充开口部地形成导电层，并通过对该导电层进行图形加工以形成用作源极布线或漏极布线的导电层752至761。
导电层752至761是以单层或叠层由选自钛(Ti)、铝(Al)、钕(Nd)等的元素，或以这些元素为主成分的合金材料或化合物材料构成的，并且，导电层752至761是使用等离子体CVD法或溅射法而形成的。作为以铝为主成分的合金材料，例如相当于以铝为主成分并包含镍的材料；以铝为主成分并包含硅的材料；以铝为主成分并包含选自镍、碳和硅中的一种或多种的材料。作为导电层752至761，优选采用阻挡层和包含硅的铝层和阻挡层的叠层结构、阻挡层和包含硅的铝层和氮化钛层和阻挡层的叠层结构。注意，使铝硅包含的硅为0.1wt％至5wt％。此外，阻挡层相当于由钛、钛的氮化物、钼、或钼的氮化物构成的薄膜。作为形成导电层752至761的材料，铝或包含硅的铝是最合适的，因为其电阻值小且廉价。此外，若形成上层和下层的阻挡层，就可以防止产生铝或包含硅的铝的“小丘”。此外，若由还原性高的元素的钛形成阻挡层，即使在结晶半导体层上产生了较薄的自然氧化膜，也能将该自然氧化膜还原，因此，可以抑制结晶半导体层和阻挡层之间产生连接不良。
其次，覆盖导电层752至761地形成绝缘层762(参照图5B)。绝缘层762是使用SOG法、液滴喷出法等由无机材料或有机材料形成的，并且，该绝缘膜由单层或叠层形成的。优选将绝缘层762形成为0.75至3μm的厚度。
其次，使用光刻法蚀刻绝缘层762而形成暴露导电层757、759、761的开口部。接着，填充开口部地形成导电层。导电层是使用等离子体CVD法或溅射法并由导电材料形成的。其次，对导电层进行图形加工而形成导电层763至765。注意，导电层763和764成为存储元件包含的一对导电层中的一个导电层。因此，优选地，导电层763至765是以单层或叠层由钛、或以钛为主成分的合金材料或化合物材料形成的。由于钛的电阻值为小，所以可以缩小存储元件的尺寸，实现高集成化。此外，在为了形成导电层763至765而进行的光刻步骤中，优选进行湿蚀刻加工，以不使下层的薄膜晶体管744至748受到损伤，并且优选使用氟化氢或过氧化氨混合物(ammonia peroxide mixture)作为蚀刻剂。
其次，覆盖导电层763至765地形成绝缘层766。绝缘层766是使用SOG法、液滴喷出法等并以单层或叠层由无机材料或有机材料形成的。此外，优选将绝缘层766形成为0.75至3μm的厚度。接着，使用光刻法而蚀刻绝缘层766，以形成暴露导电层763至765的开口部767至769。
其次，接触导电层763和764地形成包含有机化合物的层787(参照图6A)。包含有机化合物的层787是使用液滴喷出法、蒸发沉积法等而形成的。接着，接触包含有机化合物的层787地形成导电层771。导电层771是使用溅射法、蒸发沉积法等形成的。
根据上述步骤，完成由导电层763、包含有机化合物的层787及导电层771的叠层体构成的存储元件789，以及由导电层764、包含有机化合物的层787及导电层771的叠层体构成的存储元件790。根据本步骤，可以形成构成半导体装置的IC芯片。注意，存储元件的方式不局限于本实施方式，若没有需要，就不一定必须形成存储元件。
其次，在导电层765上形成各向异性导电树脂777。接着，在各向异性导电树脂777上设置提供有导电膜786的支撑体778，所述导电膜以与上述实施方式同样的方式制作。注意，在此，导电膜786是指用作天线的布线衬底。然后，通过除去支撑体778，可以剥离支撑体778和导电膜786(参照图6B和图7A)。
其次，覆盖存储元件789和790、导电层786地形成用作保护层的绝缘层772，该绝缘层772是使用SOG法、液滴喷出法等而形成的(参照图7B)。使用包含碳如DLC(类金刚石碳)等的层、包含氮化硅的层、包含氮氧化硅的层、有机材料(优选的为环氧树脂)而形成绝缘层772。
其次，蚀刻绝缘层703、749、750、751，以形成暴露剥离层702的一部分的开口部773、774(参照图8A)。可以使用通过光刻法或使用激光器除去不需要的部分的方法来形成开口部773和774。在本实施方式中，通过照射从紫外线激光器中射出的激光束来形成开口部773和774。
其次，从衬底701剥离薄膜集成电路部799，该薄膜集成电路部799包括薄膜晶体管744至748、存储元件789和790的元件群、以及导电层786。剥离的方法可以粗分为进行蚀刻等而除去剥离层702的化学剥离和利用来自外部的作用而分离薄膜集成电路部799和剥离层702的物理剥离，但是，剥离的方法不局限于此。在本实施方式中，使用化学剥离，将蚀刻剂引入到开口部773和774，以除去剥离层702(参照图8B)。使用包含氟化卤的气体或液体作为蚀刻剂。例如，可以举出三氟化氯(ClF3)、三氟化氮(NF3)、三氟化溴(BrF3)、氟化氢(HF)。注意，在使用氟化氢作为蚀刻剂的情况下，使用由氧化硅构成的层作为剥离层702。注意，也可以使用物理方法如从外部拉开薄膜集成电路部799、等等而剥离，而不使用化学方法来除去剥离层702。在使用激光器形成开口部773和774的情况下，容易剥离剥离层702和薄膜集成电路部799，因此，只要拉薄膜集成电路部799，就可以使薄膜集成电路部799和剥离层分离。若使用这种物理方法，就可以制造低成本的半导体装置，因为不必使用昂贵的药品。
优选再利用剥离薄膜集成电路部799之后的衬底701，以降低成本。此外，绝缘层772是为了在除去剥离层702之后不使薄膜集成电路飞散而形成的。由于薄膜集成电路又小又薄又轻，所以在除去剥离层702之后，因为不贴紧在衬底701上而容易飞散。但是，通过在薄膜集成电路上形成绝缘层772，可以防止从衬底701飞散，因为重量加到薄膜集成电路上。此外，若只有薄膜集成电路，则薄而轻，但是，可以通过形成绝缘层772来确保一定程度的强度，而使薄膜集成电路不成为被卷起的形状。
其次，将薄膜集成电路的一个表面粘结到第一衬底776上，使得薄膜集成电路从衬底701上完全剥离(参照图9)。接着，将薄膜集成电路的另一个表面粘结到第二衬底775上，然后，通过进行加热处理和加压处理中的单方或双方而由第一衬底776和第二衬底775密封薄膜集成电路，以完成半导体装置。
第一衬底776和第二衬底775相当于被进行了抗静电加工的膜(抗静电膜)、由聚丙烯、聚酯、乙烯、聚氟乙烯、氯乙烯等构成的膜、由纤维材料构成的纸、基材膜(聚酯、聚酰胺、无机蒸发沉积膜、纸类等)和粘结性合成树脂膜(丙烯基合成树脂、环氧基合成树脂等)的叠层膜、等等。作为被进行了抗静电加工的膜，可以举出将抗静电材料分散到树脂中的膜、贴合有抗静电材料的膜等。作为贴合有抗静电材料的膜，可以是在单面上贴合有抗静电材料的膜，或者可以是在双面上贴合有抗静电材料的膜。此外，当在单面上贴合有抗静电材料的膜时，可以将贴合有抗静电材料的一面设置到内侧而贴合，或者也可以将贴合有抗静电材料的一面设置到外侧而贴合。此外，抗静电材料可以被贴到膜的整个面或一部分。注意，作为抗静电材料，可以举出金属如铝、包含铟和锡的氧化物(ITO)、两性界面活性剂金属盐、咪唑啉型两性界面活性剂、包含含有羧基和季铵碱作为侧链的交联共聚物高分子的树脂材料等。通过使用抗静电膜作为第一衬底776和第二衬底775，可以防止来自外部的静电给集成电路带来负面影响。
通过进行加热处理和加压处理，第一衬底776和第二衬底775因热压合而粘结到被处理体上。在进行加热处理和加压处理时，通过加热处理熔化设在第一衬底776和第二衬底775的最外表面的粘结层或设在最外层的层(不是粘结层)，然后通过施加压力而粘结。此外，在第一衬底776和第二衬底775的表面上可以设有粘结层，或者也可不设有粘结层。粘结层相当于包含粘结剂如热硬化树脂、紫外线硬化树脂、醋酸乙烯酯树脂基粘结剂、乙烯共聚合树脂基粘结剂、环氧树脂基粘结剂、氨基甲酸乙酯基粘结剂、橡胶基粘结剂、丙烯树脂基粘结剂等的层。
当第一衬底776和第二衬底775由塑料构成时，由于是薄型、轻量且可以弯曲，所以，外观优良并容易形成为柔性形状。此外，抗冲击性良好，并且，容易贴合或埋在各种物品中，因此，可以用于各种各样的领域。
在上述结构中，存储元件789和790是一对导电层之间设有包含有机化合物的层的元件，而且，通过使一对导电层短路而写入数据。通过读取存储元件789和790的电阻值的差异而读取数据。存储元件789和790具有如下特征：非挥发性；不能够改写数据；只要有没有进行数据写入的存储元件，就可以追写数据。此外，还有容易制造的特征，因为存储元件789和790由三层的叠层体构成。再者，还有如下特征：由于容易减少叠层部分的面积，所以，可以容易实现高集成化。
通过将根据实施方式1制造的布线衬底用于半导体装置，可以以简单的工艺制造低成本的半导体装置，而不用进行多次的复杂的步骤。注意，本实施方式可以与其他实施方式和实施例自由地组合而实施。换言之，在本实施方式中，可以自由地组合而使用其他实施方式和实施例所示的材料和形成方法。
实施方式4
将参照图11A至11C说明如下情况的一个实施方式：使用上述实施方式所示的半导体装置作为能够以非接触发送并接收数据的RFID。
RFID220具有以非接触进行数据的通信的功能，并且，包括电源电路211、时钟产生电路212、数据解调/调制电路213、控制其它电路的控制电路214、接口电路215、存储器216、数据总线217、根据本发明的制造方法形成的天线218(图11A)。
电源电路211是基于从天线218输入的交流信号产生供应到半导体装置内部的各电路中的各种电源的电路。时钟产生电路212是基于从天线218输入的交流信号产生供应到半导体装置内部的各电路中的各种时钟信号的电路。数据解调/调制电路213具有解调/调制与读写器219进行通信的数据的功能。控制电路214具有控制存储器216的功能。天线218具有发送并接收电磁波或电波的功能。读写器219控制与半导体装置之间的通信、控制、以及与其数据有关的处理。注意，RFID不局限于上述结构，例如，可以采用追加其它元件如电源电压的限制电路、密码处理专用硬件等的结构。
此外，RFID可以采用如下方式：不安装电源(电池)而使用电波来将电源电压供给给各电路；代替天线而安装电源(电池)来将电源电压供给给各电路；使用电波和电源供给电源电压。
在将本发明的半导体装置用于RFID等的情况下，就有如下优点：以非接触进行通信；可以进行多个读取；可以写入数据；可以形成为各种各样的形状；根据选择的频率而有宽的指向性和鉴别范围；等等。此外，通过将根据实施方式1制造的布线衬底用于半导体装置，可以以简单的工艺制造低成本的半导体装置，而不用进行多次的复杂的步骤。RFID可以适用于如下物品：能够以非接触进行无线通信而鉴别人或物品的各体信息的IC标签；通过进行签条加工而可以贴合到目标物上的签条；适合于活动和娱乐的手环；等等。此外，可以使用树脂材料对RFID进行成型加工，或者也可以将RFID直接固定在阻碍无线通信的金属上。再者，RFID可以用于诸如进入退出管理系统、结账系统之类的系统的运营。
其次，将说明实际上使用本发明的半导体装置作为RFID时的一个方式。包括显示部321的携带终端的侧面设有读写器320，而商品322的侧面设有RFID323(图11B)。当使读写器320接近商品322包括的RFID323时，显示部321显示关于商品的信息如商品的原材料、原产地、在每个生产步骤中的检查结果和流通过程的记录等、以及商品的说明等。此外，当使用传送带传送商品326时，可以通过使用读写器324和设在商品326上的RFID325来检查该商品326(图11C)。这样，通过将RFID用于系统中，可以容易获得信息，而且，实现高功能化和高附加价值化。
通过将根据实施方式1制造的布线衬底用于半导体装置，可以以简单的工艺制造低成本的半导体装置，而不用进行多次的复杂的步骤。注意，本实施方式可以与其他实施方式和实施例自由地组合而实施。换言之，在本实施方式中，可以自由地组合而使用其他实施方式和实施例所示的材料和形成方法。
实施方式5
本实施方式将参照附图说明上述实施方式所示的布线衬底的大量生产方法的一个方式，具体地，说明如下方法：使用滚筒对滚筒(roll toroll)方法将形成在分别形成在多个玻璃衬底上的图形上的通过进行电镀处理而形成的导电膜转置到膜上。本实施方式将参照模式图12A和12B所示的滚筒对滚筒型转写装置说明将通过进行电镀处理而形成的导电膜转置到膜上的方法。图12B是图12A所示的装置的截面的模式图。
如图12A所示那样，本实施方式的滚筒对滚筒型转写装置具有如下结构：转动缠绕有膜1305的第一滚筒1306、第二滚筒1307、第三滚筒1308，使得第三滚筒1308缠绕有膜1305。
首先，将形成有导电膜1301的玻璃衬底1302设置在移动机构1303上(参见图12A、图12B)。在本实施方式中，移动机构1303沿着箭头方向移动玻璃衬底1302。在此，像实施方式1那样，导电膜1301是通过进行电镀处理而形成在图形1304上的。作为玻璃衬底1302，只要使用无碱玻璃、钠玻璃、铅玻璃、硼硅酸盐玻璃、合成石英、熔融石英、硅片，或者使用陶瓷衬底等，即可。
此外，可以使用如下任何方法形成图形1304：丝网印刷法；在将导电材料形成在玻璃衬底的整个面上之后，通过激光束除去不需要的部分的方法；使用空气流从具有微小径的开口的细管中喷出液滴的方法，有代表性的为喷墨法；使用干燥气体从径为约几毫米或更小的细管中推出具有粘性的材料或液滴的方法，有代表性的为点滴法；等等。只要为等于或大于所希望的布线衬底的大小，就可以在该图形的形成方法所需要的范围内适当地选择玻璃衬底的大小。若要进行大量生产来获得更廉价的天线图形，只要使用更大的玻璃衬底使得尽量多的所希望的图形形成在衬底上，即可。此外，当通过将形成有图形的衬底浸在电镀槽中而进行电镀处理以在图形上形成导电膜时，进行电镀处理而形成的导电膜不局限于Cu，而可以是Ni、Sn、Pb、Cr、Au、Ag、铑等的单金属，或者可以是Ag、Cu、Ni、Cd、Co等和Au的合金。
其次，通过移动多个玻璃衬底1302并转动第一滚筒1306、第二滚筒1307、第三滚筒1308，可以将形成在各玻璃衬底1302上的导电膜1301移到膜1305上。换言之，通过使形成在玻璃衬底1302上的导电膜1301中间夹有膜1305地接触第二滚筒1307，使得导电膜1301从图形1304剥离而只有导电膜1301转写到膜1305上。作为膜1305，可以使用由以聚对苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)、聚醚砜(PES)为代表的塑料或柔性合成树脂如丙烯等构成的基体，并在其上涂敷有具有粘结性或粘着性的层如热可塑性树脂等。当然，膜1305的材料不局限于这些材料，只要是具有粘结性的柔性基体就没有特别的限制。在本实施方式中的滚筒对滚筒型转写装置中，滚筒的径、配置角度、滚筒膜的移动速度、使用的膜材料、膜的厚度、膜的宽度、膜的长度，只要可以转写所希望的天线图形，就没有限制。
在本实施方式中，第三滚筒1308卷起导电膜1301被转写之后的膜1305，而可以再利用形成在玻璃衬底1302上的图形1304。
注意，本实施方式可以与其他实施方式和实施例自由地组合而实施。换言之，在本实施方式中，可以自由地组合而使用其他实施方式和实施例所示的材料和形成方法。
实施方式6
本实施方式将参照附图说明布线衬底的大量生产方法的一个方式，所述方法与实施方式5所示的方法不同。
在本实施方式中，使用图13所示的滚筒对滚筒丝网印刷装置将天线图形1402形成在滚筒1403上缠绕有的第一膜1401上。在此，缠绕在第一滚筒1403和第二滚筒1404上而使用的第一膜1401，只要使用具有柔性并受得住在之然后制造步骤中的最高处理温度的膜，即可。作为第一膜，例如，可以举出聚对苯二甲酸乙二醇酯(PET)、聚萘二甲酸乙二醇酯(PEN)、聚醚砜(PES)、聚碳酸酯(PC)、尼龙、聚醚醚酮(PEEK)、聚砜(PSF)、聚醚亚胺(PEI)、聚芳脂(PAR)、聚对苯二甲酸丁二醇酯(PBT)、聚酰亚胺等的塑料衬底、由柔性合成树脂如丙烯等构成的衬底、等等。所述衬底的形状和面积没有特别的限制，例如，一个滚筒能够缠绕有最大为几公里的衬底，因此，产率为高。与柔性为差的衬底，例如，硅衬底、玻璃衬底、陶瓷衬底相比，这是很大的优点。
首先，在使用第二滚筒1404卷起第一膜1401的同时，在印刷板1405上涂敷天线图形材料1406而形成天线图形1402。接着，在干燥炉1407中使天线图形1402干燥而固定在第一膜1401上。
接着，将第二滚筒1404卷起的形成有天线图形1402的第一膜1401设置在图14所示的第三至第六滚筒1501至1504上。此时，通过将张力均匀施加到第三至第六滚筒1501至1504，可以谋求导电膜的膜厚和电特性的均匀化，并且，可以提高在产品制造中的成品率。图14是滚筒对滚筒转写装置的模式图，该装置连续进行通过电镀处理的导电膜的形成、干燥、以及导电膜的分离·剥离。使用滚筒对滚筒转写装置连续进行这些步骤，与分别进行这些步骤的情况相比，在减少成本和提高处理速度上有很大的优点。此外，在本实施方式中，虽然在另一装置中进行在第一膜1401上形成天线图形1402的步骤，但是，也可以使用与通过电镀处理的导电膜的形成、干燥、以及导电膜的分离·剥离步骤中使用的装置相同的装置。
接着，将第二膜1508设置在第七至第九滚筒1505至1507上。在本实施方式中，使用附有热可塑性树脂的基材作为第二膜。作为第二膜，不局限于热可塑性树脂，只要是在表面上形成有具有粘结性或粘着性的层的基材，即可。
接着，通过转动第三至第九滚筒1501至1507来移动第一膜1401，以进行电镀处理。在本实施方式中，将天线图形1402浸在电镀槽1509中而进行电镀处理，以在天线图形1402上形成导电膜1510。然后，在干燥炉1511中使导电膜1510干燥。
其次，通过使第五滚筒1503上的导电膜1510接触第八滚筒1506上的第二膜1508，以使得导电膜1510从天线图形1402上分离·剥离。换言之，将导电膜1510转置于第二膜1508上。第九滚筒1507卷起转置有导电膜1510的第二膜1508。通过将形成在第二膜1508上的导电膜1510连接于IC芯片等，可以利用第二膜1508作为半导体装置。此外，第六滚筒1504卷起导电膜1510被剥离后的第一膜1401。通过将被卷起的第一膜1401再一次设置在连结于电镀槽的滚筒对滚筒转写装置中，可以再利用天线图形1402来形成导电膜。第一膜1401的再利用次数越多，形成天线的成本可以越低。
注意，本实施方式可以与其他实施方式和实施例自由地组合而实施。换言之，在本实施方式中，可以自由地组合而使用其他实施方式和实施例所示的材料和形成方法。
实施方式7
本发明的天线可以适用于半导体装置，并且，可以安装在如下物品中而使用：例如，纸币、硬币、有价证券类、证书类、无记名债券类、包装用容器类、书籍类、记录媒体、随身物品、交通工具类、食品类、衣类、保健用品类、生活用品类、药品类、以及电子设备等。将参照图15A至15E以及16A至16D说明这些例子。
图15A是根据本发明的ID签条的完成品状态的一个例子。签条衬纸(剥离纸)118上形成有多个内置有IC芯片110的ID签条20。I D签条20收纳在容器119内。ID签条上记有与商品或服务有关的信息(商品名、牌子、商标、商标权人、销售人、制造人等)。内置于ID签条的IC芯片附有该商品(或商品的种类)特定的ID号码，以可以容易发现违法行为如伪造、侵犯知识产权如商标权、专利权等的行为、不正当竞争等。IC芯片内可以输入有在商品的容器或签条上记不完的庞大信息，例如，商品的产地、销售地、品质、原材料、效能、用途、数量、形状、价格、生产方法、使用方法、生产时期、使用时期、食品保质期限、使用说明、关于商品的知识财产信息等，客商和消费者可以使用简单的读取器而获取这些信息。此外，该IC芯片具有如下机理：生产者可以容易进行改写和消除等，而客商和消费者不可以进行改写和消除等。
图15B表示内置有IC芯片的ID标签120。在商品上附加ID标签，使得商品管理更容易。例如，在商品被偷盗的情况下，可以通过跟踪商品的去处而迅速找出犯人。如上所述那样，通过附加ID标签可以实现所谓的跟踪能力(traceability，即，实现如下方式：在复杂的制造、流通的各阶段中产生问题时，进行追溯而迅速找出其原因)高的商品的流通。
图15C是根据本发明的ID卡41的完成品状态的一个例子。作为所述ID卡，包括各种各样的卡片类，例如，现金卡、信用卡、预付卡、电子车票、电子金钱、电话卡、会员卡等。
图15D是根据本发明的无记名债券122的完成品状态的一个例子。作为所述无记名债券类，包括邮票、票、券、入场券、商品票、购书券、文具券、啤酒券、米券、各种礼券、各种服务券等，但是，当然不局限于此。此外，不局限于无记名债券，可以设在支票、证券、期票等的有价证券类；以及驾驶执照、居民票等的证书类等。
图15E表示内置有IC芯片110并用于包装商品的包装用膜类127。例如，通过在下层膜上任意分散IC芯片并使用上层膜覆盖下层膜，可以形成包装用膜类127。包装用膜类127收纳在容器129内，并且，通过刀具128而切开所希望的长度的膜而使用。注意，作为包装用膜类127的材料没有特别的限制，例如，可以使用薄膜树脂、铝箔、纸等。
图16A和16B表示贴有根据本发明的ID签条20的书籍123和PET瓶124。注意，当然不局限此，ID签条20可以设在各种各样的物品如盒饭等的包装纸等的包装用容器类；DVD软件、录像带等的记录媒体；自行车等的车辆、船舶等的交通工具类；包、眼镜等的随身物品；食料品、饮料等的食品类；衣服、鞋等的衣类；医疗器具、健康器具等的保健用品类；家具、照明器具等的生活用品类；医药品、农药等的药品类；液晶显示装置、EL显示装置、电视装置(电视接收机、薄型电视接收机)、手机等的电子设备等。由于用于本发明的IC芯片非常薄，所以，将薄膜集成电路安装到上述书籍等的物品中，也不会影响到物品的功能和外观设计。再者，在非接触型薄膜集成电路装置的情况下，天线和芯片可以形成为一体，因此，容易直接转写到具有曲面的商品上。
图16C表示将ID签条20直接贴合到水果类131的新鲜食品上的状态。图16D表示使用内置有IC芯片110的包装用膜类127包装蔬菜类130的新鲜食品的一个例子。注意，在将ID签条贴合到商品的情况下，可能有被剥离的情况，但是，在使用包装用膜类来包装商品的情况下，由于不容易剥离包装用膜类，所以，在防盗对策上也具有一定的优点。
通过在纸币、硬币、有价证券类、证书类、无记名债券类等中设置RFID，可以防止伪造。此外，通过在包装用容器类、书籍类、记录媒体等、随身物品、食品类、生活用品类、电子设备等中设置RFID，可以谋求改善检查系统和租借店的系统等的效率。通过在交通工具类、保健用品类、药品类等中设置RFID，可以防止伪造和偷盗，而且，当是药品类时，可以防止药品的服用错误。作为设置RFID的方法，将RFID贴到物品的表面或埋在物品中。例如，在是书的情况下，可以埋在纸中，而在是由有机树脂构成的包装器的情况下，可以埋在该有机树脂中。
如上所述那样，通过在包装用容器类、记录媒体、随身物品、食品类、衣类、生活用品类、电子设备等中设置RFID，可以谋求改善检查系统和租借店的系统等的效率。此外，通过在交通工具类中设置RFID，可以防止伪造和偷盗。此外，通过将RFID埋在动物等的生物中，可以容易鉴别各生物个体。例如，通过将RFID埋在家畜等的生物中，可以容易鉴别生年、性别、或种类等。
如上所述那样，使用了本发明的布线衬底的半导体装置，可以设在任何物品中。通过使用本发明，可以通过简单的工艺制造低成本的半导体装置，而不用进行多次的复杂的步骤。注意，本实施方式可以与其他实施方式和实施例自由地组合而实施。
实施例1
本实施例将说明实施方式1所示的布线衬底的制造结果。
首先，通过丝网印刷法在玻璃衬底上形成导电树脂。在本实施例中，使用网眼数#250作为丝网印刷板，并且，在印刷板上放上包含约100g的银的树脂(日本埃奇森有限公司(Acheson(Japan)Ltd，)生产的Electrodag427SS，使用聚酯基树脂作为粘合剂)作为导电树脂，接着，使用刮器将包含银的树脂涂敷在相当于图形形成部的印刷板开口部以及整个面上。此时，刮器不接触印刷板，并且以80mm/sec的速度移动刮器。其次，使用涂刷器将包含银的树脂从印刷板开口部涂敷在基材上。涂刷器接触印刷板，其速度为100mm/sec。使用压缩空气推入涂刷器，其压力为0.150MPa。在基材上涂敷包含银的树脂之后，为了除去树脂的凹凸，对印刷物进行5分钟的平整处理，并且以200℃焙烧30分钟。焙烧是在间接加热气氛中进行的。
然后，对形成有包含银的树脂的衬底进行铜(Cu)的电镀处理。在本实施例中，使用如下电镀槽：在500ml的水中使用146.38g的五水硫酸铜(copper sulfate pentahydrate)、15ml的浓硫酸、平均分子量为2000的150mg的聚乙二醇。首先，将146.38g的硫酸铜五水化合物和500ml的水加入到烧杯中，而且，在使用搅拌机搅拌的同时加入15ml的浓硫酸和150mg的聚乙二醇并使其全部溶解。然后，以形成在衬底上的包含银的树脂为阴极，而以铜板(包含磷)为阳极，而且，在搅拌电镀槽的同时使0.03A的电流流过6分钟，以在形成在衬底上的包含银的树脂上形成铜膜。电镀处理时的电流密度为大约1.0A/cm2。在进行了电镀处理之后，从电解槽取出衬底，而且，使用纯水清洗衬底。图17A表示当根据本实施例进行电镀处理来将铜膜1203形成在玻璃衬底1201上的包含银的树脂1202上时的SEM(扫描电子显微镜)照片。
然后，在铜膜上贴合转置用基体并从衬底剥离转置用基体，以剥离铜膜和包含银的树脂。如图17B所示那样，由于容易剥离铜膜和包含银的树脂，所以可以容易制造铜膜。容易剥离图形和通过电镀处理形成的导电膜的原因如下：与通过进行电镀处理来形成的导电膜的成长中产生的导电膜的应力相比，图形和导电膜之间的界面上的贴紧力较低，而使得它们分离·剥离。作为影响到图形和导电膜之间的界面的贴紧力的因素，可以举出图形的形状、图形的表面的形状(凹凸的状态)、图形的材料、图形的电特性、图形的机械特性、通过电镀处理形成的导电膜的材料、通过电镀处理形成的导电膜的电特性、通过电镀处理形成的导电膜的机械特性、或图形和电镀槽之间的可湿性(表面特性)、等等。
本说明书根据2005年7月8日在日本专利局受理的日本专利申请编号2005-200756而制作，所述申请内容包括在本说明书中。

Claims (17)

1.一种半导体装置的制造方法，它包括如下步骤：
进行电镀处理而在具有导电性的图形上形成导电膜，其中所述图形是设在第一衬底上的；
将基体贴合在所述导电膜上；
从所述第一衬底上分离所述基体，使得所述导电膜从所述图形上分离；
在第二衬底上形成剥离层；
在剥离层上形成包括至少一个薄膜晶体管的IC芯片；
将所述导电膜电连接于所述IC芯片；以及
从所述IC芯片上除去或分离所述剥离层，以从IC芯片上分离所述第二衬底。
2.根据权利要求1的半导体装置的制造方法，其中，所述图形包括包含Fe、Al、Cu、Ag、Ni、W、Ti、Mg、Nb、或Sn的材料。
3.根据权利要求1的半导体装置的制造方法，其中，所述导电膜包含Ag和Au的合金、Cu和Au的合金、Ni和Au的合金、Cd和Au的合金、Co和Au的合金、Cu、Ni、Sn、Pb、Cr、Au、Ag、Rh、Co、或Cd。
4.根据权利要求1的半导体装置的制造方法，其中，所述IC芯片还包括至少一个存储元件。
5.一种半导体装置的制造方法，它包括如下步骤：
进行电镀处理而在具有导电性的图形上形成导电膜，其中所述图形是设在第一衬底上的；
在所述电镀处理后使用纯水清洗所述衬底；
将基体贴合在所述导电膜上；
从所述第一衬底上分离所述基体，使得所述导电膜从所述图形上分离；
在第二衬底上形成剥离层；
在剥离层上形成包括至少一个薄膜晶体管的IC芯片；
将所述导电膜电连接于所述IC芯片；
从所述基体分离所述导电膜；
使用第三衬底覆盖所述IC芯片和所述导电膜；以及
从所述IC芯片上除去或分离所述剥离层，以从IC芯片上分离所述第二衬底。
6.根据权利要求5的半导体装置的制造方法，其中，所述图形包括包含Fe、Al、Cu、Ag、Ni、W、Ti、Mg、Nb、或Sn的材料。
7.根据权利要求5的半导体装置的制造方法，其中，所述导电膜包含Ag和Au的合金、Cu和Au的合金、Ni和Au的合金、Cd和Au的合金、Co和Au的合金、Cu、Ni、Sn、Pb、Cr、Au、Ag、Rh、Co、或Cd。
8.根据权利要求5的半导体装置的制造方法，其中，所述IC芯片还包括至少一个存储元件。
9.一种半导体装置的制造方法，它包括如下步骤：
进行电镀处理而在具有导电性的图形上形成导电膜，其中所述图形是设在第一衬底上的；
将基体贴合在所述导电膜上；
从所述第一衬底分离所述基体以从所述图形分离所述导电膜；
在第二衬底上形成剥离层；
在剥离层上形成包括至少一个薄膜晶体管的IC芯片；
将所述导电膜电连接于所述IC芯片；
从所述基体分离所述导电膜；
使用第三衬底覆盖所述IC芯片和所述导电膜；以及
从所述IC芯片上除去或分离所述剥离层，以从IC芯片上分离所述第二衬底。
10.根据权利要求9的半导体装置的制造方法，其中，所述第三衬底是包括聚丙烯、聚酯、乙烯、聚氟乙烯、以及氯乙烯中的至少一种的膜。
11.根据权利要求9的半导体装置的制造方法，其中，所述第三衬底是由纤维材料构成的纸。
12.根据权利要求9的半导体装置的制造方法，其中，所述第三衬底是抗静电膜。
13.根据权利要求9的半导体装置的制造方法，其中，所述第三衬底是包含无机蒸发沉积膜和纸类中的至少一种的膜和包含丙烯基合成树脂和环氧基合成树脂中的至少一种的粘结性合成树脂的叠层膜。
14.根据权利要求13的半导体装置的制造方法，其中，所述纸类是由聚酯或聚酰胺构成的。
15.根据权利要求9的半导体装置的制造方法，其中，所述图形包括包含Fe、Al、Cu、A g、Ni、W、Ti、Mg、Nb、或Sn的材料。
16.根据权利要求9的布线衬底的制造方法，其中，所述导电膜包含Ag和Au的合金、Cu和Au的合金、Ni和Au的合金、Cd和Au的合金、Co和Au的合金、Cu、Ni、Sn、Pb、Cr、Au、Ag、Rh、Co、或Cd。
17.根据权利要求9的布线衬底的制造方法，其中，所述IC芯片还包括至少一个存储元件。
CN2006101013235A 2005-07-08 2006-07-07 布线衬底以及半导体装置的制造方法 Expired - Fee Related CN1893003B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005200756 2005-07-08
JP2005200756 2005-07-08
JP2005-200756 2005-07-08

Publications (2)

Publication Number Publication Date
CN1893003A CN1893003A (zh) 2007-01-10
CN1893003B true CN1893003B (zh) 2010-05-26

Family

ID=37597701

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006101013235A Expired - Fee Related CN1893003B (zh) 2005-07-08 2006-07-07 布线衬底以及半导体装置的制造方法

Country Status (2)

Country Link
US (2) US7685706B2 (zh)
CN (1) CN1893003B (zh)

Families Citing this family (41)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7928910B2 (en) * 2005-03-31 2011-04-19 Semiconductor Energy Laboratory Co., Ltd. Wireless chip and electronic device having wireless chip
CN101156162B (zh) * 2005-03-31 2012-05-16 株式会社半导体能源研究所 无线芯片以及具有无线芯片的电子设备
US7824324B2 (en) * 2005-07-27 2010-11-02 Neuronetics, Inc. Magnetic core for medical procedures
US8786510B2 (en) 2006-01-24 2014-07-22 Avery Dennison Corporation Radio frequency (RF) antenna containing element and methods of making the same
US20080008318A1 (en) * 2006-07-10 2008-01-10 Kabushiki Kaisha Toshiba Image Forming Apparatus and Document Management System
EP1970951A3 (en) * 2007-03-13 2009-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
EP1970952A3 (en) * 2007-03-13 2009-05-06 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and manufacturing method thereof
US9177811B2 (en) 2007-03-23 2015-11-03 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5268395B2 (ja) * 2007-03-26 2013-08-21 株式会社半導体エネルギー研究所 半導体装置の作製方法
EP1976000A3 (en) * 2007-03-26 2009-05-13 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
EP1978472A3 (en) * 2007-04-06 2015-04-22 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and method for manufacturing the same
JP5346497B2 (ja) 2007-06-12 2013-11-20 株式会社半導体エネルギー研究所 半導体装置
JP2009205669A (ja) * 2008-01-31 2009-09-10 Semiconductor Energy Lab Co Ltd 半導体装置
FI121592B (fi) 2008-03-26 2011-01-31 Tecnomar Oy Piirilevylaminaatin, erityisesti rfid-antennilaminaatin valmistusmenetelmä ja piirilevylaminaatti
WO2009130822A1 (ja) * 2008-04-25 2009-10-29 シャープ株式会社 多層配線、半導体装置、表示装置用基板及び表示装置
US8053253B2 (en) * 2008-06-06 2011-11-08 Semiconductor Energy Laboratory Co., Ltd. Method for manufacturing semiconductor device
JP5473413B2 (ja) * 2008-06-20 2014-04-16 株式会社半導体エネルギー研究所 配線基板の作製方法、アンテナの作製方法及び半導体装置の作製方法
JP2010041045A (ja) * 2008-07-09 2010-02-18 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法
KR102026604B1 (ko) 2008-07-10 2019-10-01 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 전자 기기
TWI475282B (zh) * 2008-07-10 2015-03-01 Semiconductor Energy Lab 液晶顯示裝置和其製造方法
JP5216716B2 (ja) 2008-08-20 2013-06-19 株式会社半導体エネルギー研究所 発光装置及びその作製方法
JP2011003522A (ja) 2008-10-16 2011-01-06 Semiconductor Energy Lab Co Ltd フレキシブル発光装置、電子機器及びフレキシブル発光装置の作製方法
JP5583951B2 (ja) * 2008-11-11 2014-09-03 株式会社半導体エネルギー研究所 半導体装置の作製方法
JP5470054B2 (ja) 2009-01-22 2014-04-16 株式会社半導体エネルギー研究所 半導体装置
US8877648B2 (en) * 2009-03-26 2014-11-04 Semprius, Inc. Methods of forming printable integrated circuit devices by selective etching to suspend the devices from a handling substrate and devices formed thereby
US8325047B2 (en) * 2009-04-08 2012-12-04 Sabic Innovative Plastics Ip B.V. Encapsulated RFID tags and methods of making same
KR101732397B1 (ko) * 2009-06-05 2017-05-04 가부시키가이샤 한도오따이 에네루기 켄큐쇼 광전 변환 장치 및 그의 제작 방법
KR101677076B1 (ko) * 2009-06-05 2016-11-17 가부시키가이샤 한도오따이 에네루기 켄큐쇼 광전 변환 디바이스 및 그 제조 방법
CN102460722B (zh) * 2009-06-05 2015-04-01 株式会社半导体能源研究所 光电转换装置及其制造方法
TWI517268B (zh) * 2009-08-07 2016-01-11 半導體能源研究所股份有限公司 端子構造的製造方法和電子裝置的製造方法
JP5719560B2 (ja) * 2009-10-21 2015-05-20 株式会社半導体エネルギー研究所 端子構造の作製方法
CN102947083B (zh) 2010-06-14 2016-08-17 艾利丹尼森公司 箔层压片半成品和制造方法
US9672711B2 (en) 2011-01-07 2017-06-06 Southern Imperial, Inc. System and method for integrated product protection
CN106099312B (zh) 2012-03-23 2019-09-06 Lg伊诺特有限公司 天线组件
US9806565B2 (en) 2012-03-23 2017-10-31 Lg Innotek Co., Ltd. Wireless power receiver and method of manufacturing the same
KR101762778B1 (ko) 2014-03-04 2017-07-28 엘지이노텍 주식회사 무선 충전 및 통신 기판 그리고 무선 충전 및 통신 장치
JPWO2015145886A1 (ja) * 2014-03-25 2017-04-13 パナソニックＩｐマネジメント株式会社 電極パターンの形成方法及び太陽電池の製造方法
JP2018525727A (ja) * 2015-08-06 2018-09-06 シン フィルム エレクトロニクス エーエスエー 印刷スタッドバンプを有する無線タグ、ならびにそれを作製および使用する方法
CN209265885U (zh) 2018-09-19 2019-08-16 昆山工研院新型平板显示技术中心有限公司 拉伸电极及包含其的电子器件
KR20200093100A (ko) 2019-01-25 2020-08-05 삼성디스플레이 주식회사 표시 장치용 도전선, 이를 포함하는 표시 장치, 및 이를 포함하는 표시 장치의 제조 방법
CN109811331B (zh) * 2019-02-27 2021-01-01 西京学院 一种硅表面镀层及其制备工艺和用途

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5850797A (ja) 1981-09-21 1983-03-25 株式会社井上ジャパックス研究所 プリント配線板の製造方法
WO1996009175A1 (fr) 1994-09-22 1996-03-28 Rohm Co., Ltd. Carte de ci du type sans contact et procede de fabrication de cette carte
JPH1174413A (ja) 1997-07-01 1999-03-16 Sony Corp リードフレームとリードフレームの製造方法と半導体装置と半導体装置の組立方法と電子機器
US6208019B1 (en) 1998-03-13 2001-03-27 Kabushiki Kaisha Toshiba Ultra-thin card-type semiconductor device having an embredded semiconductor element in a space provided therein
FR2778475B1 (fr) 1998-05-11 2001-11-23 Schlumberger Systems & Service Carte a memoire du type sans contact, et procede de fabrication d'une telle carte
US6412702B1 (en) 1999-01-25 2002-07-02 Mitsumi Electric Co., Ltd. Non-contact IC card having an antenna coil formed by a plating method
JP2000286056A (ja) 1999-03-30 2000-10-13 Fuji Photo Film Co Ltd エレクトロルミネッセンス素子材料およびエレクトロルミネッセンス素子
JP2000299339A (ja) 1999-04-14 2000-10-24 Shinko Electric Ind Co Ltd 半導体装置の製造方法
JP2001060664A (ja) 1999-08-23 2001-03-06 Mitsubishi Electric Corp 半導体装置
JP2001127409A (ja) 1999-10-27 2001-05-11 Matsushita Electric Ind Co Ltd メッキ転写原版およびその製造方法とそれを用いた電子部品の製造方法
US6451154B1 (en) * 2000-02-18 2002-09-17 Moore North America, Inc. RFID manufacturing concepts
JP2001284521A (ja) 2000-03-30 2001-10-12 Kyodo Printing Co Ltd 非接触ｉｃカード用アンテナ基板とその製造方法
JP2002151829A (ja) 2000-11-10 2002-05-24 Process Lab Micron:Kk 金属部パターン転写用基板、その製造方法及びそれを用いた耐熱性配線基板の製造方法
SG111923A1 (en) 2000-12-21 2005-06-29 Semiconductor Energy Lab Light emitting device and method of manufacturing the same
KR100910769B1 (ko) 2002-06-11 2009-08-04 삼성테크윈 주식회사 Ｉｃ 카드 및, 그것의 제조 방법
JP4154520B2 (ja) 2002-08-23 2008-09-24 株式会社村田製作所 配線基板の製造方法
JP2004282487A (ja) 2003-03-17 2004-10-07 Sony Chem Corp アンテナ素子及びその製造方法
US20040200061A1 (en) * 2003-04-11 2004-10-14 Coleman James P. Conductive pattern and method of making

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
同上.

Also Published As

Publication number Publication date
US20100120205A1 (en) 2010-05-13
CN1893003A (zh) 2007-01-10
US9155204B2 (en) 2015-10-06
US7685706B2 (en) 2010-03-30
US20070020932A1 (en) 2007-01-25

Similar Documents

Publication Publication Date Title
CN1893003B (zh) 布线衬底以及半导体装置的制造方法
JP7250882B2 (ja) 半導体装置、電子機器
CN1874060B (zh) 天线制造方法和半导体装置制造方法
US7767516B2 (en) Semiconductor device, manufacturing method thereof, and manufacturing method of antenna
US7713836B2 (en) Method for forming conductive layer and substrate having the same, and method for manufacturing semiconductor device
CN101088158B (zh) 半导体装置
CN100565836C (zh) 半导体器件的制造方法
JP4494003B2 (ja) 半導体装置
CN101111938B (zh) 半导体器件和制造它的方法
CN100576480C (zh) 半导体器件的制造方法
KR101216125B1 (ko) 반도체장치
JP5084169B2 (ja) 半導体装置の作製方法
JP4827618B2 (ja) アンテナの作製方法、半導体装置の作製方法
JP5726341B2 (ja) 半導体装置の作製方法
KR20080048423A (ko) 기억장치 및 반도체 장치
CN1892983B (zh) 半导体装置的制造方法
JP4832185B2 (ja) 半導体装置の作製方法
JP5100012B2 (ja) 半導体装置及びその作製方法
JP5089037B2 (ja) 半導体装置の作製方法
JP5030470B2 (ja) 半導体装置の作製方法
JP2007043101A (ja) 半導体装置の作製方法
JP2007109220A (ja) 半導体装置およびその作製方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100526

Termination date: 20180707

CF01 Termination of patent right due to non-payment of annual fee