CN1855186A - 数据锁存电路、数据锁存电路的驱动方法以及显示器件 - Google Patents

数据锁存电路、数据锁存电路的驱动方法以及显示器件 Download PDF

Info

Publication number
CN1855186A
CN1855186A CNA2006100772591A CN200610077259A CN1855186A CN 1855186 A CN1855186 A CN 1855186A CN A2006100772591 A CNA2006100772591 A CN A2006100772591A CN 200610077259 A CN200610077259 A CN 200610077259A CN 1855186 A CN1855186 A CN 1855186A
Authority
CN
China
Prior art keywords
channel transistor
data
phase inverter
analog switch
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006100772591A
Other languages
English (en)
Other versions
CN1855186B (zh
Inventor
纳光明
上野达郎
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Energy Laboratory Co Ltd
Original Assignee
Semiconductor Energy Laboratory Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Energy Laboratory Co Ltd filed Critical Semiconductor Energy Laboratory Co Ltd
Publication of CN1855186A publication Critical patent/CN1855186A/zh
Application granted granted Critical
Publication of CN1855186B publication Critical patent/CN1855186B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3275—Details of drivers for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0294—Details of sampling or holding circuits arranged for use in a driver for data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2007—Display of intermediate tones
    • G09G3/2018—Display of intermediate tones by time modulation using two or more time intervals
    • G09G3/2022—Display of intermediate tones by time modulation using two or more time intervals using sub-frames
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3258—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the voltage across the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K3/00—Circuits for generating electric pulses; Monostable, bistable or multistable circuits
    • H03K3/02—Generators characterised by the type of circuit or by the means used for producing pulses
    • H03K3/353—Generators characterised by the type of circuit or by the means used for producing pulses by the use, as active elements, of field-effect transistors with internal or external positive feedback
    • H03K3/356—Bistable circuits
    • H03K3/356104—Bistable circuits using complementary field-effect transistors
    • H03K3/356113—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit
    • H03K3/356147—Bistable circuits using complementary field-effect transistors using additional transistors in the input circuit using pass gates

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Theoretical Computer Science (AREA)
  • Nonlinear Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Optics & Photonics (AREA)
  • Mathematical Physics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)

Abstract

本发明提供一种数据锁存电路，其能够通过低幅度的信号稳定工作，消耗较少的电能并能够抵抗TFT中的变化。当模拟开关开启时，数据信号输入到n沟道TFT的栅极电极，此时VDD被提供给反相器的输入端。当模拟开关关闭时，n沟道TFT根据数据信号的电平而导通或截止。当数据信号是H电平时，n沟道TFT导通，VSS被提供给反相器的输入端。当数据信号是L电平时，VDD被提供给反相器的输入端。因此，仅有VDD和VSS电平被提供给反相器的输入端。

Description

数据锁存电路、数据锁存电路的驱动方法以及显示器件
技术领域
本发明涉及一种以预期的定时采样并保持信号的数据锁存电路。特别地，本发明涉及在通过使用数字图像信号来显示图像的有源矩阵显示器件中用于采样并保持数字图像信号的数据锁存电路。而且，本发明涉及使用具有包括该数据锁存电路的驱动器电路的有源矩阵显示器件的电子设备。
背景技术
近年来，用于在绝缘衬底上形成薄膜晶体管(TFT)的技术已经取得显著的进步，由于对移动装置的平板显示器需求的增加，促使了以液晶显示器件为代表的平板显示器的发展。特别地，已经积极地促进了在一个衬底上整合地形成用于显示图像的像素部分和用于控制像素部分的驱动器电路(以下将像素部分和驱动器电路集中称作内部电路)的技术的发展。
内部电路连接到通过柔性印刷电路(FPC)等在外部提供的控制器IC等(以下称作外部电路)，内部电路受外部电路控制。近年来，随着半导体器件尺寸的减小，集成电路变得更小，这对于将其用于移动终端等是有利的。因此，要求进一步降低功耗。目前，用于外部电路的IC的驱动电压通常小于内部电路的驱动电压。
一般来讲，外部电路输出幅度大约为3.3V的信号，而内部电路需要大约5到10V的驱动电压，其高于从外部电路输出的信号的幅度。而且，内部电路需要数据锁存电路，用于以预定的定时以低幅度数字形式对数据信号进行取样并将该数据信号保持一定期间。
考虑到低幅度信号输入而制造了一些数据锁存电路(例如见专利文献1：日本专利申请公开No.2000-352957)。
但是，对应于低信号电压输入的数据锁存电路由于TFT特性的改变(特别是阈值的改变)会出错。而且，尽管数据锁存电路按照内部电路的驱动电压通过使用电平变换电路等增加信号的幅度可以响应这样的错误，但是额外使用这样的电平变换电路等增加了电路规模的扩展并增加了功耗。因此，期望通过从外部电路向内部电路输入低幅度信号而不作任何改变地执行正常的操作。
此处，图2A和2B显示了传统的一般数据锁存电路。图15A、15B和15C显示了图2A中使用的电路符号的等效电路。在图15A、15B和15C中，作为驱动电源，通过VDD表示正的电源，而通过VSS表示负的电源。
下面使用图2B所示的定时图简要地说明图2A中所示的数据锁存电路的操作。在图2B所示的T1期间内，取样(SAMP)信号设置为高(H)电平，倒相取样(SAMPB)信号设置为低(L)电平。钟控反相器200作为反相器工作，反相数据(DATA)信号并输出反相的数据信号。在使用模拟开关200a的情况下，输出数据(DATA)信号而没有任何改变。此时，通过图2B中“a”显示在使用钟控反相器200情况下的输出波形，作为图2A中“节点a”的状态。随后，反相器201进一步反相“节点a”的状态，并将其输出到输出端(OUT)。此时，通过图2B中OUT显示在使用钟控反相器200情况下的输出波形，作为图2A中OUT的状态。省略了在使用模拟开关200a情况下“节点a”和OUT的输出波形，因为该波形是图2B中所示的“节点a”和OUT的反相波形。此时，由于钟控反相器202的输出具有高阻抗，所以钟控反相器200或模拟开关200a的输出不被中断。
随后，T2期间开始，当取样(SAMP)信号为低(L)电平，倒相取样(SAMPB)信号为高(H)电平时，钟控反相器200或模拟开关200a的输出具有高阻抗；因此，停止对数据(DATA)信号进行取样。此时，出现了其中已经通过钟控反相器200反相的就在T1期间结束之前的数据(DATA)信号的输出，该信号被反相器201进一步反相并被输出。另一方面，钟控反相器202作为反相器工作，以便与反相器201形成环路。通过钟控反相器202确定反相器201的输出，即“节点a”的状态，而通过反相器201确定钟控反相器202的输出，即输出端(OUT)的状态。此状态在T2期间内持续保持，并且就在T1期间结束之前的DATA信号被保持。
之后，当在T3期间内再次将取样(SAMP)信号设置为高(H)电平，倒相取样(SAMPB)信号设置为低(L)电平时，钟控反相器200或模拟开关200a类似于T1期间而工作，在那时对数据(DATA)信号进行取样，并且以或不以倒相状态将取样的数据信号输出到“节点a”。当T4期间开始时，通过类似的操作保持就在T3期间结束之前的DATA信号。
根据取样(SAMP)信号和倒相取样(SAMPB)信号的状态重复上述的操作，由此重复地对数据(DATA)信号进行取样和保持。
但是，视频信号等的幅度小于逻辑元件的电源电压。如果将具有小幅度的视频信号保持在数据锁存电路中而不作任何改变，则直通电流流到数据保持部分中的逻辑元件，由此增加了功耗。
发明内容
针对上述的问题，本发明的目的是提供一种数据锁存电路，当从外部对具有小于电路的驱动电源幅度的幅度对信号进行取样时，其能够确实地工作而不产生错误的直通电流等。
按照本发明，通过组合图像数据等的数据信号的高(H)电平和低(L)电平、取样(SAMP)信号的高(H)电平和低(L)电平以及倒相取样(SAMPB)信号的高(H)电平和低(L)电平，确定反相器的输入电压。而且，在本发明的电路结构中，将第一电源电位(正的电源电位：VDD)或第二电源电位(负的电源电位：VSS)施加到反相器的输入端。
通过具有这样的电路结构，能够以电源电压来操作反相器。因此，在此电路结构中，能够降低流到传统反相器的直通电流，并且对阈值电压的依存度小于以前。因此，能够提供很难受到TFT特性变化的影响、具有较低的功耗、并能够稳定工作的电路。
本发明的数据锁存电路具有一种电路结构，其中即使输入信号的幅度小于驱动电源的幅度也只有VDD和VSS两个电位被施加到保持部分。通过具有这样的电路结构，因为能够降低直通电流，所以能够降低功耗，并且能够确实地执行操作，而不受TFT特性变化的影响。而且，由于不必要增加外部电路，所以能够降低功耗、布图(版图)面积和成本。
附图说明
在所附附图中，图1A和1B显示了本发明的数据锁存电路的结构的示例及其操作定时；
图2A和2B显示了传统的数据锁存电路的结构的示例及其操作定时；
图3显示了本发明的数据锁存电路的结构的示例；
图4显示了本发明的数据锁存电路的结构的示例；
图5显示了能够用于本发明的数据锁存电路的源极信号线驱动器电路的结构；
图6A和6B显示了实施方式3的显示器件的结构；
图7A和7B显示了在图6A或6B所示的显示器件中像素部分的结构的示例；
图8A至8C显示了在图6A和6B所示的显示器件中像素部分的结构的示例；
图9显示了在图6A或6B所示的显示器件中像素的结构的示例；
图10显示了实施方式7的显示模块；
图11显示了实施方式8的移动电话的结构；
图12显示了实施方式9的电视装置的结构；
图13A和13B显示了用于驱动实施方式8的移动电话的方法；
图14A至14C显示了用于驱动实施方式8的移动电话的方法；和
图15A至15C显示了图1A和1B中使用的电路符号的等效电路图。
具体实施方式
[实施方式]
[实施方式1]
下面将参照附图说明本发明的实施方式。在此实施方式的说明中，为了方便而使用下面的参数。应当注意，此处所示的参数是用于本发明电路的一个驱动条件，不同参数的其它组合也是允许的，只要能够获得与此实施方式中类似的操作效果即可。使用VSS＝0V和VDD＝5V(5Vpp)作为电路的驱动电源。将取样(SAMP)信号和倒相取样(SAMPB)信号的幅度设为5V的高(H)电平和0V(5Vpp)的低(L)电平。将取样1(SAMP1)信号和倒相取样1(SAMP1B)信号的幅度设为5V的高(H)电平和0V(5Vpp)的低(L)电平。将数据(DATA)信号的幅度设为3.3V的高(H)电平和0V(3.3Vpp)的低(L)电平。对于形成电路的TFT，将p沟道TFT的阈值电压设为-1.5V，将n沟道TFT的阈值电压设为1.5V。
在通过在绝缘衬底等上形成硅薄膜作为有源层而制造的薄膜晶体管中，由于其结构所以很难定义源极电极和漏极电极。因此，如果定义哪一个是源极电极或漏极电极不是特别必要的话，则此处将一个电极称作第一电极而将另一个电极第二电极。通常，在n沟道晶体管中，具有较低电位的电极作为源极电极，具有较高电位的电极作为漏极电极。而在p沟道晶体管中，具有较高电位的电极作为源极电极，具有较低电位的电极作为漏极电极。因此，在说明栅极-源极电压等的情况下，遵循上述内容来说明电路操作。
图1A显示了本发明实施方式的数据锁存电路的结构。图15A至15C显示了图1A中使用的电路符号的等效电路。图15A显示了模拟开关，其等效电路具有包括n沟道TFT 301和p沟道TFT 302的结构。图15B显示了反相器，其等效电路具有包括n沟道TFT 304和p沟道TFT 303的结构。图15C显示了钟控反相器，其等效电路具有包括n沟道TFT 307和308以及p沟道TFT 305和306的结构。数据锁存电路具有用于对数据(DATA)信号进行取样的模拟开关100和根据数据(DATA)信号的高(H)电平或低(L)电平的而导通或截止的n沟道TFT 103。数据锁存电路具有用于按照倒相取样(SAMPB)信号而输出VSS的n沟道TFT 104和用于按照倒相取样(SAMPB)信号而输出VDD的p沟道TFT 105。模拟开关100按照取样(SAMP)信号和倒相取样(SAMPB)信号而开或关。n沟道TFT 104和p沟道TFT 105的第一电极分别连接到VSS和VDD。n沟道TFT 104的第二电极连接到n沟道TFT 103的第一电极。n沟道TFT 103和p沟道TFT 105的每个第二电极都连接到反相器101的输入端和钟控反相器102的输出端。
该连接部分在图1A中由“a”表示，以下将其显示为“节点a”。反相器101的输出端连接到钟控反相器102的输入端。其连接部分在图1A中由OUT表示。反相器101和钟控反相器102对应于在图1A中的“y”，以下将其称为“保持模块y”。在图1B中，以下将“a”称作“输出a”，而将“b”称为“输出b”。
首先，参照图1A说明按照取样(SAMP)信号和倒相取样(SAMPB)信号的电路的操作。
现在说明当取样(SAMP)信号在高(H)电平以及倒相取样(SAMPB)信号在低(L)电平时的操作。此时，模拟开关100开启(在图15A的等效电路中n沟道TFT 301和p沟道TFT 302分别导通)。因此，对数据(DATA)信号进行取样，并将数据(DATA)信号输入到n沟道TFT 103的栅极电极。将低(L)电平(0V)的倒相取样(SAMPB)信号输入到p沟道TFT 105的栅极电极。p沟道TFT 105的第一电极(源极电极)具有VDD(5V)的电位，Vgs高于阈值电压，由此导通了p沟道TFT 105，将VDD输出到“节点a”。也将低(L)电平的倒相取样(SAMPB)信号输入到n沟道TFT 104的栅极电极。n沟道TFT 104的第一电极(源极电极)具有VSS(0V)的电位，Vgs低于阈值电压，由此截止了n沟道TFT 104。因此，确定了“节点a”的VDD电位，而不管数据(DATA)信号是位于高(H)电平还是低(L)电平。
另一方面，说明当取样(SAMP)信号在低(L)电平以及倒相取样(SAMPB)信号在高(H)电平时的操作。此时，模拟开关100关闭(模拟开关100的n沟道TFT 301和p沟道TFT 302分别截止)。这停止了对数据(DATA)信号进行取样，并且停止了将数据(DATA)信号输入到n沟道TFT 103的栅极电极。将高(H)电平(5V)的倒相取样(SAMPB)信号输入到n沟道TFT 104的栅极电极，n沟道TFT 104的第一电极(源极电极)具有VSS(0V)的电位。由于Vgs高于阈值电压，所以n沟道TFT 104导通，并将VSS输出到n沟道TFT 103的第一电极。也将高(H)电平(5V)的倒相取样(SAMPB)信号输入到p沟道TFT 105的栅极电极，p沟道TFT 105的第一电极(源极电极)具有VDD(5V)的电位，Vgs低于阈值电压，由此截止了p沟道TFT 105。
此时，如果由模拟开关100取样的数据(DATA)信号位于高(H)电平，则n沟道TFT 103的栅极电极为3.3V，而其第一电极(源极电极)的电位为VSS(0V)。由于Vgs高于阈值电压，所以n沟道TFT103导通，并将第一电极的VSS输出到“节点a”。如果数据(DATA)信号位于低(L)电平，则n沟道TFT 103的栅极电极为0V，而其第一电极(源极电极)的电位为VSS(0V)。由于Vgs低于阈值电压，所以n沟道TFT 103截止。因此，如果数据(DATA)信号位于高(H)电平，则确定了“节点a”的VSS电位。相反，如果数据(DATA)信号位于低(L)电平，则“节点a”的电位是VDD。
接下来，图1B中显示了此实施方式的数据锁存电路的定时图。在图1B中，以下将“a”称作“输出a”，而将“b”称作“输出b”。将参照图1A和1B详细说明用于保持“节点a”和OUT的电压的操作。
在T1期间的开始处，每个信号的定时如下所述：取样(SAMP)信号为高(H)电平，倒相取样(SAMPB)信号为低(L)电平，取样1(SAMP1)信号为高(H)电平，倒相取样1(SAMP1B)信号为低(L)电平，其中各个信号同时切换。没有必要一直同时执行此切换。但是，如果模拟开关100和钟控反相器102同时开启，则钟控反相器102的输出与n沟道TFT 103和p沟道TFT 105的输出叠加，导致不能进行预期的操作。相反的，根据取样(SAMP)信号、倒相取样(SAMPB)信号、取样1(SAMP1)信号和倒相取样1(SAMP1B)信号的定时之间的前后关系，会出现其中模拟开关100和钟控反相器102两者都关闭的期间。在此情况下，“节点a”处于浮置状态；尽管“节点a”被浮置片刻，但是“节点a”的电位不会立即波动。因此，可以缩短其中两者都关闭的期间。由于上述的定时，所以不影响操作。
下面说明T1和T2期间。在T1和T2期间内，由于取样(SAMP)信号为高(H)电平，倒相取样(SAMPB)信号为低(L)电平，所以通过模拟开关100对数据(DATA)信号进行取样。在T1期间结束后T2期间开始时，数据(DATA)信号保持反相；但是，由于在此期间内取样(SAMP)信号为高(H)电平，倒相取样(SAMPB)信号为低(L)电平，所以“节点a”输出VDD，而不管前述的数据(DATA)信号的电平。而且，由于用于控制钟控反相器102的取样1(SAMP1)信号和倒相取样1(SAMP1B)信号分别为高(H)电平和低(L)电平，所以输出具有高阻抗。通过这些操作，在T1和T2期间内将“节点a”反相的低(L)电平被输出到OUT。
在T2期间结束之后，取样(SAMP)信号为低(L)电平，倒相取样(SAMPB)信号为高(H)电平。因此，停止对数据(DATA)信号进行取样。此时，n沟道TFT 103的第一电极是VSS，就在T2期间结束之前已经通过模拟开关100取样的数据(DATA)信号(D2)的电平被保持在n沟道TFT 103的栅极电极中。
下面说明就在T2期间结束之前当数据(DATA)信号(D2)的高(H)电平被输入到n沟道TFT 103的栅极电极时的操作。如上所述，n沟道TFT 103导通，将VSS输出到“节点a”。而且，通过反相器101将VDD输出到OUT。随后，T3期间开始。由于在保持模块y的钟控反相器102中，取样1(SAMP1)信号为高(H)电平，倒相取样1(SAMP1B)信号为低(L)电平，所以钟控反相器102具有高阻抗。而且，由于在模拟开关100中取样(SAMP)信号为低(L)电平，倒相取样(SAMPB)信号为高(H)电平，所以模拟开关100具有高阻抗。也就是说，T3期间包括其中模拟开关100和钟控反相器102两者都关闭的期间。
在此情况下，“节点a”处于浮置状态；但是，由于信号的定时被置换的期间非常短，所以作为瞬间浮置的结果，“节点a”的电位不会立即波动。在T3期间结束之后T4期间开始时，取样1(SAMP1)信号为低(L)电平，倒相取样1(SAMP1B)信号为高(H)电平，钟控反相器102用作反相器。由于反相器101和钟控反相器102形成了反馈，它们的输出保持了OUT和“节点a”(VSS)的电位，所以在T4期间OUT具有VDD电位，直到钟控反相器102再次具有高阻抗为止。以此方式，取决于就在T2期间结束之前取样的数据(DATA)信号的高(H)电平，OUT能够保持VDD电位。
相反地，下面说明就在T2期间结束之前当数据(DATA)信号(D2)的低(L)电平被输入到n沟道TFT 103的栅极电极时的操作。如上所述，n沟道TFT 103截止，以使“节点a”输出VDD。通过反相器101将VSS提供给OUT。如上所述，在T3期间内“节点a”浮置片刻；但是，由于信号被置换的期间很短，所以“节点a”的电位不会波动。在T3期间结束之后T4期间开始时，取样1(SAMP1)信号为低(L)电平，倒相取样1(SAMP1B)信号为高(H)电平；因此钟控反相器102用作反相器。反相器101和钟控反相器102形成了反馈，它们的输出保持了OUT和“节点a”(VDD)，在T4期间OUT具有VSS(“输出b”)。以此方式，取决于就在T2期间结束之前取样的数据(DATA)信号的低(L)电平，OUT能够保持VSS。由于在T5期间之后以T1至T4期间的定时重复操作，所以省略了说明。
根据取样(SAMP)信号、倒相取样(SAMPB)信号、取样1(SAMP1)信号、倒相取样1(SAMP1B)信号的状态重复上述操作，使得重复进行取样和保持数据(DATA)信号。
通过上述操作，本发明的数据锁存电路与传统的数据锁存电路相比具有下面的优点。
在此实施方式的数据锁存电路中，只有VSS(0V)或VDD(5V)的电源电压被提供给“节点a”并输入到反相器101；因此，形成反相器101的n沟道TFT和p沟道TFT确实地专门工作。因此，错误的直通电流不会流到反相器101。因此，保持操作能够非常稳定，并且通过减小直通电流能够降低功耗。
另一个优点是电路操作不可能依赖于由TFT制造工艺导致的TFT特性的改变，特别是阈值电压的改变。
由于在此实施方式的数据锁存电路中只有VDD和VSS的电源电压被提供给“节点a”，所以将5V的电位输入到反相器101，n沟道TFT304的Vgs是5V，其高于阈值电压。因此，n沟道TFT 304导通。而且，由于p沟道TFT 303的Vgsp是0V，所以p沟道TFT 303截止。因此，反相器101的输出是VSS，错误的直通电流不会在VDD-VSS的电源电压之间流动，这使得能够确实地操作。与传统的电路结构相比，本发明能够提供不依赖于阈值电压的改变的电路结构。
在显示了此实施方式的图1A中，在图1B的T3期间内，当就在图1B中T2期间结束之前的数据(DATA)信号电压的电平为低(L)电平时，将电压VDD提供给“节点a”。然后，定时和电路具有当数据(DATA)信号的电压电平为高(H)电平时将VSS提供给“节点a”的结构。因此，根据数据(DATA)信号而输入VDD和VSS的电源电压，以使电路确实地操作。因此，如上所述，电路操作不取决于TFT的阈值电压，其不同于传统的电路。
以此方式，由于对TFT阈值电压的依存度小于传统的数据锁存电路中的依存度，所以能够获得可高度抵抗阈值电压变化的电路结构。
而且，图4显示了其中此实施方式中的结构被局部修改的结构。虽然保持模块y形成有反相器和钟控反相器，但是使用模拟开关和反相器而不是钟控反相器。其它的以图1B所示的定时操作；因此省略了说明。
图3显示了数据锁存电路的另一个节点。图3所示的数据锁存电路具有其中反相器401、模拟开关402和403以及p沟道TFT 407彼此连接而替代保持模块y的结构。p沟道TFT 407的第一电极连接到VDD，其第二电极连接到n沟道TFT 404的第二电极和反相器401的输入端，其栅极电极连接到模拟开关402的输入/输出端之一。模拟开关402的输入/输出端中的另一个连接到作为反相器401输出端的OUT，并连接到模拟开关403的输入/输出端之一。模拟开关403的输入/输出端中的另一个连接到n沟道TFT 404的栅极电极。其它的结构与图1A所示的数据锁存电路的结构相同。
控制信号(取样(SAMP)信号、倒相取样(SAMPB)信号、取样1(SAMP1)信号和倒相取样1(SAMP1B)信号)按照与图1B所示的定时图类似的定时操作。此后，将图3中所示的“b”称作“节点b””。由于T1至T3期间内的操作与图1A所示的实施方式中的操作相同，所以省略说明。
下面说明在T3期间内当VSS被提供给“节点b”时的操作，也就是当数据(DATA)信号(D2)为高(H)电平时的操作。在T4期间的开始处，取样1(SAMP1)信号为低(L)电平，倒相取样1(SAMP1B)信号为高(H)电平，由此模拟开关402和403保持开启。VSS被提供给“节点b”并且VDD通过反相器401被提供给OUT。由于模拟开关402和403开启，所以VDD输入到p沟道TFT 407的栅极电极，由此p沟道TFT 407截止。同时，VDD(5V)输入到n沟道TFT 404的栅极电极，n沟道TFT 404的第一电极(源极电极)的电位是VSS(0V)。由于Vgs高于阈值电压，所以n沟道TFT 404导通。因此，VSS通过n沟道TFT 404输入到“节点b”。此时，n沟道TFT 404、n沟道TFT 405、反相器401和模拟开关403形成反馈。也就是说，“节点b”的状态由n沟道TFT 404和n沟道TFT 405确定，OUT的状态由反相器401确定。此状态在T4期间内延续，并且OUT具有如图1B所示的“输出a”。
类似地，说明当VDD被提供给“节点b”时的操作，也就是当数据(DATA)信号(D2)为低(L)电平时的操作。在T4期间的开始处，如上所述模拟开关402和403保持开启。此时，VDD被提供给“节点b”并且VSS通过反相器401被提供给OUT。OUT的VSS通过模拟开关402和403分别输入到p沟道TFT 407和n沟道TFT 404的栅极电极。p沟道TFT 407的栅极电位是VSS(0V)，而其第一电极(源极电极)的电位是VDD(5V)。由于Vgs高于阈值电压，所以p沟道TFT 407导通。N沟道TFT 404的栅极电位是VSS(0V)，而其第一电极(源极电极)的电位是VSS(0V)。由于Vgs低于阈值电压，所以n沟道TFT 404截止。因此，VDD通过p沟道TFT 407输入到“节点b”。此时，由p沟道TFT 407、反相器401和模拟开关402形成反馈。也就是说，“节点b”的状态由p沟道TFT 407确定，OUT由反相器401确定。此状态在T4期间内延续，并且OUT具有“输出b”。
当以此方式保持高(H)电平的数据(DATA)信号时，由n沟道TFT 404、模拟开关403和反相器401形成反馈。另一方面，当保持低(L)电平的数据(DATA)信号时，由p沟道TFT 407、模拟开关402和反相器401形成反馈。通过以此方式固定n沟道TFT 404和p沟道TFT 407的栅极电极来形成用于保持的两个反馈，可使电路操作稳定，并且能够确实地操作电路。
[实施方式2]
此实施方式将说明在源极信号线驱动器电路中使用此实施方式所采用的数据锁存电路的示例。源极信号线驱动器电路对将要输入的数据信号进行取样，并将已经被模拟转换的信号输出到与待驱动像素对应的源极线。
图5显示了源极信号线驱动器电路的结构示例。源极信号线驱动器电路通常包括移位寄存器600，锁存电路601和D/A转换电路(数字/模拟转换器：DAC)602。通常，在源极信号线驱动器电路中，当操作锁存电路时额外地还需要一些电平移位器来放大数据信号；但是，在本发明中这些电平移位器不是必需的。在实际的源极驱动器中其数量与像素的行数对应的源极线是必需的；因此，在显示器件中源极驱动器部分包括与行具有相同数量地排列的图5所示的电路。
从移位寄存器600发出的取样(SAMP)信号和倒相取样(SAMPB)信号被输入到锁存电路601。根据用于控制锁存电路中钟控反相器的取样(SAMP)信号、倒相取样(SAMPB)信号、取样1(SAMP1)信号和倒相取样1(SAMP1B)信号，锁存电路601保持并输出从外部电路输入的数据(DATA)信号，并将数据(DATA)信号发送到D/A转换电路。根据D/A转换电路中多个锁存电路的输出从多个电源灰度线(VOL)选择一个或两个，选择电压范围内的电压，并将其输出到源极线(Source)。
移位寄存器包括多个反相器和钟控反相器，在将输入的信号移位一个周期或1/2周期之后输出该输入的信号。可以使用已知的移位寄存器作为该移位寄存器。D/A转换电路将数字信号转换为模拟信号，并且按照该结构可以具有各种模式。类似于移位寄存器，可以使用已知的D/A转换电路。在DAC之后可以提供模拟缓冲器。
此外，尽管此实施方式说明了模拟输出已经被数字输入的信号的示例，但是必然地，也能够数字输出已经被数字输入的信号。
[实施方式3]
此实施方式将参照图6A和6B说明包括实施方式1和2中所示的数据锁存电路的显示器件，其中通过将使用表示电致发光材料的发光元件应用到像素来形成该显示器件的显示屏。
在图6A中，显示板1501具有像素部分1503，像素部分1503包括以矩阵方式排列的多个像素1502。每个像素1502具有例如TFT的开关元件和与其连接的发光元件。连接外部电路1507和显示板1501的连接布线1508可以安装用于形成信号线驱动器电路1505和扫描线驱动器电路1506的驱动器IC。实施方式1和2中所示的数据锁存电路结合在该驱动器IC中。
作为另一种方式，可以在形成有像素部分1503的衬底上提供信号线驱动器电路1505和扫描线驱动器电路1506，如图6B所示。这些驱动器电路形成有与像素1502相同的TFT，并且可以形成有p沟道TFT和n沟道TFT。实施方式1和2中所示的数据锁存电路形成有TFT。在此情况下，优选地是通过多晶半导体形成TFT的沟道形成区。
这样的显示器件包括数据锁存电路，该数据锁存电路通过减小直通电流而降低功耗，不受TFT特性改变的影响并且能够确实地工作，因此增加外部电路不再是必需的，并且能够降低功耗、布图(版图)面积和成本。
[实施方式4]
图7A显示了图6A和6B中所示的像素部分1503(以下称作第一像素部分)的结构示例。像素部分1503包括多条信号线S1至Sp(p是自然数)、与多条信号线S1至Sp交叉提供的多条扫描线G1至Gq(q是自然数)、以及为信号线S1至Sp和扫描线G1至Gq的每个交叉点提供的像素部分1502。在此情况下，像素1502表示一个区域，该区域通过被信号线和扫描线包围而分割的区域。
图7B显示了图7A中所示的像素1502的结构。图7B显示了在选自于多条信号线S1至Sp的一条Sx(x是p或小于p的自然数)与选自于多条扫描线G1至Gq的一条Gy(y是q或小于q的自然数)的交叉点处形成的像素1502。像素1502具有第一TFT 701、第二TFT702、电容器元件703和发光元件704。此实施方式显示了使用具有一对电极并通过在该对电极之间提供电流而发光的元件作为发光元件704。而且，第二TFT 702的寄生电容等可以积极地用作电容器元件703。第一TFT 701和第二TFT 702可以是n沟道TFT或p沟道TFT。
第一TFT 701的栅极连接到扫描线Gy，第一TFT 701的源极和漏极之一连接到信号线Sx，而另一个连接到第二TFT 702的栅极和电容器元件703的一个电极。电容器元件703的另一个电极连接到被施加电位V3的接线端705。第二TFT 702的源极和漏极之一连接到发光元件704的一个电极，而另一个连接到被施加电位V2的接线端706。发光元件704的另一个电极连接到被施加电位V1的接线端707。
下面说明具有这样结构的像素1502的操作。选择多条扫描线G1至Gq的一条，并且在选择扫描线的同时将图像信号输入到所有的多条信号线S1至Sp。以此方式，将图像信号输入到像素部分1503的一行像素中。通过继续从多条扫描线G1至Gq选择而进行类似的操作，将图像信号输入到像素部分1503中的所有像素1502。
下面说明像素1502的操作，其中选择了多条扫描线G1至Gq的一条Gy，并且从多条信号线S1至Sp的一条Sx输入图像信号。当选择扫描线Gy时，第一TFT 701导通。TFT的导通状态意味着源极和漏极电性连接的状态，而TFT的截止状态意味着源极和漏极电性不连接的状态。当第一TFT 701导通时，输入到信号线Sx的图像信号通过第一TFT 701输入到第二TFT 702的栅极。选择第二TFT 702是导通还是截止取决于输入的图像信号。如果第二TFT 702导通，则第二TFT702的漏极电流被提供至发光元件704，由此发光元件704发光。
保持电位V2和电位V3，使得在第二TFT 702导通时电位差持续不变。电位V2和电位V3可以是相同的电位。在电位V2和电位V3是相同电位的情况下，接线端705和接线端706可以连接到同一条布线上。当选择发光元件704的光发射时，设置电位V1和电位V2使其具有预定的电位差。因此，将电流提供给发光元件704，由此发光元件704发光。
类似于实施方式3，具有像素部分1503的这样的显示器件通过包括实施方式1或2中所示的数据锁存电路而具有有利的效果。也就是说，由于数据锁存电路通过减小直通电流而降低功耗，不受TFT特性改变的影响并且能够确实地工作，因此增加外部电路不再是必需的，并且能够降低功耗、版图面积和成本。
[实施方式5]
图8A显示了图6A和6B中所示的像素部分1503的另一个结构示例。像素部分1503包括多条(第一)信号线S1至Sp(p是自然数)、与多条信号线S1至Sp交叉提供的多条扫描线G1至Gq(q是自然数)和多条扫描线R1至Rq、以及为信号线S1至Sp和扫描线G1至Gq的每个交叉点提供的像素1502。
图8B显示了图8A中所示的像素1502的结构。图8B显示了在选自于多条信号线S1至Sp的一条Sx(x是p或小于p的自然数)、选自于多条扫描线G1至Gq的一条Gy(y是q或小于q的自然数)与选自于多条扫描线R1至Rq的一条Ry的交叉点处形成的像素1502。在具有图8B所示结构的像素中，通过相同的参考标记表示与图7B中相同的部分，并且省略其说明。图8B与图7B不同之处在于在图7B所示的像素1502中提供第三TFT 708。第三TFT 708可以是p沟道TFT或者是n沟道TFT。
第三TFT 708的栅极连接到扫描线Ry，第三TFT 708的源极和漏极之一连接到第二TFT 702的栅极和电容器元件703的一个电极，而另一个连接到被施加电位V4的接线端709。
具有图8A和8B所示结构的像素通过具有扫描线Ry和第三TFT
708具有下面的特点，与从信号线Sx输入的图像信号无关，像素1502中的发光元件704不发光。通过输入到扫描线Ry的信号，能够设定像素1502中发光元件704发光的时间。因此，发光期间比通过连续选择扫描线G1至Gq而选择所有的扫描线G1至Gq的期间短。以此方式，在按照时分灰度法显示的情况下，能够设定短的子帧期间，这使得能够表示高的灰度。
可以设定电位V4，使得在第三TFT 708导通时第二TFT 702截止。例如，可以设定电位V4，使其在第三TFT 708导通时与电位V2相同。通过将电位V2和电位V4设置为相同电位，释放了保持在电容器元件703中的电荷，使得第二TFT 702的源极和栅极之间的电压为0，由此第二TFT 702截止。在将电位V2和电位V4设置为相同电位的情况下，接线端706和接线端709可以连接到相同的布线。
第三TFT 708不限于图8B所示的布置。例如，第三TFT 708可以与第二TFT 702串联设置。在此结构中，通过输入到扫描线Ry的信号而截止第三TFT 708，由此阻挡了提供给发光元件704的电流。因此，发光元件704不发光。
可以使用二极管来代替图8B所示的第三TFT 708。图8C显示了使用二极管代替第三TFT 708的像素的结构。在图8C中，通过相同的参考标记表示与图8B中相同的部分，并省略其说明。二极管710的一个电极连接到扫描线Ry，而另一个电极连接到第二TFT 702的栅极和电容器元件703的一个电极。
在二极管710中，电流从一个电极提供至另一个电极。第二TFT
702是p沟道TFT。通过增加二极管710的一个电极的电位，能够增加第二TFT 702的栅极电位以便截止第二TFT 702。
图8C显示了二极管710的结构，其中电流从连接到扫描线Ry的一个电极提供给连接到第二TFT 702的栅极的另一个电极，并且第二TFT 702是p沟道TFT。但是，本发明不限于此。二极管710可以具有其中电流从连接到第二TFT 702的栅极的另一个电极提供给连接到扫描线Ry的一个电极并且第二TFT 702是n沟道TFT的结构。当第二TFT 702是n沟道TFT时，降低二极管710的所述一个电极的电位以降低第二TFT 702的栅极的电位，由此截止第二TFT 702。
可以使用以二极管方式连接的TFT作为二极管710。给出了漏极和栅极彼此连接的TFT作为以二极管方式连接的TFT。可以使用p沟道TFT或者n沟道TFT作为以二极管方式连接的TFT。
类似于实施方式3，具有像素部分1503的这样的显示器件通过包括实施方式1或2中所示的数据锁存电路而具有有利的效果。也就是说，由于数据锁存电路通过减小直通电流而降低功耗，不受TFT特性改变的影响并且能够确实地工作，因此增加外部电路不再是必需的，并且能够降低功耗、版图面积和成本。
[实施方式6]
下面参照图9说明实施方式3至5所示的显示器件中的像素结构的模式。图9是包括TFT和连接到该TFT的发光元件的像素的剖面图。
在图9中，在衬底1000上形成阻挡层1001、形成TFT 1100的半导体层1002和形成电容器部分1101的一个电极的半导体层1002。在其上形成第一绝缘层1003，用作TFT 1100中的栅极绝缘层并用作用于形成电容器部分1110中电容的介电层。
在第一绝缘层1003上形成用于形成栅极电极1004和电容器部分1101的另一个电极的导电层1104。将要连接到TFT 1100的布线1007连接到发光元件1012的第一电极1008。第一电极1008形成在第三绝缘层1006上。第二绝缘层1005可以形成在第一绝缘层1003与第三绝缘层1006之间。发光元件1012形成有第一电极1008、EL层1009和第二电极1010。此外，形成第四绝缘层1011，使其覆盖第一电极1008的外围端部分以及第一电极1008与布线1007的连接部分。
接下来，说明上述结构的细节。可以使用由硼硅酸钡玻璃、硼硅酸铝玻璃等制成的玻璃衬底，石英衬底，陶瓷衬底等作为衬底1000。而且，可以使用包括不锈钢的金属衬底或者表面上形成有绝缘膜的半导体衬底。此外，可以使用包括例如塑料的合成树脂的柔性衬底。可以通过例如化学机械抛光(CMP)方法的抛光来平坦化衬底1000的表面。
能够使用包括硅氧化物、氮化硅、氧氮化硅(即氮化硅的氧化物)等的绝缘膜作为阻挡层1001。阻挡层1001能够防止碱土金属或碱金属(例如衬底1000中的Na)扩散进入半导体层1002，对TFT 1100的特性产生负面影响。在图9中，阻挡层1001具有单层结构；但是，阻挡层1001可以具有两层或更多层。如果杂质的扩散不产生任何严重问题，就像在石英衬底的情况中那样，阻挡层1001通常不是必需的。
可以在电子温度为2eV或更低、离子能量为5eV或更低以及电子密度范围为1011/cm3至1013/cm3的条件下，在通过微波激发的高密度等离子体中直接处理玻璃衬底的表面。可以通过使用径向槽天线的微波激发的等离子体处理装置来产生等离子体。此时，当引入氮气(N2)或例如氨气(NH3)或一氧化氮(N2O)的氮化物气体时，能够氮化玻璃衬底的表面。由于形成在玻璃衬底表面上的此氮化的层含有氮化硅作为其主要成分，所以氮化的层能够用作阻挡层来阻挡从玻璃衬底侧扩散的杂质。可以通过等离子体CVD法在此氮化的层上形成硅氧化物膜或氮氧化硅膜来提供阻挡层1001。
此外，通过对形成有硅氧化物、氮氧化硅等的阻挡层1001的表面进行类似的等离子体处理，能够对该表面进行氮化处理，并且深度为从表面开始的1至10nm。通过此极薄的氮化硅层，能够形成阻挡层而不会对形成在氮化硅层上的半导体层产生应力作用。
优选地使用晶体半导体膜作为半导体层1002。能够通过结晶非晶的半导体膜来获得晶体半导体膜。作为结晶方法，能够使用激光结晶法、使用RTA或退火炉的热结晶法、使用用于促进结晶的金属元素的热结晶法等。半导体层1002具有沟道形成区和一对杂质区，杂质区中加入了提供一种导电类型的杂质元素。可以在沟道形成区与该对杂质区之间提供加入了低浓度杂质元素的杂质区。半导体层1002能够具有其中全部加入提供一种导电类型的杂质元素或提供与前述导电类型相反导电类型的杂质元素的结构。
能够使用氧化硅(硅的氧化物)、氮化硅(硅的氮化物)、氧氮化硅等通过单层膜或通过堆叠多层膜来形成第一绝缘层1003。在此情况下，可以在电子温度为2eV或更低、离子能量为5eV或更低以及电子密度范围为1011/cm3至1013/cm3的条件下，通过微波激发的高密度等离子体处理来氧化或氮化该绝缘膜的表面使其更紧密。可以在形成第一绝缘层1003之前进行该处理。也就是说，对半导体层1002的表面进行等离子体处理。此时，在氧气氛(O2、N2O等)或氮气氛(N2、NH3等)下将衬底温度范围设为300至450摄氏度，由此与将沉积于其上的栅极绝缘层形成有利的界面。
栅极电极1004和导电层1104可以具有单层或多层结构，包括选自于Ta、W、Ti、Mo、Al、Cu、Cr或Nd的一种元素或多种元素，或包括选自于上述元素的多种元素的合金或化合物材料。
TFT 1100包括半导体层1002、栅极电极1004以及在半导体层1002与栅极电极1004之间的第一绝缘层1003。在图9中，将连接到发光元件1012的第一电极1008的TFT显示为用于形成像素的TFT1100。此TFT 1100具有多栅极结构，其中在半导体层1002上设置了多个栅极电极1004。换言之，多个TFT串联连接。此结构能够抑制截止电流不必要的增加。而且，在图9中TFT 1100是顶部栅极TFT；但是，也可以采用在半导体层下具有栅极电极的底部栅极TFT。此外，在半导体层上和下都具有栅极电极的双栅极TFT也是可用的。
电容器部分1101具有第一绝缘层1003作为电介质，并具有第一绝缘膜1003设置其间而彼此相对的半导体层1002和导电层1104作为一对电极。作为提供在像素中的电容器元件，在图9中一对电极之一是与TFT 1100的半导体层1002同时形成的半导体层1102，而另一个导电层1104是与栅极电极1004同时形成的层。但是，本发明不限于此结构。
第二绝缘层1005优选地是具有用于阻挡离子杂质的屏障特性的的绝缘层，例如氮化硅膜。此第二绝缘层1005由氮化硅或氮氧化硅形成。此第二绝缘层1005还用作保护膜，用于防止半导体层1002的沾污。在沉积第二绝缘层1005之后，可以通过引入氢气进行如上所述的由微波激发的高密度等离子体处理，使得第二绝缘层1005被氢化。或者，可以引入氨气来氮化和氢化第二绝缘层1005。此外，氧气、N2O气体等可以与氢气一起引入来进行氮氧化处理和氢化处理。通过按照此方法进行氮化处理、氧化处理或氮氧化处理，能够使得第二绝缘层1005的表面更紧密。因此，能够增强作为保护膜的功能。之后通过在400至450摄氏度进行加热处理，能够从形成第二绝缘层1005的氮化硅中释放引入在第二绝缘层1005中的氢气，因此能够氢化半导体层1002。
能够通过无机绝缘膜或有机绝缘膜来形成第三绝缘层1006。作为无机绝缘膜，可以使用通过CVD法形成的氧化硅膜、SOG(旋涂玻璃)膜(通过施加液体形成的氧化硅膜)等。作为有机绝缘膜，可以使用通过聚酰亚胺、聚酰胺、BCB(苯并环丁烯)、丙烯酸、正型光敏有机树脂、负的光敏有机树脂等形成的膜。而且，能够使用其骨架结构包括硅(Si)和氧(O)的键合的材料作为第三绝缘层1006。作为此材料的替代物，使用至少包括氢(例如烃基团或芳族烃)的有机基团。此外，可以使用氟基团作为替代物。而且，可以使用氟基团和至少包括氢的有机基团作为替代物。
作为布线1007，可以使用单层或多层结构，包括选自于Al、Ni、C、W、Mo、Ti、Pt、Cu、Ta、Au或Mn的一种元素，或包括选自于上述元素的多种元素的合金。
第一电极1008和第二电极1010之一或两者可以是一个透明电极/两个透明电极。作为透明电极，可以使用含有氧化钨的氧化铟、含有氧化钨的氧化铟锌、含有氧化钛的氧化铟、含有氧化钛的氧化铟锡、含有钼的氧化铟锡等。不必说，也能够使用氧化铟锡、氧化铟锌添加有氧化硅的氧化铟锡。
可以通过不具有透光性的材料来形成第一电极1008和第二电极1010的至少一个。例如，可以使用诸如Li或Cs的碱金属；诸如Mg、Ca或Sr的碱土金属；含有这些元素(诸如Mg:Ag，Al:Li，或Mg:In)中任何一种的合金；或这些元素的化合物(CaF2)。除此之外还可使用例如Yb或Er等稀土金属。
作为第四绝缘层1011，可以使用与第三绝缘层1006的材料类似的材料。
发光元件1012具有EL层1009，和用于使EL层1009插入其间的第一电极1008和第二电极1010。第一电极1008和第二电极1010的其中之一相当于阳极，而另一个相当于阴极。当高于阈值电压的电压通过正向偏置施加在阳极和阴极之间时，电流从阳极流到阴极，由此发光元件1012发光。
EL层1009具有单层或多层结构。在多层结构的情况下，按照载流子传输特性能够将形成EL层1009的层分成空穴注入层、空穴传输层、发光层、电子传输层、电子注入层等。这些层之间的边界通常不必需是清楚的，在一些情况下，这些层的材料被局部混合并且边界是不清楚的。能够通过有机材料或无机材料来形成这些层。作为有机材料，能够使用高分子材料、中分子材料和低分子材料的任何一种。
优选地通过具有不同功能的多个层来形成EL层1009，例如空穴注入/传输层、发光层和电子注入/传输层。优选地通过复合材料来形成空穴注入/传输层，复合材料包括具有空穴传输特性的有机化合物材料以及相对于有机化合物材料显示出电子接收特性的无机化合物。通过具有这样的结构，在最初几乎没有本征载流子的有机化合物中产生大量的空穴载流子，并且能够获得极好的空穴注入/传输特性。此效果与以前相比能够降低驱动电压。而且，空穴注入/传输层能够形成的很厚，而不会导致驱动电压增加。因此，能够抑制由于灰尘等引起的发光元件的短路。
可以使用下面的材料作为具有空穴传输特性的有机化合物材料：铜酞菁(缩写为CuPc)；4，4’，4”-三[N-(3-甲基苯基)-N-苯胺]-三苯胺(缩写为MTDATA)；1，3，5-三[N，N-二(m-甲苯基)胺]苯(缩写为m-MTDAB)，N，N’-联苯-N，N’-双(3-甲基苯基)-1，1’-联苯-4，4’二氨(缩写为TPD)，4，4-双[N-(1-萘基)-N-苯胺]联苯(缩写为NPB)，4，4-双{N-[4-二(m-甲苯基)胺]苯基-N-苯胺}联苯(缩写为DNTPD)等。但是，具有空穴传输特性的有机化合物材料不限于这些。
作为具有电子接收特性的无机化合物材料，给出了氧化钛、氧化锆、氧化钒、氧化钼、氧化钨、氧化铼、氧化钌、氧化锌等。特别地，优选地是氧化钒、氧化钼、氧化钨、氧化铼，因为它们能够通过真空蒸发形成并且容易处理。
通过具有电子传输特性的有机化合物材料来形成电子注入/传输层。具体地，尽管给出了三(8-羟基喹啉)铝(缩写为Alq3)，三(4-甲基-8-羟基喹啉)铝(缩写为Almq3)，双(2-甲基-8-喹啉)-4-苯基苯酚-铝(缩写为BAlq)，浴铜灵(bathocuproin )(缩写为BCP)，2-(4-联苯)-5-(4-特-正丁基苯基)-1，3，4-恶二唑(缩写为PBD)，3-(4-联苯)-4-苯基-5-(4-特-正丁基苯基)-1，2，4-三唑(缩写为TAZ)等，但是具有电子传输特性的有机化合物材料不限于这些。
可以通过下面的材料形成发光层：9，10-二(2-萘基)蒽(缩写为DNA)；9，10-二(2-萘基)-2-特-丁基蒽(缩写为t-BuDNA)；4，4′-bis(2，2-二苯乙烯基)联苯(缩写为DPVBi)；香豆素30；香豆素6；香豆素545；香豆素545T；红荧烯(rubrene)；2，5，8，11-四(特-丁基)二萘嵌苯(缩写为TBP)；9，10-二苯蒽(缩写为DPA)；5，12-二苯并四苯；4-(二氰基乙撑)-2-甲基-[p-(二甲基氨基)苯乙烯基]-4H-吡喃(缩写为DCM1)；4-(二氰基乙撑)-2-甲基-6-[2-(久洛尼定-9-yl)乙烯基]-4H-吡喃(缩写为DCM2)等。而且，能够使用下面发出磷光的化合物：bis{2-[3’-5’二(三氟甲基)苯基]吡啶根合-N，C2}吡啶甲酸铱(缩写为Ir(CF3ppy)2(pic))；三(2-苯基吡啶根合-N，C2)铱(缩写为Ir(ppy)3)；bis(2-苯基吡啶根合-N，C2)乙酰丙酮化铱(缩写为Ir(ppy)2(acac))；bis[2-(2’-噻吩基)吡啶根合-N，C2]乙酰丙酮化铱(缩写为Ir(thp)2(acac))；bis(2-苯基喹啉-N，C2)乙酰丙酮化铱(缩写为Ir(pq)2(acac))等。
发光层可以使用包括金属络合物等的三重态激发的材料和单态激发的发光材料。例如，在红色发光像素、绿色发光像素和蓝色发光像素中，通过三重态激发的发光材料来形成亮度半衰期相对较短的红色发光像素，通过单态激发的发光材料来形成其它的像素。由于高的发光效率，所以当要获得相同的亮度时，三重态激发的发光材料的功耗小于单态激发的发光材料的功耗。换言之，因为如果通过三重态激发的发光材料来形成红色发光像素，则能够提高其可靠性，因为提供给发光元件的电流量很小。为了降低功耗，可以通过三重态激发的发光材料来形成红色发光像素和绿色发光像素，通过单态激发的发光材料来形成蓝色发光像素。通过以此方式使用三重态激发的发光材料来形成对人眼具有高可视性的绿色发光像素，能够进一步降低功耗。
而且，无机材料可以用于发光层。作为发光材料中使用的基本材料，可以使用硫化物、氧化物或氮化物。作为硫化物，例如可以使用硫化锌(ZnS)、硫化镉(CdS)、硫化钙(CaS)、硫化钇(Y2S3)、硫化镓(Ga2S3)、硫化锶(SrS)、硫化钡(BaS)等。而且，作为氧化物，例如可以使用氧化锌(ZnO)、氧化钇(Y2O3)等。作为氮化物，例如可以使用氮化铝(AlN)、氮化镓(CaN)、氮化铟(InN)等。此外，可以使用硒化锌(ZnSe)、碲化锌(ZnSe)等。可以使用三重混合的晶体，例如硫化钙镓(CaGa2S4)、硫化锶镓(SrGa2S4)或硫化钡镓(BaGa2S4)等。
作为使用金属离子的核心电子跃迁的发光中心，可以使用锰(Mn)、铜(Cu)、钐(Sm)、铽(Tb)、铒(Er)、铥(Tm)、铕(Eu)、铈(Ce)、镨(Pr)等。作为电荷补偿，可以增加例如氟(F)或氯(Cl)的卤素元素。
作为使用施主受主复合的光发射中心，可以使用包括第一杂质元素和第二杂质元素的发光材料。作为第一杂质元素，例如可以使用铜(Cu)、银(Ag)、金(Au)、铂(Pt)、硅(Si)等。作为第二杂质元素，例如可以使用氟(F)、氯(Cl)、溴(Br)、碘(I)、硼(B)、铝(Al)、镓(Ga)、铟(In)、铊(Tl)等。
通过固相反应能够获得发光材料，即，通过称重基本材料和杂质元素并在容器中混合以及在电炉中加热该混合物的方法，使得基本材料中含有杂质元素。例如，在基本材料之后，分别称重第一杂质元素或包含第一杂质元素的化合物以及第二杂质元素或包含第二杂质元素的化合物并在容器中混合，在电炉中加热和烘烤该混合物。优选地在700至1500摄氏度进行烘烤。如果温度太低，将不能进行固相反应，如果温度太高，基本材料将会被分解。可以粉末状态进行烘烤；但是，优选地是以小球状态进行烘烤。
作为应用固相反应情况中的杂质元素，可以组合含有第一杂质元素和第二杂质元素的化合物。在此情况下，由于杂质元素容易地被扩散以便促进固相反应，所以能够获得均匀的发光材料。而且，由于没有过度的包含杂质元素，所以能够获得高纯度的发光材料。作为包含第一杂质元素和第二杂质元素的化合物，例如可以使用氟化铜(CuF2)、氯化铜(CuCl)、碘化铜(CuI)、溴化铜(CuBr)、氮化铜(Cu3N)、磷化铜(Cu3P)、氟化银(AgF)、氯化银(AgCl)、碘化银(AgI)、溴化银(AgBr)、氯化金(AuCl3)、溴化金(AuBr3)、氯化铂(PtCl2)等。
可以使用含有代替第二杂质元素的第三杂质元素的发光材料。作为第三杂质元素，例如可以使用锂(Li)、钠(Na)、钾(K)、铷(Rb)、铯(Cs)、氮(N)、磷(P)、砷(As)、锑(Sb)、铋(Bi)等。这样的杂质元素相对于基本材料的浓度范围可以是0.01至10mol％，优选地是0.1至5mol％。
作为具有高电导率的发光材料，能够使用一种发光材料，其包含通过使用上述材料作为基本材料含有上述第一杂质元素、第二杂质元素和第三杂质元素的发光材料。杂质元素相对于基本材料的浓度范围可以是0.01至10mol％，优选地是0.1至5mol％。
作为包含第二杂质元素和第三杂质元素的化合物，例如可以使用氟化锂(LiF)、氯化锂(LiCl)、碘化锂(LiI)、溴化锂(LiBr)或氯化钠(NaCl)；氮化硼(BN)；氮化铝(AlN)；锑化铝(AlSb)；磷化镓(GaP)；砷化镓(GaAs)；磷化铟(InP)；砷化铟(InAs)，锑化铟(InSb)等。
一种使用上述材料作为基本材料并使用包含上述第一杂质元素、第二杂质元素和第三杂质元素的发光材料的发光层，能够在不需要由高电场加速的热电子的情况下而发光。也就是说，由于不再需要对发光材料施加高电压，所以发光元件能够在低驱动电压下工作。而且，由于能够在低驱动电压下光发射，所以能够降低发光元件的功耗。此外，可以包含作为光发射中心的另一种元素。
能够使用下述的发光材料，其使用上述材料作为基本材料，并使用包含使用上述金属离子的核心电子跃迁的光发射中心以及第二和第三杂质元素的发光材料。在此情况下，作为光发射中心的金属离子相对于基本材料优选地是0.05至5原子％。而且，第二杂质元素的浓度相对于基本材料优选地是0.05至5原子％。此外，第三杂质元素的浓度相对于基本材料优选地是0.05至5原子％。具有这样结构的发光材料能够在低电压下发光。因此，由于能够获得可以在低电压下发光的发光元件，所以能够降低发光元件的功耗。此外，可以包括作为光发射中心的另一种元素。
能够以任何方式修改发光层的层结构。在用于获得作为发光元件的目标的范围内，通过具有相同目的的电极层来替代具体的空穴或电子注入/传输层和发光层，或者通过被扩散而提供发光材料，这样的修改是允许的。
通过为每个像素形成具有不同光发射波长带的发光层，该发光层可以具有用于彩色显示的结构。通常形成发光层使每个发光层对应于R(红色)、G(绿色)和B(蓝色)的每种颜色。甚至在此情况下，当在像素的光发射一侧上提供用于使具有光发射波长带的光线通过的滤光器时，能够增加色彩纯度并且能够避免像素部分的反射。通过提供滤光器，能够省略过去所需要的圆形起偏振片等，并能够避免从发光层发射的光的损失。而且，当斜视像素部分(显示屏)时，能够降低色调的变化。
在具有图9所示像素的显示器件中，通过包括实施方式1或2所示的数据锁存电路能够实现功耗的降低。换言之，由于数据锁存电路可以具有其中能够通过降低直通电流而降低功耗，不受TFT特性变化的影响，并能够确实地操作的结构，所以不必在增加外部电路，并且能够降低功耗、版图面积和成本。
[实施方式7]
图10给出了其中结合了显示板800和控制电路804的显示模块。显示板800具有与图6B所示结构中的类似的像素部分801、信号线驱动器电路802和扫描线驱动器电路803。通过结合这样的显示模块能够制造各种电子设备。
[实施方式8]
此实施方式将说明作为本发明的电子设备的示例的移动电话。
图11中显示的移动电话900具有主体(A)901和主体(B)902，其通过铰链910彼此连接以便开关。主体(A)901配置有操作开关904、麦克风905等，而主体(B)902配置有显示板(A)908、显示板(B)909、扬声器906等。显示板(A)908和显示板(B)909与电路基板907一起被容纳在主体(B)902的壳子903中。排列显示板(A)908和显示板(B)909的像素部分，使其通过形成在壳子903中的开窗可见。
能够按照移动电话900的功能适当地确定显示板(A)908和显示板(B)909的规格，例如像素的数量。例如，显示板(A)908能够用作主屏幕，显示板(B)909能够用作副屏幕。
然后，显示板(A)908可以是用于显示字母和图像的高清晰度的彩色显示屏，显示板(B)909可以是用于显示文本信息的单色的信息显示屏。特别地，当显示板(B)909是有源矩阵类型并具有高清晰度时，能够显示各种文本信息以增加每屏的信息显示的密度。例如，显示板(A)908是具有64个灰度和260000色的2至2.5英寸的QVGA(320点×240点)板，而显示板(B)909是具有单色和2至8个灰度的180至220ppi的高清晰度板。因此，能够显示字母表、平假名、片假名以及日本汉字、阿拉伯字母、表情符号等。
显示板(A)908和显示板(B)909装配有类似于实施方式3至7所示的结构。换言之，通过包括实施方式1或2所示的数据锁存电路，能够降低功耗，避免TFT特性变化的影响，以及确实地操作。这有助于降低移动电话900的功耗，允许长时间的使用移动电话。而且，由于移动电话的电池能够做的很小，所以移动电话可以更轻便。
这样的移动电话900能够通过各种方法来显示图像。例如，给出了时间灰度法。按照时间灰度法，通过改变以固定亮度发光的发光元件的发光期间来显示灰度。例如，如果在一个帧期间发光，则发光比例是100％。如果在一个帧期间的一半发光，则发光比例是50％。当帧频率高于某种程度时，通常帧频率是60Hz或更高时，人眼不能够辨认出闪烁，而是将其视为中间色(半色调)。通过以此方式改变发光比例，能够表示灰度。
在图13A中，水平轴显示了经过的时间，而垂直轴显示了显示屏的行数。在此示例中，按照从顶部开始的顺序进行写入，因此显示可能延迟。尽管图13A的示例中是按照从顶部开始的顺序进行写入，但是本发明不限于此。以下说明4位(比特)显示的示例。
在图13A中，将一个帧分成四个子帧(Ts1、Ts2、Ts3和Ts4)。这些子帧期间的长度比是Ts1∶Ts2∶Ts3∶Ts4＝8∶4∶2∶1。通过组合这些子帧，能够将发光期间的长度设为0至15的任何一个。以此方式，能够将一个帧分成数量为2的幂的子帧，以便表示灰度。而且，由于发光期间在Ts4是短的，所以在下半屏中的写入结束之前需要关闭上半屏；因此，写入和擦除并行地进行。
图13B显示了根据图13A所示的通过不同时间分割来表示灰度的示例。在图13A中的灰度表达方式的情况下，当高序位(高位比特)改变时，出现被称为伪轮廓线的缺陷。这是幻觉，当人眼交替地观察第7灰度和第8灰度时，图像看起来与原始灰度不同。因此，在图13B中，分割高序位，以便降低上述的伪轮廓线现象。具体地，将最高有效位(此处为Ts1)分成4份并设置在一个帧中。而且，将第二位(此处为Ts2)分成2份并设置在一个帧中。以此方式，分割在时间方面较长的位，以便降低伪轮廓线。
在图14A中，以平均间隔分割子帧，而不将其分成2的幂的数量，以便防止伪轮廓线。在此方法中，由于没有大分割份的位，因此不会出现伪轮廓线，但是灰度本身变得粗糙。因此，使用FRC(帧率控制)、高频振动等来补助灰度。
图14B显示了通过两个灰度显示的情况。在此情况下，由于一个帧只包括一个子帧，所以重写的次数是每帧一次，这就可降低控制器和驱动器的功耗。在移动电话中，如果主要显示(邮件模式)电子邮件等的文本信息，则灰度的数量可以低于显示移动图像或静止图像的情况；因此，对功耗设置优先级的显示是可能的。通过组合这样的显示与上述的图13A、13B、14A等，能够分别地使用必需是大量灰度的情况以及少量灰度就够了的情况，由此降低了功耗。
图14C显示了表示4个灰度的示例，其中在一个帧期间内通过写入三次来执行显示。例如，这能够用于静止图像(例如漫画)的情况，其与显示文信息的情况相比更好的增加了灰度数量。灰度的数量可以设置在大约4至16个灰度的范围内。
以此方式，通过组合包括实施方式1或2中所示的数据锁存电路的显示板与驱动方法，能够降低移动电话的功耗，驱动方法包括具有16或更多个灰度的移动图像或正常图像模式、通过4至16个灰度显示的静止图像模式以及通过2至8个灰度显示的邮件模式。
此实施方式中显示的移动电话能够按照其功能和计划目的而进行各种修改。例如，通过将图像拾取器件引入铰链910的部分，移动电话也可以用作相机。而且，甚至通过其中操作开关904、显示板(A)908和显示板(B)909容纳在一个壳子内的结构也能够获得前述的有利效果。此外，也能够通过将此实施方式的结构用于装配有多个显示部分的信息显示终端来获得类似的有利效果。此实施方式的结构不仅能够用于移动电话还能够用于以计算机和PDA(个人数字助理)为代表的信息终端，计算机装配有显示板和例如操作开关的输入装置。
[实施方式9]
此实施方式将显示作为本发明电子设备的电视装置的示例。
图12显示了本发明的电视装置，其包括主体950、显示部分951、扬声器部分952、操作开关953等。在此电视装置中，显示部分951装配有与实施方式3至7中所示结构类似的结构。换句话说，通过包括实施方式1或2中所示的数据锁存电路，能够降低功耗，能够避免TFT特性变化导致的影响，并能够确实地进行操作。这有助于降低电视装置的功耗。
通过具有这样的结构，由于能够减少电视装置中的电源电路的数量或能够很大程度的减小其尺寸，所以能够减小主体950的重量和尺寸并使其变薄。其中已经降低了功耗、提高了图像质量并减轻了重量的电视装置能够提供适于居住环境的产品。
(附加的陈述)
如上所述，本发明能够提供下面的模式。
一种数据锁存电路，包括模拟开关，用于根据取样信号和倒相取样信号的高电平和低电平状态接收数据信号；第一n沟道晶体管，其根据数据信号的高电平和低电平状态导通或截止；第二n沟道晶体管，其串联到第一n沟道晶体管，并根据倒相取样信号的高电平和低电平状态导通或截止；p沟道晶体管，其根据倒相取样信号的高电平和低电平状态导通或截止；和存储器电路，其通过第一n沟道晶体管和第二n沟道晶体管被输入低电源电位，并通过p沟道晶体管被输入高电源电位。
在此情况下，存储器电路可以是动态存储器或静态存储器。
在此情况下，该存储器电路可以包括反相器和钟控反相器。
在此情况下，该存储器电路可以包括模拟开关和两个反相器。
在此情况下，数据信号的幅度可以小于高电源与低电源之间的电位差。
一种数据锁存电路，包括第一n沟道晶体管；第二n沟道晶体管；p沟道晶体管；反相器；钟控反相器；和模拟开关，其中第二n沟道晶体管的栅极电极连接到p沟道晶体管的栅极电极，其中p沟道晶体管的第一电极和第二n沟道晶体管的第一电极分别连接到第一电源和第二电源，其中第二n沟道晶体管的第二电极连接到第一n沟道晶体管的第一电极，其中第一n沟道晶体管的第二电极、p沟道晶体管的第二电极、反相器的输入端和钟控反相器的输出端彼此连接，其中反相器的输出端和钟控反相器的输入端彼此连接，其中模拟开关的输入/输出端之一连接到第一n沟道晶体管的栅极电极，以及其中输入信号输入到模拟开关的输入/输出端中的另一个。
在此情况下，当模拟开关开启时，p沟道晶体管导通，第二n沟道晶体管截止，钟控反相器是高阻抗，第一电源的电位被提供到反相器的输入端。
在此情况下，当模拟开关关闭时，p沟道晶体管截止，第二n沟道晶体管导通，根据将被输入到第一n沟道晶体管的栅极电极的输入信号的电平，将要提供到反相器的输入端的电源电位被确定为第一电源的电位或第二电源的电位，并且就在之后，钟控反相器用作反相器。
此外，在此情况下，输入信号的幅度可以小于第一电源与第二电源之间的电位差。
一种数据锁存电路，包括第一n沟道晶体管；第二n沟道晶体管；p沟道晶体管；第一反相器；第二反相器；第一模拟开关；和第二模拟开关；其中第二n沟道晶体管的栅极电极连接到p沟道晶体管的栅极电极，其中p沟道晶体管的第一电极和第二n沟道晶体管的第一电极分别连接到第一电源和第二电源，其中第二n沟道晶体管的第二电极与第一n沟道晶体管的第一电极彼此连接，其中第二模拟开关的输入/输出端之一连接到第二反相器的输出端，其中第一n沟道晶体管的第二电极、p沟道晶体管的第二电极、第一反相器的输入端和第二模拟开关的输入/输出端中的另一个彼此连接，其中第一反相器的输出端与第二反相器的输入端彼此连接，其中第一n沟道晶体管的栅极电极连接到第一模拟开关的输入/输出端之一，以及其中输入信号输入到第一模拟开关的输入/输出端中的另一个。
在此情况下，当第一模拟开关开启时，p沟道晶体管导通，第二n沟道晶体管截止，第二模拟开关是高阻抗，第一电源的电位被提供到第一反相器的输入端。
在此情况下，当第一模拟开关关闭时，p沟道晶体管截止，第二n沟道晶体管导通，根据将被输入到第一n沟道晶体管的栅极电极的输入信号的电平，将要提供到第一反相器的输入端的电源电位被确定为第一电源的电位或第二电源的电位，并且就在之后，第二模拟开关开启。
此外，在此情况下，输入信号的幅度可以小于第一电源与第二电源之间的电位差。
一种数据锁存电路，包括彼此串联连接的第一n沟道晶体管和第二n沟道晶体管；第一p沟道晶体管和第二p沟道晶体管；第一模拟开关、第二模拟开关和第三模拟开关；和反相器；其中第二n沟道晶体管的栅极电极与第一p沟道晶体管的栅极电极彼此连接；其中第一p沟道晶体管的第一电极和第二p沟道晶体管的第一电极连接到第一电源，第二n沟道晶体管的第一电极连接到第二电源，其中第二n沟道晶体管的第二电极连接到第一n沟道晶体管的第一电极，其中第一n沟道晶体管的第二电极、第一p沟道晶体管的第二电极、反相器的输入端和第二p沟道晶体管的第二电极彼此连接，其中第二模拟开关和第三模拟开关的输入/输出端之一连接到反相器的输出端，其中第二模拟开关和第三模拟开关的输入/输出端中的另一个分别连接到第二p沟道晶体管和第一n沟道晶体管的栅极电极，其中第一n沟道晶体管的栅极电极连接到第一模拟开关的输入/输出端之一，以及其中输入信号输入到第一模拟开关的输入/输出端中的另一个。
在此情况下，当第一模拟开关开启时，第一p沟道晶体管导通，第二n沟道晶体管截止，第二模拟开关和第三模拟开关是高阻抗，第一电源的电位被提供到反相器的输入端。
在此情况下，其中当第一模拟开关关闭时，第一p沟道晶体管截止，第二n沟道晶体管导通，根据将被输入到第一n沟道晶体管的栅极电极的输入信号的电平，将要提供到反相器的输入端的电源电位被确定为第一电源的电位或第二电源的电位，并且就在之后，第二模拟开关和第三模拟开关开启。
此外，在此情况下，输入信号的幅度可以小于第一电源与第二电源之间的电位差。
按照本发明的一个特征，一种驱动数据锁存电路的方法包括以下步骤：
在第一期间内初始化存储器电路的输入端的电位；
在所述第一期间内对存储器电路的输入信号进行取样；
根据取样的输入信号在第一期间之后的第二期间内改变或保持存储器电路的输入端的电位；和
在第二期间之后的第三期间内保持存储器电路的输入端的所述电位或者保持存储器电路输入端根据所述取样的输入信号改变了的电位。
在此情况下，该存储器电路可以是静态存储器。
在此情况下，该存储器电路可以包括反相器和钟控反相器。
在此情况下，该存储器电路可以包括模拟开关和两个反相器。
在此情况下，输入信号的幅度可以小于存储器电路的驱动电压。
本申请是以2005年4月28日在日本专利局提交的日本专利申请序列号No.2005-133654为基础，所述申请的全部内容以引用方式并入本文。

Claims (30)

1.一种数据锁存电路，包括：
模拟开关，用于根据取样信号和倒相取样信号的高电平和低电平状态接收数据信号；
第一n沟道晶体管，其根据数据信号的高电平和低电平状态导通或截止；
第二n沟道晶体管，其串联到第一n沟道晶体管，并根据倒相取样信号的高电平和低电平状态导通或截止；
p沟道晶体管，其根据倒相取样信号的高电平和低电平状态导通或截止；和
存储器电路，其通过第一n沟道晶体管和第二n沟道晶体管被输入低电源电位，或者通过p沟道晶体管被输入高电源电位。
2.如权利要求1所述的数据锁存电路，
其中该存储器电路是静态存储器。
3.如权利要求1所述的数据锁存电路，
其中该存储器电路包括反相器和钟控反相器。
4.如权利要求1所述的数据锁存电路，
其中该存储器电路包括模拟开关和两个反相器。
5.如权利要求1所述的数据锁存电路，
其中数据信号的幅度小于高电源与低电源之间的电位差。
6.一种显示器件，具有如权利要求1所述的数据锁存电路。
7.一种数据锁存电路，包括：
第一n沟道晶体管；
第二n沟道晶体管；
p沟道晶体管；
反相器；
钟控反相器；和
模拟开关，
其中第二n沟道晶体管的栅极电极连接到p沟道晶体管的栅极电极，
其中p沟道晶体管的第一电极和第二n沟道晶体管的第一电极分别连接到第一电源和第二电源，
其中第二n沟道晶体管的第二电极连接到第一n沟道晶体管的第一电极，
其中第一n沟道晶体管的第二电极、p沟道晶体管的第二电极、反相器的输入端和钟控反相器的输出端彼此连接，
其中反相器的输出端和钟控反相器的输入端彼此连接，模拟开关的输入/输出端之一连接到第一n沟道晶体管的栅极电极，以及
其中输入信号输入到模拟开关的输入/输出端中的另一个。
8.如权利要求7所述的数据锁存电路，
其中当模拟开关开启时，p沟道晶体管导通，第二n沟道晶体管截止，钟控反相器是高阻抗，第一电源的电位被提供到反相器的输入端。
9.如权利要求7所述的数据锁存电路，
其中当模拟开关关闭时，p沟道晶体管截止，第二n沟道晶体管导通，根据将被输入到第一n沟道晶体管的栅极电极的输入信号的电平，将要提供到反相器输入端的电源电位被确定为第一电源的电位或第二电源的电位，并且就在之后，钟控反相器用作反相器。
10.如权利要求7所述的数据锁存电路，
其中通过反相器和钟控反相器保持将被提供到反相器输入端的第一电位或第二电位。
11.如权利要求7所述的数据锁存电路，
其中输入信号的幅度小于第一电源与第二电源之间的电位差。
12.一种显示器件，具有如权利要求7所述的数据锁存电路。
13.一种数据锁存电路，包括：
第一n沟道晶体管；
第二n沟道晶体管；
p沟道晶体管；
第一反相器；
第二反相器；
第一模拟开关；和
第二模拟开关；
其中第二n沟道晶体管的栅极电极连接到p沟道晶体管的栅极电极，
其中p沟道晶体管的第一电极和第二n沟道晶体管的第一电极分别连接到第一电源和第二电源，
其中第二n沟道晶体管的第二电极与第一n沟道晶体管的第一电极彼此连接，
其中第二模拟开关的输入/输出端之一连接到第二反相器的输出端，
其中第一n沟道晶体管的第二电极、p沟道晶体管的第二电极、第一反相器的输入端和第二模拟开关的输入/输出端中的另一个彼此连接，
其中第一反相器的输出端与第二反相器的输入端彼此连接，
其中第一n沟道晶体管的栅极电极连接到第一模拟开关的输入/输出端之一，以及
其中输入信号输入到第一模拟开关的输入/输出端中的另一个。
14.如权利要求13所述的数据锁存电路，
其中当第一模拟开关开启时，p沟道晶体管导通，第二n沟道晶体管截止，第二模拟开关是高阻抗，第一电源的电位被提供到第一反相器的输入端。
15.如权利要求13所述的数据锁存电路，
其中当第一模拟开关关闭时，p沟道晶体管截止，第二n沟道晶体管导通，根据将被输入到第一n沟道晶体管的栅极电极的输入信号的电平，将要提供到第一反相器的输入端的电源电位被确定为第一电源的电位或第二电源的电位，并且就在之后，第二模拟开关开启。
16.如权利要求13所述的数据锁存电路，
其中通过第一反相器、第二反相器和第二模拟开关保持将被提供到第一反相器的输入端的第一电位或第二电位。
17.如权利要求13所述的数据锁存电路，
其中输入信号的幅度小于第一电源与第二电源之间的电位差。
18.一种显示器件，具有如权利要求13所述的数据锁存电路。
19.一种数据锁存电路，包括：
第一n沟道晶体管；
串联连接到第一n沟道晶体管的第二n沟道晶体管；
第一p沟道晶体管；
第二p沟道晶体管；
第一模拟开关；
第二模拟开关；
第三模拟开关；和
反相器；
其中第二n沟道晶体管的栅极电极与第一p沟道晶体管的栅极电极彼此连接，
其中第一p沟道晶体管的第一电极和第二p沟道晶体管的第一电极连接到第一电源，
其中第二n沟道晶体管的第一电极连接到第二电源，
其中第二n沟道晶体管的第二电极连接到第一n沟道晶体管的第一电极，
其中第一n沟道晶体管的第二电极、第一p沟道晶体管的第二电极、反相器的输入端和第二p沟道晶体管的第二电极彼此连接，
其中第二模拟开关和第三模拟开关的输入/输出端之一都连接到反相器的输出端，
其中第二模拟开关和第三模拟开关的输入/输出端中的另一个分别连接到第二p沟道晶体管和第一n沟道晶体管的栅极电极，
其中第一n沟道晶体管的栅极电极连接到第一模拟开关的输入/输出端之一，以及
其中输入信号输入到第一模拟开关的输入/输出端中的另一个。
20.如权利要求19所述的数据锁存电路，
其中当第一模拟开关开启时，第一p沟道晶体管导通，第二n沟道晶体管截止，第二模拟开关和第三模拟开关是高阻抗，第一电源的电位被提供到反相器的输入端。
21.如权利要求19所述的数据锁存电路，
其中当第一模拟开关关闭时，第一p沟道晶体管截止，第二n沟道晶体管导通，根据将被输入到第一n沟道晶体管的栅极电极的输入信号的电平，将要提供到反相器输入端的电源电位被确定为第一电源的电位或第二电源的电位，并且就在之后，第二模拟开关和第三模拟开关开启。
22.如权利要求19所述的数据锁存电路，
其中通过第一n沟道晶体管、第二n沟道晶体管、反相器和第三模拟开关保持反相器的输入端的第二电位，以及
其中通过第二p沟道晶体管、反相器和第二模拟开关保持第一电位。
23.如权利要求19所述的数据锁存电路，
其中输入信号的幅度小于第一电源与第二电源之间的电位差。
24.一种显示器件，具有如权利要求19所述的数据锁存电路。
25.一种数据锁存电路的驱动方法，该方法包括以下步骤：
在第一期间内初始化存储器电路的输入端的电位；
在所述第一期间内对存储器电路的输入信号进行取样；
根据取样的输入信号在第一期间之后的第二期间内改变或保持存储器电路的输入端的电位；和
在第二期间之后的第三期间内保持存储器电路的输入端的所述电位或者保持存储器电路输入端根据所述取样的输入信号改变了的电位。
26.如权利要求25所述的数据锁存电路的驱动方法，
其中该存储器电路是静态存储器。
27.如权利要求25所述的数据锁存电路的驱动方法，
其中该存储器电路包括反相器和钟控反相器。
28.如权利要求25所述的数据锁存电路的驱动方法，
其中该存储器电路包括模拟开关和两个反相器。
29.如权利要求25所述的数据锁存电路的驱动方法，
其中输入信号的幅度小于存储器电路的驱动电压。
30.一种显示器件，具有使用如权利要求25所述的驱动方法的数据锁存电路。
CN2006100772591A 2005-04-28 2006-04-28 数据锁存电路以及显示器件 Expired - Fee Related CN1855186B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005133654 2005-04-28
JP2005133654 2005-04-28
JP2005-133654 2005-04-28

Publications (2)

Publication Number Publication Date
CN1855186A true CN1855186A (zh) 2006-11-01
CN1855186B CN1855186B (zh) 2010-05-12

Family

ID=36791817

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2006100772591A Expired - Fee Related CN1855186B (zh) 2005-04-28 2006-04-28 数据锁存电路以及显示器件

Country Status (4)

Country Link
US (2) US7928950B2 (zh)
EP (1) EP1717783B1 (zh)
KR (1) KR101247223B1 (zh)
CN (1) CN1855186B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101647051B (zh) * 2007-03-29 2012-08-08 全球Oled科技有限责任公司 具有不同灰度级模式的有源矩阵显示设备
WO2016033837A1 (zh) * 2014-09-02 2016-03-10 深圳市华星光电技术有限公司 Tft背板结构及其制作方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1717783B1 (en) * 2005-04-28 2015-06-03 Semiconductor Energy Laboratory Co., Ltd. Data latch circuit, driving method of the data latch circuit, and display device
US7880693B2 (en) * 2006-07-20 2011-02-01 Sony Corporation Display
US7626721B2 (en) * 2006-10-12 2009-12-01 Agilent Technologies, Inc. Dither methods for suppression of data-dependent activity variations
US9325313B2 (en) * 2014-01-28 2016-04-26 Broadcom Corporation Low-power level-shift circuit for data-dependent signals
US9571093B2 (en) 2014-09-16 2017-02-14 Navitas Semiconductor, Inc. Half bridge driver circuits
US9859732B2 (en) 2014-09-16 2018-01-02 Navitas Semiconductor, Inc. Half bridge power conversion circuits using GaN devices
US9831867B1 (en) 2016-02-22 2017-11-28 Navitas Semiconductor, Inc. Half bridge driver circuits
JP6662402B2 (ja) * 2018-03-19 2020-03-11 セイコーエプソン株式会社 表示ドライバー、電気光学装置及び電子機器

Family Cites Families (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04263510A (ja) * 1991-02-18 1992-09-18 Nec Corp フリップフロップ回路
JP3557640B2 (ja) * 1993-12-14 2004-08-25 ソニー株式会社 同期回路
CN1136529C (zh) 1994-05-31 2004-01-28 夏普株式会社 信号放大器和图像显示装置
JPH086523A (ja) * 1994-06-21 1996-01-12 Sharp Corp サンプリング回路および画像表示装置
JP3528413B2 (ja) * 1996-04-19 2004-05-17 ソニー株式会社 関数クロック発生回路並びにそれを用いたイネーブル機能付きｄ型フリップフロップおよび記憶回路
JP2000352957A (ja) 1999-06-11 2000-12-19 Matsushita Electric Ind Co Ltd シフトレジスタおよびデータラッチ回路と液晶表示装置
US6515648B1 (en) * 1999-08-31 2003-02-04 Semiconductor Energy Laboratory Co., Ltd. Shift register circuit, driving circuit of display device, and display device using the driving circuit
US20010030511A1 (en) * 2000-04-18 2001-10-18 Shunpei Yamazaki Display device
US6760005B2 (en) 2000-07-25 2004-07-06 Semiconductor Energy Laboratory Co., Ltd. Driver circuit of a display device
TWI237802B (en) * 2000-07-31 2005-08-11 Semiconductor Energy Lab Driving method of an electric circuit
JP4366858B2 (ja) * 2000-09-18 2009-11-18 ソニー株式会社 Ｍｏｓトランジスタ回路
TW465188B (en) * 2001-01-02 2001-11-21 Faraday Tech Corp Clock gate buffer circuit
JP3631160B2 (ja) 2001-03-30 2005-03-23 三洋電機株式会社 半導体装置およびそれを備えた表示装置
JP3749147B2 (ja) * 2001-07-27 2006-02-22 シャープ株式会社 表示装置
JP4869516B2 (ja) * 2001-08-10 2012-02-08 株式会社半導体エネルギー研究所 半導体装置
JP4024583B2 (ja) * 2001-08-30 2007-12-19 シャープ株式会社 表示装置および表示方法
US6919875B2 (en) * 2001-10-02 2005-07-19 Rohm Co., Ltd. Flip-flop circuit, shift register and scan driving circuit for display device
JP3758545B2 (ja) * 2001-10-03 2006-03-22 日本電気株式会社 サンプリングレベル変換回路と２相及び多相展開回路並びに表示装置
US7109961B2 (en) * 2002-03-13 2006-09-19 Semiconductor Energy Laboratory Co., Ltd. Electric circuit, latch circuit, display apparatus and electronic equipment
JP2004094058A (ja) * 2002-09-02 2004-03-25 Semiconductor Energy Lab Co Ltd 液晶表示装置および液晶表示装置の駆動方法
TWI309831B (en) * 2002-09-25 2009-05-11 Semiconductor Energy Lab Clocked inverter, nand, nor and shift register
US7327168B2 (en) * 2002-11-20 2008-02-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method thereof
KR100908654B1 (ko) 2002-11-27 2009-07-21 엘지디스플레이 주식회사 레벨 쉬프터 및 그를 내장한 래치
US7142030B2 (en) * 2002-12-03 2006-11-28 Semiconductor Energy Laboratory Co., Ltd. Data latch circuit and electronic device
CN100380811C (zh) * 2002-12-13 2008-04-09 株式会社半导体能源研究所 半导体器件和使用该半导体器件的显示器件
JP4344698B2 (ja) * 2002-12-25 2009-10-14 株式会社半導体エネルギー研究所 補正回路を備えたデジタル回路及びそれを有する電子機器
US7528643B2 (en) * 2003-02-12 2009-05-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, electronic device having the same, and driving method of the same
JP4147480B2 (ja) * 2003-07-07 2008-09-10 ソニー株式会社 データ転送回路及びフラットディスプレイ装置
JP2005063548A (ja) * 2003-08-11 2005-03-10 Semiconductor Energy Lab Co Ltd メモリ及びその駆動方法
JP4690105B2 (ja) * 2005-04-26 2011-06-01 パナソニック株式会社 逐次比較型ａ／ｄコンバータ
EP1717783B1 (en) * 2005-04-28 2015-06-03 Semiconductor Energy Laboratory Co., Ltd. Data latch circuit, driving method of the data latch circuit, and display device

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101647051B (zh) * 2007-03-29 2012-08-08 全球Oled科技有限责任公司 具有不同灰度级模式的有源矩阵显示设备
WO2016033837A1 (zh) * 2014-09-02 2016-03-10 深圳市华星光电技术有限公司 Tft背板结构及其制作方法

Also Published As

Publication number Publication date
US8730215B2 (en) 2014-05-20
US20060244690A1 (en) 2006-11-02
CN1855186B (zh) 2010-05-12
KR20060113484A (ko) 2006-11-02
US20110169548A1 (en) 2011-07-14
EP1717783A2 (en) 2006-11-02
EP1717783A3 (en) 2009-07-15
KR101247223B1 (ko) 2013-03-25
US7928950B2 (en) 2011-04-19
EP1717783B1 (en) 2015-06-03

Similar Documents

Publication Publication Date Title
CN1855186A (zh) 数据锁存电路、数据锁存电路的驱动方法以及显示器件
CN1992489B (zh) 电荷泵电路及具有其的半导体装置
CN102324220B (zh) 半导体器件及其驱动方法
CN101051439B (zh) 半导体器件、显示装置、以及电子设备
CN101859540B (zh) 半导体装置以及具有该半导体装置的显示器件和电子设备
CN101198200B (zh) 电子设备、显示装置、以及半导体装置和其驱动方法
CN102637407B (zh) 半导体器件、显示装置和电子装置
CN1858840A (zh) 显示设备
CN101206832A (zh) 半导体装置以及半导体装置的驱动方法
CN1855203A (zh) 半导体装置、显示装置和电子设备
CN1941029A (zh) 显示装置及电子设备
CN1750099A (zh) 显示装置及其驱动方法
TW202232771A (zh) 半導體裝置、顯示裝置、及電子裝置
CN1779542A (zh) 显示装置及其驱动方法
CN1873898A (zh) 发光元件、发光器件和电子设备
CN101599504B (zh) 包括发光元件的器件
CN1573882A (zh) 显示装置及其驱动方法
CN1855723A (zh) 电平转移电路
CN1197052C (zh) 线驱动电路,电光装置,及显示装置
CN100578590C (zh) 半导体装置、具有该半导体装置的显示装置及电子设备
JP5057695B2 (ja) データラッチ回路及び半導体装置
JP4785603B2 (ja) 表示装置及びその駆動方法
JP2007202389A (ja) チャージポンプ回路及びそれを有する半導体装置
JP5759661B2 (ja) 表示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100512

Termination date: 20180428

CF01 Termination of patent right due to non-payment of annual fee