JP2000352957A

JP2000352957A - シフトレジスタおよびデータラッチ回路と液晶表示装置

Info

Publication number: JP2000352957A
Application number: JP11164528A
Authority: JP
Inventors: Hiroshi Tomitani; 央富谷; Tetsuya Otomo; 哲哉大友; Yoshinori Furubayashi; 好則古林
Original assignee: Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Holdings Corp
Priority date: 1999-06-11
Filing date: 1999-06-11
Publication date: 2000-12-19

Abstract

(57)【要約】【課題】個々の回路構成における消費電力を減少する
ことができ、装置全体として、省電力化を図ることがで
きるシフトレジスタおよびデータラッチ回路と液晶表示
装置を提供する。【解決手段】液晶表示装置に用いるシフトレジスタ５
１とデータラッチ回路５２の各段に、低信号振幅の入力
信号を高信号振幅の出力信号に変換する信号レベル変換
回路１３を有する構成によって、シフトレジスタ５１と
データラッチ回路５２に５ボルト程度の低信号振幅の入
力信号を直接与え、バッファ回路を無くし、信号振幅を
小さくすることで消費電力を減らす。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、薄膜トランジスタ
を用いた集積回路からなるシフトレジスタおよびデータ
ラッチ回路と液晶表示装置に関するものである。

【０００２】

【従来の技術】図１に従来の薄膜トランジスタを用いた
集積回路により構成した液晶表示装置の一例を示す。図
１において、１は液晶表示装置の画素を駆動する薄膜ト
ランジスタ、２は画素の蓄積容量、３は液晶で容量性の
負荷になる。４は薄膜トランジスタ１のソース端子に接
続するソース電極、５は薄膜トランジスタ１のゲート端
子に接続するゲート電極、６は蓄積容量２および液晶３
の対向電極につながる共通電極を示している。７はゲー
ト電極５を駆動するゲート線駆動回路、１５はシフトレ
ジスタ、１７はデータラッチ回路、１９はラインラッチ
回路、８はＤＡコンバータである。

【０００３】シフトレジスタ１５はソース電極４に対応
する段数のシフトレジスタで、各段の出力はデータラッ
チ回路１７のクロック入力に接続される。シフトレジス
タ１５はデータを順番にシフトさせ、データラッチ回路
１７の画像データを取り込むタイミングを発生させる。
データラッチ回路１７もソース電極４に対応する段数
で、各段のデータ数は６ビットか８ビットで、濃淡画像
データに対応できる構成となっている。データラッチ回
路１７のそれぞれのデータ入力には画像データが入力さ
れ、シフトレジスタ１５の出力タイミングで、シリアル
に転送される画像データを順番にデータラッチ回路１７
に取り込む。

【０００４】ラインラッチ回路１９もソース電極４に対
応する段数で、各段のデータ数は６ビットか８ビットで
構成されている。データラッチ回路１７の出力はライン
ラッチ回路１９の入力にそれぞれ接続されている。ライ
ンラッチ回路１９は水平同期信号のタイミングでデータ
ラッチ回路１７の出力を読み込む。ラインラッチ回路１
９の出力はＤＡコンバータ８の入力にそれぞれ出力され
る。ＤＡコンバータ８はデジタルの画像データからソー
ス電極４を駆動するアナログ信号を発生するためのＤＡ
コンバータである。ＤＡコンバータ８の出力はそれぞれ
のソース電極４に接続されている。

【０００５】１４は薄膜トランジスタからなるＣＭＯＳ
インバータを多段にしたバッファ回路で、シフトレジス
タ１５、データラッチ回路１７、ラインラッチ回路１９
の入力容量が大きいため、信号レベル変換回路１３によ
って高信号振幅にレベル変換された信号をバッファして
これら回路を駆動する必要がある。これらの回路はおよ
そ３ボルト程度のしきい値電圧を有する薄膜トランジス
タからなる集積回路からなり、これら薄膜トランジスタ
による集積回路はおよそ１５ボルト程度の電源電圧と信
号振幅で動作するＣ−ＭＯＳ回路になっている。

【０００６】信号レベル変換回路１３は、通常５ボルト
程度の低信号振幅のロジック信号で供給されるクロック
信号９、反転クロック信号１０、シフトデータ信号１
１、画像データ信号１６、ラッチ信号１８を、薄膜トラ
ンジスタ集積回路で用いる１５ボルトの高信号振幅のロ
ジック信号に変換するものである。反転クロック信号１
０はクロック信号９を反転したものである。シフトデー
タ信号１１はシフトレジスタ１５を走査するパルスが入
力される。画像データ信号１６としては、６ビットか８
ビットの濃淡画像データが入力される。ラッチ信号１８
はラインラッチ回路１９のデータを取り込むタイミング
信号である。１２はこれら入力信号のハイレベル電圧に
等しい直流電圧があたえられているものとする。これら
の入力信号は信号レベル変換回路１３によって５ボルト
から１５ボルトに信号レベル変換され、バッファ回路１
４によってバッファされそれぞれの回路に供給される。

【０００７】シフトレジスタ１５、データラッチ回路１
７、ラインラッチ回路１９の各段は図２に示すラッチ回
路からなる。図２のラッチ回路の動作を簡単に説明す
る。図２の２１、２２はアナログスイッチ、２３、２
４、２５はインバータで薄膜トランジスタを用いた論理
回路である。２６はデータ信号、２７はクロック信号、
２８は反転クロック信号で、クロック信号２７の論理を
反転したものである。２９はラッチ出力信号である。

【０００８】クロック信号２７がハイレベル、反転クロ
ック信号２８がローレベルのとき、アナログスイッチ２
１はオンになり、アナログスイッチ２２はオフになり、
ラッチ出力信号２９としては、データ信号２６と同じ論
理値があらわれる。クロック信号２７がハイからロー
へ、反転クロック信号２８がローからハイへ切り替わる
時、アナログスイッチ２１がオンからオフにかわり、ア
ナログスイッチ２２がオフからオンにかわって、ラッチ
出力信号２９としては、クロックの切り替わる時のデー
タ信号２６の論理値が保持され、出力される。

【０００９】シフトレジスタ１５は、図２に示したラッ
チ回路を多段に接続し、先頭のラッチ回路の入力にはシ
フトするデータを入力し、そのラッチ回路の出力を次段
のラッチ回路の入力につないで、クロック信号２７の入
力と反転クロック信号２８の入力を各段ごとに逆につな
いで、多段接続している。データラッチ回路１７は、図
２のラッチ回路をデータビット数とソース電極数だけ用
い、データ入力に画像データを入力し、クロック信号２
７としてはシフトレジスタ１５の出力をつないでいる。

【００１０】ラインラッチ回路１９は、図２のラッチ回
路をデータビット数とソース電極数だけ用い、データ入
力にデータラッチ回路１７の出力をつなぎ、クロック信
号２７としてはラッチ信号１８を与えて画像データを取
り込ませている。図３、図４に信号レベル変換回路１３
の一例を示し、その動作を図３、図４を用いて簡単に説
明する。

【００１１】図３の３１、３２は入力トランジスタであ
り、ｎ−ｃｈの薄膜トランジスタからなりおよそ３ボル
ト程度のしきい値電圧を有する。３５は入力端子で５ボ
ルト程度の信号振幅の入力信号が入力トランジスタ３１
のゲートに印加される。３６は反転入力端子で、入力端
子３５に印加されるロジック信号を論理反転した信号が
入力トランジスタ３２のゲートに印加される。３３、３
４は負荷トランジスタであり、ｐ−ｃｈの薄膜トランジ
スタからなりおよそ３ボルト程度のしきい値電圧を有す
る。負荷トランジスタ３３、３４のドレインは入力トラ
ンジスタ３１、３２のドレインに接続している。負荷ト
ランジスタ３３、３４のゲートは入力トランジスタ３１
のドレインに接続し、カレントミラー回路になってい
る。

【００１２】３７は出力端子で、１５ボルト程度の高信
号振幅の信号に信号レベル変換された信号出力が出力さ
れる。入力端子３５にハイレベル、反転入力端子３６に
ローレベルの入力信号、反転入力信号が印加された場
合、入力トランジスタ３１はオンし、負荷トランジスタ
３３のドレイン電圧が低下し、負荷トランジスタ３４の
ゲート電圧を下げて、負荷トランジスタ３４をオンさせ
る。このとき、他方の入力トランジスタ３２はローレベ
ルの入力信号が与えられているので入力トランジスタ３
２はオフになり、そのドレイン電圧は上がり、出力端子
３７には信号レベル変換回路の電源電圧である１５ボル
トが出力される。

【００１３】入力端子３５にローレベル、反転入力端子
３６にハイレベルの入力信号が印加された場合、入力ト
ランジスタ３１はオフし、負荷トランジスタ３３のドレ
イン電圧が上がり、負荷トランジスタ３４のゲート電圧
をあげて、負荷トランジスタ３４をオフさせる。このと
き、他方の入力トランジスタ３２はハイレベルの入力信
号が与えられているので入力トランジスタ３２はオンに
なり、そのドレイン電圧は下がり、出力端子３７には信
号レベル変換回路のグランド電圧が出力される。

【００１４】図４は図３の反転入力を必要とせず入力信
号のみで動作する信号レベル変換回路である。図３と同
じ機能のものには同じ番号を付加している。３１、３２
は入力トランジスタであり、ｎ−ｃｈの薄膜トランジス
タからなりおよそ３ボルト程度のしきい値電圧を有す
る。３５は入力端子で５ボルト程度の信号振幅の入力信
号が入力トランジスタ３１のゲートと入力トランジスタ
３２のソースに印加される。４１は入力信号のハイレベ
ル電圧に等しい直流電圧であり、入力トランジスタ３２
のゲートに印加される。３３、３４は負荷トランジスタ
であり、ｐ−ｃｈの薄膜トランジスタからなりおよそ３
ボルト程度のしきい値電圧を有する。負荷トランジスタ
３３、３４のドレインは入力トランジスタ３１、３２の
ドレインに接続している。負荷トランジスタ３３、３４
のゲートは入力トランジスタ３１のドレインに接続し、
カレントミラー回路になっている。

【００１５】３７は出力端子で、１５ボルト程度の高信
号振幅の信号に信号レベル変換された信号出力が出力さ
れる。入力端子３５にハイレベルの入力信号が印加され
た場合、入力トランジスタ３１はオンし、負荷トランジ
スタ３３のドレイン電圧が低下し、負荷トランジスタ３
４のゲート電圧を下げて、負荷トランジスタ３４をオン
させる。このとき、他方の入力トランジスタ３２のゲー
トには入力信号のハイレベル電圧に等しい直流電圧が印
加されており、入力トランジスタ３２のソースにはハイ
レベルの入力信号が印加されるため、入力トランジスタ
３２のゲート−ソース間に電圧が印加されず、入力トラ
ンジスタ３２はオフになり、そのドレイン電圧は上が
り、出力端子３７には信号レベル変換回路の電源電圧で
ある１５ボルトが出力される。

【００１６】入力端子３５にローレベルの入力信号が印
加された場合、入力トランジスタ３１はオフし、負荷ト
ランジスタ３３のドレイン電圧が上がり、負荷トランジ
スタ３４のゲート電圧をあげて、負荷トランジスタ３４
をオフさせる。このとき、他方の入力トランジスタ３２
のゲートには入力信号のハイレベル電圧に等しい直流電
圧が印加されており、入力トランジスタ３２のソースに
はローレベルの入力信号が印加されるため、入力トラン
ジスタ３２のゲート−ソース間に電圧が印加され、入力
トランジスタ３２はオンになり、そのドレイン電圧は下
がり、出力端子３７には信号レベル変換回路のグランド
電圧が出力される。

【００１７】このようにして、信号レベル変換回路は５
ボルト程度の低信号振幅の入力信号を１５ボルト程度の
高信号振幅の信号に変換する。図１０（ａ）は従来の信
号レベル変換回路の入力トランジスタのしきい値特性と
動作点を示す図である。図１０（ａ）では、入力信号が
ローレベルのときに、入力トランジスタがオフし、ドレ
イン電流が流れず、入力信号がハイレベルのときに、入
力トランジスタのしきい値電圧Ｖｔｎを超えると、入力
トランジスタがオンし、ドレイン電流が流れる様子を示
している。従来の信号レベル変換回路では、入力トラン
ジスタのしきい値電圧が３ボルト程度と入力信号の信号
振幅の５ボルトに対して大きく、オン時のドレイン電流
を大きくすることができず、高速化ができない構成とな
っていた。

【００１８】従来の液晶表示装置の入力信号と各部の波
形を図１１に示す。ＣＰはクロック信号９、／ＣＰは反
転クロック信号１０、ＳＴＨはシフトデータ信号１１を
示す。Ｑ１からＱ６はシフトレジスタ１５の各段の出力
信号かつデータラッチ回路の１７の取り込みクロック信
号である。シフトレジスタ１５は最初の段を１段目とす
ると、１段目のラッチはクロック信号ＣＰの立ち下がり
でシフトデータを取り込み、２段目のラッチはクロック
信号ＣＰの立ち上がりで１段目の出力を取り込む。３段
めのラッチはクロック信号ＣＰの立ち下がりで２段目の
出力を取り込む。このように奇数段目のラッチはクロッ
ク信号ＣＰの立ち下がりでデータを取り込み、偶数段目
のラッチはクロック信号ＣＰの立ち上がりでデータを取
り込む。また、ｎ段目のラッチはｎ−１段目のラッチの
出力を取り込むように動作する。

【００１９】クロック信号ＣＰの立ち下がりでシフトデ
ータＳＴＨのハイレベルが取り込まれ、クロック信号Ｃ
Ｐの変化にともなって、順にデータがシフトされてい
く。Ｄ０〜Ｄ７は画像データ信号１６であり、Ｑ１〜Ｑ
６の立ち下がりでデータラッチ回路１７に取り込まれ
る。ＬＯＡＤはラッチ信号１８であり、データラッチ回
路１７の出力をラインライッチ回路１９にとりこみ、Ｄ
Ａコンバータ８の出力を変化させる。

【００２０】ＤＡＴＡＯＵＴはラインラッチ回路１９の
出力であり、かつＤＡコンバータ８の入力データを示し
ている。

【００２１】

【発明が解決しようとする課題】しかしながら上記のよ
うに、図１に示す従来の液晶表示装置では、クロック信
号９と反転クロック信号１０を、バッファ回路１４を使
って電流駆動能力をあげてシフトレジスタ１５に供給し
ており、このバッファ回路１４の電源電圧は１５ボルト
程度と高く、また、動作周波数も数メガヘルツから数十
メガヘルツ程度と高速であるので消費電力が多く、液晶
表示装置の装置全体での省電力化に対して問題点となっ
ていた。

【００２２】また、画像データ信号１６についても、同
様に、図１に示す従来の液晶表示装置では、バッファ回
路１４を使って電流駆動能力をあげてデータラッチ回路
１７に供給しており、このバッファ回路１４の電源電圧
は１５ボルト程度と高く、また、動作周波数もクロック
信号と同等で数メガヘルツから数十メガヘルツ程度と高
速であるので消費電力が多く、液晶表示装置の装置全体
での省電力化に対して合わせて問題点となっていた。

【００２３】本発明は、上記従来の問題点を解決するも
ので、個々の回路構成における消費電力を減少すること
ができ、装置全体として、省電力化を図ることができる
シフトレジスタおよびデータラッチ回路と液晶表示装置
を提供する。

【００２４】

【課題を解決するための手段】上記の課題を解決するた
めに、本発明のシフトレジスタは、５ボルト程度の低信
号振幅のクロック信号と反転クロック信号が直接与えら
れることによって、バッファ回路を無くすことを可能と
し、信号振幅を５ボルト程度に小さくすることを特徴と
する。

【００２５】また、本発明のデータラッチ回路は、５ボ
ルト程度の低信号振幅の画像データ信号が直接与えられ
ることによって、バッファ回路を無くすことを可能と
し、信号振幅を５ボルト程度に小さくすることを特徴と
する。また、本発明の液晶表示装置は、シフトレジスタ
に５ボルト程度の低信号振幅のクロック信号と反転クロ
ック信号を直接与えるとともに、データラッチ回路に５
ボルト程度の低信号振幅の画像データ信号を直接与える
ことによって、それらの回路に接続されるバッファ回路
を無くし、信号振幅を５ボルト程度に小さくすることを
特徴とする。

【００２６】以上により、個々の回路構成における消費
電力を減少することができ、装置全体として、省電力化
を図ることができる。

【００２７】

【発明の実施の形態】本発明の請求項１に記載のシフト
レジスタは、薄膜トランジスタを用いた集積回路からな
る複数段のシフトレジスタの各段に、低信号振幅の入力
信号を高信号振幅の出力信号に変換する信号レベル変換
回路を備えた構成とする。この構成によると、シフトレ
ジスタに５ボルト程度の低信号振幅のクロック信号と反
転クロック信号を直接与えることによって、バッファ回
路を無くし、信号振幅を５ボルト程度に小さくする。

【００２８】請求項２に記載のシフトレジスタは、請求
項１記載の信号レベル変換回路に、一対の入力トランジ
スタを備え、一方の入力トランジスタのゲートに所定の
バイアス電圧を入力信号に加えた信号を印加するととも
にソースに前記入力信号の反転信号を印加し、他方の入
力トランジスタのゲートに前記所定のバイアス電圧を入
力信号に加えた信号の反転信号を印加するとともにソー
スに前記入力信号を印加し、かつ、前記バイアス電圧を
加える手段として、前記入力トランジスタに対する負荷
トランジスタとソースフォロワのトランジスタとを用い
て構成する。

【００２９】この構成によると、入力トランジスタのし
きい値電圧が大きくても、入力信号にバイアス電圧を加
えることによって、入力トランジスタのオン電流を大き
くして、回路の高速化を可能とする。請求項３に記載の
シフトレジスタは、請求項２記載の入力信号にバイアス
電圧を加える手段に、所定の制御信号によってバイアス
電圧回路の動作状態を切り替える手段と、入力トランジ
スタのゲートとグランド間に接続したトランジスタスイ
ッチとを設け、信号レベル変換回路を動作させる場合に
は、前記バイアス電圧回路を動作させ、前記トランジス
タスイッチをオフして、前記入力トランジスタのゲート
に所定のバイアス電圧を入力信号に加えた信号を印加す
るようにし、前記信号レベル変換回路を動作させない場
合には、前記バイアス電圧回路を停止させ、前記トラン
ジスタスイッチをオンして、前記入力トランジスタをオ
フするようにした構成とする。

【００３０】この構成によると、所定の制御信号によっ
て、信号レベル変換回路を必要なときだけ動作させるよ
う制御することで、信号レベル変換回路の回路電流を減
らす。請求項４に記載のシフトレジスタは、請求項３記
載の所定の制御信号を、シフトレジスタの各段のシフト
データ入力とシフトデータ出力によって発生し、信号レ
ベル変換回路の動作を制御する構成とする。

【００３１】この構成によると、シフトしようとするシ
フトデータがない時には信号レベル変換回路を停止させ
て回路電流を減らし、シフトデータが前段にきたとき、
信号レベル変換回路を動作させるようにし、シフトデー
タがなくなると、再び信号レベル変換回路を停止させて
回路電流を減らす。請求項５に記載のシフトレジスタ
は、請求項２から請求項４のいずれかに記載のシフトレ
ジスタに印加するバイアス電圧を、入力トランジスタの
しきい値電圧と入力信号の振幅との和と略同一の電圧と
する構成とする。

【００３２】この構成によると、入力信号を入力トラン
ジスタのしきい値電圧と入力信号の振幅の和と同等の電
圧でバイアスし、入力トランジスタのオフ電流を小さく
しながらオン電流を大きくとって、オン−オフ電流の比
を最大にするように最適化して回路の高速化を可能とす
る。請求項６に記載のシフトレジスタは、請求項２から
請求項４のいずれかに記載のシフトレジスタに印加する
バイアス電圧を、入力トランジスタのしきい値電圧と入
力信号の振幅との和以上の電圧とする構成とする。

【００３３】この構成によると、バイアス電圧をしきい
値電圧と入力信号の振幅の和と同等の電圧より大きめに
与えることで、入力信号の振幅が低い場合においても、
十分なオン電流を確保し、かつオフ電流の増加に対して
信号レベル変換回路をシフトデータの無い場合には信号
レベル変換回路を停止させて、信号レベル変換回路の高
速化と低消費電力化を両立させる。

【００３４】以上のように、本発明のシフトレジスタ
は、５ボルト程度の低信号振幅のクロック信号と反転ク
ロック信号が直接与えられることによって、バッファ回
路を無くすことを可能とし、信号振幅を５ボルト程度に
小さくする。請求項７に記載のデータラッチ回路は、薄
膜トランジスタを用いた集積回路からなる複数段のデー
タラッチ回路の各段に、低信号振幅の入力信号を高信号
振幅の出力信号に変換する信号レベル変換回路を備えた
構成とする。

【００３５】この構成によると、データラッチ回路に５
ボルト程度の低信号振幅の画像データ信号を直接与える
ことによって、バッファ回路を無くし、信号振幅を５ボ
ルト程度に小さくする。請求項８に記載のデータラッチ
回路は、請求項７記載の信号レベル変換回路に、一対の
入力トランジスタを備え、一方の入力トランジスタのゲ
ートに所定のバイアス電圧を入力信号に加えた信号を印
加するとともにソースをグランドに接続し、他方の入力
トランジスタのゲートに前記所定のバイアス電圧を入力
信号のハイレベル電圧に加えた信号を印加するとともに
ソースに前記入力信号を印加し、かつ、前記バイアス電
圧を加える手段として、前記入力トランジスタに対する
負荷トランジスタとソースフォロワのトランジスタとを
用いて構成する。

【００３６】この構成によると、入力トランジスタのし
きい値電圧が大きくても、入力信号にバイアス電圧を加
えることによって、入力トランジスタのオン電流を大き
くして、回路の高速化を可能とする。請求項９に記載の
データラッチ回路は、請求項８記載の入力信号にバイア
ス電圧を加える手段に、所定の制御信号によってバイア
ス電圧回路の動作状態を切り替える手段と、入力トラン
ジスタのゲートとグランド間に接続したトランジスタス
イッチとを設け、信号レベル変換回路を動作させる場合
には、前記バイアス電圧回路を動作させ、前記トランジ
スタスイッチをオフして、前記入力トランジスタのゲー
トに所定のバイアス電圧を入力信号に加えた信号を印加
するようにし、前記信号レベル変換回路を動作させない
場合には、前記バイアス電圧回路を停止させ、前記トラ
ンジスタスイッチをオンして、前記入力トランジスタを
オフするようにした構成とする。

【００３７】この構成によると、所定の制御信号によっ
て、信号レベル変換回路を必要なときだけ動作させるよ
う制御することで、信号レベル変換回路の回路電流を減
らす。請求項１０に記載のデータラッチ回路は、請求項
９記載のデータラッチ回路に印加するバイアス電圧を、
入力トランジスタのしきい値電圧と略同一の電圧とする
構成とする。

【００３８】この構成によると、入力信号を入力トラン
ジスタのしきい値電圧でバイアスし、入力トランジスタ
のオフ電流を小さくしながらオン電流を大きくとって、
オン−オフ電流の比を最大にするように最適化して、回
路の高速化を可能とする。請求項１１に記載のデータラ
ッチ回路は、請求項９記載のデータラッチ回路に印加す
るバイアス電圧を、入力トランジスタのしきい値電圧以
上の電圧とする構成とする。

【００３９】この構成によると、バイアス電圧をしきい
値電圧より大きめに与えることで、入力信号の振幅が低
い場合においても、十分なオン電流を確保し、かつオフ
電流の増加に対して信号レベル変換回路を、ラッチする
データの無い場合には停止させて、信号レベル変換回路
の高速化と低消費電力化を両立させる。請求項１２に記
載のデータラッチ回路は、請求項８記載のデータラッチ
回路に印加するバイアス電圧を、入力トランジスタのし
きい値電圧と略同一の電圧とする構成とする。

【００４０】この構成によると、入力信号を入力トラン
ジスタのしきい値電圧でバイアスし、入力トランジスタ
のオフ電流を小さくしながらオン電流を大きくとって、
オン−オフ電流の比を最大にするように最適化して、回
路の高速化を可能とする。請求項１３に記載のデータラ
ッチ回路は、請求項８記載のデータラッチ回路に印加す
るバイアス電圧を、入力トランジスタのしきい値電圧以
上の電圧とする構成とする。

【００４１】この構成によると、バイアス電圧をしきい
値電圧より大きめに与えることで、入力信号の振幅が低
い場合においても、十分なオン電流を確保し、かつオフ
電流の増加に対して信号レベル変換回路を、ラッチする
データの無い場合には停止させて、信号レベル変換回路
の高速化と低消費電力化を両立させる。以上のように、
本発明のデータラッチ回路は、５ボルト程度の低信号振
幅の画像データ信号が直接与えられることによって、バ
ッファ回路を無くすことを可能とし、信号振幅を５ボル
ト程度に小さくする。

【００４２】請求項１４に記載の液晶表示装置は、液晶
表示画素と、その駆動用であり薄膜トランジスタにより
形成された画素駆動用トランジスタと、前記画素駆動用
トランジスタのソース線を駆動するソース線駆動回路
と、前記画素駆動用トランジスタのゲート線を駆動する
ゲート線駆動回路とを有するアクティブマトリクス型の
液晶表示装置において、前記ソース線駆動回路および前
記ゲート線駆動回路の少なくとも一方に請求項１から請
求項６のいずれかに記載のシフトレジスタを有する構成
とする。

【００４３】この構成によると、低消費電力のシフトレ
ジスタを用いて液晶表示装置を実現する。請求項１５に
記載の液晶表示装置は、液晶表示画素と、その駆動用で
あり薄膜トランジスタにより形成された画素駆動用トラ
ンジスタと、前記画素駆動用トランジスタのソース線を
駆動するソース線駆動回路と、前記画素駆動用トランジ
スタのゲート線を駆動するゲート線駆動回路とを有する
アクティブマトリクス型の液晶表示装置において、前記
ソース線駆動回路に請求項７から請求項１３のいずれか
に記載のデータラッチ回路を有する構成とする。

【００４４】この構成によると、低消費電力のデータラ
ッチ回路を用いて液晶表示装置を実現する。請求項１６
に記載の液晶表示装置は、液晶表示画素と、その駆動用
であり薄膜トランジスタにより形成された画素駆動用ト
ランジスタと、前記画素駆動用トランジスタのソース線
を駆動するソース線駆動回路と、前記画素駆動用トラン
ジスタのゲート線を駆動するゲート線駆動回路とを有す
るアクティブマトリクス型の液晶表示装置において、前
記ソース線駆動回路に請求項１から請求項６のいずれか
に記載のシフトレジスタと請求項９から請求項１１のい
ずれかに記載のデータラッチ回路を有し、前記シフトレ
ジスタの各段の出力信号を前記データラッチ回路の各段
への制御信号とするよう構成する。

【００４５】この構成によると、低消費電力のシフトレ
ジスタと低消費電力のデータラッチ回路を用いて液晶表
示装置を実現する。以上のように、本発明の液晶表示装
置は、シフトレジスタに５ボルト程度の低信号振幅のク
ロック信号と反転クロック信号を直接与えるとともに、
データラッチ回路に５ボルト程度の低信号振幅の画像デ
ータ信号を直接与えることによって、それらの回路に接
続されるバッファ回路を無くし、信号振幅を５ボルト程
度に小さくする。

【００４６】以下、本発明の実施の形態を示すシフトレ
ジスタおよびデータラッチ回路と液晶表示装置につい
て、図面を参照しながら具体的に説明する。（実施の形態１）本発明の実施の形態１のシフトレジス
タおよびデータラッチ回路と液晶表示装置を、図５、図
６、図８、図１０、図１１を用いて説明する。

【００４７】図５は本実施の形態１の液晶表示装置の構
成を示すブロック図である。なお、従来例を示す図１と
同じ部分には同じ符号を付けて、その説明を省略する。
図５において、５１はレベル変換回路付きシフトレジス
タ、５２はレベル変換回路付きデータラッチ回路であ
り、レベル変換回路付きシフトレジスタ５１の各段の出
力は、レベル変換回路付きデータラッチ回路５２のそれ
ぞれのクロック入力端子に接続されている。

【００４８】このレベル変換回路付きシフトレジスタ５
１は、データを順番にシフトさせ、データラッチ回路５
２に順番に画像データを取り込ませる。これらの回路
は、従来例と同様に、３ボルト程度のしきい値電圧を有
する薄膜トランジスタにより構成された集積回路で、お
よそ１５ボルト程度の電源電圧と信号振幅で動作するＣ
−ＭＯＳ回路になっている。

【００４９】また、シフトデータ信号１１は、５ボルト
程度の振幅をもつロジック信号であり、信号レベル変換
回路１３で１５ボルト程度の信号振幅のロジック信号に
変換した後に、レベル変換回路付きシフトレジスタ５１
の１段目のラッチのデータ入力に接続する。レベル変換
回路付きシフトレジスタ５１は、図６に示すようなレベ
ルシフタ付きのラッチ回路が多段に接続されてシフトレ
ジスタ５１を構成している。図６において、６３は信号
レベル変換回路、６７はラッチ回路である。

【００５０】また、図６において、６１はクロック信号
で５ボルト程度の低信号振幅のクロック信号が入力され
る。６２はクロック信号６１を論理反転した同じく５ボ
ルト程度の低振幅の反転クロック信号である。クロック
信号６１および反転クロック信号６２は、信号レベル変
換回路６３によって、薄膜トランジスタの集積回路の電
源電圧である１５ボルト程度の高信号振幅の信号に変換
され、インバータを接続してレベル変換した反転クロッ
ク信号６４、さらにもう一段インバータを接続してレベ
ル変換したクロック信号６５を発生し、これらを前述の
ラッチ回路６７に入力するクロック信号６１と反転クロ
ック信号６２としている。

【００５１】次に、信号レベル変換回路６３の動作につ
いて説明する。図６のトランジスタＭＰ４とトランジス
タＭＰ６はＰチャンネルのトランジスタで、Ｐチャンネ
ルトランジスタＭＰ７とＮチャンネルトランジスタＭＮ
３によってゲート電圧を与えられ、電流源となる。Ｐチ
ャンネルトランジスタＭＰ３とＰチャンネルトランジス
タＭＰ５はソースフォロワのトランジスタで、ソースを
電流源であるトランジスタＭＰ４、ＭＰ６のドレインと
接続し、ドレインはグランドに接続して、入力されたク
ロック信号６１と反転クロック信号６２の振幅に、Ｎチ
ャンネル入力トランジスタＭＮ１とＮチャンネル入力ト
ランジスタＭＮ２のしきい値電圧を加えた電圧が、その
ソースに発生するように、バイアス電圧が設定されてい
る。

【００５２】入力トランジスタＭＮ１、ＭＮ２の各ゲー
トは、それぞれトランジスタＭＰ３、ＭＰ５の各ソース
に接続され、入力されたクロック信号６１および反転ク
ロック信号６２にバイアス電圧を加えた電圧が印加さ
れ、ソースには反転クロック信号６２およびクロック信
号６１が接続されている。入力トランジスタＭＮ１、Ｍ
Ｎ２の各ドレインは、負荷トランジスタであるＰチャン
ネルトランジスタＭＰ１、ＭＰ２の各ドレインにそれぞ
れ接続され、トランジスタＭＰ１、ＭＰ２の各ゲート
は、トランジスタＭＰ１のドレインに接続されてカレン
トミラー回路を構成している。出力信号はトランジスタ
ＭＰ２のドレインから取り出される。

【００５３】入力信号であるクロック信号６１がハイレ
ベルで、反転入力信号である反転クロック信号６２がロ
ーレベルのとき、入力トランジスタＭＮ１はオンし、負
荷トランジスタＭＰ１のドレイン電圧を引き下げてトラ
ンジスタＭＰ２をオンさせ、一方、トランジスタＭＮ２
はオフし、出力端子の電圧レベルが上がりハイレベルが
あらわれる。

【００５４】反対に、クロック信号６１がローレベル
で、反転クロック信号６２がハイレベルのとき、入力ト
ランジスタＭＮ１はオフし、負荷トランジスタＭＰ１の
ドレイン電圧を引き上げてトランジスタＭＰ２をオフさ
せ、一方、トランジスタＭＮ２はオンし、出力端子の電
圧レベルが下がりローレベルがあらわれる。このように
して、信号レベル変換回路６３は、低信号振幅の入力信
号を高信号振幅の信号に変換することができる。

【００５５】図１０（ｂ）は本発明の実施の形態１にお
けるレベル変換回路付きシフトレジスタ５１の各段に内
蔵される信号レベル変換回路の入力トランジスタのしき
い値特性と動作点を示す図である。本実施の形態１にお
けるレベル変換回路付きシフトレジスタ５１の各段に内
蔵される信号レベル変換回路６３では、入力信号（クロ
ック信号）にバイアス電圧を加えて入力トランジスタの
ゲートに与え、入力トランジスタのソースに反転入力信
号（反転クロック信号）を与える構成としている。バイ
アス電圧の値を本発明の実施の形態１では入力トランジ
スタのしきい値電圧に入力信号振幅を加えた電圧とし
た。

【００５６】入力トランジスタのしきい値電圧をＶｔ
ｎ、入力信号の振幅をＶＩＮとすると、図１０（ｂ）で
は、入力信号がローレベルのときに、入力トランジスタ
のゲートにはＶＩＮ＋Ｖｔｎの電圧がかかり、ソースに
は反転入力信号が印加されて、ＶＩＮの電圧がかかり、
入力トランジスタのゲート−ソース間にはＶｔｎの電圧
が印加されて入力トランジスタがオフし、ドレイン電流
が流れない。

【００５７】一方、入力信号がハイレベルのときには、
入力トランジスタのゲートには２ＶＩＮ＋Ｖｔｎの電圧
がかかり、ソースには反転入力信号が印加されて、０Ｖ
の電圧がかかり、入力トランジスタのゲート−ソース間
には２ＶＩＮ＋Ｖｔｎの電圧が印加されて入力トランジ
スタがオンし、大きなドレイン電流を得ることができ
る。

【００５８】この構成により、入力トランジスタのオン
時のドレイン電流を大きく、かつオン時のドレイン電流
とオフ時のドレイン電流の比を大きくとれることによ
り、従来例のものに比べて高速化が可能になっている。
図６において、６６は１５ボルト程度の高信号振幅のデ
ータ信号、６８はラッチ回路６７のラッチ出力信号であ
り、データ信号６６がクロック信号６１で取り込まれて
出力される。ラッチ出力信号６８の信号振幅は電源電圧
である１５ボルト程度が出力される。

【００５９】レベル変換回路付きシフトレジスタ５１
は、図６に示したラッチ回路を多段に接続し、クロック
信号９と反転クロック信号１０を、各段ごとに逆に接続
している。レベル変換回路付きシフトレジスタ５１の先
頭のラッチ回路の入力にはシフトするデータを入力し、
ラッチ回路の出力を次段のラッチ回路の入力に接続して
多段接続している。

【００６０】次に、図５の本実施の形態１のレベル変換
回路付きシフトレジスタ５１の動作を、図１１の波形図
を用いて説明する。レベル変換回路付きシフトレジスタ
５１は、最初の段を１段目とすると、１段目のラッチは
クロック信号ＣＰの立ち下がりでシフトデータを取り込
み、２段目のラッチはクロック信号ＣＰの立ち上がりで
１段目の出力を取り込む。３段目のラッチはクロック信
号ＣＰの立ち下がりで２段目の出力を取り込む。このよ
うに奇数段目のラッチはクロック信号ＣＰの立ち下がり
でデータを取り込み、偶数段目のラッチはクロック信号
ＣＰの立ち上がりでデータを取り込む。また、ｎ段目の
ラッチはｎ−１段目のラッチの出力を取り込むように動
作する。

【００６１】クロック信号ＣＰの立ち下がりでシフトデ
ータ信号ＳＴＨのハイレベルが折り込まれ、クロックの
変化にともなって、順にデータがシフトされていく。レ
ベル変換回路付きデータラッチ回路５２は、図８に示す
ようなレベルシフタ付きのラッチ回路が多段に接続され
てデータラッチ回路を構成している。図８において、８
１は信号レベル変換回路、８６はラッチ回路、８２はデ
ータ信号で５ボルト程度の低信号振幅の画像データ信号
１６が入力される。８３は入力信号のハイレベル電圧に
相当する直流電圧で、５ボルトの電圧が印加される。デ
ータ信号８２は、信号レベル変換回路８１によって、薄
膜トランジスタの集積回路の電源電圧である１５ボルト
程度の高信号振幅の信号に変換され、これらを先のラッ
チ回路８６に入力されるデータ信号８２としている。８
４はラッチ回路８６へ入力されているクロック信号、８
５はクロック信号８４をインバータにより反転して発生
した反転信号であり、ラッチ回路８６へ入力される反転
クロック信号となる。

【００６２】信号レベル変換回路８１の動作について説
明する。図８において、トランジスタＭＰ４とトランジ
スタＭＰ６は、Ｐチャンネルのトランジスタで、Ｐチャ
ンネルトランジスタＭＰ７とＮチャンネルトランジスタ
ＭＮ３によってゲート電圧を与えられ、電流源となる。
ＰチャンネルトランジスタＭＰ３はソースフォロワのト
ランジスタで、ソースは電流源トランジスタＭＰ４のド
レインに接続し、ドレインはグランドに接続し、入力信
号であるデータ信号８２に入力Ｎチャンネルトランジス
タＭＮ１のしきい値電圧を加えた信号が、そのソースに
発生するようにバイアス電圧が設定されている。

【００６３】ＰチャンネルトランジスタＭＰ５はソース
フォロワのトランジスタで、ソースは電流源トランジス
タＭＰ６のドレインに接続し、ドレインはグランドに接
続し、入力されたハイレベル電圧８３に入力Ｎチャンネ
ルトランジスタＭＮ２のしきい値電圧を加えた信号が、
そのソースに発生するようにバイアス電圧が設定されて
いる。

【００６４】入力トランジスタＭＮ１、ＭＮ２の各ゲー
トは、それぞれトランジスタＭＰ３、ＭＰ５の各ソース
に接続され、トランジスタＭＮ１のゲートには入力信号
であるデータ信号８２にバイアス電圧を加えた電圧が印
加され、ソースはグランドに接続されている。一方、ト
ランジスタＭＮ２のゲートにはハイレベル電圧８３にバ
イアス電圧を加えた電圧が印加され、ソースには入力信
号であるデータ信号８２が接続されている。

【００６５】入力トランジスタＭＮ１、ＭＮ２の各ドレ
インは、負荷トランジスタであるＰチャンネルトランジ
スタＭＰ１、ＭＰ２の各ドレインにそれぞれ接続され、
トランジスタＭＰ１、ＭＰ２の各ゲートは、トランジス
タＭＰ１のドレインに接続されてカレントミラー回路を
構成している。出力はトランジスタＭＰ２のドレインか
ら取り出される。

【００６６】入力信号であるデータ信号８２がハイレベ
ルのとき、入力トランジスタＭＮ１はオンし、負荷トラ
ンジスタＭＰ１のドレイン電圧を引き下げてトランジス
タＭＰ２をオンさせ、一方、トランジスタＭＮ２はオフ
し、出力端子の電圧レベルが上がりハイレベルがあらわ
れる。反対に入力信号であるデータ信号８２がローレベ
ルのとき、入力トランジスタＭＮ１はオフし、負荷トラ
ンジスタＭＰ１のドレイン電圧を引き上げてトランジス
タＭＰ２をオフさせ、一方、トランジスタＭＮ２はオン
し、出力端子の電圧レベルが下がりローレベルがあらわ
れる。

【００６７】このようにして、信号レベル変換回路８１
は、低信号振幅の入力信号を高信号振幅の信号に変換す
ることができる。図１０（ｃ）は本実施の形態１におけ
るレベル変換回路付きデータラッチ回路５２の各段に内
蔵される信号レベル変換回路６３の入力トランジスタの
しきい値特性と動作点を示す図である。

【００６８】本実施の形態１におけるレベル変換回路付
きデータラッチ回路５２の各段に内蔵される信号レベル
変換回路６３では、入力信号にバイアス電圧を加えて入
力トランジスタのゲートに与える構成としている。バイ
アス電圧の値を本発明の実施の形態１では入力トランジ
スタのしきい値電圧とした。入力トランジスタのしきい
値電圧をＶｔｎ、入力信号の振幅をＶＩＮとすると、図
１０（ｃ）では、入力信号がローレベルのときに、入力
トランジスタのゲートにはＶｔｎの電圧がかかり、入力
トランジスタがオフし、ドレイン電流が流れない。ま
た、入力信号がハイレベルのときには、入力トランジス
タのゲートにはＶＩＮ＋Ｖｔｎの電圧がかかり、入力ト
ランジスタがオンし、ドレイン電流を流すことができ
る。

【００６９】一方、他方の入力トランジスタのゲートは
入力信号のハイレベル電圧にバイアス電圧を加えた電圧
を与え、ソースに入力信号を与える構成としている。こ
の場合においても、入力トランジスタのしきい値電圧を
Ｖｔｎ、入力信号の振幅をＶＩＮとすると、入力トラン
ジスタのゲートにはＶＩＮ＋Ｖｔｎの電圧が印加されて
おり、入力信号がローレベルのときに、入力トランジス
タのゲート−ソース間にはＶＩＮ＋Ｖｔｎの電圧がかか
り、入力トランジスタがオンし、ドレイン電流が流れ
る。また、入力信号がハイレベルのときには、入力トラ
ンジスタのゲート−ソース間にはＶｔｎの電圧がかか
り、入力トランジスタがオフし、ドレイン電流は流れな
い。

【００７０】この構成により、反転入力がなく、入力信
号のみのレベル変換回路においても、入力トランジスタ
のオン時のドレイン電流を大きく、かつオン時のドレイ
ン電流とオフ時のドレイン電流の比を大きくとれること
により、従来例のものに比べて高速化が可能になってい
る。図８において、８４は１５ボルト程度の高信号振幅
のクロック信号、８５は反転クロック信号であり、信号
レベル変換回路８１の出力はラッチ回路８６に入力され
て、クロック信号８４および反転クロック信号８５でラ
ッチ回路８６に取り込まれて、ラッチ出力信号８７とな
る。ラッチ出力信号８７の信号振幅は電源電圧である１
５ボルト程度が出力される。

【００７１】レベル変換回路付きデータラッチ回路５２
は、図８に示したラッチ回路を多段に接続したもので、
クロック信号８４に先のレベル変換回路付きシフトレジ
スタ５１の各段の出力を接続している。レベル変換回路
付きデータラッチ回路５２のデータ入力には、画像デー
タ信号１６が接続され、レベル変換回路付きデータラッ
チ回路５２の出力は、ラインラッチ回路１９のデータ入
力端子に接続されている。

【００７２】次に、図５の本実施の形態１のレベル変換
回路付きデータラッチ回路の動作を、図１１の波形図を
用いて説明する。レベル変換回路付きデータラッチ回路
５２は、レベル変換回路付きシフトレジスタ５１の各段
の出力信号Ｑｎの立ち下がりによって、入力された画像
データ信号Ｄ０〜Ｄ７の値を取り込む。レベル変換回路
付きデータラッチ回路５２の出力はラッチ信号ＬＯＡＤ
によってラインラッチ回路１９にとりこまれ、その出力
ＤＡＴＡＯＵＴを変化させて、ＤＡコンバータ８を駆動
して、ソース電極４の駆動信号となる。

【００７３】以上のようにして、本発明の液晶表示装置
に用いるシフトレジスタは、シフトレジスタの各段に低
信号振幅の入力信号を高信号振幅の出力信号に変換する
信号レベル変換回路を有することによって、シフトレジ
スタに５ボルト程度の低信号振幅のクロック信号と反転
クロック信号を直接与えることによって、バッファ回路
を無くし、信号振幅を５ボルト程度に小さくすることで
消費電力を減らすことが可能となり、このシフトレジス
タを用いることによって、液晶表示装置の全体として省
電力化を実現することができる。

【００７４】同様に、本発明の液晶表示装置に用いるデ
ータラッチ回路は、データラッチ回路の各段に低信号振
幅の入力信号を高信号振幅の出力信号に変換する信号レ
ベル変換回路を有することによって、データラッチ回路
に５ボルト程度の低信号振幅の画像データ信号を直接与
えることによって、バッファ回路を無くし、信号振幅を
５ボルト程度に小さくすることで消費電力を減らすこと
が可能となり、このデータラッチ回路を用いることによ
って、液晶表示装置の全体として省電力化を実現するこ
とができる。（実施の形態２）本発明の実施の形態２のシフトレジス
タおよびデータラッチ回路と液晶表示装置を、図５、図
７、図９、図１０、図１１を用いて説明する。

【００７５】図５は本実施の形態２の液晶表示装置の構
成を示すブロック図である。なお、この液晶表示装置の
構成は本発明の実施の形態１と同じであり、本発明の実
施の形態２と本発明の実施の形態１は、図５のレベル変
換回路付きシフトレジスタ５１の各段の構成が異なる。
また、レベル変換回路付きデータラッチ回路５２の各段
の構成も異なる。この点について以下に説明する。

【００７６】図７は本実施の形態２の液晶表示装置にお
けるシフトレジスタの各段の構成を示す図であり、図６
で示した実施の形態１と同じ部分には同じ符号を付け
て、その説明を省略する。レベル変換回路付きシフトレ
ジスタ５１は、図７に示すようなレベルシフタ付きのラ
ッチ回路が多段に接続されてシフトレジスタを構成して
いる。

【００７７】図７において、７１は信号レベル変換回
路、６７はラッチ回路、６１はクロック信号であり、５
ボルト程度の低信号振幅のクロック信号が入力される。
６２はクロック信号６１を論理反転した同じく５ボルト
程度の低振幅の反転クロック信号である。クロック信号
６１および反転クロック信号６２は、信号レベル変換回
路７１によって薄膜トランジスタの集積回路の電源電圧
である１５ボルト程度の高信号振幅の信号に変換され、
インバータを接続してレベル変換した反転クロック信号
６４、さらにもう一段、インバータを接続してレベル変
換したクロック信号６５を発生し、これらを先のラッチ
回路６７に入力するクロック信号６１と反転クロック信
号６２としている。

【００７８】信号レベル変換回路７１の動作について説
明する。信号レベル変換回路７１は、図６に示した実施
の形態１に所定の制御信号によってバイアス電圧を発生
する回路の一部であるトランジスタＭＮ３をオンオフさ
せるとともに、所定の制御信号をインバータで反転し
て、入力トランジスタＭＮ１、ＭＮ２のゲートとグラン
ド間に接続するトランジスタＭＮ４とＭＮ５を付加した
点が実施の形態１と異なる。

【００７９】信号レベル変換回路７１では、所定の制御
信号がハイレベルの場合、バイアス電圧を発生する回路
のトランジスタＭＮ３はオンし、また入力トランジスタ
ＭＮ１、ＭＮ２の各ゲートに付加したトランジスタＭＮ
４、ＭＮ５はオフして、信号レベル変換回路７１は、本
実施の形態１のとおり動作する。また、所定の制御信号
がローレベルの場合、バイアス電圧を発生する回路のト
ランジスタＭＮ３はオフし、また入力トランジスタＭＮ
１、ＭＮ２の各ゲートに付加したトランジスタＭＮ４、
ＭＮ５はオンして、信号レベル変換回路７１は回路電流
を減らした状態で動作を停止する。

【００８０】以上のように、本実施の形態２における信
号レベル変換回路７１は、所定の制御信号によって、必
要に応じて信号レベル変換回路を動作させたり、停止さ
せたるすることができ、回路の省電力化を実現すること
ができる。本実施の形態２におけるレベル変換回路付き
シフトレジスタ５１の各段に内蔵される信号レベル変換
回路７１の入力トランジスタのしきい値特性と動作点
は、動作状態では図１０の（ｂ）となり、本実施の形態
１と同じである。

【００８１】また、停止状態においては、入力トランジ
スタのゲート−ソース間の電圧は０Ｖになり、電流の少
ない状態で停止している。図７において、６６は１５ボ
ルト程度の高信号振幅のデータ信号、６８はラッチ回路
６７のラッチ出力信号であり、データ信号６６がクロッ
ク信号６１で取り込まれて出力される。ラッチ出力信号
６８の信号振幅は電源電圧である１５ボルト程度が出力
される。

【００８２】図７のレベル変換回路付きのシフトレジス
タの各段では、データ信号６６とラッチ出力信号６８の
論理和をとり、信号レベル変換回路７１の制御信号とし
て与える構成としている。この構成によって、データ信
号６６またはラッチ出力信号６８がハイレベルのときに
信号レベル変換回路７１が動作し、それ以外の場合に
は、信号レベル変換回路７１は低消費電力状態で停止す
るようになっている。

【００８３】レベル変換回路付きシフトレジスタ５１
は、図７に示したラッチ回路を多段に接続し、クロック
信号と反転クロック信号を各段ごとに逆に接続してい
る。レベル変換回路付きのシフトレジスタ５１は、シフ
トするデータがない時には信号レベル変換回路６３を停
止させて回路電流を減らし、シフトデータが前段にきた
とき、信号レベル変換回路６３を動作させて、シフトデ
ータがなくなると、再び信号レベル変換回路６３を停止
させて回路電流を減らすことによって、回路の省電力化
を実現することができる。

【００８４】レベル変換回路付きシフトレジスタ５１の
入力信号および出力信号の各波形は、図１１に示すよう
に、本実施の形態１と同じになる。図９は本実施の形態
２の液晶表示装置におけるデータラッチ回路５２の各段
の構成を示す図であり、図７に示す実施の形態１と同じ
部分には同じ符号を付けてその説明を省略する。

【００８５】レベル変換回路付きデータラッチ回路５２
は、図９に示すようなレベルシフタ付きのラッチ回路が
多段に接続されてシフトレジスタのラッチ回路を構成し
ている。図９において、９１は信号レベル変換回路、８
６はラッチ回路、８２はデータ信号であり、５ボルト程
度の低信号振幅の画像データ信号１６が入力される。８
３は入力信号のハイレベル電圧に相当する直流電圧で、
５ボルトの電圧が印加される。データ信号８２は、信号
レベル変換回路９１によって、薄膜トランジスタの集積
回路の電源電圧である１５ボルト程度の高信号振幅の信
号に変換され、これらを先のラッチ回路８６のデータ入
力としている。８４はラッチ回路８６へ入力されている
クロック信号、８５はクロック信号８４をインバータに
より反転して発生した反転信号であり、ラッチ回路８６
へ入力される反転クロック信号とする。

【００８６】信号レベル変換回路９１の動作について説
明する。信号レベル変換回路９１は、図７に示す実施の
形態１に所定の制御信号によってバイアス電圧を発生す
る回路の一部であるトランジスタＭＮ３をオンオフさせ
るとともに、所定の制御信号をインバータで反転して、
入力トランジスタＭＮ１、ＭＮ２の各ゲートとグランド
間に接続するトランジスタＭＮ４、ＭＮ５を付加した点
が、図７に示す実施の形態１と異なる。

【００８７】信号レベル変換回路９１では、所定の制御
信号がハイレベルの場合、バイアス電圧を発生する回路
のトランジスタＭＮ３はオンし、また入力トランジスタ
ＭＮ１、ＭＮ２の各ゲートに付加したトランジスタＭＮ
４、ＭＮ５はオフして、信号レベル変換回路９１は、本
実施の形態１のとおり動作する。また、所定の制御信号
がローレベルの場合、バイアス電圧を発生する回路のト
ランジスタＭＮ３はオフし、また入力トランジスタＭＮ
１、ＭＮ２の各ゲートに付加したトランジスタＭＮ４、
ＭＮ５はオンして、信号レベル変換回路９１は回路電流
を減らした状態で動作を停止する。

【００８８】以上のように本実施の形態２における信号
レベル変換回路９１は、所定の制御信号によって、必要
に応じて信号レベル変換回路９１を動作させたり、停止
させたるすることができ、回路の省電力化を実現するこ
とができる。本実施の形態２におけるレベル変換回路付
きデータラッチ回路５２の各段に内蔵される信号レベル
変換回路９１の入力トランジスタのしきい値特性と動作
点は、動作状態では図１０の（ｃ）となり、本実施の形
態１と同じである。

【００８９】また、停止状態においては、入力トランジ
スタのゲート−ソース間の電圧は０Ｖになり、電流の少
ない状態で停止している。図９において、８４は１５ボ
ルト程度の高信号振幅のクロック信号、８５は反転クロ
ック信号であり、信号レベル変換回路８１の出力はラッ
チ回路８６に入力されて、クロック信号８４および反転
クロック信号８５でラッチ回路８６に取り込まれて、ラ
ッチ出力信号８７となる。ラッチ出力信号８７の信号振
幅は、電源電圧である１５ボルト程度が出力される。

【００９０】レベル変換回路付きデータラッチ回路５２
は、図９に示したラッチ回路を多段に接続したものでク
ロック信号に前述のレベル変換回路付きシフトレジスタ
５１の各段の出力を接続している。レベル変換回路付き
データラッチ回路５２のデータ入力には画像データ信号
１６が接続され、レベル変換回路付きデータラッチ回路
５２の出力は、ラインラッチ回路１９のデータ入力端子
に接続されている。

【００９１】この構成によって、クロック信号８４がハ
イレベルのときに信号レベル変換回路９１が動作し、そ
れ以外の場合には、信号レベル変換回路９１は低消費電
力状態で停止するようになっている。レベル変換回路付
きのデータラッチ回路５２は、画像データを取り込まな
い時には信号レベル変換回路を停止させて回路電流を減
らし、データを取り込ませるときに信号レベル変換回路
を動作させて、データを取り込まなくてよくなると、再
び信号レベル変換回路を停止させて回路電流を減らすこ
とによって、回路の省電力化を実現することができる。

【００９２】レベル変換回路付きデータラッチ回路５２
の入力信号および出力信号は、図１１に示すように、本
実施の形態１と同じになる。以上のようにして、本実施
の形態２の液晶表示装置に用いるシフトレジスタは、シ
フトレジスタの各段に信号レベル変換回路を有するシフ
トレジスタであって、シフトしようとするデータがない
時には信号レベル変換回路を停止させて回路電流を減ら
し、シフトデータが前段にきたとき、信号レベル変換回
路を動作させて、シフトデータがなくなると再び信号レ
ベル変換回路の動作を停止させて回路電流を減らすこと
によって、液晶表示装置の省電力化を実現することがで
きる。

【００９３】同様に、本実施の形態２の液晶表示装置に
用いるデータラッチ回路は、データラッチ回路の各段に
信号レベル変換回路を有するデータラッチ回路であっ
て、シフトレジスタの出力をクロック入力端子に接続す
ることによって、画像データを取り込まない時には信号
レベル変換回路を停止させて回路電流を減らし、データ
を取り込ませるときに信号レベル変換回路を動作させ
て、データを取り込まなくてよくなると、再び信号レベ
ル変換回路を停止させて回路電流を減らすことによっ
て、液晶表示装置の省電力化を実現することができる。

【００９４】

【発明の効果】以上のように本発明によれば、シフトレ
ジスタに５ボルト程度の低信号振幅のクロック信号と反
転クロック信号を直接与えるとともに、データラッチ回
路に５ボルト程度の低信号振幅の画像データ信号を直接
与えることによって、それらに接続されるバッファ回路
を無くし、信号振幅を５ボルト程度に小さくすることが
できる。

【００９５】また、シフトレジスタの信号レベル変換回
路を所定の制御信号によって動作を切り替えられる構成
とし、シフトレジスタの各段のシフトデータ入力信号と
シフトデータ出力信号によって、シフトしようとするシ
フトデータがない時には信号レベル変換回路を停止させ
て回路電流を減らし、シフトデータが前段にきたとき、
信号レベル変換回路を動作させるようにし、シフトデー
タがなくなると、再び信号レベル変換回路を停止させて
回路電流を減らすことができる。

【００９６】また、データラッチ回路の信号レベル変換
回路においても所定の制御信号によって動作を切り替え
られる構成とし、シフトレジスタの出力信号をこの制御
信号として用いることで、必要なデータラッチ回路のみ
を動作させることができる。以上により、個々の回路構
成における消費電力を減少することができ、装置全体と
して、省電力化を図ることができる。

【図面の簡単な説明】

【図１】従来の液晶表示装置の構成を示すブロック図

【図２】同従来例の液晶表示装置におけるラッチ回路の
構成図

【図３】同従来例の液晶表示装置の入力と反転入力を有
するレベル変換回路の構成図

【図４】同従来例の液晶表示装置の反転入力を必要とし
ないレベル変換回路の構成図

【図５】本発明の実施の形態１、２の液晶表示装置の構
成を示すブロック図

【図６】同実施の形態１の液晶表示装置におけるシフト
レジスタのラッチ回路の構成図

【図７】同実施の形態２の液晶表示装置におけるシフト
レジスタのラッチ回路の構成図

【図８】同実施の形態１の液晶表示装置におけるデータ
ラッチ回路のラッチ回路の構成図

【図９】同実施の形態２の液晶表示装置におけるデータ
ラッチ回路のラッチ回路の構成図

【図１０】従来および本発明の実施の形態１、２の液晶
表示装置における信号レベル変換回路の入力トランジス
タのしきい値特性と動作点の説明図

【図１１】同従来例および同実施の形態１、２の液晶表
示装置における入力信号および出力信号の波形図

【符号の説明】

１（画素駆動用の）薄膜トランジスタ２蓄積容量３液晶４ソース電極５ゲート電極６共通電極７ゲート線駆動回路８ＤＡコンバータ９クロック信号１０反転クロック信号１１シフトデータ信号１２ハイレベル電圧１３信号レベル変換回路１４バッファ回路１５シフトレジスタ１６画像データ信号１７データラッチ回路１８ラッチ信号１９ラインラッチ回路２１、２２アナログスイッチ２３、２４、２５インバータ２６データ信号２７クロック信号２８反転クロック信号２９ラッチ出力信号３１、３２入力トランジスタ３３、３４負荷トランジスタ３５入力端子３６反転入力端子３７出力端子４１ハイレベル電圧５１（レベル変換回路付き）シフトレジスタ５２（レベル変換回路付き）データラッチ回路６１クロック信号６２反転クロック信号６３信号レベル変換回路６４（レベル変換した）反転クロック信号６５（レベル変換した）クロック信号６６データ信号６７ラッチ回路６８ラッチ出力信号７１（制御端子付き）信号レベル変換回路８１信号レベル変換回路８２データ信号８３ハイレベル電圧８４クロック信号８５反転クロック信号８６ラッチ回路８７ラッチ出力信号９１（制御端子付き）信号レベル変換回路

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｇ０９Ｇ 3/20 ６２３Ｇ０９Ｇ 3/20 ６２３ＧＧ０２Ｆ 1/136 ５００ (72)発明者古林好則大阪府門真市大字門真1006番地松下電器産業株式会社内Ｆターム(参考） 2H092 JA24 JB31 JB67 NA26 PA06 2H093 NA34 NB26 NC22 NC26 ND39 5C006 AA11 AC11 AC21 AF25 AF42 BB16 BC12 BC16 BF03 BF04 BF25 BF27 FA47 5C080 AA10 BB05 DD26 EE29 FF11 GG12 JJ02 JJ03 JJ04 JJ05

Claims

【特許請求の範囲】

【請求項１】薄膜トランジスタを用いた集積回路から
なる複数段のシフトレジスタの各段に、低信号振幅の入
力信号を高信号振幅の出力信号に変換する信号レベル変
換回路を備えたことを特徴とするシフトレジスタ。
【請求項２】信号レベル変換回路に、一対の入力トラ
ンジスタを備え、一方の入力トランジスタのゲートに所
定のバイアス電圧を入力信号に加えた信号を印加すると
ともにソースに前記入力信号の反転信号を印加し、他方
の入力トランジスタのゲートに前記所定のバイアス電圧
を入力信号に加えた信号の反転信号を印加するとともに
ソースに前記入力信号を印加し、かつ、前記バイアス電
圧を加える手段として、前記入力トランジスタに対する
負荷トランジスタとソースフォロワのトランジスタとを
用いて構成したことを特徴とする請求項１記載のシフト
レジスタ。
【請求項３】入力信号にバイアス電圧を加える手段
に、所定の制御信号によってバイアス電圧回路の動作状
態を切り替える手段と、入力トランジスタのゲートとグ
ランド間に接続したトランジスタスイッチとを設け、信
号レベル変換回路を動作させる場合には、前記バイアス
電圧回路を動作させ、前記トランジスタスイッチをオフ
して、前記入力トランジスタのゲートに所定のバイアス
電圧を入力信号に加えた信号を印加するようにし、前記
信号レベル変換回路を動作させない場合には、前記バイ
アス電圧回路を停止させ、前記トランジスタスイッチを
オンして、前記入力トランジスタをオフするようにした
ことを特徴とする請求項２記載のシフトレジスタ。
【請求項４】所定の制御信号を、シフトレジスタの各
段のシフトデータ入力とシフトデータ出力によって発生
し、信号レベル変換回路の動作を制御することを特徴と
する請求項３記載のシフトレジスタ。
【請求項５】シフトレジスタに印加するバイアス電圧
を、入力トランジスタのしきい値電圧と入力信号の振幅
との和と略同一の電圧とすることを特徴とする請求項２
から請求項４のいずれかに記載のシフトレジスタ。
【請求項６】シフトレジスタに印加するバイアス電圧
を、入力トランジスタのしきい値電圧と入力信号の振幅
との和以上の電圧とすることを特徴とする請求項２から
請求項４のいずれかに記載のシフトレジスタ。
【請求項７】薄膜トランジスタを用いた集積回路から
なる複数段のデータラッチ回路の各段に、低信号振幅の
入力信号を高信号振幅の出力信号に変換する信号レベル
変換回路を備えたことを特徴とするデータラッチ回路。
【請求項８】信号レベル変換回路に、一対の入力トラ
ンジスタを備え、一方の入力トランジスタのゲートに所
定のバイアス電圧を入力信号に加えた信号を印加すると
ともにソースをグランドに接続し、他方の入力トランジ
スタのゲートに前記所定のバイアス電圧を入力信号のハ
イレベル電圧に加えた信号を印加するとともにソースに
前記入力信号を印加し、かつ、前記バイアス電圧を加え
る手段として、前記入力トランジスタに対する負荷トラ
ンジスタとソースフォロワのトランジスタとを用いて構
成したことを特徴とする請求項７記載のデータラッチ回
路。
【請求項９】入力信号にバイアス電圧を加える手段
に、所定の制御信号によってバイアス電圧回路の動作状
態を切り替える手段と、入力トランジスタのゲートとグ
ランド間に接続したトランジスタスイッチとを設け、信
号レベル変換回路を動作させる場合には、前記バイアス
電圧回路を動作させ、前記トランジスタスイッチをオフ
して、前記入力トランジスタのゲートに所定のバイアス
電圧を入力信号に加えた信号を印加するようにし、前記
信号レベル変換回路を動作させない場合には、前記バイ
アス電圧回路を停止させ、前記トランジスタスイッチを
オンして、前記入力トランジスタをオフするようにした
ことを特徴とする請求項８記載のデータラッチ回路。
【請求項１０】データラッチ回路に印加するバイアス
電圧を、入力トランジスタのしきい値電圧と略同一の電
圧とすることを特徴とする請求項９記載のデータラッチ
回路。
【請求項１１】データラッチ回路に印加するバイアス
電圧を、入力トランジスタのしきい値電圧以上の電圧と
することを特徴とする請求項９記載のデータラッチ回
路。
【請求項１２】データラッチ回路に印加するバイアス
電圧を、入力トランジスタのしきい値電圧と略同一の電
圧とすることを特徴とする請求項８記載のデータラッチ
回路。
【請求項１３】データラッチ回路に印加するバイアス
電圧を、入力トランジスタのしきい値電圧以上の電圧と
することを特徴とする請求項８記載のデータラッチ回
路。
【請求項１４】液晶表示画素と、その駆動用であり薄
膜トランジスタにより形成された画素駆動用トランジス
タと、前記画素駆動用トランジスタのソース線を駆動す
るソース線駆動回路と、前記画素駆動用トランジスタの
ゲート線を駆動するゲート線駆動回路とを有するアクテ
ィブマトリクス型の液晶表示装置において、前記ソース
線駆動回路および前記ゲート線駆動回路の少なくとも一
方に請求項１から請求項６のいずれかに記載のシフトレ
ジスタを有することを特徴とする液晶表示装置。
【請求項１５】液晶表示画素と、その駆動用であり薄
膜トランジスタにより形成された画素駆動用トランジス
タと、前記画素駆動用トランジスタのソース線を駆動す
るソース線駆動回路と、前記画素駆動用トランジスタの
ゲート線を駆動するゲート線駆動回路とを有するアクテ
ィブマトリクス型の液晶表示装置において、前記ソース
線駆動回路に請求項７から請求項１３のいずれかに記載
のデータラッチ回路を有することを特徴とする液晶表示
装置。
【請求項１６】液晶表示画素と、その駆動用であり薄
膜トランジスタにより形成された画素駆動用トランジス
タと、前記画素駆動用トランジスタのソース線を駆動す
るソース線駆動回路と、前記画素駆動用トランジスタの
ゲート線を駆動するゲート線駆動回路とを有するアクテ
ィブマトリクス型の液晶表示装置において、前記ソース
線駆動回路に請求項１から請求項６のいずれかに記載の
シフトレジスタと請求項９から請求項１１のいずれかに
記載のデータラッチ回路を有し、前記シフトレジスタの
各段の出力信号を前記データラッチ回路の各段への制御
信号とするよう構成したことを特徴とする液晶表示装
置。