JP2002287711A - シフトレジスタおよびこれを用いた表示装置、ならびにカメラシステムおよび携帯端末装置 - Google Patents

Abstract

(57)【要約】 【課題】 各転送段ごとにＤ-ＦＦを用いた回路構成を
採ると、クロックのパルスエッジからシフトパルスの出
力までの応答時間が長くなり、またその分だけ回路規模
が増大するとともに消費電力も増加する。 【解決手段】 レベルシフト機能付きのシフトレジスタ
において、転送段の各々を、前段からの転送パルスＱｎ
−１を一方の入力とするＯＲゲート１１ｎと、このＯＲ
ゲート１１ｎの出力信号ＥＮｎに応答してレベルシフト
動作可能な状態となってクロックＣＫ，ＸＣＫのレベル
をシフトするレベルシフタ１２ｎと、ＯＲゲート１１ｎ
の出力信号ＥＮｎとレベルシフト後のクロックＣＫとの
論理積をとり、その出力パルスを自段のシフトパルスＯ
ＵＴｎおよびバッファ１４ｎを介して次段への転送パル
スＱｎとして出力するとともに、ＯＲゲート１１ｎに対
してその他方の入力として与えるＡＮＤゲート１３ｎと
によって構成する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、シフトレジスタお
よびこれを用いた表示装置、ならびにカメラシステムお
よび携帯端末装置に関し、特にレベルシフト機能を持つ
シフトレジスタおよびこれを用いた表示装置、ならびに
当該表示装置を具備するカメラシステムおよび携帯端末
装置に関する。

【０００２】

【従来の技術】表示装置、例えば液晶表示装置として、
画素が行列状に配置された画素部を駆動するための駆動
回路を、画素部と同一の基板（液晶パネル）上に一体的
に形成してなるいわゆる駆動回路一体型液晶表示装置が
ある。この駆動回路一体型液晶表示装置では、外部ＩＣ
から例えばＴＴＬ信号の低電圧振幅レベルが液晶パネル
内に供給されることから、液晶パネル内ではこの低電圧
振幅レベルを、液晶の駆動に必要な高電圧振幅レベルに
変換する必要がある。

【０００３】一例として、水平駆動系を考えると、当該
水平駆動系では従来、外部から与えられる水平スタート
パルスＨｓｔについては液晶パネル内に設けられたレベ
ル変換回路で高電圧振幅レベルに変換して水平スキャナ
に供給し、外部から与えられる水平クロックＨｃｋにつ
いては低電圧振幅レベルのまま水平スキャナに供給し、
その水平スキャナを構成するシフトレジスタに内蔵され
たレベルシフタで高電圧振幅レベルに変換する構成が採
られていた。

【０００４】そのため、駆動回路一体型液晶表示装置で
は、水平スキャナを構成するシフトレジスタとして、レ
ベルシフト機能を持つシフトレジスタを用いていた。こ
のレベルシフト機能付きシフトレジスタの従来例を図８
に示す。ここでは、ｎ段目の転送段（レジスタ段）の構
成を例にとって説明するが、他の転送段も全く同じ構成
となっている。

【０００５】前段（ｎ−１段）から供給される転送パル
スＱｎ−１は、Ｄタイプフリップフロップ（以下、単に
Ｄ-ＦＦと記す）１０１ｎに対してそのＤ入力として与
えられるとともに、ＡＮＤゲート１０２ｎおよびＯＲゲ
ート１０３ｎに対してそれらの各一方の入力として与え
られる。Ｄ-ＦＦ１０１ｎのＱ出力は、バッファ１０４
ｎを介して転送パルスＱｎとして次段（ｎ＋１段）に供
給されるとともに、ＡＮＤゲート１０２ｎおよびＯＲゲ
ート１０３ｎに対してそれらの各他方の入力として与え
られる。

【０００６】ＡＮＤゲート１０２ｎの出力パルスは自段
の水平走査パルスＯＵＴｎとなる。ＯＲゲート１０３ｎ
の出力は、レベルシフタ１０５ｎに対してこれをレベル
シフト動作可能な状態とさせるためのＯＮ制御パルスと
して与えられる。レベルシフタ１０５ｎには、アクティ
ブＬｏｗ（低レベルがアクティブ）のリセットパルスＸ
ＲＥＳＥＴが与えられるとともに、互いに逆相のクロッ
クＣＫ，ＸＣＫが与えられる。これらクロックＣＫ，Ｘ
ＣＫは、低電圧振幅の水平クロックＨｃｋ（同相のクロ
ックおよび逆相のクロック）である。

【０００７】レベルシフタ１０５ｎは、ＯＲゲート１０
３ｎからＯＮ制御パルスが与えられることでレベルシフ
ト動作可能な状態となり、低電圧振幅の水平クロックＨ
ｃｋであるクロックＣＫ，ＸＣＫを高電圧振幅のクロッ
クにレベル変換（レベルシフト）してＤ-ＦＦ１０１ｎ
に対してそのクロック（ＣＫ）入力として与える。ｎ段
目では、クロックＣＫについてレベルシフト動作が行わ
れる。

【０００８】次に、上記構成の従来例に係るレベルシフ
ト機能付きシフトレジスタの回路動作について、図９の
タイミングチャートを用いてｎ段目の回路動作を中心に
説明する。なお、図９のタイミングチャートには、ｎ−
１段目〜ｎ＋１段目の各部の信号のタイミング関係が示
されている。

【０００９】ｎ−１段目から転送パルスＱｎ−１が入力
され、これがＯＲゲート１０３を通してレベルシフタ１
０５ｎにＯＮ制御パルスとして与えられることにより、
レベルシフタ１０５ｎはレベルシフト動作可能な状態と
なり、低電圧振幅のクロックＣＫ，ＸＣＫを高電圧振幅
のクロックにレベル変換する。このレベル変換されたク
ロックＣＫはＤ-ＦＦ１０１ｎにそのＣＫ入力として与
えられる。

【００１０】転送パルスＱｎ−１は同時に、Ｄ-ＦＦ１
０１ｎに対してそのＤ入力として与えられる。すると、
Ｄ-ＦＦ１０１ｎのＱ出力ＦＦｎがクロックＣＫの立ち
上がりのタイミングで低レベル(以下、“Ｌ”レベルと
記す)から高レベル（以下、“Ｈ”レベルと記す）に遷
移する。このＤ-ＦＦ１０１ｎのＱ出力ＦＦｎがＯＲゲ
ート１０３を通してレベルシフタ１０５ｎにＯＮ制御パ
ルスとして与えられることで、レベルシフタ１０５ｎは
引き続きレベルシフト動作可能な状態を維持して、クロ
ックＣＫ，ＸＣＫに対するレベル変換動作を続ける。

【００１１】Ｄ-ＦＦ１０１ｎのＱ出力ＦＦｎはさら
に、バッファ１０４ｎを経由して自段の転送パルスＱｎ
としてｎ＋１段目に供給されるとともに、ＡＮＤゲート
１０２ｎにも供給される。ＡＮＤゲート１０２ｎでは、
前段からの転送パルスＱｎ−１とＤ-ＦＦ１０１ｎのＱ
出力ＦＦｎとの論理積演算が行われる。そして、このＡ
ＮＤゲート１０２ｎの論理積出力が、自段の水平走査パ
ルスＯＵＴｎとして出力されることになる。

【００１２】

【発明が解決しようとする課題】ところで、パルスを順
次転送するシフトレジスタにおいて、各転送段間で転送
パルスを伝送する配線には、図１０の等価回路図に示す
ように、抵抗や容量などの寄生素子が少なからず存在
し、この寄生素子の影響によって転送パルスに遅延が生
じるのは避けられない問題である。この遅延は、ＡＮＤ
ゲート１０２ｎを通して水平走査パルスＯＵＴｎの遅延
の原因となって現れる。

【００１３】特に、上述した従来例に係るシフトレジス
タでは、転送パルスＱｎ−１のパルス幅をクロックＣＫ
の１周期とし、この転送パルスＱｎ−１をＤ-ＦＦ１０
１ｎでラッチし、そのラッチ出力パルスと転送パルスＱ
ｎ−１との論理積をＡＮＤゲート１０２ｎでとって水平
走査パルスＯＵＴｎとして出力する構成を採っているこ
とから、Ｄ-ＦＦ１０１ｎでの遅延も発生し、その遅延
時間も加わることになるため、クロックＣＫ，ＸＣＫの
パルスエッジから水平走査パルスＯＵＴｎの出力までの
応答時間が長くなるという課題があった。さらに、Ｄ-
ＦＦ１０１ｎの存在によってその分だけ回路規模が増大
するとともに、消費電力も増加するという課題があっ
た。

【００１４】本発明は、上記課題に鑑みてなされたもの
であり、その目的とするところは、クロックに対するシ
フトパルスの出力の応答性に優れるとともに、回路規模
の縮小化および低消費電力化を可能にしたレベルシフト
機能付きシフトレジスタおよびこれを用いた表示装置、
ならびに当該表示装置を具備するカメラシステムおよび
携帯端末装置を提供することにある。

【００１５】

【課題を解決するための手段】本発明によるシフトレジ
スタは、縦続接続された転送段の各々が、前段から供給
される転送パルスを一方の入力とするＯＲゲートと、こ
のＯＲゲートの出力信号に応答して動作状態となってク
ロック信号のレベルをシフトするレベルシフタと、ＯＲ
ゲートの出力信号とレベルシフタでレベルシフトされた
クロック信号との論理積をとり、その出力信号を自段の
シフトパルスおよび次段への転送パルスとして出力する
とともに、ＯＲゲートに対してその他方の入力として与
えるＡＮＤゲートとを有する構成となっている。

【００１６】上記構成のレベルシフタ機能付きシフトレ
ジスタにおいて、ＯＲゲートは前段から供給される転送
パルスと自段のシフトパルスとの論理和をとり、レベル
シフタにレベルシフト動作可能な状態とする制御信号と
して与える。レベルシフタはこれに応答してクロック信
号のレベルシフト動作を行い、そのレベルシフト後のク
ロック信号をＡＮＤゲートに与える。すると、ＡＮＤゲ
ートは、ＯＲゲートの出力信号とレベルシフト後のクロ
ック信号との論理積をとり、自段のシフトパルスおよび
次段への転送パルスとして出力する。このレベルシフタ
機能付きシフトレジスタは、表示装置の走査系を構成す
るシフトレジスタとして用いられる。そして、この表示
装置は、カメラシステムや携帯端末装置において、その
表示装置として搭載される。

【００１７】

【発明の実施の形態】以下、本発明の実施の形態につい
て図面を参照して詳細に説明する。図１は、本発明の一
実施形態に係るレベルシフト機能付きシフトレジスタの
構成を示すブロック図である。ここでは、図面の簡略化
のために、ｎ−１段目、ｎ段目、ｎ＋１段目の各転送段
１０ｎ−１，１０ｎ，１０ｎ＋１のみを示している。ま
た、縦続接続された各転送段は同じ構成となっているの
で、ｎ段目の転送段１０ｎの場合を例にとってその具体
的な構成について説明するものとする。

【００１８】図１において、ｎ段目の転送段１０ｎは、
２入力ＯＲゲート１１ｎ、レベルシフタ１２ｎ、２入力
ＡＮＤゲート１３ｎおよびバッファ１４ｎを有する構成
となっている。ＯＲゲート１１ｎは、ｎ−１段目から供
給される転送パルスＱｎ−１を一方の入力とし、ＡＮＤ
ゲート１３ｎの出力を他方の入力としている。ＯＲゲー
ト１１ｎの論理和信号ＥＮｎは、レベルシフタ１２ｎに
対してそのＯＮ制御信号、即ちレベルシフト動作可能な
状態とするための制御信号として与えられるとともに、
ＡＮＤゲート１３ｎに対してその一方の入力として与え
られる。

【００１９】レベルシフタ１２ｎにはアクティブＬｏｗ
のリセットパルスＸＲＥＳＥＴが与えられるとともに、
例えば低電圧振幅の互いに逆相のクロックＣＫ，ＸＣＫ
が与えられる。レベルシフタ１２ｎは、ＯＲゲート１１
ｎからＯＮ制御信号が与えられることによってレベルシ
フト動作可能な状態となり、低電圧振幅のクロックＣ
Ｋ，ＸＣＫを高電圧振幅のクロックＣＫ，ＸＣＫにレベ
ルシフト（レベル変換）する。

【００２０】ここで、レベルシフタに対する低電圧振幅
のクロックＣＫ，ＸＣＫの入力については、各段ごとに
交互に正相、逆相の繰り返しで入力される。すなわち、
レベルシフタ１２ｎにはクロックＣＫ，ＸＣＫがＣＫ入
力、ＸＣＫ入力として与えられ、レベルシフタ１２ｎ−
１，１２ｎ＋１にはクロックＣＫ，ＸＣＫがＸＣＫ入
力、ＣＫ入力として与えられる。したがって、本段（ｎ
段）ではレベル変換後のクロックＣＫが、ＡＮＤゲート
１３ｎに対してその他方の入力として与えられることに
なる。

【００２１】ＡＮＤゲート１３ｎの論理積信号は、自段
のシフトパルスＯＵＴｎとして出力されるとともに、Ｏ
Ｒゲート１１ｎに対してその他方の入力として与えら
れ、さらにバッファ１４ｎを経由して自段の転送パルス
Ｑｎとして次段（ｎ＋１段）の転送段１０ｎ＋１に供給
される。

【００２２】以下、上記構成の本実施形態に係るレベル
シフト機能付きシフトレジスタの回路動作について、図
２のタイミングチャートを用いてｎ段目を中心に説明す
る。なお、図２のタイミングチャートには、ｎ−１段目
〜ｎ＋１段目の各部の信号のタイミング関係が示されて
いる。

【００２３】ｎ−１段目の転送段１０ｎ−１から出力さ
れる転送パルスＱｎ−１がｎ段目の転送段１０ｎに供給
される。ここで、図３の等価回路に示すように、ｎ−１
段目の転送段１０ｎ−１からｎ段目の転送段１０ｎに転
送パルスＱｎ−１を伝送する配線には抵抗や容量などの
寄生素子が少なからず存在し、その影響を受けることに
よって転送パルスＱｎ−１は、ｎ−１段目のシフトパル
スＯＵＴｎ−１に対して若干の遅れ（遅延時間Ｔｄ）を
もってｎ段目の転送段１０ｎに供給される。

【００２４】転送パルスＱｎ−１がｎ段目の転送段１０
ｎに入力されると、ＯＲゲート１１ｎの論理和信号ＥＮ
ｎが“Ｈ”レベルとなり、レベルシフタ１２ｎにそのＯ
Ｎ制御信号として与えられるとともに、ＡＮＤゲート１
３ｎに一方の入力として与えられる。これにより、レベ
ルシフタ１２ｎが動作状態、即ちレベルシフト動作が可
能な状態となる。

【００２５】そして、クロックＣＫ，ＸＣＫが“Ｈ”レ
ベルになると、レベルシフタ１２ｎにおいて、低電圧振
幅のクロックＣＫ，ＸＣＫを高電圧振幅のクロックＣ
Ｋ，ＸＣＫにレベルシフトする動作が行われる。ここ
で、転送パルスＱｎ−１には先述した配線の寄生素子に
起因する遅延があり、クロックＣＫが“Ｈ”レベルに遷
移した後に転送パルスＱｎ−１が“Ｌ”レベルに遷移す
るため、クロックＣＫが立ち上がる前にレベルシフタ１
２ｎが非動作状態になることはない。

【００２６】レベルシフタ１０ｎでレベル変換されたク
ロックＣＫがＡＮＤゲート１３ｎにその他方の入力とし
て与えられると、ＡＮＤゲート１３ｎにおいて、ＯＲゲ
ート１１ｎの論理和信号ＥＮｎ、即ち前段からの転送パ
ルスＱｎ−１とレベル変換後のクロックＣＫとの論理積
がとられ、その論理積信号が自段のシフトパルスＯＵＴ
ｎとして出力されるとともに、バッファ１４ｎを経て転
送パルスＱｎとして次段（ｎ＋１段）の転送段１０ｎ＋
１に供給される。

【００２７】ＡＮＤゲート１３ｎの論理積信号はさら
に、ＯＲゲート１１ｎを通して論理和信号ＥＮｎとな
り、レベルシフタ１２ｎにそのＯＮ制御信号として、Ａ
ＮＤゲート１３ｎにその一方の入力として与えられる。
これにより、レベルシフタ１２ｎは引き続き動作状態を
維持して、クロックＣＫ，ＸＣＫに対するレベル変換動
作を続ける。

【００２８】次に、クロックＣＫが“Ｈ”レベルから
“Ｌ”レベルに遷移すると、ＡＮＤゲート１３ｎの論理
積信号、即ちシフトパルスＯＵＴｎが“Ｌ”レベルとな
り、ＯＲゲート１１ｎの論理和信号ＥＮｎも“Ｌ”レベ
ルとなるので、レベルシフタ１２ｎが非動作状態、即ち
クロックＣＫ，ＸＣＫのレベルシフト動作が不可能な状
態となる。その結果、ＡＮＤゲート１３ｎからはクロッ
クＣＫと同じパルス幅、即ちクロックＣＫの半周期のパ
ルス幅のパルス信号が、自段のシフトパルスＯＵＴｎと
して出力されるとともに、自段の転送パルスＱｎとして
バッファ１４ｎを経由して次段（ｎ＋１段）の転送段１
０ｎ＋１に供給される。

【００２９】図４は、上記実施形態に係るレベルシフト
機能付きシフトレジスタにおいて、ｎ段目の転送段１０
ｎを実現するための具体的な回路構成の一例を示す回路
図である。

【００３０】図４において、ＮチャンネルＭＯＳトラン
ジスタＱｎ１，Ｑｎ２は、ゲートが相互に接続されかつ
ＭＯＳトランジスタＱｎ１がゲートとドレインが共通接
続されたダイオード接続となっていることで、カレント
ミラー回路２１を構成している。ＭＯＳトランジスタＱ
ｎ１，Ｑｎ２の各ソースには、低電圧振幅の逆相のクロ
ックＣＫ，ＸＣＫがそれぞれ入力される。

【００３１】このカレントミラー回路２１において、Ｍ
ＯＳトランジスタＱｎ２のドレイン出力が、インバータ
２２で反転されて自段のシフトパルスＯＵＴｎとして出
力されるとともに、バッファ２３（図１のバッファ１４
ｎに相当）を経由して自段の転送パルスＱｎとしてｎ＋
１段目の転送段１０ｎ＋１に供給される。

【００３２】ＭＯＳトランジスタＱｎ１，Ｑｎ２の各ド
レインと電源ＶＤＤとの間には、ＰチャンネルＭＯＳト
ランジスタＱｐ１，Ｑｐ２がそれぞれ接続されている。
ＭＯＳトランジスタＱｎ１のドレインとＧＮＤとの間に
は、ＮチャンネルＭＯＳトランジスタＱｎ３，Ｑｎ４が
直列に接続されている。ＭＯＳトランジスタＱｎ３のゲ
ートには、前段からの転送パルスＱｎ−１がインバータ
２４で反転されて与えられる。ＭＯＳトランジスタＱｎ
４のゲートには、ＭＯＳトランジスタＱｎ２のドレイン
出力が直接与えられる。

【００３３】ＭＯＳトランジスタＱｐ１のゲートで電源
ＶＤＤとの間には、ＰチャンネルＭＯＳトランジスタＱ
ｐ３，Ｑｐ４が直列に接続されている。ＭＯＳトランジ
スタＱｐ２のゲートで電源ＶＤＤとの間には、Ｐチャン
ネルＭＯＳトランジスタＱｐ５，Ｑｐ６が直列に接続さ
れている。ＭＯＳトランジスタＱｎ２のドレイン（ＭＯ
ＳトランジスタＱｐ２のドレイン）と電源ＶＤＤとの間
には、ＰチャンネルＭＯＳトランジスタＱｐ７，Ｑｐ８
が並列に接続されている。

【００３４】ＭＯＳトランジスタＱｐ３，Ｑｐ５，Ｑｐ
７の各ゲートには、ＭＯＳトランジスタＱｎ２のドレイ
ン出力がインバータ２２で反転されて与えられる。ＭＯ
ＳトランジスタＱｐ４，Ｑｐ６の各ゲートには、前段か
らの転送パルスＱｎ−１が直接与えられる。ＭＯＳトラ
ンジスタＱｐ８のゲートには、アクティブＬｏｗのリセ
ットパルスＸＲＥＳＥＴが与えられる。

【００３５】ＭＯＳトランジスタＱｐ１のゲートには、
互いに並列に接続されたＮチャンネルＭＯＳトランジス
タＱｎ５，Ｑｎ６を介してクロックＸＣＫが与えられ
る。ＭＯＳトランジスタＱｐ２のゲートには、互いに並
列に接続されたＮチャンネルＭＯＳトランジスタＱｎ
７，Ｑｎ８を介してクロックＣＫが与えられる。ＭＯＳ
トランジスタＱｎ５，Ｑｎ７の各ゲートには、前段から
の転送パルスＱｎ−１が直接与えられる。ＭＯＳトラン
ジスタＱｎ６，Ｑｎ８の各ゲートには、ＭＯＳトランジ
スタＱｎ２のドレイン出力がインバータ２２で反転され
て与えられる。

【００３６】次に、上記構成の転送部１０ｎのリセット
時、休止時、スタンバイ時およびレベルシフト動作時の
各回路動作について説明する。

【００３７】（１）リセット時 リセット時、リセットパルスＸＲＥＳＥＴが“Ｌ”レベ
ルになるので、ＭＯＳトランジスタＱｐ８がオン状態と
なる。すると、インバータ２２の入力が“Ｈ”レベルに
なるため、その出力ＯＵＴｎは“Ｌ”レベルに固定され
る。このときまだ、前段から転送パルスＱｎ−１が供給
されておらず、インバータ２４の出力が“Ｈ”レベルの
状態にあり、またＭＯＳトランジスタＱｐ８がオンする
ことでＭＯＳトランジスタＱｎ４のゲートが“Ｈ”レベ
ルとなるため、ＭＯＳトランジスタＱｎ３，Ｑｎ４が共
にオン状態となる。

【００３８】ＭＯＳトランジスタＱｎ３，Ｑｎ４がオン
すると、カレントミラー回路２１のＭＯＳトランジスタ
Ｑｎ１，Ｑｎ２の各ゲートが“Ｌ”レベルとなるため、
これらＭＯＳトランジスタＱｎ１，Ｑｎ２はオフ状態と
なる。さらに、ＭＯＳトランジスタＱｎ５，Ｑｎ６，Ｑ
ｎ７，Ｑｎ８がオフ状態となり、ＭＯＳトランジスタＱ
ｐ３，Ｑｐ４，Ｑｐ５，Ｑｐ６がオン状態となるため、
ＭＯＳトランジスタＱｐ１，Ｑｐ２のゲートが“Ｈ”レ
ベルとなり、ＭＯＳトランジスタＱｐ１，Ｑｐ２はオフ
状態となる。故に、リセット時には、ＭＯＳトランジス
タＱｎ１，Ｑｎ２およびＭＯＳトランジスタＱｐ１，Ｑ
ｐ２には電流は流れない。

【００３９】（２）休止時 リセットパルスＸＲＥＳＥＴが“Ｈ”レベルになり、Ｍ
ＯＳトランジスタＱｐ８がオフ状態となるが、インバー
タ２２の出力ＯＵＴｎが“Ｌ”レベルにあることによっ
てＭＯＳトランジスタＱｐ７がオン状態にあるため、イ
ンバータ２２の入力が“Ｈ”レベルの状態を維持し、し
たがって出力ＯＵＴｎは“Ｌ”レベルに保持される。

【００４０】リセット時と同様に、ＭＯＳトランジスタ
Ｑｎ３，Ｑｎ４がオンするため、ＭＯＳトランジスタＱ
ｎ１，Ｑｎ２は各ゲートが“Ｌ”レベルとなり、したが
ってオフ状態となる。さらに、ＭＯＳトランジスタＱｎ
５〜Ｑｎ８がオフ、ＭＯＳトランジスタＱｐ３〜Ｑｐ６
がオンするため、ＭＯＳトランジスタＱｐ１，Ｑｐ２の
ゲートが“Ｈ”レベルとなり、ＭＯＳトランジスタＱｐ
１，Ｑｐ２はオフ状態となる。故に、休止時にも、ＭＯ
ＳトランジスタＱｎ１，Ｑｎ２およびＭＯＳトランジス
タＱｐ１，Ｑｐ２には電流が流れない。

【００４１】（３）スタンバイ時 前段から“Ｈ”レベルの転送パルスＱｎ−１が入力され
ると、ＭＯＳトランジスタＱｎ３，Ｑｐ４，Ｑｐ６がオ
フ状態となり、ＭＯＳトランジスタＱｎ５，Ｑｎ７がオ
ン状態となるため、ＭＯＳトランジスタＱｐ１，Ｑｐ２
およびＭＯＳトランジスタＱｎ１，Ｑｎ２のオフ状態が
解除される。また、クロックＣＫ，ＸＣＫの低電圧振幅
を０Ｖ〜Ｖｐｐとすると、クロックＣＫの電圧が０Ｖ、
クロックＸＣＫの電圧がＶｐｐである。

【００４２】このとき、ＭＯＳトランジスタＱｐ１，Ｑ
ｐ２，Ｑｎ１，Ｑｎ２の各ゲート-ソース間電圧をＶｇ
ｓ（ｐ１），Ｖｇｓ（ｐ２），Ｖｇｓ（ｎ１），Ｖｇｓ
（ｎ２）とすると、それらの関係は、 Ｖｇｓ（ｐ１）＜Ｖｇｓ（ｐ２） Ｖｇｓ（ｎ１）＞Ｖｇｓ（ｎ２） となる。

【００４３】仮に、ＭＯＳトランジスタＱｐ１，Ｑｐ２
およびＭＯＳトランジスタＱｎ１，Ｑｎ２のサイズ比が
１対１ならば、ＭＯＳトランジスタＱｐ１，Ｑｐ２，Ｑ
ｎ１，Ｑｎ２に流れようとする電流をＩ（ｐ１），Ｉ
（ｐ２），Ｉ（ｎ１），Ｉ（ｎ２）とすると、それらの
関係は、 Ｉ（ｐ２）＞Ｉ（ｐ１）＝Ｉ（ｎ１）＞Ｉ（ｎ２） となる。よって、ＭＯＳトランジスタＱｐ２，Ｑｎ２の
各ドレイン電圧は“Ｈ”レベルに保持される。

【００４４】（４）レベルシフト動作時 クロックＣＫの電圧がＶｐｐ、クロックＸＣＫの電圧が
０Ｖとなると、Ｖｇｓ（ｐ１），Ｖｇｓ（ｐ２），Ｖｇ
ｓ（ｎ１），Ｖｇｓ（ｎ２）の関係は、 Ｖｇｓ（ｐ１）＞Ｖｇｓ（ｐ２） Ｖｇｓ（ｎ１）＜Ｖｇｓ（ｎ２） となる。

【００４５】仮に、ＭＯＳトランジスタＱｐ１，Ｑｐ２
およびＭＯＳトランジスタＱｎ１，Ｑｎ２のサイズ比が
１対１ならば、Ｉ（ｐ１），Ｉ（ｐ２），Ｉ（ｎ１），
Ｉ（ｎ２）の関係は、 Ｉ（ｐ２）＜Ｉ（ｐ１）＝Ｉ（ｎ１）＜Ｉ（ｎ２） となる。したがって、ＭＯＳトランジスタＱｐ２，Ｑｎ
２の各ドレイン電圧はほぼ“Ｌ”レベルになる。そし
て、このドレイン電圧はインバータ２２によって反転さ
れ、ＶＤＤレベルである“Ｈ”レベルにレベルシフトさ
れる。

【００４６】この後、転送パルスＱｎ−１が“Ｌ”レベ
ルになって、ＭＯＳトランジスタＱｎ４，Ｑｎ５，Ｑｎ
７，Ｑｐ３，Ｑｐ５がオフしても、ＭＯＳトランジスタ
Ｑｎ６，Ｑｎ８がオンするので、ＭＯＳトランジスタＱ
ｐ１，Ｑｐ２およびＭＯＳトランジスタＱｎ１，Ｑｎ２
がオフ状態になることはない。

【００４７】次に、クロックＣＫの電圧が０Ｖ、クロッ
クＸＣＫの電圧がＶｐｐとなると、Ｖｇｓ（ｐ１），Ｖ
ｇｓ（ｐ２），Ｖｇｓ（ｎ１），Ｖｇｓ（ｎ２）の関係
は、 Ｖｇｓ（ｐ１）＜Ｖｇｓ（ｐ２） Ｖｇｓ（ｎ１）＞Ｖｇｓ（ｎ２） となる。

【００４８】仮に、ＭＯＳトランジスタＱｐ１，Ｑｐ２
およびＭＯＳトランジスタＱｎ１，Ｑｎ２のサイズ比が
１対１ならば、Ｉ（ｐ１），Ｉ（ｐ２），Ｉ（ｎ１），
Ｉ（ｎ２）の関係は、 Ｉ（ｐ２）＞Ｉ（ｐ１）＝Ｉ（ｎ１）＞Ｉ（ｎ２） となる。よって、ＭＯＳトランジスタＱｐ２，Ｑｎ２の
各ドレイン電圧は“Ｈ”レベルになる。そして、このド
レイン電圧はインバータ２２によって反転され、“Ｌ”
レベルにレベルシフトされる（ＯＵＴｎ）。

【００４９】すると、ＭＯＳトランジスタＱｎ３，Ｑｎ
４がオンするので、ＭＯＳトランジスタＱｎ１，Ｑｎ２
の各ゲート電位が“Ｌ”レベルとなり、これらＭＯＳト
ランジスタＱｎ１，Ｑｎ２はオフ状態になる。さらに、
ＭＯＳトランジスタＱｎ５，Ｑｎ６，Ｑｎ７，Ｑｎ８が
オフし、ＭＯＳトランジスタＱｐ３，Ｑｐ４，Ｑｐ５，
Ｑｐ６がオンするので、ＭＯＳトランジスタＱｐ１，Ｑ
ｐ２の各ゲート電位が“Ｈ”レベルとなり、これらＭＯ
ＳトランジスタＱｐ１，Ｑｐ２もオフする。

【００５０】しかし、ＭＯＳトランジスタＱｐ７がオン
することにより、ＭＯＳトランジスタＱｐ２，Ｑｎ２の
各ドレイン電位が確実に“Ｈ”レベルになり、また出力
ＯＵＴｎは“Ｌ”レベルで保持される。ここで、再び、
上述した休止状態（２）となり、上述した回路動作が繰
り返される。

【００５１】上述した回路構成のレベルシフト機能付き
シフトレジスタは、同じ導電型ＭＯＳトランジスタＱｐ
１とＱｐ２およびＱｎ１とＱｎ２のマッチングのみが重
要であり、異なる導電型であるＭＯＳトランジスタＱｐ
１とＱｎ１およびＱｐ２とＱｎ２のマッチングはレベル
シフト動作マージンにさほど影響を与えないので、薄膜
トランジスタを使用した製造ばらつきの大きいプロセス
に対して動作マージンが大である。また、ＭＯＳトラン
ジスタＱｎ１，Ｑｎ２からなるカレントミラー回路２１
のカレントミラー比をクロックＣＫ，ＸＣＫの反転ごと
に積極的に変化させることにより、ダイナミック応答の
向上も可能である。

【００５２】以上のように、本実施形態に係るレベルシ
フト機能付きシフトレジスタにおいては、転送パルスの
パルス幅をクロックＣＫの半周期とするとともに、各転
送段間で転送パルスを伝送する配線に存在する抵抗や容
量などの寄生素子の影響によって転送パルスに生じる遅
延を積極的に利用し、ＯＲゲート１１ｎを経た転送パル
スＱｎ−１とレベルシフト後のクロックＣＫとの論理積
をＡＮＤゲート１３ｎでとってシフトパルスＯＵＴｎと
して出力するとともに、その論理積出力をＯＲゲート１
１ｎに帰還することで、従来技術では、回路規模の小型
化や低消費電力化の妨げとなっていたＤ-ＦＦを必要と
しない回路構成を実現している。

【００５３】換言すれば、転送段の各々を、ＯＲゲー
ト、レベルシフタ、ＡＮＤゲートおよびバッファ、具体
的な回路例の一つとして、各々８個のＰチャンネルＭＯ
ＳトランジスタＱｐ１〜Ｑｐ８，Ｑｎ１〜Ｑｎ８、２個
のインバータ２２，２４およびバッファ２３の簡単な回
路構成によって実現できるので、各転送段ごとにＤ-Ｆ
Ｆを不要とする分だけ、シフトレジスタ全体の回路規模
の小型化および低消費電力化が図れる。

【００５４】また、ＡＮＤゲート１３ｎの出力パルスを
直接シフトパルスＯＵＴｎとして導出するとともに、転
送パルスＱｎとしてバッファ１４ｎを経由して次段の転
送段１０ｎ＋１に供給する構成を採っていることで、転
送パルスＱｎの伝送系とシフトパルスＯＵＴｎの出力系
とがバッファ１４ｎによって分断され、しかも従来技術
のように、シフトパルスＯＵＴｎとして導出する際に前
段の転送パルスＱｎ−１との論理積をとっていないた
め、クロックＣＫに対するシフトパルスＯＵＴｎの出力
応答が、前段からの転送パルスの遅延の影響を受けず、
かつ、必要なときにｎ段目だけクロックＣＫのレベルシ
フタ１２ｎを動作させながら、シフト動作を繰り返すこ
とができる。

【００５５】［適用例］以上説明したレベルシフト機能
付きシフトレジスタは、表示装置、例えば画素の電気光
学素子として液晶セルを用いた液晶表示装置やエレクト
ロルミネッセンス（ＥＬ）素子を用いたＥＬ表示装置の
走査系を構成するシフトレジスタや、ＭＯＳ型などに代
表されるＸ-Ｙアドレス型固体撮像装置の走査系を構成
するシフトレジスタなどに適用可能である。

【００５６】但し、本発明はこれらの適用例に限定され
るものではなく、レベルシフト機能を持つシフトレジス
タ全般に適用し得るものである。ここでは、一例とし
て、液晶表示装置の水平駆動系を構成するシフトレジス
タに適用した場合を例にとって説明する。

【００５７】図５は、駆動回路一体型液晶表示装置の構
成例を示す概略構成図である。本液晶表示装置では、そ
の駆動方式として、画素の各々に対して個々の独立した
画素電極を配列し、これら画素電極の各々に薄膜トラン
ジスタ（ＴＦＴ；Thin FilmTransistor）などのスイッ
チング素子を接続して画素を選択的に駆動する、いわゆ
るアクティブマトリクス駆動方式（以下、アクティブマ
トリクス型と記す）を用いている。

【００５８】図５において、本例に係るアクティブマト
リクス型液晶表示装置は、後述するように画素が行列状
（マトリクス状）に配置されてなる画素部３１と、画素
部３１の例えば上側に配置され、各画素への映像信号の
書き込みを例えば点順次で行う水平（Ｈ）駆動系３２
と、画素部３１の例えば左側に配置され、各画素を行単
位で選択する垂直（Ｖ）駆動系３３とを備え、水平駆動
系３２および垂直駆動系３３が画素部３１と共に、例え
ばＴＦＴを用いて同一の基板（液晶パネル）３４上に一
体的に形成された構成となっている。

【００５９】画素部３１は、スイッチング素子として例
えばＴＦＴ（画素トランジスタ）が形成されたＴＦＴ基
板と、カラーフィルタや対向電極等が形成された対向基
板とを重ね合わせ、これら２枚の透明絶縁基板（例え
ば、ガラス基板）間に液晶材料を封入することによって
作製される。この画素部３１において、行列状に配置さ
れた各画素４０は、スイッチング素子であるＴＦＴ４１
と、このＴＦＴ４１のドレイン電極に画素電極が接続さ
れた液晶セル４２と、ＴＦＴ４１のドレイン電極に一方
の電極が接続された補助キャパシタ４３とから構成され
ている。

【００６０】この画素構造において、各画素４０のＴＦ
Ｔ４１は、そのゲート電極が垂直方向（行方向）の画素
数Ｙ（以下、垂直画素数Ｙと称す）に対応したｙ行分の
ゲートライン４４-1，４４-2，……，４４-y-1，４４-y
の各々にそれぞれ接続され、かつそのソース電極が水平
方向（列方向）の画素数Ｘ（以下、水平画素数Ｘと称
す）に対応したｘ列分の信号ライン４５-1，４５-2，…
…，４５-x-1，４５-xの各々にそれぞれ接続されてい
る。また、液晶セル４２の対向電極および補助キャパシ
タ４３の他方の電極は、コモン電位Ｖｃｏｍが与えられ
るコモンライン４６に接続されている。

【００６１】水平駆動系３２は、水平画素数Ｘに対応し
た段数のシフトレジスタからなるＨスキャナ３２１と、
水平画素数Ｘに対応して設けられたｘ個の水平スイッチ
３２２-1〜３２２-xとを有する構成となっている。Ｈス
キャナ３２１はシフトレジスタによって構成され、水平
スタートパルスＨｓｔを水平クロックＨｃｋに同期して
順に転送することによって得られる各段の転送パルスを
水平走査パルスとして順に出力する。このＨスキャナ３
２１を構成するシフトレジスタとして、先述した実施形
態に係るレベルシフト機能付きシフトレジスタが用いら
れる。

【００６２】Ｈスキャナ３２１には、外部から供給され
る例えばＴＴＬレベルの低電圧振幅の水平スタートパル
スＨｓｔが、液晶パネル３４上に作製されたレベル変換
回路３５によって液晶の駆動に必要な高電圧振幅のパル
スに変換されて入力される。水平クロックＨｃｋについ
ては、外部から供給される例えばＴＴＬレベルの低電圧
振幅のままＨスキャナ３２１に入力され、先述したシフ
トレジスタ内のレベルシフタで高電圧振幅のクロックに
変換される。

【００６３】水平スイッチ３２２-1〜３２２-xは例えば
ＭＯＳトランジスタからなり、Ｈスキャナ３２１から順
に出力される水平走査パルスに応答して順にオン状態と
なることで、映像信号を画素部３１の信号ライン４５-1
〜４５-xに順次供給する。

【００６４】垂直駆動系３３は、垂直画素数Ｙに対応し
た段数のシフトレジスタからなるＶスキャナ３３１によ
って構成されている。Ｖスキャナ３３１は例えばシフト
レジスタによって構成され、垂直スタートパルスＶｓｔ
を垂直クロックＶｃｋに同期して順に転送することによ
って得られる各段の転送パルスを垂直走査パルスとして
順に出力する。これら垂直走査パルスは、画素部３１の
ゲートライン４４-1〜４４-yに順次与えられる。

【００６５】なお、本適用例では、先述した実施形態に
係るレベルシフト機能付きシフトレジスタを、Ｈスキャ
ナ３２１を構成するシフトレジスタとして用いるとした
が、Ｖスキャナ３３１を構成するシフトレジスタとして
用いることも可能である。

【００６６】このように、駆動回路一体型液晶表示装置
において、例えば水平駆動系のスキャナを構成するシフ
トレジスタとして、先述したレベルシフト機能付きシフ
トレジスタを用いることにより、当該シフトレジスタは
回路規模の小型化、低消費電力化が可能であるため、液
晶パネル３４の駆動回路を形成する画素部周辺の領域
（額縁）の狭額縁化および液晶表示装置の低消費電力化
に大きく寄与できる。特に、レベルシフト機能付きシフ
トレジスタがＴＦＴを使用した製造ばらつきの大きいプ
ロセスに有効な回路であるため、当該シフトレジスタの
適用例としては、駆動系を画素トランジスタと共にＴＦ
Ｔを用いて同一基板上に一体形成してなる駆動回路一体
型液晶表示装置が最適である。

【００６７】本例に係る駆動回路一体型液晶表示装置
は、ビデオカメラやデジタルスチルカメラなどのカメラ
システムのモニターとして、あるいは携帯電話機やＰＤ
Ａ(Personal Digital Assistants)などの携帯端末装置
の表示装置として用いて好適なものである。

【００６８】図６は、本発明に係るカメラシステム、例
えばＶＴＲ機能を一体的に搭載したカムコーダと称され
るビデオカメラの構成例を概略的に示すブロック図であ
る。図６において、撮像デバイス、例えばＣＣＤ(Charg
e Coupled Device)撮像素子５１で被写体の撮像が行わ
れ、その撮像信号はアナログ信号処理回路５２およびカ
メラ信号処理回路５３で各種の信号処理が行われる。

【００６９】具体的には、アナログ信号処理回路５２で
は、ＣＣＤ撮像素子５１から出力される撮像信号に対し
て、当該撮像素子５１の出力部で発生する１／ｆノイズ
などを除去するためのＣＤＳ（相関二重サンプリング）
処理や、信号レベルを一定にするためのＡＧＣ（自動利
得制御）処理などの信号処理が行われる。また、カメラ
信号処理回路５３では、輝度信号および色差信号の生成
や、オートホワイトバランス等の画質調整などの信号処
理が例えばデジタル処理にて行われ、最終的にアナログ
映像信号として出力される。

【００７０】このアナログ映像信号は、記録／再生部５
４に供給される。記録／再生部５４は、入力されるアナ
ログ映像信号を磁気テープなどの記録媒体５５に記録
（あるいは、画像メモリなどの記憶媒体に記憶）し、ま
た記録媒体５５に記録されている記録情報を再生する。

【００７１】本カムコーダは、撮像中の被写体（撮像画
像）を確認するための表示装置として、液晶モニタ５６
および液晶ビューファインダ５７を備えている。これら
液晶モニタ５６および液晶ビューファインダ５７とし
て、先述した実施形態に係る駆動回路一体型液晶表示装
置が用いられる。そして、液晶モニタ５６および液晶ビ
ューファインダ５７には、ドライバＩＣ５８でコモン電
位Ｖｃｏｍを中心に交流駆動化されたアナログ映像信号
が、切り替えスイッチ５９を介して選択的に供給され
る。

【００７２】このように、本発明に係るカメラシステム
では、液晶モニタ５６および液晶ビューファインダ５７
として、先述した実施形態に係る駆動回路一体型液晶表
示装置を用いていることにより、当該液晶表示装置は狭
額縁化および低消費電力化が可能であるため、本カメラ
システムの小型化および低消費電力化に大きく寄与でき
る。

【００７３】なお、本適用例では、液晶モニタ５６およ
び液晶ビューファインダ５７の双方に、先述した実施形
態に係る駆動回路一体型液晶表示装置を用いるとした
が、いずれか一方のみに用いるようにしても良く、また
いずれか一方の液晶表示装置を備えたビデオカメラやデ
ジタルスチルカメラなどのカメラシステムに対しても同
様に適用可能である。

【００７４】図７は、本発明に係る携帯端末装置、例え
ば携帯電話機の構成の概略を示す外観図である。本例に
係る携帯電話機は、装置筐体６１の前面側に、スピーカ
部６２、表示部６３、操作部６４およびマイク部６５が
上部側から順に配置された構成となっている。かかる構
成の携帯電話機において、表示部６３には例えば液晶表
示装置が用いられ、この液晶表示装置として、先述した
実施形態に係る駆動回路一体型液晶表示装置が用いられ
る。

【００７５】このように、携帯電話機やＰＤＡなどの携
帯端末装置において、先述した実施形態に係る駆動回路
一体型液晶表示装置を表示部５３として用いることによ
り、当該液晶表示装置は狭額縁化および低消費電力化が
可能であるため、本端末装置の小型化および低消費電力
化に大きく寄与でき、特に低消費電力化によってバッテ
リの使用時間を延長できる効果がある。

【００７６】

【発明の効果】以上説明したように、本発明によれば、
レベルシフト機能付きシフトレジスタの各転送段を、従
来技術では回路規模の小型化や低消費電力化の妨げとな
っていたＤ-ＦＦを必要としない回路構成で実現してい
るので、回路規模の縮小化および低消費電力化が図れ
る。

【図面の簡単な説明】

【図１】本発明の一実施形態に係るレベルシフト機能付
きシフトレジスタの構成を示すブロック図である。

【図２】本実施形態に係るレベルシフト機能付きシフト
レジスタの回路動作を説明するためのタイミングチャー
トである。

【図３】本実施形態に係るレベルシフト機能付きシフト
レジスタの等価回路図である。

【図４】ｎ段目の転送段を実現するための具体的な回路
構成例を示す回路図である。

【図５】駆動回路一体型液晶表示装置の構成例を示す概
略構成図である。

【図６】本発明に係るカメラシステムの構成例を概略的
に示すブロック図である。

【図７】本発明に係る携帯端末装置の構成の概略を示す
外観図である。

【図８】従来例に係るレベルシフト機能付きシフトレジ
スタの構成を示すブロック図である。

【図９】従来例に係るレベルシフト機能付きシフトレジ
スタの回路動作を説明するためのタイミングチャートで
ある。

【図１０】従来例に係るレベルシフト機能付きシフトレ
ジスタの等価回路図である。

【符号の説明】

１０ｎ−１〜１０ｎ＋１…転送段、１１ｎ−１〜１１ｎ
＋１…ＯＲゲート、１２ｎ−１〜１２ｎ＋１…レベルシ
フタ、１３ｎ−１〜１３ｎ＋１…ＡＮＤゲート、１４ｎ
−１〜１４ｎ＋１…バッファ

フロントページの続き (51)Int.Cl.⁷ 識別記号 ＦＩ テーマコート゛(参考） Ｇ０９Ｇ 3/20 Ｇ０９Ｇ 3/20 ６８０Ｖ Ｈ０４Ｎ 5/66 １０２ Ｈ０４Ｎ 5/66 １０２Ｂ (72)発明者 青山 孝志 愛知県刈谷市豊田町２丁目１番地 株式会 社豊田自動織機製作所内 Ｆターム(参考） 2H093 NC22 NC34 NC35 ND39 ND42 ND49 5C006 AC11 AC21 AF72 BB16 BC11 BC16 BC20 BF03 BF06 BF26 BF46 FA47 5C058 AA06 BA01 BA04 BA26 5C080 AA06 AA10 BB05 DD22 DD26 FF11 HH10 JJ02 JJ03 JJ04 JJ06 KK02 KK07 KK43

Claims (7)

【特許請求の範囲】
1. 【請求項１】 縦続接続された転送段の各々が、 前段から供給される転送パルスを一方の入力とするＯＲ
   ゲートと、 前記ＯＲゲートの出力信号に応答してレベルシフト動作
   可能な状態となってクロック信号のレベルをシフトする
   レベルシフタと、 前記ＯＲゲートの出力信号と前記レベルシフタでレベル
   シフトされたクロック信号との論理積をとり、その出力
   信号を自段のシフトパルスおよび次段への転送パルスと
   して出力するとともに、前記ＯＲゲートに対してその他
   方の入力として与えるＡＮＤゲートとを有することを特
   徴とするシフトレジスタ。
2. 【請求項２】 前記ＯＲゲート、前記レベルシフタおよ
   び前記ＡＮＤゲートは、薄膜トランジスタによって形成
   されていることを特徴とする請求項１記載のシフトレジ
   スタ。
3. 【請求項３】 画素が行列状に配置されてなる画素部
   と、 前記画素部の各画素を行単位で選択する垂直駆動系と、 前記垂直駆動系によって選択された行の各画素に情報を
   書き込む水平駆動系とを具備し、 前記垂直駆動系および前記水平駆動系の少なくとも一方
   の走査系を構成するシフトレジスタの各転送段が、 前段から供給される転送パルスを一方の入力とするＯＲ
   ゲートと、 前記ＯＲゲートの出力信号に応答してレベルシフト動作
   可能な状態となってクロック信号のレベルをシフトする
   レベルシフタと、 前記ＯＲゲートの出力信号と前記レベルシフタでレベル
   シフトされたクロック信号との論理積をとり、その出力
   信号を自段のシフトパルスおよび次段への転送パルスと
   して出力するとともに、前記ＯＲゲートに対してその他
   方の入力として与えるＡＮＤゲートとを各々有すること
   を特徴する表示装置。
4. 【請求項４】 前記垂直駆動系および前記水平駆動系が
   前記画素部と同一基板上に一体的に形成されていること
   を特徴とする請求項３記載の表示装置。
5. 【請求項５】 前記シフトレジスタは、前記画素部の画
   素トランジスタ、前記垂直駆動系および前記水平駆動系
   と共に薄膜トランジスタを用いて形成されていることを
   特徴とする請求項４記載の表示装置。
6. 【請求項６】 前段から供給される転送パルスを一方の
   入力とするＯＲゲートと、 前記ＯＲゲートの出力信号に応答してレベルシフト動作
   可能な状態となってクロック信号のレベルをシフトする
   レベルシフタと、 前記ＯＲゲートの出力信号と前記レベルシフタでレベル
   シフトされたクロック信号との論理積をとり、その出力
   信号を自段のシフトパルスおよび次段への転送パルスと
   して出力するとともに、前記ＯＲゲートに対してその他
   方の入力として与えるＡＮＤゲートとを各々有する転送
   段を縦続接続してなるシフトレジスタを用いて走査系を
   構成してなる表示装置を具備することを特徴とするカメ
   ラシステム。
7. 【請求項７】 前段から供給される転送パルスを一方の
   入力とするＯＲゲートと、 前記ＯＲゲートの出力信号に応答して動作状態となって
   クロック信号のレベルをシフトするレベルシフタと、 前記ＯＲゲートの出力信号と前記レベルシフタでレベル
   シフトされたクロック信号との論理積をとり、その出力
   信号を自段のシフトパルスおよび次段への転送パルスと
   して出力するとともに、前記ＯＲゲートに対してその他
   方の入力として与えるＡＮＤゲートとを各々有する転送
   段を縦続接続してなるシフトレジスタを用いて走査系を
   構成してなる表示装置を具備することを特徴とする携帯
   端末装置。