JPH086523A - サンプリング回路および画像表示装置 - Google Patents

Abstract

(57)【要約】 【目的】 アナログ信号の書き込み時に発生する、トラ
ンジスタの寄生容量に起因する雑音を低く抑え、高精度
の書き込みが可能なサンプリング回路を提供する。 【構成】 アナログ信号をあるタイミング信号に同期し
てサンプリングするＣＭＯＳ型サンプリング回路１０１
において、並列に接続されたｎチャネル型トランジスタ
ＮＭとｐチャネル型トランジスタＰＭからなり、タイミ
ング発生回路から供給され途中で２系統に分岐されるタ
イミング信号に基づいてアナログ信号のサンプリングを
行うＣＭＯＳ構成のサンプリング・スイッチＡＳと、上
記タイミング発生回路と上記サンプリング・スイッチと
の間に挿入された複数段の反転回路ＩＮＶ１，ＩＮＶ２
，ＩＮＶ３，ＩＮＶ４，ＩＮＶ５と、上記２系統の信
号経路の各々に設けられ、同期信号によって動作が制御
される第１の同期型反転回路ＣＩＮＶ１，ＣＩＮＶ２と
を備えた。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、アナログ信号のサンプ
リング回路に関し、特に該サンプリング回路を構成する
ＣＭＯＳ構成のスイッチにおいて、トランジスタのカッ
プリング雑音に起因する信号変化を低減する回路構成に
関する。

【０００２】

【従来の技術】本発明の構成要素の１つであるサンプリ
ング回路は、現在、様々な分野で利用されており、それ
ぞれの利用分野に適した回路方式が採用されている。以
下では、特に、画像表示装置のデータ信号線駆動回路に
用いられているものにおける背景および課題について述
べる。但し、本発明は、これに限らず、他のいくつかの
分野においても適用できるものである。

【０００３】従来の画像表示装置の一つとして、アクテ
ィブ・マトリクス駆動方式のものが知られている。図１
９はこの画像表示装置の構成を示す図である。図におい
て、２００は画像表示装置で、画像アレイ２０１と、走
査信号線駆動回路ＧＤと、データ信号線駆動回路ＳＤと
からなっている。画素アレイ２０１には、多数の走査信
号線ＧＬと多数のデータ信号線ＳＬとが、これらが交差
するよう配設され、隣接する２つの走査信号線ＧＬと隣
接する２つのデータ信号線ＳＬとで包囲された部分に、
各画素ＣＥＬＬが配置されている。従って画素アレイ全
体では画素ＣＥＬＬがマトリクス状に並んでいる。

【０００４】データ信号線駆動回路ＳＤは、第１のタイ
ミング信号ＴＩＭ１に同期して、入力された映像信号Ｄ
ＡＴＡをサンプリングし、必要に応じて増幅して、各デ
ータ信号線ＳＬに書き込む働きをする。走査信号線駆動
回路ＧＤは、第２のタイミング信号ＴＩＭ２に同期し
て、走査信号線ＧＬを順次選択し、画素ＣＥＬＬ内にあ
るスイッチング素子の開閉を制御することにより、各デ
ータ信号線ＳＬに書き込まれた映像信号（データ）を各
画素ＣＥＬＬに書き込むとともに、各画素ＣＥＬＬに書
き込まれたデータを保持させる働きをする。

【０００５】液晶表示装置を例にとると、図１９におけ
る各画素ＣＥＬＬは、図２０に示すように、ＭＯＳＦＥ
Ｔ（電界効果トランジスタ）等のスイッチング素子ＳＷ
と、画素容量とにより構成される。この画素容量は、液
晶容量Ｃｌおよび必要によって付加される補助容量Ｃｓ
よりなる。同図において、スイッチング素子であるトラ
ンジスタＳＷのドレイン及びソースを介してデータ信号
線ＳＬと画素容量の一方の電極とが接続され、トランジ
スタＳＷのゲートは走査信号線ＧＬに接続され、画素容
量の他方の電極は全画素に共通の共通電極線に接続され
ている。そして、各液晶容量Ｃｌに印加された電圧によ
り、液晶の透過率または反射率が変調され、液晶表示が
行われる。

【０００６】ところで、従来のアクティブ・マトリクス
型液晶表示装置は、画素トランジスタＳＷの基板材料と
して透明基板上に形成された非晶質シリコン薄膜が用い
られ、走査信号線駆動回路ＧＤやデータ信号線駆動回路
ＳＤはそれぞれ外付けＩＣで構成されてきた。

【０００７】これに対して、近年、大画面化に伴う画素
トランジスタを駆動する能力の向上や、駆動ＩＣの実装
コストの低減等の要求から、多結晶シリコン薄膜上にモ
ノリシックに画素アレイと駆動回路を形成する技術が報
告されている。更に、より大画面化および低コスト化を
目指して、ガラスの歪み点（約６００℃）以下のプロセ
ス温度で、素子をガラス基板上の多結晶シリコン薄膜上
に形成することも試みられている。しかし、この多結晶
シリコン薄膜トランジスタは、単結晶シリコン基板上の
トランジスタに比べて、素子特性、特に、キャリア移動
度が小さいという問題がある。すなわち、同程度の駆動
力を得るためには、サイズの大きな素子を用いる必要が
ある。

【０００８】次に、映像データをデータ信号線に書き込
む方法について述べる。データ信号線の駆動方法として
は、点順次駆動方式と線順次駆動方式とがある。

【０００９】点順次駆動方式では、図２１に示すよう
に、映像入力信号線ＳＩＧに入力された映像信号を、シ
フト・レジスタＳＲの各段の出力パルスに同期させてサ
ンプリング・スイッチＡＳを開閉することにより、デー
タ信号線ＳＬに書き込む。ここで、ＳＭＰはサンプリン
グ回路であり、シフト・レジスタＳＲからの信号を増幅
するとともに、必要に応じてその反転信号を生成するも
のである。

【００１０】この方式では、映像信号をデータ信号線Ｓ
Ｌに書き込む時間が、有効水平走査期間（水平走査期間
の約８０％）のデータ線本数分の１しかないため、大画
面化に伴いデータ信号線の時定数（容量と抵抗の積）が
大きくなる場合や、高精細化に伴いサンプリング時間が
短くなる場合には、十分な書き込みができなくなり、表
示品位を損なう恐れがある。特に、前述のように、多結
晶シリコン薄膜トランジスタのような駆動能力の小さい
トランジスタでサンプリング・スイッチＡＳを構成した
場合には、この影響が大きい。そこで、サンプリング・
スイッチＡＳを構成するトランジスタのチャネル幅を大
きくすることによって、書き込み能力を確保している。

【００１１】これに対し、線順次駆動方式では、図２２
に示すように、一旦、映像信号をサンプリング容量Ｃｓ
ａに蓄え、これを次の水平走査期間において、バッファ
（増幅器）ＡＭＰを介してデータ信号線ＳＬに出力す
る。一般にサンプリング容量Ｃｓａはデータ信号線ＳＬ
の容量よりも小さいので、映像入力信号線ＳＩＧからの
書き込みは短時間でよく、また、負荷の大きいデータ信
号線ＳＬへの書き込みには水平走査期間があてられるの
で、データ信号線ＳＬへの書き込みを十分に行うことが
でき、点順次駆動方式のような問題は少ない。

【００１２】しかし、サンプリング容量Ｃｓａに保持さ
れた電荷の、サンプリング・スイッチＡＳ１及びＡＳ２
のリーク電流による時間的な減少や、バッファＡＭＰへ
の転送時における容量分割による電荷の減少の影響を抑
えるために、サンプリング容量Ｃｓａの容量を増加させ
ると、点順次駆動方式の場合と同様な書き込み不足が生
ずる可能性がある。この場合にも同様に、サンプリング
・スイッチＡＳ１及びＡＳ２を構成するトランジスタの
チャネル幅を大きくすることによって、書き込み能力を
確保することになる。

【００１３】ところで、従来のサンプリング回路は、図
２５のような構成を採っていた。すなわち、サンプリン
グ・スイッチＡＳを、ｎチャネル型トランジスタＮＭと
ｐチャネル型トランジスタＰＭとを並列接続したＣＭＯ
Ｓ構成とし、低電位側の映像信号はｎチャネル型トラン
ジスタＮＭで、高電位側の映像信号はｐチャネル型トラ
ンジスタＰＭで書き込むようにしている。このとき、サ
ンプリング用タイミング信号の発生回路であるシフト・
レジスタＳＲから出力された信号は、複数段の反転回路
（インバータ）ＩＮＶ１、ＩＮＶ２、ＩＮＶ８、ＩＮＶ
３、ＩＮＶ４、ＩＮＶ９、ＩＮＶ５と、必要に応じて設
けられる幾つかの論理回路（図示せず）を介して、サン
プリング・トランジスタＮＭ及びＰＭに入力される。反
転回路は、駆動力の小さいシフト・レジスタからの出力
信号で、チャネル幅の大きい（入力負荷の大きい）サン
プリング・トランジスタを駆動するために、および、信
号の位相（極性）を合わせるために挿入されるものであ
る。後段になる程、大きなチャネル幅のトランジスタか
らなる反転回路が用いられる。

【００１４】一方、論理回路は、必要最小限の映像信号
のみをサンプリングするために、サンプリングのタイミ
ングを制御するために挿入されるものである。このと
き、ｎチャネル型トランジスタＮＭとｐチャネル型トラ
ンジスタＰＭへの入力信号は逆位相のものが必要とされ
るため、一方のサンプリング・トランジスタへの経路に
反転回路を奇数個（通常１個）追加して、逆位相信号を
生成している。

【００１５】

【発明が解決しようとする課題】ところで、図２５のよ
うな構成のサンプリング回路では、ｎチャネル型トラン
ジスタＮＭへの信号経路と、ｐチャネル型トランジスタ
ＰＭへの信号経路とで、反転回路の段数が異なるので、
遅延時間に若干の差が生じ、導通および遮断のタイミン
グにずれが生ずることがある。その結果、映像信号の書
き込み時に、信号レベルの変動を招き、正確な書き込み
ができなくなる場合がある。以下で、その理由を述べ
る。

【００１６】サンプリング回路を構成するトランジスタ
ＮＭおよびＰＭが遮断されるとき、トランジスタのソー
ス電極とゲート電極との間の寄生容量により、雑音が発
生する。この雑音は、トランジスタが遮断された後のゲ
ート電極の電位変化によって生ずるので、ｎチャネル型
トランジスタＮＭでは負極性の雑音となり、ｐチャネル
型トランジスタＰＭでは正極性の雑音となる。また、雑
音の大きさは、トランジスタのチャネル幅に比例する。

【００１７】ｎチャネル型トランジスタＮＭとｐチャネ
ル型トランジスタＰＭとで、遮断のタイミングが一致し
ており、更に、雑音の大きさが同じであれば、両者の雑
音は殆ど相殺されるが、これらのタイミングにずれがあ
ると、遮断のタイミングが遅い方のトランジスタに起因
する雑音が残ることになる。すなわち、図２５において
は、ｐチャネル型トランジスタＰＭへの信号経路の方
が、ｎチャネル型トランジスタＮＭへの信号経路より
も、反転回路１段分だけ長いため、遮断のタイミングが
遅くなる。したがって、データ信号線ＳＬの電位は正方
向にシフトする。

【００１８】このようなサンプリング回路を画像表示装
置のデータ信号線駆動回路に適用した場合、映像信号の
電位変動を招き液晶表示に支障をきたす。特に、多階調
の表示を行おうとする場合には、所望の階調が得られな
い可能性がある。更に、前述のように、大画面化や高精
細化に伴い、上記トランジスタのチャネル幅を大きくし
た場合には、この影響は大きくなる。また、前述のよう
に、多結晶シリコン薄膜トランジスタのように駆動力の
小さな素子を用いた場合にも、トランジスタのチャネル
幅を大きくする必要があり、この影響は大きくなる。

【００１９】そこで、図２６に示すように、サンプリン
グ回路内の２つの信号経路の対応する箇所において、２
つの反転回路ＩＮＶ１２およびＩＮＶ１３を逆向きに並
列接続したラッチ回路を組み込むことにより、ｎチャネ
ル型トランジスタＮＭとｐチャネル型トランジスタＰＭ
とで、遮断のタイミングを一致させる方式が提案されて
いる（ＳＩＤ ９２ ＤＩＧＥＳＴ ｐｐ５５〜５
８）。しかし、この方式では、両系列の信号のタイミン
グを揃えるには、ラッチ回路を構成する反転回路ＩＮＶ
１２およびＩＮＶ１３の駆動力をある程度大きくしてお
く必要がある。その場合には、信号遷移時に、一時的
に、異なる極性の信号が入力されるため信号変化が鈍る
とともに、中間電位が維持されるため貫通電流が流れる
ことが予想される。

【００２０】本発明は、このような問題点を解決するた
めになされたものであり、サンプリング回路内の２つの
信号経路の対応する箇所にラッチ回路を組み込むことな
く、サンプリング・スイッチを構成する２つのトランジ
スタにおいて、遮断時のタイミングを揃えることがで
き、映像信号の高精度の書き込みが可能なサンプリング
回路を得ること、およびこれを用いた表示品位の優れた
画像表示装置を提供することが本発明の目的である。

【００２１】

【課題を解決するための手段】本発明のサンプリング回
路は、並列に接続されたｎチャネル型トランジスタとｐ
チャネル型トランジスタからなり、タイミング発生回路
から供給され途中で２系統に分岐されるタイミング信号
に基づいてアナログ信号のサンプリングを行うＣＭＯＳ
構成のサンプリング・スイッチと、上記タイミング発生
回路と上記サンプリング・スイッチとの間に挿入された
複数段の反転回路とを備え、かつ上記２系統の信号経路
の各々において挿入された同期信号によって動作が制御
される第１の同期型反転回路を備えており、そのことに
より上記目的が達成される。

【００２２】また、前記サンプリング回路は、前記第１
の同期型反転回路の直後に、コンデンサを有するもので
あってもよい。

【００２３】また、前記サンプリング回路は、前記第１
の同期型反転回路の直後に接続された第１の反転回路
と、該第１の反転回路と並列に、かつ、反対方向に接続
された第２の反転回路とを有するものであってもよい。

【００２４】また、前記サンプリング回路は、前記第１
の同期型反転回路の直後に接続された第１の反転回路
と、該第１の反転回路と並列に、かつ、反対方向に接続
され、前記第１の同期型反転回路とは逆位相の同期信号
によって動作が制御される第２の同期型反転回路とを有
するものであってもよい。

【００２５】本発明のサンプリング回路は、並列に接続
されたｎチャネル型トランジスタとｐチャネル型トラン
ジスタからなり、タイミング発生回路から供給され途中
で２系統に分岐されるタイミング信号に基づいてアナロ
グ信号のサンプリングを行うＣＭＯＳ構成のサンプリン
グ・スイッチと、上記タイミング発生回路と上記サンプ
リング・スイッチとの間に挿入された複数段の反転回路
とを備え、かつ、上記２系統の信号回路の各々において
挿入された、第３の反転回路と、該第３の反転回路の直
前に、同期信号によって動作が制御される第１の転送ス
イッチとを有しており、そのことにより上記目的が達成
される。

【００２６】また、前記サンプリング回路は、前記第１
の転送スイッチと前記第３の反転回路の間に、コンデン
サを有するものであってもよい。

【００２７】また、前記サンプリング回路は、前記第３
の反転回路と並列に、かつ、反対方向に接続された第４
の反転回路を有するものであってもよい。

【００２８】また、前記サンプリング回路は、前記第３
の反転回路と並列に、かつ、反対方向に接続された第４
の反転回路と、該第４の反転回路と該第１の転送スイッ
チとの間に挿入された、前記第１の転送スイッチとは逆
位相の同期信号によって動作が制御される第２の転送ス
イッチとを有するものであってもよい。

【００２９】また、前記サンプリング回路は、前記第１
および第２の転送スイッチの少なくとも一方は、ｎチャ
ネル型トランジスタとｐチャネル型トランジスタとが、
並列に接続されたＣＭＯＳスイッチからなるものでもよ
い。

【００３０】また、前記サンプリング回路は、前記第１
及び第２の転送スイッチの一方がｎチャネル型トランジ
スタであり、他方がｐチャネル型トランジスタであり、
該２つの転送スイッチを制御する信号が、同一タイミン
グ信号であるものでもよい。

【００３１】また、本発明のサンプリング回路は、並列
に接続されたｎチャネル型トランジスタとｐチャネル型
トランジスタからなり、タイミング発生回路から供給さ
れ途中で２系統に分岐されるタイミング信号に基づいて
アナログ信号のサンプリングを行うＣＭＯＳ構成のサン
プリング・スイッチと、上記タイミング発生回路と上記
サンプリング・スイッチとの間に挿入された複数段の反
転回路とを備え、かつ、上記２系統のうち少なくとも一
方の信号経路を構成する複数段の反転回路のうち、少な
くとも１個の反転回路の直前に挿入されたコンデンサを
有しており、そのことにより上記目的が達成される。

【００３２】また、本発明のサンプリング回路は、並列
に接続されたｎチャネル型トランジスタとｐチャネル型
トランジスタからなり、タイミング発生回路から供給さ
れ途中で２系統に分岐されるタイミング信号に基づいて
アナログ信号のサンプリングを行うＣＭＯＳ構成のサン
プリング・スイッチと、上記タイミング発生回路と上記
サンプリング・スイッチとの間に挿入された複数段の反
転回路とを備え、上記２系統のうち少なくとも一方の信
号経路を構成する複数段の反転回路のうち、少なくとも
１個の反転回路は、該反転回路を構成するトランジスタ
のチャネル長またはチャネル幅が、他方の信号経路にお
ける対応する反転回路を構成するトランジスタのものよ
りも大きい回路構成としており、そのことにより上記目
的が達成される。

【００３３】また、本発明のサンプリング回路は、並列
に接続されたｎチャネル型トランジスタとｐチャネル型
トランジスタからなり、タイミング発生回路から供給さ
れ途中で２系統に分岐されるタイミング信号に基づいて
アナログ信号のサンプリングを行うＣＭＯＳ構成のサン
プリング・スイッチと、上記タイミング発生回路と上記
サンプリング・スイッチとの間に挿入された複数段の反
転回路とを備えている。上記２系統の信号経路を構成す
る複数段の反転回路のうち、各信号経路について、少な
くとも１個の反転回路は、反転機能を司る第１のｐチャ
ネル型トランジスタと電源端子または出力端子との間に
第２のｎチャネル型トランジスタが挿入され、反転機能
を司る第１のｎチャネル型トランジスタと接地端子また
は出力端子との間に第２のｐチャネル型トランジスタが
挿入され、該挿入された２個のトランジスタのゲート電
極に、この反転回路の位置する信号経路とは異なる信号
経路のタイミング信号が入力される回路構成としてい
る。そのことにより上記目的が達成される。

【００３４】また、前記サンプリング回路は、前記２系
統の信号が入力される反転回路の直後に挿入されたコン
デンサを有するものであってもよい。

【００３５】また、前記サンプリング回路は、前記２系
統の信号が入力される反転回路の直後の第１の反転回路
と並列に、反対方向に接続された第２の反転回路を有す
るものであってもよい。

【００３６】また、本発明のサンプリング回路は、並列
に接続されたｎチャネル型トランジスタとｐチャネル型
トランジスタからなり、タイミング発生回路から供給さ
れ途中で２系統に分岐されるタイミング信号に基づいて
アナログ信号のサンプリングを行うＣＭＯＳ構成のサン
プリング・スイッチと、上記タイミング発生回路と上記
サンプリング・スイッチとの間に挿入された複数段の反
転回路とを備えている。上記２系統の信号経路の一方を
構成する複数段の反転回路のうち、少なくとも１個の反
転回路は、反転機能を司る第１のｐチャネル型トランジ
スタと並列に第２のチャネル型トランジスタが付加接続
され、反転機能を司る第１のｎチャネル型トランジスタ
と接地端子または出力端子との間に第２のｐチャネル型
トランジスタが付加接続され、該付加接続されたそれぞ
れ２個のトランジスタのゲート電極に、それぞれ他方の
信号経路のタイミング信号が入力されるものとしてい
る。上記２系統の信号経路の他方を構成する複数段の反
転回路のうち、少なくとも１個の反転回路は、反転機能
を司る第３のｐチャネル型トランジスタと電源端子また
は出力端子との間に第４のｎチャネル型トランジスタが
付加接続され、反転機能を司る第３のｎチャネル型トラ
ンジスタと並列に第４のｐチャネル型トランジスタが付
加接続され、該付加接続されたそれぞれ２個のトランジ
スタのゲート電極に、それぞれ一方の信号経路のタイミ
ング信号が入力されるものとしている。そのことにより
上記目的が達成される。

【００３７】また、前記サンプリング回路を構成する素
子は、薄膜トランジスタであってもよい。

【００３８】また、本発明は、表示を行う画素がマトリ
クス状に設けられたアクティブ・マトリクス型画像表示
装置であって、タイミング信号に同期してデータ信号線
に映像信号を書き込むデータ信号線駆動回路を、上述の
サンプリング回路を含む構成としており、そのことによ
り上記目的が達成される。

【００３９】また、前記画像表示装置は、少なくとも前
記画素および前記データ信号線駆動回路を、絶縁基板上
に形成された多結晶シリコン薄膜または単結晶シリコン
薄膜上に構成したものでもよい。

【００４０】また、本発明は画像表示装置の１つである
液晶表示装置にも適用できる。

【００４１】

【作用】本発明のサンプリング回路においては、２系統
の信号経路のそれぞれに第１の同期型反転回路を挿入し
たから、２系統のサンプリング信号のタイミングを揃え
ることができる。これによりサンプリング・スイッチの
遮断時における電位変動を抑えることが可能となり、ア
ナログ信号の高精度の書き込みが可能となる。

【００４２】また、前記サンプリング回路において、前
記第１の同期型反転回路の直後に、コンデンサ、或い
は、第１の反転回路およびこれに反対方向に並列接続さ
れた第２の反転回路、或いは第１の反転回路およびこれ
に反対方向に並列接続され前記第１の同期型反転回路と
は逆位相の同期信号によって動作が制御される第２の同
期型反転回路を備えることにより、前記第１の同期型反
転回路からの出力が遮断されたときにも、遮断直前の信
号情報を保持でき、このためより安定した動作が可能と
なる。

【００４３】また、本発明のサンプリング回路において
は、２系統の信号経路の各々において、第３の反転回路
を挿入し、該第３の反転回路の直前に、同期信号によっ
て動作が制御される第１の転送スイッチを配置したの
で、２系統のサンプリング信号のタイミングを揃えるこ
とができる。このため、サンプリング・スイッチの遮断
時における電位変動を抑えることが可能となり、アナロ
グ信号の高精度の書き込みが可能となる。

【００４４】また、前記サンプリング回路において、前
記第１の転送スイッチと前記第３の反転回路の間に、コ
ンデンサ、或は、前記第３の反転回路と反対方向に並列
接続された第４の反転回路、或は、前記第３の反転回路
と反対方向に並列接続された第４の反転回路および該第
４の反転回路と前記第１の転送スイッチとの間に挿入さ
れた該第１の転送スイッチとは逆位相の同期信号によっ
て動作が制御される第２の転送スイッチを備えることに
より、前記第１の転送スイッチが遮断されたときにも、
遮断直前の信号情報を保持でき、より安定した動作が可
能となる。

【００４５】また、前記サンプリング回路において、前
記第１および第２の転送スイッチをＣＭＯＳスイッチで
構成することにより、高電位側の信号も低電位側の信号
も共に、確実に転送することができ、安定した動作が可
能になる。

【００４６】また、前記サンプリング回路において、前
記第１および第２の転送スイッチの一方をｎチャネル型
トランジスタとし、他方をｐチャネル型トランジスタと
し、該２つの転送スイッチを制御する信号を同一のタイ
ミング信号とすることにより、回路規模を縮小すること
ができるとともに、外部から入力すべき信号の数を削減
することができる。

【００４７】また、本発明のサンプリング回路において
は、信号経路を形成する反転回路の直前にコンデンサを
挿入したので、２系統のサンプリング信号のタイミング
を揃えることができる。このためサンプリング・スイッ
チの遮断時における電位変動を抑えることが可能とな
り、アナログ信号の高精度の書き込みが可能となる。

【００４８】また、本発明のサンプリング回路において
は、信号経路を形成する反転回路の少なくとも１つを、
該反転回路を構成するトランジスタのチャネル長または
チャネル幅が、他方の信号経路における対応する反転回
路を構成するトランジスタのものよりも大きいものとし
たので、２系統のサンプリング信号のタイミングを揃え
ることができる。このためサンプリング・スイッチの遮
断時における電位変動を抑えることが可能となり、アナ
ログ信号の高精度の書き込みが可能となる。

【００４９】また、本発明のサンプリング回路において
は、２系統の信号経路の各々を構成する反転回路の少な
くとも１つを、反転機能を司るｐチャネル型トランジス
タと電源端子または出力端子との間にｎチャネル型トラ
ンジスタが挿入され、反転機能を司るｎチャネル型トラ
ンジスタと接地端子または出力端子との間にｐチャネル
型トランジスタが挿入され、該挿入された２個のトラン
ジスタのゲート電極に、他方の信号経路のタイミング信
号が入力される回路構成としたので、２系統のサンプリ
ング信号のタイミングを揃えることができる。このため
サンプリング・スイッチの遮断時における電位変動を抑
えることが可能となり、アナログ信号の高精度の書き込
みが可能となる。

【００５０】また、前記サンプリング回路において、前
記２系統の信号が入力される反転回路の直後に、コンデ
ンサ、或は、前記２系統の信号が入力される反転回路直
後の第１の反転回路と反対方向に並列接続された第２の
反転回路を備えることにより、前記２系統の信号が入力
される反転回路が一時的に遮断されたときにも、遮断直
前の信号情報を保持でき、より安定した動作が可能とな
る。

【００５１】また、本発明のサンプリング回路において
は、２系統の信号経路の一方を構成する反転回路におい
て、反転機能を司る第１のｐチャネル型トランジスタと
並列に第２のｎチャネル型トランジスタを付加接続し、
反転機能を司る第１のｎチャネル型トランジスタと接地
端子または出力端子との間に第２のｐチャネル型トラン
ジスタを付加接続し、該付加されたそれぞれ２個のトラ
ンジスタのゲート電極に、他方の経路のタイミング信号
を供給するようにし、かつ他方の信号経路を構成する反
転回路において、反転機能を司る第３のｐチャネル型ト
ランジスタと電源端子または出力端子との間に第４のｎ
チャネル型トランジスタを付加接続し、反転機能を司る
第３のｎチャネル型トランジスタと並列に第４のｐチャ
ネル型トランジスタを付加接続し、該付加されたそれぞ
れ２個のトランジスタのゲート電極に、一方の経路のタ
イミング信号を供給するようにしたので、２系統のサン
プリング信号のタイミングを揃えることができる。この
ためサンプリング・スイッチの遮断時における電位変動
を抑えることが可能となり、アナログ信号の高精度の書
き込みが可能となる。

【００５２】また、前記サンプリング回路を構成する素
子が薄膜トランジスタである場合には、その素子特性が
単結晶基板上のトランジスタに比べて劣っているため
に、トランジスタ・サイズを大きくする必要がある。こ
のような場合には、信号の電位変動が大きく現れる可能
性があるので、更に大きな効果が期待できる。

【００５３】また、上記サンプリング回路を、アクティ
ブ・マトリクス型画像表示装置のデータ信号駆動回路に
適用することにより、映像信号の高精度の書き込みが可
能となり、表示品位の優れた画像表示装置が実現でき
る。

【００５４】また、前記画像表示装置において、少なく
とも画素およびデータ信号駆動回路を、絶縁基板上に形
成された多結晶シリコン薄膜上に構成した場合には、そ
の素子特性が単結晶基板上のシリコン・トランジスタに
比べて劣っていることから、トランジスタサイズを大き
くした結果生ずる信号の電位変動に対して、更に大きな
効果が期待できる。

【００５５】

【実施例】以下、本発明の実施例を図について説明す
る。

【００５６】（実施例１）図１は、本発明の第１の実施
例によるサンプリング回路の構成例を示す図である。図
１において、１０１は、本実施例のサンプリング回路
で、その入力側にシフト・レジスタＳＲの出力を増幅す
る２段の反転回路ＩＮＶ１，ＩＮＶ２を有し、その出力
側に、ｎチャネル及びｐチャネル型トランジスタＮＭ及
びＰＭを並列接続してなるＣＭＯＳ構成のサンプリング
・スイッチＡＳを有している。

【００５７】上記ｎチャネル型トランジスタＮＭのゲー
トと反転回路ＩＮＶ２との間には第１の信号経路が、ｐ
チャネル型トランジスタＰＭのゲートと反転回路ＩＮＶ
２との間には第２の信号経路が形成されている。

【００５８】上記第１の信号経路には、１段の同期型反
転回路ＣＩＮＶ１と１段の反転回路ＩＮＶ３とが信号の
流れの方向に順次設けられている。また上記第２の信号
経路には、１段の反転回路ＩＮＶ４と、１段の同期型反
転回路ＣＩＮＶ２と、１段の反転回路ＩＮＶ５とが信号
の流れの方向に順次設けられている。

【００５９】次に動作について説明する。シフト・レジ
スタＳＲからの出力信号（タイミング信号）は、２段の
反転回路ＩＮＶ１及びＩＮＶ２を経て増幅された後、２
系統に分岐する。分岐したタイミング信号の一方は、１
段の同期型反転回路ＣＩＮＶ１と１段の反転回路ＩＮＶ
３を経て、ｎチャネル・トランジスタＮＭのゲート電極
に入力される。他方のタイミング信号は、１段の反転回
路ＩＮＶ４と１段の同期型反転回路ＣＩＮＶ２と１段の
反転回路ＩＮＶ５を経て、ｐチャネル・トランジスタＰ
Ｍのゲート電極に入力される。そして、ｎチャネル・ト
ランジスタＮＭおよびｐチャネル・トランジスタＰＭか
らなるサンプリング・スイッチＡＳにより、映像信号を
映像信号線ＶＳからデータ信号線ＳＬに書き込む。ここ
で、シフト・レジスタＳＲの回路構成としては、図２３
に示すものを採用している。なお、図２３は、図１等に
おけるシフト・レジスタＳＲの２段分の回路を示してい
る。また、図２３および図１等にある同期型反転回路
（クロックト・インバータ）の回路例は図２４（ａ），
（ｂ）に示している。

【００６０】このとき２つの信号回路における同期型反
転回路ＣＩＮＶ１及びＣＩＮＶ２を、同一の同期信号
（タイミング信号）ＣＬＫで動作させることにより、後
段での信号の反転が同時になる。これにより、サンプリ
ング・トランジスタＮＭ及びＰＭにおける遮断時の雑音
が相殺され、アナログ信号をデータ信号線ＳＬへ高精度
で書き込むことが可能となる。

【００６１】ここで、同期型反転回路ＣＩＮＶ１及びＣ
ＩＮＶ２が動作していないときには、次段の反転回路Ｉ
ＮＶ３およびＩＮＶ５への入力がないため、動作が不安
定になる可能性がある。この対策として、図２に実施例
１の変形例を示す。この変形例のサンプリング回路１０
１ａでは、同期型反転回路ＣＩＮＶ１及びＣＩＮＶ２の
直後にコンデンサＣ１及びＣ２を挿入している。これに
より短時間ならば、同期型反転回路の出力信号を保持す
ることができ、動作の安定化が図られる。

【００６２】また、上記実施例１の他の変形例２として
図３に示すサンプリング回路１０１ｂのように、同期型
反転回路ＣＩＮＶ１及びＣＩＮＶ２の直後の反転回路Ｉ
ＮＶ３及びＩＮＶ５に、反転回路ＩＮＶ６及びＩＮＶ７
を逆方向に並列接続してもよい。この場合、ラッチ回路
が構成されるので、動作の安定化が図られる。このと
き、反転回路ＩＮＶ６及びＩＮＶ７は、同期型反転回路
ＣＩＮＶ１及びＣＩＮＶ２が動作するときに、影響を与
えないように、その駆動力を小さくしておく必要があ
る。

【００６３】また、上記実施例１の他の変形例３として
図４に示すサンプリング回路１０１ｃのように、同期型
反転回路ＣＩＮＶ１及びＣＩＮＶ２の直後の反転回路Ｉ
ＮＶ３及びＩＮＶ５に、同期型反転回路ＣＩＮＶ１及び
ＣＩＮＶ２の同期信号とは逆位相の同期信号／ＣＬＫで
動作するような同期型反転回路ＣＩＮＶ３及びＣＩＮＶ
４を逆方向に並列接続してもよい。この場合も、ラッチ
回路が構成されるので、動作の安定化が図られる。

【００６４】（実施例２）図５は、本発明の第２の実施
例によるサンプリング回路の構成例を示す図である。図
５において、１０２は本発明の第２の実施例によるサン
プリング回路で、この回路１０２は、上記第１実施例の
サンプリング回路１０１における同期型反転回路ＣＩＮ
Ｖ１に代えて、反転回路ＩＮＶ８及びその出力に接続さ
れた転送スイッチＴＧ１を備え、上記回路１０１におけ
る同期型反転回路ＣＩＮＶ２に代えて、反転回路ＩＮＶ
９及びその出力に接続された転送スイッチＴＧ２を備え
ている。

【００６５】次に動作について説明する。シフト・レジ
スタＳＲからの出力信号（タイミング信号）は、２段の
反転回路ＩＮＶ１及びＩＮＶ２を経て増幅された後、２
系統に分岐する。分岐したタイミング信号の一方は、反
転回路ＩＮＶ８、転送スイッチＴＧ１、反転回路ＩＮＶ
３を経て、ｎチャネル・トランジスタＮＭのゲート電極
に入力される。他方のタイミング信号は、２段の反転回
路ＩＮＶ４及びＩＮＶ９、転送スイッチＴＧ２、反転回
路ＩＮＶ５を経て、ｐチャネル・トランジスタＰＭのゲ
ート電極に入力される。そして、ｎチャネル・トランジ
スタＮＭおよびｐチャネル・トランジスタＰＭからなる
サンプリング・スイッチＡＳにより、映像信号を映像信
号線ＶＳからデータ信号線ＳＬに書き込む。

【００６６】このとき２つの信号経路における転送スイ
ッチＴＧ１及びＴＧ２を、同一の同期信号（タイミング
信号）ＣＬＫで動作させることにより、後段での信号の
反転タイミングが同時になる。これにより、サンプリン
グ・トランジスタＮＭ及びＰＭにおける遮断時の雑音が
相殺され、アナログ信号をデータ信号線ＳＬへ高精度で
書き込むことが可能となる。

【００６７】ここで、転送スイッチＴＧ１及びＴＧ２が
遮断されているときには、次段の反転回路ＩＮＶ３およ
びＩＮＶ５への入力がないため、動作が不安定になる可
能性がある。

【００６８】この対策として、図６に実施例２の変形例
のサンプリング回路１０２ａを示す。この変形例では、
転送スイッチＴＧ１及びＴＧ２の出力と接地との間にコ
ンデンサＣ１及びＣ２をそれぞれ接続している。これに
より、短時間ならば転送スイッチＴＧ１及びＴＧ２の出
力信号を保持することができ、動作の安定化が図られ
る。

【００６９】また、上記実施例２の他の変形例２とし
て、図７に示すサンプリング回路１０２ｂのように、転
送スイッチＴＧ１及びＴＧ２の直後の反転回路ＩＮＶ３
及びＩＮＶ５に、反転回路ＩＮＶ６及びＩＮＶ７を逆方
向に並列接続してもよい。この場合ラッチ回路が構成さ
れるので、動作の安定化が図られる。このとき、反転回
路ＩＮＶ６及びＩＮＶ７は、転送スイッチＴＧ１及びＴ
Ｇ２が動作するときに、影響を与えないように、その駆
動力を小さくしておく必要がある。

【００７０】また、上記実施例２の他の変形例３とし
て、図８に示すサンプリング回路１０２ｃのように、図
７のサンプリング回路の回路構成において、転送スイッ
チＴＧ１，ＴＧ２と反転回路ＩＮＶ６，ＩＮＶ７の間
に、転送スイッチＴＧ１及びＴＧ２とは逆位相の同期信
号／ＣＬＫで動作するような転送スイッチＴＧ３，ＴＧ
４を挿入してもよい。この場合も、ラッチ回路が構成さ
れるので、動作の安定化が図られる。

【００７１】また、図９に示すサンプリング回路１０２
ｄのように、図５ないし図８に示される上記回路構成に
おいて、転送スイッチＴＧ１，ＴＧ２を、ｎチャネル型
トランジスタＴＧＮ１，ＴＧＮ２とｐチャネル型トラン
ジスタＴＧＰ１、ＴＧＰ２を並列に接続したＣＭＯＳ構
成とし、上記ｎチャネル型トランジスタのゲート電極に
同期信号ＣＬＫを、ｐチャネル型トランジスタのゲート
電極に、上記同期信号と逆位相の同期信号／ＣＬＫを入
力するようにしてもよい。この場合、転送スイッチがＣ
ＭＯＳ構成であるためサンプリング信号の確実な転送が
できるとともに、高電位側のサンプリング信号と低電位
側のサンプリング信号の転送速度の差を抑えることがで
きる。

【００７２】また、図１０に示すサンプリング回路１０
２ｅのように、図８のサンプリング回路１０２ｃの回路
構成における、第１の転送スイッチＴＧ１，ＴＧ２をｎ
チャネル型トランジスタＴＧＮ１，ＴＧＮ２で、第２の
転送スイッチＴＧ３，ＴＧ４をｐチャネル型トランジス
タＴＧＰ３，ＴＧＰ４で構成し、同一の同期信号（タイ
ミング信号）ＣＬＫで駆動するようにしてもよい。この
場合、単一の同期信号によっても、安定した動作を実現
することができる。

【００７３】（実施例３）図１１は、本発明の第３の実
施例によるサンプリング回路の構成例を示す図である。
図１１において、１０３は本発明の第３の実施例による
サンプリング回路であり、その入力側にシフト・レジス
タＳＲの出力を増幅する２段の反転回路ＩＮＶ１，ＩＮ
Ｖ２を有し、その出力側に、ｎチャネル及びｐチャネル
型トランジスタＮＭ，ＰＭを並列接続してなるＣＭＯＳ
構成のサンプリングスイッチＡＳを有している。

【００７４】上記ｎチャネル型トランジスタＮＭのゲー
トと、反転回路ＩＮＶ２との間には第１の信号経路が、
ｐチャネル型トランジスタＰＭのゲートと反転回路ＩＮ
Ｖ２との間には第２の信号経路が形成されている。

【００７５】上記第１の信号経路には、２段の反転回路
ＩＮＶ８、ＩＮＶ３が、信号の流れの方向に順次設けら
れている。また第２の信号経路には、３段の反転回路Ｉ
ＮＶ４、ＩＮＶ９、ＩＮＶ５が信号の流れの方向に順次
設けられている。そしてここでは、反転回路ＩＮＶ８の
出力には適当な容量のコンデンサＣ３が接続されてい
る。

【００７６】次に動作について説明する。シフト・レジ
スタＳＲからの出力信号は、２段の反転回路ＩＮＶ１及
びＩＮＶ２を経て増幅された後、２系統に分岐する。分
岐されたタイミング信号の一方は、２段の反転回路ＩＮ
Ｖ８及びＩＮＶ３を経て、ｎチャネル・トランジスタＮ
Ｍのゲート電極に入力される。他方のタイミング信号
は、３段の反転回路ＩＮＶ４、ＩＮＶ９、ＩＮＶ５を経
て、ｐチャネル・トランジスタＰＭのゲート電極に入力
される。そして、ｎチャネル・トランジスタＮＭおよび
ｐチャネル・トランジスタＰＭからなるサンプリング・
スイッチＡＳにより、映像信号を映像信号線ＶＳからデ
ータ信号線ＳＬに書き込む。

【００７７】ここでは、反転回路ＩＮＶ８の直後に適当
な大きさのコンデンサＣ３を挿入しているため、反転回
路ＩＮＶ８の負荷が大きくなって信号遅延が生じ、その
結果として、該反転回路ＩＮＶ８の後段での２つの信号
経路における信号の切り替わりが同時になる。この結
果、サンプリング・トランジスタＮＭ及びＰＭにおける
遮断時の雑音が相殺され、アナログ信号をデータ信号線
ＳＬへ高精度で書き込むことが可能となる。

【００７８】なお、負荷としてのコンデンサの挿入箇所
は、一カ所に限ることはなく、複数の箇所に分散されて
いてもよい。

【００７９】（実施例４）図１２は、本発明の第４の実
施例よるサンプリング回路の構成例を示す図である。図
１２において、１０４は本発明の第４の実施例によるサ
ンプリング回路である。これは、第３実施例のサンプリ
ング回路１０３における反転回路ＩＮＶ８とその出力に
接続されたコンデンサＣ３に代えて、対応する反転回路
ＩＮＶ５より入力容量の大きな反転回路ＩＮＶ３ａを備
えたものである。

【００８０】上記反転回路ＩＮＶ３ａを構成するトラン
ジスタは、そのチャネル長及びチャネル幅ともに、反転
回路ＩＮＶ５のトランジスタのものより大きくなってい
る。

【００８１】次に動作について説明する。シフト・レジ
スタＳＲからの出力信号は、２段の反転回路ＩＮＶ１及
びＩＮＶ２を経て増幅された後、２系統に分岐し、その
一方は、２段の反転回路ＩＮＶ８及びＩＮＶ３を経て、
ｎチャネル・トランジスタＮＭのゲート電極に入力され
る。上記分岐した信号の他方は、３段の反転回路ＩＮＶ
４、ＩＮＶ９、ＩＮＶ５を経て、ｐチャネル・トランジ
スタＰＭのゲート電極に入力される。そして、ｎチャネ
ル・トランジスタＮＭおよびｐチャネル・トランジスタ
ＰＭからなるサンプリング・スイッチＡＳにより、映像
信号を映像信号線ＶＳからデータ信号線ＳＬに書き込
む。

【００８２】この実施例では、反転回路ＩＮＶ３ａを構
成するトランジスタは、そのチャネル長およびチャネル
幅をともに、対応する反転回路ＩＮＶ５を構成するトラ
ンジスタのものよりも大きくしているため、反転回路と
しての駆動能力はそのままで、入力容量が大きくなって
いる。このため、前段の反転回路ＩＮＶ８の負荷が大き
くなって信号遅延が生じる。その結果として、上記反転
回路３ａの後段での２つの信号経路における信号の切り
替わりが同時になり、これによりサンプリング・トラン
ジスタＮＭ及びＰＭにおける遮断時の雑音が相殺され、
アナログ信号をデータ信号線ＳＬへ高精度で書き込むこ
とが可能となる。

【００８３】なお、チャネル長およびチャネル幅の大き
いトランジスタで構成される反転回路を第１の信号経路
に複数設け、負荷を分散させるようにしてもよい。

【００８４】（実施例５）図１３は、本発明の第５の実
施例によるサンプリング回路の構成例を示す図である。
図１３において、１０５は本発明の第５の実施例による
サンプリング回路である。この回路１０５は、第１の実
施例のサンプリング回路１０１における同期型反転回路
ＣＩＮＶ１及びＣＩＮＶ２に代えて、それぞれ動作制御
型反転回路ＴＩＮＶ１及びＴＩＮＶ２を備えたものであ
る。

【００８５】ここで、動作制御型反転回路ＴＩＮＶ１及
びＴＩＮＶ２では、図１４（ａ），（ｂ）に示すよう
に、反転機能を司るｐチャネル型トランジスタＰＴＲ１
と電源端子ＶＣＣとの間にｎチャネル型トランジスタＮ
ＴＲ２が挿入されている。反転機能を司るｎチャネル型
トランジスタＮＴＲ１と接地端子ＶＳＳとの間にｐチャ
ネル型トランジスタＰＴＲ２が挿入されている。ここ
で、直列に接続された２個のトランジスタＮＴＲ１とＰ
ＴＲ２、及びＰＴＲ１とＮＴＲ２の位置は、それぞれ入
れ替わっていても構わない。該挿入された２個のトラン
ジスタＮＴＲ２及びＰＴＲ２のゲート電極には、各反転
回路が位置している信号経路とは異なる信号経路のタイ
ミング信号が入力されるようになっている。

【００８６】次に動作について説明する。シフト・レジ
スタＳＲからの出力信号は、２段の反転回路ＩＮＶ１及
びＩＮＶ２を経て増幅された後、２系統に分岐し、その
一方は、動作制御型反転回路ＴＩＮＶ１及び反転回路Ｉ
ＮＶ３を経て、ｎチャネル・トランジスタＮＭのゲート
電極に入力される。上記分岐した信号の他方は、反転回
路ＩＮＶ４及び動作制御型反転回路ＴＩＮＶ２、反転回
路ＩＮＶ５を経て、ｐチャネル・トランジスタＰＭのゲ
ート電極に入力される。そして、ｎチャネル・トランジ
スタＮＭおよびｐチャネル・トランジスタＰＭからなる
サンプリング・スイッチＡＳにより、映像信号を映像信
号線ＶＳからデータ信号線ＳＬに書き込む。

【００８７】ここでは、動作制御型反転回路ＴＩＮＶ１
及びＴＩＮＶ２は、２つの経路の信号が逆位相になった
ときにのみ、入力ＩＮ１に対する反転回路として動作
し、他の期間では、出力が高インピーダンス状態にな
る。したがって、その後段での２つの信号経路における
信号の切り替わりが同時になり、これによってサンプリ
ング・トランジスタＮＭ及びＰＭにおける遮断時の雑音
が相殺され、アナログ信号をデータ信号線ＳＬへ高精度
で書き込むことが可能となる。

【００８８】ここで、動作制御型反転回路ＴＩＮＶ１及
びＴＩＮＶ２の出力が高インピーダンス状態にあるの
は、信号が切り替わる一瞬だけであるが、その期間に
は、次段の反転回路ＩＮＶ３およびＩＮＶ５への入力が
ないため、動作が不安定になる可能性がある。

【００８９】この対策として、第５実施例の変形例のサ
ンプリング回路を図１５に示す。この変形例のサンプリ
ング回路１０５ａでは動作制御型反転回路ＴＩＮＶ１及
びＴＩＮＶ２の直後にコンデンサＣ１及びＣ２を挿入し
ている。これにより、短時間ならば上記反転回路ＴＩＮ
Ｖ１，ＴＩＮＶ２の出力信号を保持することができ、動
作の安定化が図られる。

【００９０】また、上記実施例５の他の変形例２とし
て、図１６に示すサンプリング回路１０５ｂのように、
動作制御型反転回路ＴＩＮＶ１及びＴＩＮＶ２の直後の
反転回路ＩＮＶ３及びＩＮＶ５に、それぞれ、反転回路
ＩＮＶ６及びＩＮＶ７を逆方向に並列接続してもよい。
この場合、ラッチ回路が構成されるので、動作の安定化
が図られる。このとき、反転回路ＩＮＶ６及びＩＮＶ７
は、動作制御型反転回路ＴＩＮＶ１及びＴＩＮＶ２が動
作するときに、影響を与えないように、その駆動力を小
さくしておく必要がある。

【００９１】（実施例６）図１７は、本発明の第６の実
施例によるサンプリング回路の構成例を示す図である。
図１７において、１０６は本発明の第６の実施例による
サンプリング回路である。この回路１０６は、上記第５
の実施例のサンプリング回路１０５における動作制御型
反転回路ＴＩＮＶ１に代えて、動作制御型反転回路ＴＮ
ＡＮＤを備え、上記実施例の回路１０５における動作制
御型反転回路ＴＩＮＶ２に代えて、動作制御型反転回路
ＴＮＯＲを備えたものである。

【００９２】ここで、動作制御型反転回路ＴＮＡＮＤで
は、図１８（ａ），（ｂ）に示すように、反転機能を司
るｐチャネル型トランジスタＰＴＲ１と並列にｎチャネ
ル型トランジスタＮＴＲ３が接続され、反転機能を司る
ｎチャネル型トランジスタＮＴＲ１と接地端子ＶＳＳと
の間にｐチャネル型トランジスタＰＴＲ３が挿入されて
いる。ここで、直列に接続された２個のトランジスタＮ
ＴＲ１とＰＴＲ３の位置は入れ替わっていても構わな
い。該２個のトランジスタＮＴＲ３およびＰＴＲ３のゲ
ート電極には、反転回路ＴＮＡＮＤが位置する信号経路
とは異なる信号経路のタイミング信号が入力される。ま
た、動作制御型反転回路ＴＮＯＲでは、図１８（ｃ），
（ｄ）に示すように、反転機能を司るｐチャネル型トラ
ンジスタＰＴＲ１と電源端子ＶＣＣとの間にｎチャネル
型トランジスタＮＴＲ４が挿入され、反転機能を司るｎ
チャネル型トランジスタＮＴＲ１と並列にｐチャネル型
トランジスタＰＴＲ４が接続されている。ここで、直列
に接続された２個のトランジスタＰＴＲ１とＮＴＲ４の
位置は入れ替わっていても構わない。該２個のトランジ
スタＮＴＲ４及びＰＴＲ４のゲート電極には、反転回路
ＴＮＯＲが位置する信号経路とは異なる信号経路のタイ
ミング信号が入力される。

【００９３】次に動作について説明する。シフト・レジ
スタＳＲからの出力信号は、２段の反転回路ＩＮＶ１及
びＩＮＶ２を経て増幅された後、２系統に分岐し、その
一方は、動作制御型反転回路ＴＮＡＮＤ及び反転回路Ｉ
ＮＶ３を経て、ｎチャネル・トランジスタＮＭのゲート
電極に入力される。上記分岐した信号の他方は、反転回
路ＩＮＶ４、動作制御型反転回路ＴＮＯＲ、反転回路Ｉ
ＮＶ５を経て、ｐチャネル・トランジスタＰＭのゲート
電極に入力される。そして、ｎチャネル・トランジスタ
ＮＭおよびｐチャネル・トランジスタＰＭからなるサン
プリング・スイッチＡＳにより、映像信号を映像信号線
ＶＳからデータ信号線ＳＬに書き込む。

【００９４】この時、動作制御型反転回路ＴＮＡＮＤで
は、第１の入力ＩＮ１に高電位の信号が、第２の入力Ｉ
Ｎ２に低電位の信号が印加されたときにのみ、低電位の
信号が出力され、他の入力に対しては、高電位の信号が
出力される。また、動作制御型反転回路ＴＮＯＲでは、
第１の入力ＩＮ１に低電位の信号が、第２の入力ＩＮ２
に高電位の信号が印加されたときにのみ、高電位の信号
が出力され、他の入力に対しては、低電位の信号が出力
される。

【００９５】したがって、この２つの動作制御型反転回
路ＴＮＡＮＤ及びＴＮＯＲは、サンプリング・スイッチ
を構成する２つのトランジスタＮＭ及びＰＭがともに導
通するような信号が入力されたときにのみ、反転回路と
して機能し、他の期間では、常に２つのトランジスタＮ
Ｍ及びＰＭを遮断するような信号を出力する。これによ
り、上記反転回路ＴＮＡＮＤ，ＴＮＯＲの後段での２つ
の信号経路における信号の切り替わりが同時になり、サ
ンプリング・トランジスタＮＭ及びＰＭにおける遮断時
の雑音が相殺され、アナログ信号をデータ信号線ＳＬへ
高精度で書き込むことが可能となる。

【００９６】また、このとき、動作制御型反転回路ＴＮ
ＡＮＤ及びＴＮＯＲの出力が、高インピーダンス状態に
なることはないので、非常に安定した動作が期待でき
る。

【００９７】以上の実施例において、各トランジスタ
を、少なくとも表面が絶縁性である基板上に形成された
薄膜トランジスタ、例えば、多結晶シリコン薄膜トラン
ジスタなどとした場合には、上記構成の有効性が特に発
揮される。なぜならこれらのトランジスタの駆動能力
は、単結晶基板上のトランジスタに比べて小さいため、
サンプリング・スイッチを構成するトランジスタのサイ
ズ（チャネル幅）を大きくする必要があり、また、サン
プリング回路における反転回路１段分の遅延が大きくな
る。その結果、トランジスタの寄生容量に起因する雑音
が大きくなる可能性があるからである。

【００９８】（実施例７）上記実施例では、サンプリン
グ回路について説明したが、ここでは、これをアクティ
ブ・マトリクス型の画像表示装置、特に、液晶表示装置
に適用した場合について述べる。アクティブ・マトリク
ス型の液晶表示装置は、前述のように、図１９及び図２
０に示される構成をなしている。

【００９９】図２１に示す点順次駆動方式のアクティブ
・マトリクス型液晶表示装置では、映像信号をデータ信
号線ＳＬに書き込む期間は数十ナノ秒〜数百ナノ秒と非
常に短く、また、データ信号線ＳＬでの保持時間は数十
マイクロ秒以上が必要とされる。一方、液晶表示装置で
は、液晶の劣化を防ぐために液晶の反転駆動をさせる必
要があり、液晶駆動電圧を５Ｖとすると、映像信号の振
幅は１０Ｖとなる。このように大きな信号を、高速に書
き込むためには、駆動力の大きな、すなわち、チャネル
幅の大きなトランジスタからなるサンプリング・スイッ
チＡＳを用いなければならない。このとき、前述のよう
に、トランジスタの寄生容量により、書き込み信号に比
較的大きな雑音が重畳される可能性がある。

【０１００】そこで、本発明によるサンプリング回路
を、上記液晶表示装置に適用することにより、上記雑音
の発生を低く抑えることが可能となる。

【０１０１】また、図２２に示す線順次駆動方式のアク
ティブ・マトリクス型液晶表示装置でも、同様に、映像
信号をサンプリング容量Ｃｓａに書き込む期間は数十ナ
ノ秒〜数百ナノ秒と非常に短く、また、サンプリング容
量Ｃｓａでの保持時間は数十マイクロ秒以上が必要とさ
れる。線順次駆動方式では、点順次駆動方式に比べて、
負荷容量が小さいため、書き込みはやや容易になるが、
画像表示装置の大画面化や高精細化にともなって、サン
プリング容量Ｃｓａも大きくなる傾向にあり、点順次方
式と同様の問題が生じている。そこで、本発明によるサ
ンプリング回路を、線順次方式の液晶表示装置に適用す
ることにより、点順次駆動方式の場合と同様の効果が期
待できる。

【０１０２】以上のように、この実施例では、映像信号
をデータ信号線ＳＬ、または、サンプリング容量Ｃｓａ
に書き込む際に、トランジスタの寄生容量に起因する雑
音の発生を抑えることができるので、高精度で映像信号
の書き込みを行うことができ、表示品位の優れた、多階
調の画像を表示することが可能となる。

【０１０３】特に、近年、開発が進められているモノリ
シック構造、つまり画素アレイと駆動回路が同一基板上
に一体形成された構造の液晶表示装置においては、駆動
回路の素子として、特性の劣った薄膜トランジスタを用
いるため、上記構成がより効果を発揮する。

【０１０４】上記実施例では、アクティブ・マトリクス
型の液晶表示装置への適用を中心に記述したが、本発明
はこれに限らず、他の表示装置にも適用できる。

【０１０５】

【発明の効果】本発明に係るサンプリング回路によれ
ば、ＣＭＯＳサンプリング・スイッチを構成する２つの
トランジスタが同時に遮断されるので、トランジスタの
寄生容量に起因する雑音の発生を抑えることができ、ア
ナログ信号を高精度に書き込むことが可能となるという
優れた効果がある。

【０１０６】また、本発明によれば、上記サンプリング
回路を、アクティブ・マトリクス型画像表示装置のデー
タ信号線駆動回路に適用することにより、映像信号の十
分な書き込みが可能となり、表示品位の優れた画像表示
装置が実現可能になるという優れた効果がある。

【図面の簡単な説明】

【図１】本発明の第１の実施例によるサンプリング回路
の構成例を示す図である。

【図２】上記第１の実施例によるサンプリング回路の変
形例を示す図である。

【図３】上記第１の実施例のサンプリング回路の他の変
形例２を示す図である。

【図４】上記第１の実施例のサンプリング回路の他の変
形例３を示す図である。

【図５】本発明の第２の実施例によるサンプリング回路
の構成例を示す図である。

【図６】上記第２の実施例によるサンプリング回路の変
形例を示す図である。

【図７】上記第２の実施例によるサンプリング回路の他
の変形例２を示す図である。

【図８】上記第２の実施例によるサンプリング回路の他
の変形例３を示す図である。

【図９】上記第２の実施例によるサンプリング回路の他
の変形例４を示す図である。

【図１０】上記第２の実施例によるサンプリング回路の
他の変形例５を示す図である。

【図１１】本発明の第３の実施例によるサンプリング回
路の構成例を示す図である。

【図１２】本発明の第４の実施例によるサンプリング回
路の構成例を示す図である。

【図１３】本発明の第５の実施例によるサンプリング回
路の構成例を示す図である。

【図１４】上記第５の実施例のサンプリング回路におけ
る動作制御型反転回路の構成例を説明するための図であ
る。

【図１５】上記第５の実施例のサンプリング回路の変形
例を示す図である。

【図１６】上記第５の実施例によるサンプリング回路の
他の変形例２を示す図である。

【図１７】本発明の第６の実施例によるサンプリング回
路の構成例を示す図である。

【図１８】上記第６の実施例によるサンプリング回路に
おける動作制御型反転回路の構成例を示す図である。

【図１９】本発明及び従来の画素表示装置の構成例を説
明するための図である。

【図２０】図１９に示される画像表示装置における画素
の構成例を示す図である。

【図２１】図１９に示される画素表示装置におけるデー
タ線駆動回路の構成例を示す図である。

【図２２】図１９に示される画素表示装置におけるデー
タ線駆動回路の別の構成例を示す図である。

【図２３】図２１及び図２２に示されるデータ線駆動回
路におけるシフト・レジスタの構成例を示す図である。

【図２４】図２３に示されるシフト・レジスタにおける
同期型反転回路（クロックト・インバーター）の構成例
を示す図である。

【図２５】従来のサンプリング回路の構成例を示す図で
ある。

【図２６】従来のサンプリング回路の別の構成例を示す
図である。

【符号の説明】

１０１，１０１ａ，１０１ｂ，１０１ｃ，１０２，１０
２ａ，１０２ｂ，１０２ｃ，１０２ｄ，１０２ｅ，１０
３，１０４，１０５，１０５ａ，１０５ｂ，１０６ サ
ンプリング回路 ＳＲ シフト・レジスタ ＮＭ ｎチャネル型サンプリング・トランジスタ ＰＭ ｐチャネル型サンプリング・トランジスタ ＩＮＶ１，ＩＮＶ２ ，ＩＮＶ３，ＩＮＶ４，ＩＮＶ
５，ＩＮＶ６ ，ＩＮＶ７，ＩＮＶ８ ，ＩＮＶ９，ＩＮ
Ｖ１０ ，ＩＮＶ１１，ＩＮＶ１２，ＩＮＶ１３反転回
路（インバータ） ＣＩＮＶ１，ＣＩＮＶ２，ＣＩＮＶ３，ＣＩＮＶ４ 同
期型反転回路 ＴＩＮＶ１，ＴＩＮＶ２，ＴＮＡＮＤ，ＴＮＯＲ 動作
制御型反転回路 Ｃ１，Ｃ２，Ｃ３ コンデンサ ＴＧ１，ＴＧ２，ＴＧ３，ＴＧ４，ＴＧＮ１，ＴＧＮ
２，ＴＧＰ１，ＴＧＰ２，ＴＧＰ３，ＴＧＰ４ 転送ゲ
ート ＮＴＲ１，ＮＴＲ２，ＮＴＲ３，ＮＴＲ４ ｎチャネル
型トランジスタ ＰＴＲ１，ＰＴＲ２，ＰＴＲ３，ＰＴＲ４ ｐチャネル
型トランジスタ ＣＬＫ，／ＣＬＫ，ＣＬＫ１ 同期信号 ＶＳ，Ｄａｔａ，ＳＩＧ 映像信号線 ＳＬ，ＳＬ１，ＳＬ２・・・ＳＬｍ，ＳＬ_i，ＳＬ_i+1，
ＳＬ_i+2，ＳＬ_i+3 データ信号線 ＧＬ_j，ＧＬ_j+1，ＧＬ_j+2 走査信号線 ＶＣＣ 電源端子 ＶＳＳ 接地端子 ＩＮ，ＩＮ１，ＩＮ２ 入力端子 ＯＵＴ，ＯＵＴｉ，ＯＵＴｉ＋１ 出力端子 ＳＤ データ信号線駆動回路 ＧＤ 走査信号線駆動回路 ＴＩＭ１，ＴＩＭ２ タイミング信号線 Ｃｅｌｌ 画素 Ｃ１ 液晶容量 Ｃｓ 補助容量 ＳＷ 画素スイッチ（トランジスタ） ＳＲＴ シフト・レジスタのスタート・パルス線 ＡＳ，ＡＳ１，ＡＳ２ サンプリング・スイッチ ＳＭＰ サンプリング回路 ＡＭＰ バッファ（増幅器） Ｃｓａ サンプリング容量 Ｃｈ ホールド容量 ＴＲＦ データ転送信号線

Claims (19)

【特許請求の範囲】
1. 【請求項１】 並列に接続されたｎチャネル型トランジ
   スタとｐチャネル型トランジスタからなり、タイミング
   発生回路から供給され途中で２系統に分岐されるタイミ
   ング信号に基づいてアナログ信号のサンプリングを行う
   ＣＭＯＳ構成のサンプリング・スイッチと、 前記タイミング発生回路と前記サンプリング・スイッチ
   との間に挿入された複数段の反転回路と、 前記２系統の信号経路の各々に設けられ、同期信号によ
   って動作が制御される第１の同期型反転回路とを備えた
   サンプリング回路。
2. 【請求項２】 前記第１の同期型反転回路の出力にコン
   デンサを接続した請求項１に記載のサンプリング回路。
3. 【請求項３】 前記第１の同期型反転回路の出力に接続
   された第１の反転回路と、該第１の反転回路と並列に、
   かつ、反対方向に接続された第２の反転回路とを有する
   請求項１に記載のサンプリング回路。
4. 【請求項４】 前記第１の同期型反転回路の出力に接続
   された第１の反転回路と、該第１の反転回路と並列に、
   かつ、反対方向に接続され、前記第１の同期型反転回路
   とは逆位相の同期信号によって動作が制御される第２の
   同期型反転回路とを有する請求項１に記載のサンプリン
   グ回路。
5. 【請求項５】 並列に接続されたｎチャネル型トランジ
   スタとｐチャネル型トランジスタからなり、タイミング
   発生回路から供給され途中で２系統に分岐されるタイミ
   ング信号に基づいてアナログ信号のサンプリングを行う
   ＣＭＯＳ構成のサンプリング・スイッチと、 前記タイミング発生回路と前記サンプリング・スイッチ
   との間に挿入された複数段の反転回路と、 前記２系統の信号経路の各々に設けられた第３の反転回
   路と、 該第３の反転回路の直前に設けられ、同期信号によって
   動作が制御される第１の転送スイッチとを備えたサンプ
   リング回路。
6. 【請求項６】 前記第１の転送スイッチと前記第３の反
   転回路との接続点に、コンデンサを接続した請求項５に
   記載のサンプリング回路。
7. 【請求項７】 前記第３の反転回路と並列に、かつ、反
   対方向に接続された第４の反転回路を有する請求項５に
   記載のサンプリング回路。
8. 【請求項８】 前記第３の反転回路と並列に、かつ、反
   対方向に接続された第４の反転回路と、 該第４の反転回路と前記第１の転送スイッチとの間に挿
   入され、前記第１の転送スイッチとは逆位相の同期信号
   によって動作が制御される第２の転送スイッチとを有す
   る請求項５に記載のサンプリング回路。
9. 【請求項９】 前記第１および第２の転送スイッチの少
   なくとも一方は、ｎチャネル型トランジスタとｐチャネ
   ル型トランジスタとが並列に接続されたＣＭＯＳスイッ
   チである請求項５ないし８のいずれかに記載のサンプリ
   ング回路。
10. 【請求項１０】 前記第１および第２の転送スイッチ
    は、一方はｎチャネル型トランジスタであり、他方はｐ
    チャネル型トランジスタであり、該２つの転送スイッチ
    を制御する信号が、同一のタイミング信号である請求項
    ５または８に記載のサンプリング回路。
11. 【請求項１１】 並列に接続されたｎチャネル型トラン
    ジスタとｐチャネル型トランジスタからなり、タイミン
    グ発生回路から発生され途中で２系統に分岐されるタイ
    ミング信号に基づいてアナログ信号のサンプリングを行
    うＣＭＯＳ構成のサンプリング・スイッチと、 前記タイミング発生回路と前記サンプリング・スイッチ
    との間に挿入された複数段の反転回路と、 前記２系統のうち少なくとも一方の信号経路を構成する
    複数段の反転回路のうち、少なくとも１個の反転回路の
    直前に接続されたコンデンサとを備えたサンプリング回
    路。
12. 【請求項１２】 並列に接続されたｎチャネル型トラン
    ジスタとｐチャネル型トランジスタからなり、タイミン
    グ発生回路から供給され途中で２系統に分岐されるタイ
    ミング信号に基づいてアナログ信号のサンプリングを行
    うＣＭＯＳ構成のサンプリング・スイッチと、 前記タイミング発生回路と前記サンプリング・スイッチ
    との間に挿入された複数段の反転回路とを備え、 前記２系統のうち少なくとも一方の信号経路を構成する
    複数段の反転回路のうち、少なくとも１個の反転回路
    は、該反転回路を構成するトランジスタのチャネル長ま
    たはチャネル幅が、他方の信号経路における対応する反
    転回路を構成するトランジスタのものよりも大きいもの
    であるサンプリング回路。
13. 【請求項１３】 並列に接続されたｎチャネル型トラン
    ジスタとｐチャネル型トランジスタからなり、タイミン
    グ発生回路から供給され途中で２系統に分岐されるタイ
    ミング信号に基づいてアナログ信号のサンプリングを行
    うＣＭＯＳ構成のサンプリング・スイッチと、 前記タイミング発生回路と前記サンプリング・スイッチ
    との間に挿入された複数段の反転回路とを備え、 前記２系統の信号経路を構成する複数段の反転回路のう
    ち、各信号経路について少なくとも１個の反転回路は、
    反転機能を司る第１のｐチャネル型トランジスタと電源
    端子または出力端子との間に第２のｎチャネル型トラン
    ジスタが挿入され、反転機能を司る第１のｎチャネル型
    トランジスタと接地端子または出力端子との間に第２の
    ｐチャネル型トランジスタが挿入され、該挿入された２
    個のトランジスタのゲート電極に、この反転回路の位置
    する信号経路とは異なる信号経路のタイミング信号が入
    力されるものであるサンプリング回路。
14. 【請求項１４】 前記２系統の信号が入力される各反転
    回路の出力に接続されたコンデンサを有する請求項１３
    に記載のサンプリング回路。
15. 【請求項１５】 前記２系統の信号が入力される反転回
    路の出力に接続された第１の反転回路と、 該第１の反転回路に並列に、かつ、反対方向に接続され
    た第２の反転回路とを有する請求項１３に記載のサンプ
    リング回路。
16. 【請求項１６】 並列に接続されたｎチャネル型トラン
    ジスタとｐチャネル型トランジスタからなり、タイミン
    グ発生回路から供給され途中で２系統に分岐されるタイ
    ミング信号に基づいてアナログ信号のサンプリングを行
    うＣＭＯＳ構成のサンプリング・スイッチと、 前記タイミング発生回路と前記サンプリング・スイッチ
    との間に挿入された複数段の反転回路とを備え、 前記２系統の信号経路の一方を構成する複数段の反転回
    路のうち、少なくとも１個の反転回路は、反転機能を司
    る第１のｐチャネル型トランジスタと並列に第２のｎチ
    ャネル型トランジスタが付加接続され、反転機能を司る
    第１のｎチャネル型トランジスタと接地端子または出力
    端子との間に第２のｐチャネル型トランジスタが付加接
    続され、該付加接続されたそれぞれ２個のトランジスタ
    のゲート電極に、他方の信号経路のタイミング信号が入
    力されるものであり、 前記２系統の信号経路の他方を構成する複数段の反転回
    路のうち、少なくとも１個の反転回路は、反転機能を司
    る第３のｐチャネル型トランジスタと電源端子または出
    力端子との間に第４のｎチャネル型トランジスタが付加
    接続され、反転機能を司る第３のｎチャネル型トランジ
    スタと並列に第４のｐチャネル型トランジスタが付加接
    続され、該付加接続されたそれぞれ２個のトランジスタ
    のゲート電極に、一方の信号経路のタイミング信号が入
    力されるものであるサンプリング回路。
17. 【請求項１７】 前記サンプリング回路を構成する素子
    が、薄膜トランジスタである請求項１ないし１６のいず
    れかに記載のサンプリング回路。
18. 【請求項１８】 表示を行う画素がマトリクス状に設け
    られたアクティブ・マトリクス型画像表示装置であっ
    て、 タイミング信号に同期してデータ信号線に映像信号を書
    き込むデータ信号線駆動回路を備え、 該データ信号線駆動回路は、請求項１ないし１４のいず
    れかに記載のサンプリング回路を有する画像表示装置。
19. 【請求項１９】 少なくとも前記画素および前記データ
    信号線駆動回路は、絶縁基板上に形成された多結晶シリ
    コン薄膜または単結晶シリコン薄膜上に構成したもので
    ある請求項１８に記載の画像表示装置。