CN1854334A - 通过使用双有机硅氧烷前体制备低介电常数膜的方法 - Google Patents

通过使用双有机硅氧烷前体制备低介电常数膜的方法 Download PDF

Info

Publication number
CN1854334A
CN1854334A CNA2005101291467A CN200510129146A CN1854334A CN 1854334 A CN1854334 A CN 1854334A CN A2005101291467 A CNA2005101291467 A CN A2005101291467A CN 200510129146 A CN200510129146 A CN 200510129146A CN 1854334 A CN1854334 A CN 1854334A
Authority
CN
China
Prior art keywords
dielectric film
film
precursor
oxygen alkane
organic oxygen
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2005101291467A
Other languages
English (en)
Inventor
申铉振
郑铉潭
崔致圭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Corning Precision Materials Co Ltd
Original Assignee
Samsung Corning Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Corning Co Ltd filed Critical Samsung Corning Co Ltd
Publication of CN1854334A publication Critical patent/CN1854334A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/312—Organic layers, e.g. photoresist
    • H01L21/3121—Layers comprising organo-silicon compounds
    • H01L21/3122—Layers comprising organo-silicon compounds layers comprising polysiloxane compounds
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23C—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; SURFACE TREATMENT OF METALLIC MATERIAL BY DIFFUSION INTO THE SURFACE, BY CHEMICAL CONVERSION OR SUBSTITUTION; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL
    • C23C16/00—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes
    • C23C16/22—Chemical coating by decomposition of gaseous compounds, without leaving reaction products of surface material in the coating, i.e. chemical vapour deposition [CVD] processes characterised by the deposition of inorganic material, other than metallic material
    • C23C16/30—Deposition of compounds, mixtures or solid solutions, e.g. borides, carbides, nitrides
    • C23C16/40—Oxides
    • C23C16/401—Oxides containing silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01B—CABLES; CONDUCTORS; INSULATORS; SELECTION OF MATERIALS FOR THEIR CONDUCTIVE, INSULATING OR DIELECTRIC PROPERTIES
    • H01B3/00—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties
    • H01B3/18—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties mainly consisting of organic substances
    • H01B3/30—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties mainly consisting of organic substances plastics; resins; waxes
    • H01B3/46—Insulators or insulating bodies characterised by the insulating materials; Selection of materials for their insulating or dielectric properties mainly consisting of organic substances plastics; resins; waxes silicones
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02112—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer
    • H01L21/02123—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon
    • H01L21/02126—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates characterised by the material of the layer the material containing silicon the material containing Si, O, and at least one of H, N, C, F, or other non-metal elements, e.g. SiOC, SiOC:H or SiONC
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02109—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates
    • H01L21/02205—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition
    • H01L21/02208—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si
    • H01L21/02214—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen
    • H01L21/02216—Forming insulating materials on a substrate characterised by the type of layer, e.g. type of material, porous/non-porous, pre-cursors, mixtures or laminates the layer being characterised by the precursor material for deposition the precursor containing a compound comprising Si the compound comprising silicon and oxygen the compound being a molecule comprising at least one silicon-oxygen bond and the compound having hydrogen or an organic group attached to the silicon or oxygen, e.g. a siloxane
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02107—Forming insulating materials on a substrate
    • H01L21/02225—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer
    • H01L21/0226—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process
    • H01L21/02263—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase
    • H01L21/02271—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition
    • H01L21/02274—Forming insulating materials on a substrate characterised by the process for the formation of the insulating layer formation by a deposition process deposition from the gas or vapour phase deposition by decomposition or reaction of gaseous or vapour phase compounds, i.e. chemical vapour deposition in the presence of a plasma [PECVD]
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/31504—Composite [nonstructural laminate]
    • Y10T428/31652—Of asbestos
    • Y10T428/31663—As siloxane, silicone or silane

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Spectroscopy & Molecular Physics (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Mechanical Engineering (AREA)
  • Materials Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Plasma & Fusion (AREA)
  • Formation Of Insulating Films (AREA)
  • Chemical Vapour Deposition (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

在此公开了一种制备介电膜的方法。根据该方法，通过将双有机硅氧烷前体通过等离子体增强化学气相沉积(PECVD)沉积到晶片上制备了介电膜。由于通过该方法制备的介电膜具有低介电常数并且显示出较好的机械性能，例如弹性模量和硬度，因而所述介电膜可用作用于双镶嵌铜互连用半导体器件的层间介电膜或用作半导体和显示器件用钝化层。

Description

通过使用双有机硅氧烷前体制备低介电常数膜的方法
发明背景
此非临时申请根据35U.S.C.§119(a)要求2004年8月30日提交的韩国专利申请No.2004-68546的优先权，在此将其引入以作参考。
发明领域
本发明涉及一种制备介电膜的方法，并且更特别是涉及一种通过将双有机硅氧烷前体(dual organic siloxane precursor)通过等离子体增强化学气相沉积(此后，简称为“PECVD”)沉积在晶片上制备具有高机械强度的低介电常数(低-k)膜的方法。
相关技术的描述
由于将IBM研发的Cu芯片应用到电源PC740/750器件上，因而在研发低介电常数材料的过程中已进行大量投资，所述低介电常数材料可由许多企业(包括Power Micronics和Motorola)和研究机构应用到多层配线结构(wiring-structures)上。另外，在研发低介电常数薄膜和制备装置的过程中已投入了大量资金。特别地，针对半导体的国家技术标准(NTRS)、美国半导体工业协会在1997年报道了需要介电常数为2.5～3.0的低介电常数材料以将由IBM研发的铜芯片应用到0.18μm的器件上，并需要介电常数为2.0～2.5的低介电常数材料以将芯片应用到0.15μm器件上。
由于常规低介电常数材料，特别是SiO2在其高介电常数方面存在问题，因而已对有机·无机低介电常数材料，例如聚酰亚胺、聚(亚芳基)醚和聚四氟乙烯(PTFE)进行大量研究。
尽管与其它聚合物相比，聚酰亚胺在包括耐热性(＞550℃)、介电性能(例如介电常数：2.6～3.5)、机械强度、耐化学品性等通用物理性能方面具有优点，但存在高吸湿性(1.5％)的缺点。
另外，可以商品名Flare商购自Allied Signal Corp.的聚(亚芳基)醚由于其化学结构具有较高的化学稳定性、低吸湿性(0.4％)、优异的抗龟裂性和较好的热和机械稳定性。但是，聚(亚芳基)醚的缺点在于，与无机薄膜相比其化学机械抛光(CMP)性能差并且随氟含量的升高粘着性变差。
另一方面，NEC(日本)通过高密度PECVD由氟化化合物，例如C2F6、C4F8和CF4制备了氟化无定形碳(a：C-F)薄膜，测量了薄膜的介电常数、热性能和机械性能，并报道了薄膜可用作多层配线的层间绝缘材料。根据报道结果，该薄膜具有约2.1的低介电常数，适于CMP加工并且显示出较好的物理性能，但它们热性能差。
最近，已积极进行了许多形成纳米多孔低介电常数薄膜的研究。TI和Nanoglass公司报道了，当通过溶胶凝胶法制备的纳米多孔二氧化硅干凝胶具有的孔隙率为80％时，介电常数达到1.8。根据此报道，当将介电常数为1.3～2.5的纳米玻璃应用到线宽为0.3μm的单一波纹结构上时，容量显著降低(～36％)。
另一方面，IBM已成功地使用有机硅酸盐和特定形态的聚合物(星形、树状、超支化类型)通过纳米相相分离制备了纳米多孔二氧化硅，所述纳米多孔二氧化硅具有2.0或更小的介电常数、高的热稳定性、减少的吸湿性、优异的抗龟裂性和对衬垫和封罩材料较好的粘着性。但是，上述纳米多孔二氧化硅遭受不适于CMP的低机械强度(特别是硬度)，热处理时性能劣化和蚀刻期间产生的各种问题，这导致难以制备器件。
为了解决上述问题，对在SiOC(-H)薄膜中通过环键接(ring linkage)制备的纳米多孔有机·无机化合物专门进行了大量研究，所述薄膜通过将碳原子结合到常规SiO2材料中形成的。所述有机·无机化合物具有低介电常数(k＜3.0)。已确定只要半导体器件用层间介电膜不具有纳米多孔结构，就不能获得2.5或更小的低介电常数。在此情况下，已对研发低介电常数材料(例如，黑金刚石TM：SiOC(-H))和将纳米多孔薄膜应用到半导体器件用层间介电膜上进行了大量研究。
如上所述，迄今已介绍了用于制备介电常数薄膜的各种方法。但是，当这些薄膜的介电常数降低时，导致机械性能劣化，这对于制备器件而言是严重的障碍。由于目前使用的前体在一个分子内具有单一的硅结构，它们不能同时满足低介电常数和较好机械性能的要求。即，当使用前体制备的介电膜具有低介电常数(k＝2.5～3.0)时，它们的机械性能差(例如，弹性模量＝8～12GPa)。另一方面，当介电膜的机械性能(例如，弹性模量＝60～80GPa)较好时，它们具有高介电常数(k＝3.8～4.0)。
另一方面，目前使用化学气相沉积(此后，称作“CVD”)和旋涂沉积(SOD)制备介电膜。与通过CVD制备的薄膜相比，通过旋涂沉积制备的薄膜具有差的性能。另外，由于薄膜沉积和蚀刻在半导体器件的制备方法中以在线方式进行，在约60％的制备方法中主要采用PECVD。此外，即使在低温下也可进行PECVD，而使用SiOC化合物的SOD难以在低温下进行。因此，有利的是可通过使用具有有机硅氧烷结构的有机·无机化合物将PECVD用于制备介电膜。
因此，本领域需要研发一种新型前体材料，所述前体材料可用于通过CVD制备介电膜并使介电膜具有低介电常数、较好的机械性能，例如弹性模量，并且大大改进了对于半导体工艺的适用性。
发明概述
为了解决上述问题，本发明人已认真深入地进行研究，结果发现，通过将具有特定结构的化合物，特别是在一个分子中含有两种不同的硅部分的双有机硅氧烷化合物通过PECVD沉积在晶片上获得的介电膜显示出较好的物理性能，例如弹性模量和硬度、热稳定性和抗龟裂性，因此可将上述介电膜用作用于双镶嵌铜互连(dual damascene copper interconnects)用半导体器件的层间介电膜或用作半导体和显示器件用钝化层。本发明基于这些发现。
因此，本发明的特征是提供一种制备具有较好的机械性能的介电膜的方法。
本发明的另一个特征是提供一种介电膜，所述介电膜可用作用于双镶嵌铜互连用半导体器件的层间介电膜或用作半导体和显示器件用钝化层。
根据本发明的一个方面，提供了一种通过将双有机硅氧烷前体通过PECVD沉积在晶片上制备具有低介电常数和高机械强度的介电膜的方法。
根据本发明的另一个方面，提供了一种通过上述方法制备的介电膜，所述介电膜具有低介电常数和较好的机械性能，例如弹性模量和硬度，并且可用作用于双镶嵌铜互连用半导体器件的层间介电膜或用作半导体和显示器件用钝化层。
附图说明
根据下面结合附图的详细描述，将更清楚地理解本发明的上述或其它目的、特征和其它优点，其中：
图1为根据本发明的方法用于通过使用双有机硅氧烷前体制备介电膜的装置的示意图；
图2为表示本发明的实施例1-3中制备的介电膜的傅立叶变换红外光谱(FTIR)的光谱图；
图3表示根据本发明的一个实施方案制备的介电膜的X-射线光电子能谱(XPS)，其显示了介电膜的结构；
图4表示根据本发明的一个实施方案制备的介电膜的场致发射扫描电子显微照片(FESEMs)，其显示了介电膜的点尺寸和厚度，并且示出了介电膜的电容(C)-电压(V)性能图；和
图5为进入表面的位移与根据本发明的一个实施方案制备的介电膜的弹性模量和硬度的关系曲线。
优选实施方式
现在将更详细地描述本发明。
参见图1，介电膜可通过将双有机硅氧烷前体和膜性能改进剂的混合物通过PECVD沉积到晶片上来制备。
如本文所用，术语“双有机硅氧烷前体”指的是环状有机硅氧烷前体，其中硅部分(Si-O-Si)作为骨架形成在核心位置，并且在骨架的末端将相同或不同的含有硅(Si)的反应性基团键接到硅部分上。
在本发明的方法中使用的双有机硅氧烷前体由下式1表示：
式1
其中R1为氢原子、C1～3烷基、或C6～15芳基；R2为SiX1X2X3(其中X1、X2和X3独立地为氢原子、C1～3烷基、C1～10烷氧基或卤原子)；且p为3-8的数。
式1的化合物的特定实例包括由下式2-5表示的化合物：
式2
式3
Figure A20051012914600082
式4
式5
Figure A20051012914600084
另一方面，甲基三甲氧基硅烷(此后称作“MTMS”)为已用于通过常规CVD制备介电膜的单有机硅氧烷前体(single organic siloxane precursor)，并且由下式6表示：
式6
此后，将在本发明的方法中使用的式2-5的双有机硅氧烷前体与式6的单有机硅氧烷前体进行比较。
将包括式6的前体的常规单有机硅氧烷前体分为以下符号：当单有机硅氧烷前体的Si-O键的数目为4、3、2和1时，分别指定符号为“Q”、“T”、“D”和“M”，表示四-、三-、二-和单-。单有机硅氧烷前体的化学性能根据Si-O键构型的不同而不同。当结构“Q”转变为结构“M”时，Si-CH3部分的自由体积增加，导致低的介电常数、提高的韧性、降低的弹性模量和降低的硬度。结构“T”的式6的MTMS主要用作同时满足上述化学性能的单有机硅氧烷前体。另外，单有机硅氧烷前体具有低分子量和沸点的优点，但具有以下缺点：将要形成的薄膜的结构难以预知并且很大程度上取决于所选前体的结构。
与单有机硅氧烷前体相比，式2-5的双有机硅氧烷前体具有相对高的分子量和沸点。但是，由于这些前体在其分子结构中具有稠合(condensed)的Si-O-Si部分作为骨架，由其制备的薄膜的物理性能不仅取决于Si结构(即，结构Q/T/D/M)，而且取决于所选单体的结构，只要在形成薄膜的过程中保持单体的结构。另外，由于两种结构(即，结构T&Q/T/D/M)中的活性位点存在于末端位置，因而存在双有机硅氧烷前体的性能易于控制的优点。
基于上述优点，式2-5的化合物可用于制备本发明中的介电膜。如此制备的介电膜具有低的介电常数和较好的机械性能。
用于制备本发明的介电膜的膜性能改进剂是为了控制薄膜的碳含量所加入的气体。作为膜性能改进剂，可提及的是O2、CH4、Xe等等。优选O2。
用于制备介电膜的双有机硅氧烷前体的含量为10％或更多但不超过100％，且优选70％或更多但不超过100％，基于双有机硅氧烷前体和膜性能改进剂的总量。这是因为膜性能改进剂的含量导致介电膜的介电常数改变。
介电膜可根据如下方法制备。首先，将双有机硅氧烷前体和膜性能改进剂混合。其后，在压力为约0.5托-约2托且射频(RF)功率为100～800W的条件下将混合物通过PECVD沉积到晶片上1～10分钟，同时保持扩散器温度在90～300℃下且晶片和喷头之间的间隔在1～8cm，以制备最终的介电膜。在沉积之后，可进行后处理步骤，例如加热、UV辐照、电子束辐照或等离子体处理。
通常，为了保护器件耐化学反应或腐蚀的电性能并且为了在制备器件之后防止器件在暴露于空气时性能劣化，使介电膜形成于半导体器件之上。由于此钝化层应具有较好的耐化学品性、抗龟裂性、耐磨性、热稳定性等等，因而应该形成厚度为至少3μm的钝化层。使用常规单有机硅氧烷前体通过旋涂制备的钝化层局限在厚度为2μm或更小。厚度大于2μm时，可能会发生龟裂。相反，在本发明中使用双有机硅氧烷前体通过PECVD制备的介电膜可具有的厚度为3μm或更大。因此，使用双有机硅氧烷前体制备的介电膜可用作半导体器件用钝化层。
另外，通过本发明的方法制备的介电膜可用作显示器件用钝化层。通用的显示器件使用响应于电信号的化学或物理现象在二维平面上显示出可视信息。可视信息的显示通过液晶分子的取向或通过对有机和无机化合物发光的电力控制获得。为了以稳定的方式电力控制有机和无机化合物的化学和物理行为，有机和无机化合物应该在消耗电力的状态下在化学形变和腐蚀方面是稳定的。因此，在制备显示器件的期间或之后，可形成通过本发明的方法形成介电膜作为显示器件用钝化层。
现在，参考以下制备实例、实施例和比较例更详细地描述本发明。但是，所述实施例仅是为了解释说明而不应理解为限制本发明的范围。
双有机硅氧烷前体的制备
制备实例1.制备单体(A-1)(TS-T4Q4)
将41.6毫摩尔(10.00g)2，4，6，8-四甲基-2，4，6，8-环四硅氧烷置于烧瓶内，然后向其中加入100ml四氢呋喃制备稀释液。向稀释液中加入700mg 10wt％钯/木炭(Pd/C)，随后加入177.8毫摩尔(3.20ml)蒸馏水。此时，除去在添加的过程中析出的氢气。将所得到的混合物在室温下反应5小时。将反应溶液经硅藻土(Celite)和MgSO4过滤，并在200ml四氢呋喃中稀释。向稀释液中加入177.8毫摩尔(13.83g)三乙胺。将所得到的溶液冷却至0℃之后，缓慢加入177.8毫摩尔(25.0g)氯代三甲氧基硅烷。将温度缓慢升至室温。使反应进行12小时。将反应溶液经硅藻土过滤，并在减压(～0.1托)下浓缩获得的滤出液以除去挥发性物质，产生式3的呈无色液体的单体(A-1)。
单体(A-1)的1H-NMR光谱(丙酮-d6，300MHz)的分析结果如下：δ0.12(s，12H，4×[-CH3])，0.24(s，12H，4×[-CH3])，3.53(s，24H，4×[-OCH3]2)。
制备实例2.制备单体(A-2)(TS-T4T4)
采用与制备实例1中相同的方法制备式4的化合物[此后，称作(A-2)]，除了使用氯代甲基二甲氧基硅烷代替氯代三甲氧基硅烷。
单体(A-2)的1H-NMR光谱(丙酮-d6，300MHz)的分析结果如下：δ0.092(s，12H，4×[-CH3])，3.58(s，36H，4×[-OCH3]3)。
制备实例3.制备单体(A-3)(TS-T4D4)
采用与制备实例1中相同的方法制备式5的化合物[此后，称作(A-3)]，除了使用氯代二甲基甲氧基硅烷代替氯代三甲氧基硅烷。
单体(A-3)的1H-NMR光谱(丙酮-d6，300MHz)的分析结果如下：δ0.068(s，24H，4×[-CH3]2)，0.092(s，12H，4×[-CH3])，3.58(s，12H，4×[-OCH3])。
制备实例4.制备单体(A-4)(TS-T4M4)
采用与制备实例1中相同的方法制备式6的化合物[此后，称作(A-4)]，除了使用氯代三甲基硅烷代替氯代三甲氧基硅烷。
单体(A-4)的1H-NMR光谱(丙酮-d6，300MHz)的分析结果如下：δ0.059(s，36H，4×[-CH3]3)，0.092(s，12H，4×[-CH3])。
制备介电膜
实施例1(A)
图1为根据本发明的方法用于通过使用双有机硅氧烷前体制备低介电常数膜的装置的示意图。参见图1，下面解释通过使用制备实例3中制备的双有机硅氧烷前体制备介电膜的方法。
将制备实例3中制备的双有机硅氧烷前体(TS-T4D4)和O2的混合物在射频(RF)功率为13.56MHz的条件下通过PECVD沉积到p型硅晶片上。在保持地电势的同时不对晶片进行加热。在将其固定在反应室上之前根据标准清洁方法将晶片彻底清洁。通过围绕石英管排列的三圈金属线产生等离子体。将沉积之前的初始压力设定为10-6托。此处所用的TS-T4D4为大气压下沸点为255℃的无毒无色液体。加热所有的气体管线以使处于蒸发状态的TS-T4D4不再冷凝并且将扩散器温度保持在90℃下。将TS-T4D4与O2的流量比调节至100∶0(总流量为100sccm)。将沉积压力调节至570毫托。在这些条件下，以700W的固定RF功率沉积5分钟而不加热晶片以制备介电膜。为了比较热稳定性，在10-6托下将介电膜在400℃下进行退火30分钟。
实施例2(B)
采用与实施例1中相同的方法制备介电膜，除了将流量比(TS-T4D4∶O2)改变为90∶10且将沉积压力改变为650毫托。
实施例3(C)
采用与实施例1中相同的方法制备介电膜，除了将流量比(TS-T4D4∶O2)改变为70∶30且将沉积压力改变为750毫托。
比较例1(D)
采用与实施例1-3中相同的方法制备介电膜，除了使用甲基三甲氧基硅烷(MTMS)代替TS-T4D4作为双有机硅氧烷前体，将流量比(MTMS∶O2)调节至100∶0(总流量为100sccm)，将沉积压力调节至102毫托，并以300W的固定RF功率进行沉积而不加热晶片。
比较例2(E)
采用与比较例1相同的方法制备介电膜，除了将流量比(MTMS∶O2)改变为92∶8并且将沉积压力改变为103毫托。
比较例3(F)
采用与比较例1相同的方法制备介电膜，除了将流量比(MTMS∶O2)改变为83∶17并且将沉积压力改变为102毫托。
介电膜的性能分析
实施例1-3和比较例1-3中制备的介电膜的性能通过以下方法测定并将其进行比较。
1)厚度、介电常数和折射率的测定
在掺杂有硼的p型硅晶片上形成介电膜，然后使用硬掩模在介电膜上形成5,000厚的铝薄膜，所述硬掩模被设计成具有0.25/0.50/0.75mm的电极直径，以形成用于介电常数测定的金属-绝缘体-金属(MIM)结构的低介电常数薄膜。在外加电压从-50V到50V扫描时测定薄膜的C-V性能。根据外加电压和频率的改变，测定在-10V与10V之间薄膜的电容和介电损失的变化。在1MHz下测定为测定薄膜的介电常数所外加的电压。使用偏振光椭圆率测量仪测定薄膜的厚度和折射率，并且通过场致发射扫描电子显微术(FESEM)测定薄膜的实测厚度。根据如下等式计算薄膜的介电常数：
κ＝C×d/ε0×A
其中κ为相对电容率，C为介电膜的电容，ε0为真空介电常数(8.8542×10-12Fm-1)，d为介电膜的厚度，且A为电极的接触横截面积。
2)机械性能(硬度和弹性模量)
介电膜的硬度和弹性模量通过使用Nanoindenter II(MTS)的定量分析测定。纳米压痕技术用于通过使用锐利的压头使薄膜变形，同时将锐利的压头在很少的载荷下挤压几微米的深度来测定薄膜的机械性能。具体地，在将纳米压头压入薄膜直至压痕深度达到薄膜总厚度的10％之后，测定薄膜的硬度和模量。为了确保在实施例1-3和比较例1-3中上述测量结果具有较好的可靠性，在介电膜上的总计为9个压痕点处测定硬度和模量，然后对获得的值取平均值。
表1显示了根据各自的方法在实施例1-3(A、B和C)和比较例1-3(D、E和F)中制备的介电膜的厚度、折射率、介电常数、弹性模量和硬度的测定结果，并且显示了在不同的沉积条件下退火之前(A-F)和之后(A’-F’)介电常数和物理性能的改变。
表1
  TS-T4D4∶O2(或MTMS∶O2)   厚度()   折射率   介电常数(κ)   弹性模量   硬度
  退火之前   100∶0(A)   3625   1.619   2.94   48.88   4.46
  90∶10(B)   3104   1.594   2.83   63.46   6.95
  70∶30(C)   3164   1.592   2.67   21.26   2.42
  100∶0(D)   4000   1.500   2.55   13.98   1.98
  92∶8(E)   4000   1.466   2.76   16.77   2.53
  83∶17(F)   4000   1.470   2.95   17.28   2.57
  退火之后   100∶0(A’)   2604   1.620   2.90   47.95   4.30
  90∶10(B’)   3814   1.576   2.83   63.80   7.06
  70∶30(C’)   3328   1.540   2.76   27.98   2.52
  100∶0(D’)   4000   1.470   2.50   9.48   0.63
  92∶8(E’)   4000   1.475   2.75   10.01   0.65
  83∶17(F’)   4000   1.550   2.99   12.64   0.98
由表1中所示数据可以看出，在实施例1-3中制备的TS-T4D4介电膜和比较例1-3中制备的常规MTMS介电膜的介电常数易于通过控制O2含量进行控制。实施例1和2中制备的介电膜具有的弹性模量值(分别为48.88和63.46)比MTMS介电膜(16.77)高。另外，实施例1和2中制备的介电膜具有的硬度值(分别为4.46和6.95)比MTMS介电膜(2.53)高。根据上述结果，可证实本发明的实施例1-3中制备的介电膜的机械性能优于常规MTMS介电膜的机械性能。根据图5可知上述事实显而易见。图5表示进入表面的位移与TS-T4D4介电膜的弹性模量和硬度的关系曲线。由图5可知，TS-T4D4介电膜具有高的弹性模量和硬度值。
另外，在退火之前和之后测定的实施例1-3中制备的介电膜的弹性模量和硬度值不存在明显差别。但是，在退火之后所测定的比较例5中制备的常规MTMS介电膜的弹性模量和硬度(10.01，0.65)比退火之前的弹性模量和硬度(分别为16.77和2.53)低很多。总之，本发明的实施例1-3中制备的TS-T4D4介电膜在机械性能和退火稳定性方面优于常规MTMS介电膜。在相同的介电常数范围(2.7＜κ＜2.8)内，TS-T4D4介电膜具有比MTMS介电膜更高的弹性模量值。上述结果认为是由于有机硅氧烷前体的结构的差别(即，双结构和单结构)，而不是由于对沉积装置的依赖性导致的。
图2为表示本发明的实施例1-3中制备的介电膜的傅立叶变换红外光谱(FTIR)的光谱图，并且图3表示根据本发明的一个实施方案制备的介电膜的X-射线光电子能谱(XPS)，其显示了介电膜的结构。如图3所示，在TS-T4D4结构中SiO3C(T)和SiO2C2(D)的结合能值高于SiO2(Q)和SiOC3(M)的结合能值。关于结合能值比例的详细情况示于下面表2中。
表2
  TS-T4D4∶O2   SiO2(Q)   SiO3C(T)   SiO2C2(D)   SiOC3(M)
  100∶0   18.2   40.4   34.2   7.2
  90∶10   14.6   42.4   37.8   5.2
由表2中所示数据可推断，当O2含量为10％且使用具有较高T和D含量的双有机硅氧烷前体时，可获得最佳性能的介电膜。
图4表示通过本发明的方法制备的介电膜的场致发射扫描电子显微照片(FESEMs)，其显示了介电膜的点尺寸和厚度，并且示出了介电膜的电容(C)-电压(V)性能图。
由前述可知，通过本发明的方法使用双有机硅氧烷前体制备的介电膜不仅具有低介电常数，而且显示出较好的机械性能，例如弹性模量和硬度。另外，介电膜显示出较好的热稳定性。和因此，介电膜很大程度上提高了对于半导体工艺的适用性，因此，介电膜可用作用于双镶嵌铜互连用半导体器件的层间介电膜或用作半导体和显示器件用钝化层。
尽管为了示例目的已公开了本发明的优选实施方案，本领域技术人员应当认识到，在不背离如附加的权利要求中所公开的本发明的范围和精神的情况下，可以进行各种改进、添加和替代。

Claims (10)

1.一种制备介电膜的方法，包括通过将双有机硅氧烷前体和膜性能改进剂的混合物借助等离子体增强化学气相沉积法沉积到晶片上。
2.根据权利要求1的方法，其中双有机硅氧烷前体为由下式1表示的化合物：
Figure A2005101291460002C1
其中R1为氢原子、C1～3烷基、或C6～15芳基；R2为SiX1X2X3(其中X1、X2和X3独立地为氢原子、C1～3烷基、C1～10烷氧基或卤原子)；且p为3-8的数。
3.根据权利要求1或2的方法，其中膜性能改进剂为O2、CH4或Xe。
4.根据权利要求1或2的方法，其中双有机硅氧烷前体的存在量为10％或更多但不超过100％，基于双有机硅氧烷前体和膜性能改进剂的总量。
5.根据权利要求1或2的方法，其中等离子体增强化学气相沉积在0.5～2托的压力和100～800W的射频(RF)功率下进行。
6.根据权利要求1或2的方法，其中在沉积之后，进行加热、UV辐照、电子束辐照或等离子体处理。
7.根据权利要求2的方法，其中式1的双有机硅氧烷前体选自由下式2-5表示的化合物：
Figure A2005101291460002C2
Figure A2005101291460003C1
和
Figure A2005101291460003C2
8.一种通过权利要求1或2的方法制备的介电膜。
9.根据权利要求8的介电膜，其中介电膜为半导体和显示器件用钝化层。
10.一种用于半导体器件的层间介电膜，包含权利要求8的介电膜作为双镶嵌铜互连。
CNA2005101291467A 2004-08-30 2005-08-30 通过使用双有机硅氧烷前体制备低介电常数膜的方法 Pending CN1854334A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020040068546A KR20060019868A (ko) 2004-08-30 2004-08-30 이중 유기 실록산 전구체를 이용한 절연막의 제조방법
KR68546/04 2004-08-30

Publications (1)

Publication Number Publication Date
CN1854334A true CN1854334A (zh) 2006-11-01

Family

ID=36074406

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2005101291467A Pending CN1854334A (zh) 2004-08-30 2005-08-30 通过使用双有机硅氧烷前体制备低介电常数膜的方法

Country Status (4)

Country Link
US (1) US20060063012A1 (zh)
JP (1) JP2006074048A (zh)
KR (1) KR20060019868A (zh)
CN (1) CN1854334A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106992114A (zh) * 2016-01-20 2017-07-28 弗萨姆材料美国有限责任公司 含硅薄膜的高温原子层沉积

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101430261B1 (ko) * 2007-02-23 2014-08-14 삼성전자주식회사 유기 실리콘 나노클러스터, 이의 제조방법, 이를 이용한박막형성 방법
US8003174B2 (en) * 2007-12-13 2011-08-23 Asm Japan K.K. Method for forming dielectric film using siloxane-silazane mixture
JP5717181B2 (ja) * 2011-02-04 2015-05-13 学校法人 関西大学 プラスチックの基材にセラミック膜を形成する方法
JP6172660B2 (ja) * 2012-08-23 2017-08-02 東京エレクトロン株式会社 成膜装置、及び、低誘電率膜を形成する方法
TWI452071B (zh) * 2012-11-23 2014-09-11 中原大學 類矽石氣體分離膜及其形成方法
EP3049193B1 (de) 2013-09-25 2021-09-08 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Plasmapolymerer festkörper (insbesondere plasmapolymere schicht)
WO2015136743A1 (ja) * 2014-03-13 2015-09-17 東京エレクトロン株式会社 低誘電率膜

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6756323B2 (en) * 2001-01-25 2004-06-29 International Business Machines Corporation Method for fabricating an ultralow dielectric constant material as an intralevel or interlevel dielectric in a semiconductor device
KR100979355B1 (ko) * 2003-10-09 2010-08-31 삼성전자주식회사 다반응성 환형 실리케이트 화합물, 상기 화합물로부터제조된 실록산계 중합체 및 상기 중합체를 이용한 절연막제조방법

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106992114A (zh) * 2016-01-20 2017-07-28 弗萨姆材料美国有限责任公司 含硅薄膜的高温原子层沉积
CN106992114B (zh) * 2016-01-20 2021-02-19 弗萨姆材料美国有限责任公司 含硅薄膜的高温原子层沉积

Also Published As

Publication number Publication date
US20060063012A1 (en) 2006-03-23
JP2006074048A (ja) 2006-03-16
KR20060019868A (ko) 2006-03-06

Similar Documents

Publication Publication Date Title
CN1279588C (zh) 恢复电介质膜及电介质材料中疏水性的方法
CN1854334A (zh) 通过使用双有机硅氧烷前体制备低介电常数膜的方法
RU2180671C2 (ru) Композиция алкоксисилан/органический полимер для использования в получении изолирующей тонкой пленки и ее применение
CN1160767C (zh) 纳米多孔二氧化硅的蒸气沉积工艺
US7504470B2 (en) Polyorganosiloxane dielectric materials
TWI326891B (en) Material for forming adhesion reinforcing layer, adhesion reinforcing layer, semiconductor device, and manufacturing method thereof
EP1891146B1 (en) Organo functionalized silane monomers and siloxane polymers of the same
JP5065054B2 (ja) 制御された二軸応力を有する超低誘電率膜および該作製方法
US20060046079A1 (en) Method for preparing surfactant-templated, mesoporous low dielectric film
TW200401310A (en) Compositions for preparing low dielectric materials
CN1479804A (zh) 作为在半导体器件中的层内和层间绝缘体的超低介电常数材料及其制造方法、以及包含该材料的电子器件
CN1645608A (zh) 低k和超低k SiCOH介质膜及其制作方法
CN1950932A (zh) 用于制造在制成的半导体器件和电子器件内用作层内或层间电介质的超低介电常数材料的改进方法
CN1669130A (zh) 用于低介电常数材料的夹层增粘剂
JP2005023075A (ja) 多官能性環状シロキサン化合物、この化合物から製造されたシロキサン系重合体及びこの重合体を用いた絶縁膜の製造方法
CN1657530A (zh) 硅氧烷化合物及其聚合物和用该聚合物制备介电膜的方法
JP2010080658A (ja) 膜形成用組成物、絶縁膜、半導体装置およびその製造方法
CN1572816A (zh) 硅氧烷基的树脂和使用其制造的半导体器件的层间绝缘膜
WO2008026387A1 (fr) Procédé de formation d'un revêtement de silice amorphe à faible constante diélectrique et revêtement de silice amorphe à faible constante diélectrique obtenu grâce à celui-ci
US7514709B2 (en) Organo-silsesquioxane polymers for forming low-k dielectrics
JP2004307692A (ja) 多孔質膜形成用組成物、多孔質膜の製造方法、多孔質膜、層間絶縁膜及び半導体装置
TWI676632B (zh) 烷氧基矽環狀或醯氧基矽環狀化合物及使用其沉積薄膜的方法
CN1532896A (zh) 半导体器件的制造方法
JP5730910B2 (ja) 高温オゾン処理を含むナノ細孔の超低誘電薄膜の製造方法
KR102409869B1 (ko) 규소 화합물 및 이를 사용하여 막을 증착시키는 방법

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication