CN1828775A - 晶体管反熔丝器件 - Google Patents

晶体管反熔丝器件 Download PDF

Info

Publication number
CN1828775A
CN1828775A CNA2006100054609A CN200610005460A CN1828775A CN 1828775 A CN1828775 A CN 1828775A CN A2006100054609 A CNA2006100054609 A CN A2006100054609A CN 200610005460 A CN200610005460 A CN 200610005460A CN 1828775 A CN1828775 A CN 1828775A
Authority
CN
China
Prior art keywords
bjt
bipolar junction
junction transistor
fet
transistor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2006100054609A
Other languages
English (en)
Other versions
CN100479065C (zh
Inventor
D·W·舒尔特
T·麦马洪
D·D·哈尔
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hewlett Packard Development Co LP
Original Assignee
Hewlett Packard Development Co LP
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hewlett Packard Development Co LP filed Critical Hewlett Packard Development Co LP
Publication of CN1828775A publication Critical patent/CN1828775A/zh
Application granted granted Critical
Publication of CN100479065C publication Critical patent/CN100479065C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
    • G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
    • G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links

Landscapes

  • Semiconductor Memories (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)
  • Read Only Memory (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Bipolar Integrated Circuits (AREA)
  • Particle Formation And Scattering Control In Inkjet Printers (AREA)
  • Bipolar Transistors (AREA)

Abstract

在一个实施例中，一种方法提供双极结型晶体管，其连接到第一电源(204)。第二电源用来导通双极结型晶体管(202)。并且，使双极结型晶体管(202)过度激励。

Description

晶体管反熔丝器件
技术领域
本发明涉及晶体管反熔丝器件。
背景技术
可编程只读存储器(PROM)器件可用来存储数据。例如，熔丝可用来存储一位数据。为对熔丝编程，将足够的电压或电流加到熔丝上，使阻性链接熔断开。但在熔丝编程期间，周围电路可能被破坏，例如，由于熔断熔丝链接所用的能量较大。当PROM用在较低电压的数字逻辑混合有高压电路的环境中时还会造成其它损坏。
发明内容
根据本发明的方法包括：提供双极结型晶体管，将其连接到第一电源；利用第二电源导通所述双极结型晶体管；以及过度激励所述双极结型晶体管。
附图说明
以下将参阅附图作详细说明。在图中，参考编号最左边的数字表示该参考编号首次出现的图号。不同图中使用相同的参考编号表示类似或相同的项。
图1示出按照实施例提供反熔丝器件的方法。
图2示出按照实施例可用来写和/或读反熔丝器件的电路。
图3示出按照实施例可用来写和/或读反熔丝器件的另一电路。
具体实施方式
以下对反熔丝的提供和/或利用的各种实施例加以说明。在一个实施例中，一种方法提供双极结型晶体管(BJT)，它连接到第一电源。第二电源用来导通该BJT。使该BJT过度激励，形成可用作反熔丝器件的丝状(filamentary)短路。反熔丝器件可用在液体喷射装置例如打印装置的打印头中(例如，喷墨打印头)。
反熔丝器件提供
图1示出按照实施例提供反熔丝器件的方法100。反熔丝器件可用在液体喷射装置例如打印装置的打印头中(例如，喷墨打印头)。图2和3示出按照各种实施例可用来实现方法100的样本电路。
为了编程或写入反熔丝器件，方法100提供BJT，它连接到第一电源(102)。在实施例中，第一电源提供足够高的电位以激励液体喷射装置。第二电源用来导通BJT(104)。第一和第二电源可以是任何适合的电源，例如电压源或电流源。通过使BJT过度激励就可在BJT中提供丝状短路(106)。BJT中的丝状短路提供了反熔丝器件(108)。可以预见丝状短路能显著降低BJT的预期电阻，例如，使其从大约106欧姆降到大约100欧姆。这就使BJT可用作反熔丝器件(或PROM)。在一个实施例中，使BJT过度激励(106)后，丝状短路可存在于BJT的任何节点之间，例如基极-发射极、基极-集电极和/或集电极-发射极之间。
在一个实施例中，BJT可以是任何适合的晶体管，例如NPN型晶体管或PNP型晶体管。在一个实施例中，第一电源(例如Vpp)的电位(例如大约30V)显著高于第二电源(例如Vdd为5V或更低)。所以，使用这两个电源，编程反熔丝时就不再使用另外的(负)电源。
这将参阅图2和3进一步讨论，BJT可与第二电源(例如Vdd)所激励的电路元件隔离开以限制对电路元件的损坏，因为BJT也连接到较高的第一电源(例如Vpp)。在一个实施例中，一个或多个场效应晶体管(FET)连接到BJT。例如，BJT的集电极可连接到第一电源(例如Vpp)，且BJT的发射极和基极可连接到FET，如图2和3所示。在这种实施例中，BJT中存储的值可以从BJT基极(例如见图2)和/或BJT发射极(例如见图3)读出。而且，结合图2和3所述的电路可以设置在半导体衬底上。而且，由于写入BJT时预期对周围层的损坏很小或没有，因此金属布线层可设在半导体衬底上。
样本反熔丝电路
图2示出按照实施例可用来写入和/或读出反熔丝器件的电路200。反熔丝器件可以是如参阅图1所述的BJT(202)。BJT(202)可以是NPN型BJT。
BJT 202连接到Vpp电压源(204)，在一个实现中Vpp大约为30V(例如参阅图1所述的第一电压源)。BJT 202可通过可选电阻器206连接到Vpp(204)，该电阻器预计在BJT 202中提供丝状短路的完全烧熔(例如参阅图1所述)，和/或启动该电路200。在一个实施例中，电阻器206的值约为100欧姆。
在一个实施例中，NPN型BJT(202)的Vceo＝35.6V、Vces＝39V且Vcbo＝39V。这样，当BJT 202的基极接地或开路时，对于小于35V的集电极到发射极电压，BJT 202基本上不导通，使该器件呈现为开路。此外，对于小于39V的集电极到基极电压，没有电流能从集电极流到基极。但是，当将基极电流加到BJT 202上而使其导通时(例如见图1的步骤104)，就能使该器件在集电极到发射极电压低到大约20V时(例如见图1的步骤106)失效。此外，如参阅图1所述，通过器件的基极形成集电极到发射极的丝状短路可将器件的所有三个端子连接起来。
写入/编程反熔丝
为了编程或写入BJT 202，将基极电流加到BJT 202上，使其导通(见图1的步骤104)，同时使BJT 202过度激励。更具体地说，FET 208由读/写逻辑电路210进行前向偏置，从而导通BJT 202。读/写逻辑电路还导通FET 212，使电流可以流过BJT 202以使其过度激励。在各种实施例中，FET 208和212可以是任何适合的N沟道FET，例如横向扩散金属氧化物半导体(LDMOS)器件。
在用于液体喷射装置(例如喷墨打印机)的实施例中，热源电阻器的电源(例如Vpp 204)可用来编程一个或多个熔丝器件(202)。而读出反熔丝值的逻辑电路可由Vdd逻辑电源(未示出)供电，例如参阅图1所述的第二电压源。由于已编程的BJT(202)反熔丝导致其三个端子中的一个或多个被短路，因此这意味着连接到已编程器件(202)的逻辑电路(例如210)可接收与(30V)Vpp电压源(204)一样高的电压。该情况不限于液体喷射装置，只要第一和第二电压源不同(如参阅图1所述)该情况就会出现。而且，如前所述，还预计到任何适合类型的电源都可用来写入/读出BJT 202，例如电流源或电压源。
为了避免损坏设计用于较低电压电平(例如大约5V的Vdd)的逻辑电路(例如210)，将FET 208的漏极连接到BJT 202的基极。FET 208的源极和栅极由读/写逻辑电路210激励，该电路使用大约5V的Vdd(例如参阅图1所述的第二电源)。
如图2所示，逻辑电路210接收读和写信号(分别在节点214和216上)，这些信号通过反相器(220，222)连接到“与非”门218。在一个实施例中，读和写信号(214和216)的断言(assertion)分别表示读或写周期是否正在进行。“与非”门218的输出连接到FET208的栅极。在一个实施例中，同时断言读和写信号(214和216)是不允许的。但是预计可以用“同”门代替“与非”门218来处理允许同时断言读和写信号(214和216)的情况。所以，当FET 208的Vgs≤0V时，将源极电压升至高于FET 208的漏极电压就会前向偏置FET 208中的寄生PN结。由于FET 208连接到BJT 202的基极，因此它可用来将电流提供到BJT 202的基极上，从而使BJT 202完全导通。在BJT 202上有足够的集电极到发射极电压时，BJT 202的电流容量(流经FET 212)被超过，而BJT 202的集电极、基极和/或发射极结通过形成丝状缺陷而短路，由此导致对BJT 202编程。
一旦BJT 202被编程，FET 208器件的漏极就会升至Vpp 204，断开FET 208的寄生二极管。FET 208将再次作为高压FET工作，由此将逻辑电路210与Vpp电压204隔离开。
读出反熔丝的存储值
为了读出BJT 202的存储值，将FET 208导通(当断言读信号(214)且没有断言写信号(216)时)，并且连接到FET 208源极的反相器224试图将源极拉到地。该反相器(224)的下拉电流激励例如通过选择小尺寸可以设得相当低。如果BJT 202短路，则流入FET208的电流就会很大，足以使电路200输出端(226)的电压升至Vdd，由此指示已编程的BJT 202。如果BJT 202未编程，则BJT 202的基极与Vpp隔离，并将没有电流流入FET 208，从而允许反相器224可将输出节点226拉到地(因为在读周期期间没有断言写信号(216))，由此指示未编程的器件。在一个实施例中，可选缓冲器228可用来缓冲提供给输出节点226的信号。
备选反熔丝电路
图3示出按照实施例可用来写入和/或读出反熔丝器件的电路300。电路300包括BJT 202、Vpp电压源204、可选电阻器206、FET208和212、读和写信号节点214和216、输出节点226以及可选缓冲器228，如参阅图2所讨论的。
为了写入或编程BJT 202，断言写信号(216)，该写信号前向偏置FET 208的寄生PN结(例如通过两个可选反相器302和304)。写信号(216)还导通FET 212，从而允许BJT 202被过度激励(例如参阅图1和2所述的)。
为了读出BJT 202的存储值，断言读信号(214)，该读信号导通FET 306。连接到输出节点226的FET 308试图将输出节点226拉到地(因为其栅极保持在高值，即导通FET 308)。该FET(308)的下拉电流激励通过选择较小尺寸的FET可以设得相当低。在各种实施例中，FET 306和308可以是任何适合的N沟道FET，例如横向扩散金属氧化物半导体(LDMOS)器件。
如果BJT 202短路，则流入FET 308的电流会很大，足以使器件饱和，并且电路300输出端(226)的电压会升至Vdd，从而指示已编程的BJT 202。如果BJT 202未编程，则BJT 202的发射极与Vpp隔离，并将没有电流流入FET 306，从而允许FET 308将输出节点226拉到地，由此指示未编程的器件。
在一个实施例中，例如参阅图2和3所述的，晶体管(例如FET208)可以连接到低压和高压电路。晶体管将低压和高压电路互相隔离开，例如以保护低压电路不受高压电路的影响。如结合FET 208所述，晶体管可以是N沟道高压FET。更具体的说，晶体管在第一偏置条件下可用作二极管，而在第二偏置条件下可用作场效应晶体管。而且，当晶体管漏极电压升高超过晶体管源极电压时，晶体管可自动从二极管作用转换到FET作用，例如以保护低压电路不受高压电路的影响。
虽然所述的实施例使用N沟道和NPN型BJT，但这不意味着将本发明的范围限制在n型器件。也可利用P沟道FET和PNP型BJT设计类似功能的电路。
在说明书中提到“一个实施例”是指结合实施例所述的特定特性、结构或特征包含在至少一个实现中。在说明书中不同地方出现的短语“在一个实施例中”不一定全部指同一实施例。
所以，虽然以对结构特性和/或方法行为特定的语言描述了实施例，但应理解到，所要求的主题可不限于所述的特定特性或行为。而是，特定特性和行为是作为实现所要求主题的样本形式公开的。

Claims (10)

1.一种方法，包括：
提供(102)双极结型晶体管(202)，将其连接到第一电源(204)；
利用(104)第二电源导通所述双极结型晶体管；以及
过度激励(106)所述双极结型晶体管。
2.如权利要求1所述的方法，其中所述过度激励所述双极结型晶体管在所述双极结型晶体管(202)中产生丝状短路。
3.如权利要求2所述的方法，其中所述丝状短路提供反熔丝器件。
4.如权利要求3所述的方法，还包括从所述双极结型晶体管(202)的基极节点和发射极节点中的至少一个节点读取所述反熔丝器件的值。
5.如权利要求1所述的方法，其中所述第一电源(204)具有显著高于所述第二电源的电压电位。
6.如权利要求5所述的方法，还包括将所述双极结型晶体管与所述第二电源激励的电路元件(210，302，304)隔离开，以限制对所述电路元件的损坏。
7.如权利要求1所述的方法，其中所述第一电源(204)提供足够高的电压电位来激励液体喷射装置。
8.如权利要求7所述的方法，其中所述液体喷射装置是打印头。
9.如权利要求8所述的方法，其中所述打印头用在喷墨打印装置中。
10.如权利要求1所述的方法，其中所述双极结型晶体管是从NPN型晶体管和PNP型晶体管构成的组中选择的。
CNB2006100054609A 2005-01-19 2006-01-18 提供晶体管反熔丝器件的方法 Expired - Fee Related CN100479065C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/039,157 US7679426B2 (en) 2005-01-19 2005-01-19 Transistor antifuse device
US11/039157 2005-01-19

Publications (2)

Publication Number Publication Date
CN1828775A true CN1828775A (zh) 2006-09-06
CN100479065C CN100479065C (zh) 2009-04-15

Family

ID=36293471

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2006100054609A Expired - Fee Related CN100479065C (zh) 2005-01-19 2006-01-18 提供晶体管反熔丝器件的方法

Country Status (6)

Country Link
US (1) US7679426B2 (zh)
EP (1) EP1684309B1 (zh)
JP (1) JP4354461B2 (zh)
CN (1) CN100479065C (zh)
DE (1) DE602005002117T2 (zh)
TW (1) TWI303433B (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103730164A (zh) * 2013-12-27 2014-04-16 深圳市国微电子有限公司 一种可编程存储单元

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7911869B1 (en) * 2005-08-05 2011-03-22 National Semiconductor Corporation Fuse-type memory cells based on irreversible snapback device
EP2237957B1 (en) * 2008-01-28 2014-03-12 Hewlett-Packard Development Company, L.P. Common base lateral bipolar junction transistor circuit for an inkjet print head
CN115996572B (zh) * 2023-03-24 2023-07-25 长鑫存储技术有限公司 半导体器件和半导体存储器

Family Cites Families (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5083953U (zh) * 1973-12-07 1975-07-18
US4246501A (en) * 1978-09-21 1981-01-20 Exxon Research & Engineering Co. Gated back-clamped transistor switching circuit
DE3532383A1 (de) 1985-09-11 1987-03-19 Bosch Gmbh Robert Multizellentransistor
ATE125082T1 (de) * 1990-07-24 1995-07-15 Ifm Electronic Gmbh Elektronisches schaltgerät mit anwesenheitsindikator.
KR940017190A (ko) * 1992-12-30 1994-07-26 김광호 입력버퍼
JP2679644B2 (ja) * 1994-10-03 1997-11-19 日本電気株式会社 Ｎｔｌ論理回路用電源回路
US5663902A (en) 1996-07-18 1997-09-02 Hewlett-Packard Company System and method for disabling static current paths in fuse logic
US5859562A (en) * 1996-12-24 1999-01-12 Actel Corporation Programming circuit for antifuses using bipolar and SCR devices
CA2197627C (en) 1997-02-14 2006-01-03 Gennum Corporation Antifuse based on silicided single polysilicon bipolar transistor
WO1998036453A1 (en) 1997-02-14 1998-08-20 Gennum Corporation Antifuse based on silicided polysilicon bipolar transistor
US5920771A (en) 1997-03-17 1999-07-06 Gennum Corporation Method of making antifuse based on silicided single polysilicon bipolar transistor
US6218722B1 (en) 1997-02-14 2001-04-17 Gennum Corporation Antifuse based on silicided polysilicon bipolar transistor
KR100504433B1 (ko) * 1999-01-09 2005-07-29 주식회사 하이닉스반도체 앤티퓨즈를 이용한 메모리소자의 리페어 회로
US6512284B2 (en) 1999-04-27 2003-01-28 Hewlett-Packard Company Thinfilm fuse/antifuse device and use of same in printhead
US6246243B1 (en) * 2000-01-21 2001-06-12 Analog Devices, Inc. Semi-fusible link system
JP3717388B2 (ja) * 2000-09-27 2005-11-16 株式会社リコー 基準電圧発生回路及びその出力値調整方法並びに電源装置
US6674667B2 (en) * 2001-02-13 2004-01-06 Micron Technology, Inc. Programmable fuse and antifuse and method therefor
US20020177266A1 (en) * 2001-05-24 2002-11-28 Christian Klein Selectable output edge rate control
US6897543B1 (en) * 2003-08-22 2005-05-24 Altera Corporation Electrically-programmable integrated circuit antifuses
JP2005116048A (ja) * 2003-10-07 2005-04-28 Elpida Memory Inc アンチフューズプログラミング回路
US7157782B1 (en) * 2004-02-17 2007-01-02 Altera Corporation Electrically-programmable transistor antifuses
US7136322B2 (en) * 2004-08-05 2006-11-14 Analog Devices, Inc. Programmable semi-fusible link read only memory and method of margin testing same
JP3923982B2 (ja) * 2005-01-12 2007-06-06 株式会社東芝 半導体集積回路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103730164A (zh) * 2013-12-27 2014-04-16 深圳市国微电子有限公司 一种可编程存储单元
CN103730164B (zh) * 2013-12-27 2017-01-04 深圳市国微电子有限公司 一种可编程存储单元

Also Published As

Publication number Publication date
EP1684309A1 (en) 2006-07-26
EP1684309B1 (en) 2007-08-22
US20060160318A1 (en) 2006-07-20
TW200631158A (en) 2006-09-01
TWI303433B (en) 2008-11-21
US7679426B2 (en) 2010-03-16
DE602005002117D1 (de) 2007-10-04
JP4354461B2 (ja) 2009-10-28
JP2006202463A (ja) 2006-08-03
DE602005002117T2 (de) 2007-12-13
CN100479065C (zh) 2009-04-15

Similar Documents

Publication Publication Date Title
JP6503395B2 (ja) 静電放電回路
JP5591792B2 (ja) プログラマブルアンチヒューズトランジスタ及びそのプログラム方法
US8248741B2 (en) Apparatuses and methods for a SCR-based clamped electrostatic discharge protection device
JP3662254B2 (ja) 有効クローズ、有効オープン又は無効のようなヒューズリンク状態をクラス分けするための確認回路を持つプログラム可能な論理装置
CN102655367A (zh) 功率模块
CN1815736A (zh) 具有可电编程的熔丝的半导体集成电路
US7995367B2 (en) Circuit arrangement comprising a non-volatile memory cell and method
CN100479065C (zh) 提供晶体管反熔丝器件的方法
KR101157354B1 (ko) 고용량 및 고전류를 위한 전자이주 시험 실시 방법 및 이를 위한 회로
JP2011114056A (ja) 静電気放電保護回路
US8467240B1 (en) Integrated circuits with nonvolatile memory elements
JP3036423B2 (ja) 半導体装置
CN116008759A (zh) 测试电路和测试方法
US5526214A (en) Short-circuit protective circuit and power darlington transistor module
US8866538B2 (en) Constant current circuit of high efficiency
US10651166B2 (en) E-fuse cells
CN101234560B (zh) 感热头驱动ic及其控制方法
CN1933013A (zh) 适用于可编程元件的静电防护装置
JP2005260143A (ja) 半導体出力回路
JP4012524B2 (ja) 逆循環保護回路
White Operational life testing of power transistors switching unclamped inductive loads
CN108226690B (zh) 检测电路
Trivedi et al. IGBT dynamics for short-circuit and clamped inductive switching
US20120019310A1 (en) Trimmer circuit and method
CN1428675A (zh) 电压参考源提供电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20090415

Termination date: 20160118

EXPY Termination of patent right or utility model