JP2006202463A - トランジスタアンチヒューズデバイス - Google Patents
トランジスタアンチヒューズデバイス Download PDFInfo
- Publication number
- JP2006202463A JP2006202463A JP2006004377A JP2006004377A JP2006202463A JP 2006202463 A JP2006202463 A JP 2006202463A JP 2006004377 A JP2006004377 A JP 2006004377A JP 2006004377 A JP2006004377 A JP 2006004377A JP 2006202463 A JP2006202463 A JP 2006202463A
- Authority
- JP
- Japan
- Prior art keywords
- bjt
- bipolar junction
- power source
- junction transistor
- fet
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C17/00—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards
- G11C17/14—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM
- G11C17/16—Read-only memories programmable only once; Semi-permanent stores, e.g. manually-replaceable information cards in which contents are determined by selectively establishing, breaking or modifying connecting links by permanently altering the state of coupling elements, e.g. PROM using electrically-fusible links
Landscapes
- Semiconductor Memories (AREA)
- Design And Manufacture Of Integrated Circuits (AREA)
- Read Only Memory (AREA)
- Semiconductor Integrated Circuits (AREA)
- Bipolar Integrated Circuits (AREA)
- Bipolar Transistors (AREA)
- Particle Formation And Scattering Control In Inkjet Printers (AREA)
Abstract
【解決手段】一実施形態において、一方法は、第1の電力源(204)に結合されるバイポーラ接合トランジスタ(202)を提供する。第2の電力源は、前記バイポーラ接合トランジスタ(202)をターンオンするために利用される。更に、前記バイポーラ接合トランジスタ(202)は、オーバードライブされる。
【選択図】図1
Description
第1の電力源(204)に結合されたバイポーラ接合トランジスタ(202)を提供し(102)、
前記バイポーラ接合トランジスタをターンオンするために第2の電力源を利用し(104)、及び、
前記バイポーラ接合トランジスタをオーバードライブする(106)
ことからなる、方法である。
図1は、一実施形態による、アンチヒューズデバイスを提供する方法100を示す。アンチヒューズデバイスを、印刷装置の印字ヘッド(例えば、インクジェットの印字ヘッド)のような流体射出装置に利用することができる。図2と図3とは、様々な実施形態に従って方法100を実施するために利用されることが可能なサンプル回路構成を示す。
図2は、一実施形態よる、アンチヒューズデバイスに書き込むため及び/又はアンチヒューズデバイスから読み出すために利用されることが可能な回路200を示す。アンチヒューズデバイスは、図1に関して説明されたようなBJT(202)とすることができる。BJT202は、NPN型BJTとすることができる。
BJT202をプログラムするためか又はBJT202に書き込むために、BJT202に対してベース電流が供給され、それにより、BJT202がターンオンされる(例えば、図1の段階104を参照)一方で、BJT202はオーバードライブされる。より具体的には、FET208は、読み出し/書き込み論理回路構成210によって順方向バイアスされ、それにより、BJT202がターンオンされる。読み出し/書き込み論理回路構成はまた、FET212をターンオンさせ、それにより、電流がBJT202を通して流れて、BJT202をオーバードライブさせる。様々な実施形態において、FET208と212とは、横方向拡散金属酸化膜半導体(LDMOS)デバイスのような任意の適合可能なNチャネルFETとすることができる。
BJT202の格納された値を読み出すために、(読み出し信号(214)がアサートされ且つ書き込み信号(216)がアサートされない時には)FET208がターンオンされ、FET208のソースに接続されたインバータ224が、ソースをアースに引っ張り込もうとする。このインバータ(224)のプルダウン電流駆動を、例えば小さなサイズを選択することによって、比較的低くなるように設定することができる。BJT202が短絡される場合には、FET208内へと流れる電流が十分に大きくなり、すなわち、回路200の出力(226)における電圧が、Vddまで上昇することとなり、従って、プログラムされたBJT202を示す。BJT202がプログラムされていない場合(又はBJT202が短絡されていない場合)には、BJT202のベースが、Vppから切り離され、FET208内へと電流が流れないこととなる。それにより、(読み出しサイクル中に、書き込み信号(216)がアサートされないので)インバータ224が出力ノード226をアースに引き込み、従って、プログラムされていないデバイスを示す。一実施形態において、出力ノード226に提供された信号をバッファリングするために、オプションのバッファ228を利用することができる。
図3は、一実施形態による、アンチヒューズデバイスに書き込むため及び/又はアンチヒューズデバイスから読み出すために利用されることが可能な回路300を示す。回路300は、図2に関して説明されたような、BJT202、Vpp電圧源204、オプションの抵抗206、FET208と212、読み出し信号ノード214、書き込み信号ノード216、出力ノード226、及びオプションのバッファ228を含む。
204 第1の電力源
210 回路素子
302 回路素子
304 回路素子
Claims (10)
- 第1の電力源(204)に結合されたバイポーラ接合トランジスタ(202)を提供し(102)、
前記バイポーラ接合トランジスタをターンオンするために第2の電力源を利用し(104)、及び、
前記バイポーラ接合トランジスタをオーバードライブする(106)
ことからなる、方法。 - 前記バイポーラ接合トランジスタを前記オーバドライブすることが、前記バイポーラ接合トランジスタ(202)内にフィラメント短絡を生成することからなる、請求項1に記載の方法。
- 前記フィラメント短絡が、アンチヒューズデバイスをもたらすことからなる、請求項2に記載の方法。
- 前記バイポーラ接合トランジスタ(202)のベースノードとエミッタノードとのうちの少なくとも一方から前記アンチヒューズデバイスの値を読み出すことを更に含む、請求項3に記載の方法。
- 前記第1の電力源(204)が、前記第2の電力源よりも実質的に高い電位を有することからなる、請求項1に記載の方法。
- 前記回路素子に対する損傷を制限するために、前記第2の電力源によって駆動される回路素子(210、302、304)から前記バイポーラ接合トランジスタを切り離すことを更に含む、請求項5に記載の方法。
- 前記第1の電力源(204)が、流体射出装置を駆動するための十分に高い電位を提供することからなる、請求項1に記載の方法。
- 前記流体射出装置が、印字ヘッドであることからなる、請求項7に記載の方法。
- 前記印字ヘッドが、インクジェット印刷装置内において利用されることからなる、請求項8に記載の方法。
- 前記バイポーラ接合トランジスタが、NPN型トランジスタとPNP型トランジスタとを含むグループから選択されることからなる、請求項1に記載の方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US11/039,157 US7679426B2 (en) | 2005-01-19 | 2005-01-19 | Transistor antifuse device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006202463A true JP2006202463A (ja) | 2006-08-03 |
JP4354461B2 JP4354461B2 (ja) | 2009-10-28 |
Family
ID=36293471
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006004377A Expired - Fee Related JP4354461B2 (ja) | 2005-01-19 | 2006-01-12 | トランジスタアンチヒューズデバイス |
Country Status (6)
Country | Link |
---|---|
US (1) | US7679426B2 (ja) |
EP (1) | EP1684309B1 (ja) |
JP (1) | JP4354461B2 (ja) |
CN (1) | CN100479065C (ja) |
DE (1) | DE602005002117T2 (ja) |
TW (1) | TWI303433B (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7911869B1 (en) * | 2005-08-05 | 2011-03-22 | National Semiconductor Corporation | Fuse-type memory cells based on irreversible snapback device |
WO2009096940A1 (en) * | 2008-01-28 | 2009-08-06 | Hewlett-Packard Development Company, L.P. | Common base lateral bipolar junction transistor circuit for an inkjet print head |
CN103730164B (zh) * | 2013-12-27 | 2017-01-04 | 深圳市国微电子有限公司 | 一种可编程存储单元 |
CN115996572B (zh) * | 2023-03-24 | 2023-07-25 | 长鑫存储技术有限公司 | 半导体器件和半导体存储器 |
Family Cites Families (23)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS5083953U (ja) * | 1973-12-07 | 1975-07-18 | ||
US4246501A (en) * | 1978-09-21 | 1981-01-20 | Exxon Research & Engineering Co. | Gated back-clamped transistor switching circuit |
DE3532383A1 (de) * | 1985-09-11 | 1987-03-19 | Bosch Gmbh Robert | Multizellentransistor |
EP0468424B1 (de) * | 1990-07-24 | 1995-07-12 | i f m electronic gmbh | Elektronisches Schaltgerät mit Anwesenheitsindikator |
KR940017190A (ko) * | 1992-12-30 | 1994-07-26 | 김광호 | 입력버퍼 |
JP2679644B2 (ja) * | 1994-10-03 | 1997-11-19 | 日本電気株式会社 | Ntl論理回路用電源回路 |
US5663902A (en) * | 1996-07-18 | 1997-09-02 | Hewlett-Packard Company | System and method for disabling static current paths in fuse logic |
US5859562A (en) * | 1996-12-24 | 1999-01-12 | Actel Corporation | Programming circuit for antifuses using bipolar and SCR devices |
WO1998036453A1 (en) | 1997-02-14 | 1998-08-20 | Gennum Corporation | Antifuse based on silicided polysilicon bipolar transistor |
US5920771A (en) * | 1997-03-17 | 1999-07-06 | Gennum Corporation | Method of making antifuse based on silicided single polysilicon bipolar transistor |
CA2197627C (en) | 1997-02-14 | 2006-01-03 | Gennum Corporation | Antifuse based on silicided single polysilicon bipolar transistor |
US6218722B1 (en) * | 1997-02-14 | 2001-04-17 | Gennum Corporation | Antifuse based on silicided polysilicon bipolar transistor |
KR100504433B1 (ko) * | 1999-01-09 | 2005-07-29 | 주식회사 하이닉스반도체 | 앤티퓨즈를 이용한 메모리소자의 리페어 회로 |
US6512284B2 (en) * | 1999-04-27 | 2003-01-28 | Hewlett-Packard Company | Thinfilm fuse/antifuse device and use of same in printhead |
US6246243B1 (en) * | 2000-01-21 | 2001-06-12 | Analog Devices, Inc. | Semi-fusible link system |
JP3717388B2 (ja) * | 2000-09-27 | 2005-11-16 | 株式会社リコー | 基準電圧発生回路及びその出力値調整方法並びに電源装置 |
US6674667B2 (en) * | 2001-02-13 | 2004-01-06 | Micron Technology, Inc. | Programmable fuse and antifuse and method therefor |
US20020177266A1 (en) * | 2001-05-24 | 2002-11-28 | Christian Klein | Selectable output edge rate control |
US6897543B1 (en) * | 2003-08-22 | 2005-05-24 | Altera Corporation | Electrically-programmable integrated circuit antifuses |
JP2005116048A (ja) * | 2003-10-07 | 2005-04-28 | Elpida Memory Inc | アンチフューズプログラミング回路 |
US7157782B1 (en) * | 2004-02-17 | 2007-01-02 | Altera Corporation | Electrically-programmable transistor antifuses |
US7136322B2 (en) * | 2004-08-05 | 2006-11-14 | Analog Devices, Inc. | Programmable semi-fusible link read only memory and method of margin testing same |
JP3923982B2 (ja) * | 2005-01-12 | 2007-06-06 | 株式会社東芝 | 半導体集積回路 |
-
2005
- 2005-01-19 US US11/039,157 patent/US7679426B2/en not_active Expired - Fee Related
- 2005-12-21 TW TW094145617A patent/TWI303433B/zh not_active IP Right Cessation
- 2005-12-23 DE DE602005002117T patent/DE602005002117T2/de active Active
- 2005-12-23 EP EP05028433A patent/EP1684309B1/en not_active Expired - Fee Related
-
2006
- 2006-01-12 JP JP2006004377A patent/JP4354461B2/ja not_active Expired - Fee Related
- 2006-01-18 CN CNB2006100054609A patent/CN100479065C/zh not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
CN100479065C (zh) | 2009-04-15 |
EP1684309B1 (en) | 2007-08-22 |
DE602005002117D1 (de) | 2007-10-04 |
DE602005002117T2 (de) | 2007-12-13 |
CN1828775A (zh) | 2006-09-06 |
US7679426B2 (en) | 2010-03-16 |
TW200631158A (en) | 2006-09-01 |
US20060160318A1 (en) | 2006-07-20 |
EP1684309A1 (en) | 2006-07-26 |
TWI303433B (en) | 2008-11-21 |
JP4354461B2 (ja) | 2009-10-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4515822B2 (ja) | 静電保護回路及びこれを用いた半導体集積回路装置 | |
US5552338A (en) | Method of using latchup current to blow a fuse in an integrated circuit | |
US7224192B2 (en) | Voltage detection circuit | |
JP2647014B2 (ja) | BiCMOS論理回路 | |
JP4354461B2 (ja) | トランジスタアンチヒューズデバイス | |
US8625377B2 (en) | Low voltage efuse programming circuit and method | |
US20070152733A1 (en) | Poly fuse trimming circuit | |
JPS5870493A (ja) | 半導体メモリ装置 | |
US8467240B1 (en) | Integrated circuits with nonvolatile memory elements | |
TW201435889A (zh) | 具有漏電流消除之單次可程式化唯讀記憶體陣列用於增強之電熔線感測 | |
US4488261A (en) | Field programmable device | |
US20190074071A1 (en) | Memory system | |
JP2699823B2 (ja) | 半導体集積回路 | |
JP2004310760A (ja) | 第一のノード電圧と第二のノード電圧をシーケンスする為のシステム | |
CN101234560B (zh) | 感热头驱动ic及其控制方法 | |
CN215498249U (zh) | 一种电源与地线接反时限制驱动管电流的电路 | |
US20180350796A1 (en) | E-fuse cells and methods for protecting e-fuses | |
US20230411092A1 (en) | Trim circuit for e-fuse | |
JP2009283714A (ja) | 抵抗トリミング回路 | |
JP2007511859A (ja) | ツェナー−ザップメモリ | |
CN117292733A (zh) | 一种efuse读写电路 | |
EP1720170A1 (en) | One-time programmable circuit exploiting the current amplification degradation of a bipolar transistor | |
JP2001085631A (ja) | Cmos出力回路 | |
JPS6043591B2 (ja) | バイポ−ラ形半導体メモリ装置 | |
EP1195772A1 (en) | Fuse circuit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081202 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081216 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20090316 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20090319 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090520 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090721 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090729 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120807 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130807 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |