CN1825550A - 间隙壁的移除方法及金属氧化物半导体晶体管的制造方法 - Google Patents

Abstract

一种间隙壁的移除方法，适于一金属氧化物半导体晶体管形成之后。此金属氧化物半导体晶体管包括位于基底上的栅极、位于栅极侧壁上的间隙壁以及位于间隙壁侧边的基底中的源极区与漏极区。此间隙壁的移除方法于无光的环境下进行湿式蚀刻工艺，如此在移除间隙壁时，可避免损伤金属氧化物半导体晶体管中的源极区与漏极区。本发明还涉及金属氧化物半导体晶体管的制造方法。

Description

间隙壁的移除方法及金属氧化物半导体晶体管的制造方法

技术领域

本发明涉及一种半导体元件制造工艺，特别是涉及一种间隙壁的移除方法与金属氧化物半导体(metal-oxide-semiconductor transistor，以下简称『MOS』)晶体管的制造方法。

背景技术

金属氧化物半导体晶体管是重要的半导体元件之一。图1A绘示为现有一种金属氧化物半导体晶体管的剖面示意图。请参照图1A，金属氧化物半导体晶体管120一般配置于基底100(例如为P-Si)上，且此金属氧化物半导体晶体管120包括栅极结构122、源极区124s、漏极区124d以及间隙壁126。其中，栅极结构122位于基底100上，且栅极结构122由基底100依序为栅介电层122a与栅极层122b。源极区124s与漏极区124d位于栅极结构122两侧的基底100中，而间隙壁126位于栅极结构122的侧壁上。

另一方面，为了有效改善通道区(栅极结构122下方的区域)的电子空穴移动率(mobility)，在金属氧化物半导体晶体管120制作完成后，通常还会利用磷酸进行湿式蚀刻法以将间隙壁126去除，并于金属氧化物半导体晶体管120与基底100上覆盖一层应变层130(strain layer)，以调整基底100的晶格结构(如图1B所示)。

然而，由于电子空穴会在源极区124s与漏极区124d和基底100的PN接合面(PN结)上传输，所以当使用磷酸移除间隙壁126时，磷酸与PN接合面的电子空穴，在光存在的环境下，会产生光化学反应(photo-electrochemical reaction)，进而造成源极区124s与漏极区124d的损伤，此现象尤其以NMOS晶体管更为严重。图2为NMOS晶体管在光存在的环境下，使用磷酸移除间隙壁时，源极区与漏极区遭到损伤的扫瞄式电子显微镜(SEM)的照片图。如图2所示，上述已制作完成的源极区124s与漏极区124d，在光存在的环境下移除间隙壁126时，源极区124s与漏极区124d会因光化学反应而遭受破坏，而形成如图2所示的空洞128。

发明内容

有鉴于此，本发明的目的就是在提供一种间隙壁的移除方法，可避免在移除间隙壁时，金属氧化物半导体晶体管的源极区与漏极区遭到损伤。

本发明的另一目的是提供一种金属氧化物半导体晶体管的制造方法，利用上述间隙壁移除的方法，可避免源极区与漏极区遭到损伤。

本发明提出一种间隙壁的移除方法，适于一金属氧化物半导体晶体管形成之后。金属氧化物半导体晶体管包括位于基底上的栅极结构、位于栅极结构侧壁上的间隙壁以及位于间隙壁侧边的基底中的源极区与漏极区。间隙壁的移除方法于无光的环境下进行湿式蚀刻工艺。

在本发明的实施例中，间隙壁的材料例如是氮化硅。

在本发明的实施例中，湿式蚀刻工艺所使用的蚀刻剂例如是磷酸。

本发明提出一种金属氧化物半导体晶体管的制造方法，首先于基底上形成栅极结构，此栅极结构由基底依序为栅介电层与栅极层。接着，于栅极结构的侧壁形成间隙壁。再来，于间隙壁侧边的基底中形成源极区与漏极区。继之，于无光的环境下进行湿式蚀刻工艺，以移除位于栅极结构侧壁上的间隙壁。之后，于基底上形成应变层以覆盖栅极结构与基底，其中在形成应变层时，此应变层用以调整基底的晶格排列。

在本发明的实施例中，间隙壁的材料例如是氮化硅。

在本发明的实施例中，湿式蚀刻工艺所使用的蚀刻剂例如是磷酸。

在本发明的实施例中，应变层的材料例如是氧化硅、氮化硅。

在本发明的实施例中，在形成栅极结构之后以及在形成间隙壁之前，还可于栅极结构侧边的基底中形成淡掺杂漏极区(LDD)。

由于本发明在无光的环境下移除位于栅极结构侧壁上的间隙壁，所以可避免在源极区与漏极区产生光化学反应，进而避免源极区与漏极区遭受损伤。

为让本发明的上述和其它目的、特征和优点能更明显易懂，下文特举优选实施例，并配合附图式作详细说明。

附图说明

图1A为现有一种金属氧化物半导体晶体管的剖面示意图。

图1B为其上覆盖有应变层的金属氧化物半导体晶体管的剖面示意图。

图2为NMOS晶体管在光存在的环境下，使用磷酸移除间隙壁时，源极区与漏极区遭到损伤的扫瞄式电子显微镜(SEM)的照片图。

图3A到图3F为本发明的实施例中一种金属氧化物半导体晶体管的制造流程剖面示意图。

图4为NMOS晶体管在无光的环境下，使用磷酸移除间隙壁，所得的金属氧化半导体晶体管的扫瞄式电子显微镜照片图。

简单符号说明

100：基底

120：金属氧化物半导体晶体管

122：栅极结构

122a：栅介电层

122b：栅极层

124s：源极区

124d：漏极区

126：间隙壁

128：空洞

130：应变层

200：基底

220：栅极结构

222：栅介电层

224：栅极层

240：间隙壁

260s：源极区

260d：漏极区

262：轻掺杂区

280：应变层

300：无光环境

具体实施方式

图3A到图3F为本发明的实施例中一种金属氧化物半导体晶体管的制造流程剖面示意图。请参照图3A，首先，于基底200上形成栅极结构220，此栅极结构220由基底200依序为栅介电层222与栅极层224，其中，栅极结构220的形成方法例如为先在基底200上形成栅介电材料层以与门极材料层之后，再以微影及蚀刻方法制作出栅极结构220。其中，栅介电层222的材料例如为氧化硅，且栅极层的材料例如为多晶硅或硅化金属。

之后，请参照图3B，于栅极结构220侧边的基底200中形成轻掺杂区262。形成的方法例如可利用热扩散法或离子注入法，将与基底200不同掺杂型态的掺杂物注入到栅极结构220侧边的基底200。在一实施例中，基底例如为p型硅，掺杂物例如为n型掺杂物(例如为磷或砷)。

接着，请参照图3C，于栅极结构220的侧壁形成间隙壁240，上述间隙壁240的形成方法例如为先在栅极结构220上覆盖一间隙壁材料层，再以非等向性蚀刻法制作出间隙壁240，此非等向性蚀刻法例如为利用等离子体蚀刻。此外，间隙壁240的材料例如为氮化硅。

再来，请参照图3D，于间隙壁240侧边的基底200中形成源极区260s与漏极区260d，此时位于间隙壁240下方的轻掺杂区262为一淡掺杂漏极区(LDD)以防止短通道效应。其中，源极区260s与漏极区260d的形成方法例如为利用热扩散法或离子注入法，将与基底200不同型态的掺杂物(dopant)扩散入间隙壁240侧边的基底200。在一实施例中，基底例如为p型硅，掺杂物例如为n型掺杂物(例如为磷或砷)。

接着，为了有效改善通道区(栅极结构220下方的区域)的电子空穴移动率(mobility)，会对基底200的晶格排列进行调整，其详细说明如下。

请参照图3E，于无光环境300下会进行一湿式蚀刻工艺，以移除位于栅极结构220侧壁上的间隙壁240。在本发明的一优选实施例中，湿式蚀刻工艺使用的蚀刻剂例如是磷酸，且无光环境300例如为在一暗房进行上述的湿式蚀刻工艺，或是在其它可阻绝光线的空间或装置中进行上述的湿式蚀刻工艺。

此时，利用扫瞄式电子显微镜拍摄在无光的环境下，使用磷酸移除间隙壁，所得的金属氧化半导体晶体管的照片图如图4所示。由图4可知，在使用磷酸移除间隙壁240时，源极区260s与漏极区260d和基底200之间的PN接口传输的电子空穴，在无光环境300下，不会促成光化学反应的发生。因此，在移除间隙壁的过程中，源极区260s与漏极区260d仍能保持完整而不被破坏。相较于现有的结果(如图2所示)，在无光环境300下移除间隙壁240可以有效解决现有的问题。

之后，请参照图3F，于基底200上形成应变层280以覆盖栅极结构220与基底200，其中在形成应变层280时，应变层280用以调整基底200的晶格排列。在本发明的一优选实施例中，应变层280的材料例如是氧化硅(SiO)、氮化硅(SiN)或其它合适的材料。由于氧化硅或氮化硅应变层的晶格距离较基底200的p型硅的晶格距离大，所以在形成应变层280时，基底200的p型硅晶格会以应变层280的晶格为基准，进行晶格结构的调整。而当基底200的p型硅的晶格距离随着应变层280的晶格距离增大时，将可使得电子空穴在基底200的迁移率(mobility)提升，进而加大电流，并促进金属氧化物半导体晶体管的操作特性。

当然，上述的实施例只是本发明的移除间隙壁的方法的其中一种应用，并非用以限定本发明的应用范畴。此外，在上述实施例中虽揭露具有淡掺杂漏极区的金属氧化物半导体晶体管的制造流程，但本发明亦适于不具有淡掺杂漏极区的金属氧化物半导体晶体管的制造流程。

综上所述，本发明至少具有下列优点：

(1)本发明在无光环境下使用湿式蚀刻工艺移除间隙壁时，源极区与漏极区不会遭受损伤，而可提升制作金属氧化物半导体晶体管的成品率。

(2)本发明利用应变层以调整基底的晶格距离，可以提升电子在基底中的电子迁移率，进而促进金属氧化物半导体晶体管的操作特性。

虽然本发明以优选实施例揭露如上，然而其并非用以限定本发明，本领域的技术人员在不脱离本发明的精神和范围内，可作些许的更动与润饰，因此本发明的保护范围应当以后附的权利要求所界定者为准。

Claims (8)

1、一种间隙壁的移除方法，适于一金属氧化物半导体(MOS)晶体管形成之后，该金属氧化物半导体晶体管包括位于一基底上的一栅极结构、位于该栅极结构侧壁上的一间隙壁以及位于该间隙壁侧边的该基底中的一源极区与一漏极区；该间隙壁的移除方法于无光的环境下进行一湿式蚀刻工艺。

2、如权利要求1所述的间隙壁的移除方法，其中该间隙壁的材料包括氮化硅。

3、如权利要求2所述的间隙壁的移除方法，其中该湿式蚀刻工艺所使用的蚀刻剂包括磷酸。

4、一种金属氧化物半导体晶体管的制造方法，包括：

于一基底上形成一栅极结构，该栅极结构由该基底依序为一栅介电层与一栅极层；

于该栅极结构的侧壁形成一间隙壁；

于该间隙壁侧边的该基底中形成一源极区与一漏极区；

于无光的环境下进行一湿式蚀刻工艺，以移除位于该栅极结构侧壁上的该间隙壁；以及

于该基底上形成一应变层(strained layer)，覆盖该栅极结构与该基底，其中在形成该应变层时，该应变层用以调整该基底的晶格排列。

5、如权利要求4所述的金属氧化物半导体晶体管的制造方法，其中该间隙壁的材料包括氮化硅。

6、如权利要求5所述的金属氧化物半导体晶体管的制造方法，其中该湿式蚀刻工艺所使用的蚀刻剂包括磷酸。

7、如权利要求4所述的金属氧化物半导体晶体管的制造方法，其中该应变层的材料包括氧化硅或氮化硅。

8、如权利要求4所述的金属氧化物半导体晶体管的制造方法，其中在形成该栅极结构之后以及在形成该间隙壁之前，还包括于该栅极结构侧边的该基底中形成淡掺杂漏极区(LDD)。

Images