CN1809960A - 信号传输系统中使输出阻抗匹配的装置及方法 - Google Patents

信号传输系统中使输出阻抗匹配的装置及方法 Download PDF

Info

Publication number
CN1809960A
CN1809960A CN200480017610.7A CN200480017610A CN1809960A CN 1809960 A CN1809960 A CN 1809960A CN 200480017610 A CN200480017610 A CN 200480017610A CN 1809960 A CN1809960 A CN 1809960A
Authority
CN
China
Prior art keywords
signal
transmission line
drive current
dispensing device
receiving system
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200480017610.7A
Other languages
English (en)
Other versions
CN100369379C (zh
Inventor
矢口义孝
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Publication of CN1809960A publication Critical patent/CN1809960A/zh
Application granted granted Critical
Publication of CN100369379C publication Critical patent/CN100369379C/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/028—Arrangements specific to the transmitter end
    • H04L25/0282—Provision for current-mode coupling
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0005—Modifications of input or output impedance
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264—Arrangements for coupling to transmission lines
    • H04L25/0278—Arrangements for impedance matching

Abstract

信号传输系统，包含通过传输线路做媒介连接的发送装置及接收装置。发送装置(200)的控制电路(103)向传输线路(123)输出测试信号后，接收装置(210)的电压检出部(112)，判定端子(115)的电压值是否进入规定的范围。控制信号生成部(113)根据判定结果，生成是否使驱动电流的电流量变化的指令。发送装置(200)的控制电路(103)根据指令增减驱动电流，驱动传输线路(123)，再次输出测试信号。该处理反复进行到接收装置(210)的端子(115)的电压进入规定的范围为止。这样，可以得到发送装置(200)的控制电路(103)的最佳的输出阻抗。通过传输线路做媒介，传输信号之际，动态地使驱动电路的输出阻抗和传输线路的阻抗匹配，从而可以实现高速的信号传输。

Description

信号传输系统中使输出阻抗匹配的装置及方法
技术领域
本发明涉及传输线路中在连接的机器之间传输信号之际，使驱动传输线路的驱动电路的输出阻抗和传输线路的阻抗匹配的技术，特别涉及为了降低信号传输时的反射造成的波形失真而调整输出阻抗及传输波形失真检出信号的技术。
背景技术
在用电缆连接的家电之间、或在用印刷布线连接的基板上的半导体集成电路之间传输信号时，需要使驱动电路的输出阻抗和传输线路的阻抗匹配。因为不匹配时，在传输信号的反射的作用下，会产生波形失真，不能正确传输信号。进而，还由于直到信号的反射平息为止需要花费的时间超过必要的时间，所以难以实现高速的信号传输。
使信号传输一侧的驱动电路的输出阻抗和传输线路的阻抗匹配的各种方法，早已广为人知。在日本国特开2003-8419号公报、特开平10-261948号公报及特开平11-17518号公报中记述着在半导体集成电路之间传输信号之际，使阻抗匹配的技术。作为例子，在此讲述日本国特开2003-8419号公报的内容。那就是独立于实际用于传输信号的传输线路，而另外环状配置特性与其同等的参照用传输线路，作为输出信号的半导体集成电路的终端。通过参照用传输线路，使驱动电路的输出阻抗和传输线路的阻抗匹配，从而也能在实际的传输线路中，使阻抗匹配。
可是迄今为止的阻抗匹配技术，存在各种问题。
第1个问题是：实际的信号传输使用的传输线路的特性，和参照用传输线路的特性存在误差。传输线路是印刷布线板时，实际的信号传输使用的传输线路和参照用传输线路当然配置在印刷布线板上的不同位置。即使在同一个印刷布线板上，也由于位置不同，决定阻抗的特性(介电常数等)存在离差，所以即使使用参照用传输线路使阻抗匹配，也不能说实际的传输线路的阻抗成为最佳的匹配。就是说，即使使用参照用传输线路，也难以决定实际的传输线路的最佳的匹配。
第2个问题是：由于必须在实际的信号传输使用的传输线路之外，另行配置参照用传输线路，所以面积及体积都要增大。特别是当信号的传输线路有多条，而且要使阻抗高精度地匹配时，对于多条传输线路配置数量与其相同或接近的参照用布线图案后，布线面积的增大非常显著。这与近几年来的小芯片化的潮流相悖，所以不能实用。
第3个问题是：上述的阻抗匹配技术，不能在用可装拆的电缆连接的家电之间的阻抗匹配中应用。例如，通过USB电缆，将个人用计算机(PC)和USB机器连接在一起时，设计参照用传输线路实际上是不可能的，是非实用的。另外，成为连接的对象的家电涉及多个方面时，由于不能预先使阻抗匹配，所以每次连接时，就需要动态地使阻抗匹配。特别是在家电之间高速传输信号之际，如果不能使驱动电路的阻抗和电缆的阻抗匹配，就会出现不能通过使用的电缆高速传输的问题，影响可靠性。
发明内容
本发明的目的在于：在通过传输线路传输信号之际，动态地使驱动电路的输出阻抗和传输线路的阻抗匹配，实现高速的信号传输，提高传输效率。另外，本发明的另一个目的在于：将信号传输时消耗的功率，抑制到适合传输线路的所需的最低限度。
本发明的发送装置，通过传输线路做媒介，与接收装置连接，和所述接收装置一起，构成信号传输系统。发送装置具有：与所述传输线路的第1端部连接的通信部；利用所定量的驱动电流驱动所述传输线路，并且根据控制信号，使所述驱动电流的电流量变化的驱动电流控制部。所述通信部，将指令是否使所述驱动电流的电流量变化的指令信号——根据在所述传输线路的第2端部的一侧检出的信号值是否进入规定的范围而生成的指令信号，作为所述控制信号，从与所述传输线路的第2端部连接的所述接收装置接收。由此实现上述目的。
所述信号值，进入所述规定的范围时，所述通信部，将指令停止所述驱动电流的电流量变化的指令信号，作为所述控制信号接收；所述驱动电流控制部，可以根据所述控制信号，保持所述驱动电流的现在的电流量。
所述信号值比所述规定的范围的下限值小时，所述通信部，将指令增加所述驱动电流的指令信号，作为所述控制信号接收；所述驱动电流控制部，可以根据所述控制信号，增加所述驱动电流。
所述信号值比所述规定的范围的上限值大时，所述通信部，将指令减少所述驱动电流的指令信号，作为所述控制信号接收；所述驱动电流控制部，可以根据所述控制信号，减少所述驱动电流。
所述通信部，还可以包括：与所述传输线路的第1端部连接的第1端子；与所述传输线路不同的控制信号线连接，接收所述指令信号的第2端子。
所述驱动电流控制部，可以驱动所述传输线路后，发送信号；可以分时发送来自所述驱动电流控制部的信号，和接收所述控制信号。
所述驱动电流控制部驱动所述传输线路之际的输出阻抗值，可以小于输出所述指令信号的所述接收装置的输出阻抗值。
所述驱动电流控制部，可以驱动所述传输线路后，发送信号；所述驱动电流控制部传输信号的速度，可以比所述接收装置输出所述指令信号之际的传输信号的速度快。
所述传输线路，可以从所述通信部拆下来。
本发明的接收装置，是通过传输线路做媒介，与发送装置连接，和所述发送装置一起，构成信号传输系统的接收装置。所述发送装置与所述传输线路的第1端部连接。所述接收装置具有：与所述传输线路的第2端部连接，从被所定的驱动电流驱动的所述传输线路取得信号的通信部；根据所述信号，检出所述传输线路的所述第2端部一侧的信号值，生成表示所述信号值是否进入规定的范围的检出信号的检出部；根据所述检出信号，生成指令是否使所述驱动电流的电流量变化的指令信号的指令信号的信号生成部。所述通信部，对所述接收装置输出所述指令信号。由此达到上述目的。
所述检出部，生成表示所述信号值进入所述规定的范围的检出信号后，所述信号生成部，可以生成指令停止所述驱动电流的电流量的变化的指令信号。
所述检出部生成表示所述信号值比所述规定的范围的下限值小的检出信号后，所述信号生成部，可以生成指令增加所述驱动电流的指令信号。
所述检出部生成表示所述信号值比所述规定的范围的下限值大的检出信号后，所述信号生成部，可以生成指令减少所述驱动电流的指令信号。
所述通信部，还可以包括：与所述传输线路的第2端部连接的第1端子；与所述传输线路不同的控制信号线连接，输出所述指令信号的第2端子。
所述发送装置，可以利用所述所定的驱动电流驱动所述传输线路后，发送信号；分时接收来自所述传输线路的信号，和发送所述指令信号。
利用所述驱动电流驱动所述传输线路之际的所述发送装置的输出阻抗值，可以小于从所述端子部到所述信号生成部的输出阻抗值。
所述接收装置输出所述指令信号之际的传输信号的速度，可以比所述驱动电流控制部驱动所述传输线路后传输信号的速度慢。
所述传输线路，可以从所述通信部拆下来。
本发明的发送侧的接口，被通过传输线路做媒介、与接收装置的接收侧接口连接、和所述接收装置一起构成信号传输系统的发送装置中利用。发送侧的接口，具有：
与所述传输线路的第1端部连接的通信部；利用所定的驱动电流驱动所述传输线路，并且根据控制信号，使所述驱动电流的电流量变化的驱动电流控制部。所述通信部，将指令是否使所述驱动电流的电流量变化的指令信号——根据在所述传输线路的第2端部的一侧检出的信号值是否进入规定的范围而生成的指令信号，作为所述控制信号，从与所述传输线路的第2端部连接的所述接收装置接收。由此实现上述目的。
所述通信部，还可以包括：与所述传输线路的第1端部连接的第1端子；与所述传输线路不同的控制信号线连接，接收所述指令信号的第2端子。
所述驱动电流控制部，可以驱动所述传输线路后，发送信号；分时发送来自所述驱动电流控制部的信号，和接收所述控制信号。
所述驱动电流控制部驱动所述传输线路之际的输出阻抗值，可以小于输出所述指令信号的所述接收装置的输出阻抗值。
所述驱动电流控制部，可以驱动所述传输线路后，发送信号；所述驱动电流控制部传输信号的速度，可以比所述接收装置输出所述指令信号之际的传输信号的速度快。
本发明的接收侧的接口，被通过传输线路做媒介、与发送装置的发送侧的接口连接、和所述发送装置一起构成信号传输系统的接收装置中利用。所述接收侧的接口，所述发送侧的接口与所述传输线路的第1端部连接。所述接收侧的接口具有：与所述传输线路的第2端部连接，从被所定的驱动电流驱动的所述传输线路接收信号的通信部；根据所述通信部中接收的所述信号，检出所述传输线路的所述第2端部一侧的信号值，生成表示所述信号值是否进入规定的范围的检出信号的检出部；根据所述检出信号，生成指令是否使所述驱动电流的电流量变化的指令信号的指令信号的信号生成部。所述通信部，对所述发送装置输出所述指令信号。由此实现上述目的。
所述通信部，还可以包括：与所述传输线路的第2端部连接的第1端子；与所述传输线路不同的控制信号线连接，输出所述指令信号的第2端子。
所述发送装置，可以利用所述所定的驱动电流驱动所述传输线路后，发送信号；分时接收来自所述传输线路的信号，和发送所述指令信号。
利用所述驱动电流驱动所述传输线路之际的所述发送装置的输出阻抗值，可以小于从所述端子部到所述信号生成部的输出阻抗值。
所述接收侧的接口输出所述指令信号之际的传输信号的速度，可以比所述驱动电流控制部驱动所述传输线路后传输信号的速度慢。
具有所述发送侧的接口及所述接收侧的接口，可以构筑利用所述传输线路连接所述发送侧的接口及所述接收侧的接口的接口系统。
本发明的发送侧的芯片，通过传输线路做媒介，与接收侧的芯片连接，和所述接收侧的芯片一起，构成信号传输系统。发送侧的芯片，具有：与所述传输线路的第1端部连接的通信部；利用所定的驱动电流驱动所述传输线路，并且根据控制信号，使所述驱动电流的电流量变化的驱动电流控制部。所述通信部，将指令是否使所述驱动电流的电流量变化的指令信号——根据在所述传输线路的第2端部的一侧检出的信号值是否进入规定的范围而生成的指令信号，作为所述控制信号，从与所述传输线路的第2端部连接的所述接收装置接收。由此实现上述目的。
所述通信部，还可以包括：与所述传输线路的第1端部连接的第1端子；与所述传输线路不同的控制信号线连接，接收所述指令信号的第2端子。
所述驱动电流控制部，可以驱动所述传输线路后，发送信号；分时发送来自所述驱动电流控制部的信号，和接收所述控制信号。
所述驱动电流控制部驱动所述传输线路之际的输出阻抗值，可以小于输出所述指令信号的所述接收装置的输出阻抗值。
所述驱动电流控制部，可以驱动所述传输线路后，发送信号；所述驱动电流控制部传输信号的速度，可以比所述接收装置输出所述指令信号之际的传输信号的速度快。
本发明的接收侧的芯片，通过传输线路做媒介，与发送侧的芯片连接，和所述发送侧的芯片一起，构成信号传输系统。所述发送侧的芯片，与所述传输线路的第1端部连接。所述接收侧的芯片具有：与所述传输线路的第2端部连接，从被所定的驱动电流驱动的所述传输线路接收信号的通信部；根据所述通信部中接收的所述信号，检出所述传输线路的所述第2端部一侧的信号值，生成表示所述信号值是否进入规定的范围的检出信号的检出部；根据所述检出信号，生成指令是否使所述驱动电流的电流量变化的指令信号的指令信号的信号生成部。所述通信部，对所述发送装置输出所述指令信号。由此实现上述目的。
所述通信部，还可以包括：与所述传输线路的第2端部连接的第1端子；与所述传输线路不同的控制信号线连接，输出所述指令信号的第2端子。
所述发送装置，可以利用所述所定的驱动电流驱动所述传输线路后，发送信号；分时接收来自所述传输线路的信号，和发送所述指令信号。
利用所述驱动电流驱动所述传输线路之际的所述发送装置的输出阻抗值，可以小于从所述端子部到所述信号生成部的输出阻抗值。
所述接收侧的芯片输出所述指令信号之际的传输信号的速度，可以比所述驱动电流控制部驱动所述传输线路后传输信号的速度慢。
可以构成具有所述的发送侧的芯片及所述的接收侧的芯片，利用所述传输线路，连接所述发送侧的芯片及所述接收侧的芯片的搭载有芯片的基板，
本发明的输出阻抗设定方法，设定通过传输线路做媒介与接收装置连接，和所述接收装置一起，构成信号传输系统的发送装置的输出阻抗，所述发送装置具有与所述传输线路的第1端部连接的通信部及驱动所述传输线路的驱动电流控制部，所述接收装置与所述传输线路的第2端部连接。所述方法，包括：使所述驱动电流控制部动作，利用所定量的驱动电流驱动所述传输线路的步骤；将根据在所述传输线路的第2端部的一侧检出的信号值是否进入规定的范围而生成的指令信号，作为指令是否使所述驱动电流的电流量变化的指令信号的控制信号接收的步骤；根据所述控制信号，使所述驱动电流的电流量变化的步骤。由此实现上述目的。
所述通信部包括：与所述传输线路的第2端部连接的第1端子，与所述传输线路不同的控制信号线连接的第2端子；所述接收的步骤，可以在所述第2端子中接收所述指令信号。
所述驱动的步骤，使所述驱动电流控制部动作，驱动所述传输线路后，发送信号；还可以包含分时发送来自所述驱动电流控制部的信号和接收所述控信号的步骤。
所述驱动电流控制部驱动所述传输线路之际的输出阻抗值，可以小于输出所述指令信号的阻抗值。
所述驱动的步骤，使所述驱动电流控制部动作，驱动所述传输线路后，发送信号；所述驱动电流控制部传输信号的速度，可以比所述接收装置输出所述指令信号之际的传输信号的速度快。
本发明的输出阻抗的设定辅助方法，在通过传输线路做媒介与发送装置连接，和所述发送装置一起，构成信号传输系统的发送装置中利用。所述发送装置与所述传输线路的第1端部连接，所述接收装置具有与所述传输线路的第2端部连接的通信部及检出所定位置的信号值的检出部。所述方法，包括：通过所述通信部做媒介，从被所定的驱动电流驱动的所述传输线路接收信号的步骤；根据所述信号，使用所述检出部，检出所述传输线路的所述第2端部一侧的信号值的步骤；生成表示所述信号值是否进入规定的范围的检出信号的步骤；
根据所述检出信号，判定是否使驱动所述传输线路的驱动电流的电流量变化的步骤；生成表示判定结果的指令信号的步骤；通过所述通信部做媒介，对所述发送装置输出所述指令信号的步骤。由此实现上述目的。
所述通信部包括：与所述传输线路的第2端部连接的第1端子，与所述传输线路不同的控制信号线连接的第2端子；所述接收的步骤，可以在所述第2端子中接收所述指令信号。
所述发送装置，可以利用所述所定的驱动电流驱动所述传输线路后，发送信号；还可以包括：分时接收来自所述传输线路的信号，和发送所述指令信号的步骤。
利用所述驱动电流驱动所述传输线路之际的所述发送装置的输出阻抗值，可以小于从所述端子部到所述信号生成部的输出阻抗值。
所述接收装置输出所述指令信号之际的传输信号的速度，可以比所述驱动电流控制部驱动所述传输线路后传输信号的速度慢。
本发明的计算机程序，是在通过传输线路做媒介与接收装置连接、和所述接收装置一起构成信号传输系统的发送装置中实施。所述发送装置，具有与所述传输线路的第1端部连接的通信部及驱动所述传输线路的驱动电流控制部；所述接收装置与所述传输线路的第2端部连接。所述计算机程序，包括：使所述驱动电流控制部动作，利用所定量的驱动电流驱动所述传输线路的步骤；将根据在所述传输线路的第2端部的一侧检出的信号值是否进入规定的范围而生成的指令信号，作为指令是否使所述驱动电流的电流量变化的指令信号的控制信号接收的步骤；根据所述控制信号，使所述驱动电流的电流量变化的步骤。由此实现上述目的。
所述通信部包括：与所述传输线路的第1端部连接的第1端子，与所述传输线路不同的控制信号线连接的第2端子；在所述第2端子中，可以接收所述指令信号。
所述驱动电流控制部，可以驱动所述传输线路后，发送信号；使所述发送装置分时发送来自所述驱动电流控制部的信号，和接收所述控制信号。
所述驱动电流控制部驱动所述传输线路之际的输出阻抗值，可以小于输出所述指令信号的所述接收装置的输出阻抗值。
所述驱动电流控制部，可以驱动所述传输线路后，发送信号；所述驱动电流控制部传输信号的速度，比所述接收装置输出所述指令信号之际的传输信号的速度快。
本发明的计算机程序，是在通过传输线路做媒介与发送装置连接、和所述发送装置一起构成信号传输系统的发送装置中实施。所述发送装置与所述传输线路的第1端部连接，所述接收装置具有与所述传输线路的第2端部连接的通信部及检出所定位置的信号值的检出部。所述计算机程序，包括：通过所述通信部做媒介，从被所定的驱动电流驱动的所述传输线路接收信号的步骤；根据所述信号，使用所述检出部，检出所述传输线路的所述第2端部一侧的信号值的步骤；
生成表示所述信号值是否进入规定的范围的检出信号的步骤；根据所述检出信号，判定是否使驱动所述传输线路的驱动电流的电流量变化的步骤；生成表示判定结果的指令信号的步骤；通过所述通信部做媒介，对所述发送装置输出所述指令信号的步骤。由此实现上述目的。
所述通信部，还包括：与所述传输线路的第2端部连接的第1端子；与所述传输线路不同的控制信号线连接，输出所述指令信号的第2端子，可以从所述第2端子输出所述指令信号。
所述发送装置，可以利用所述所定的驱动电流驱动所述传输线路后，发送信号；可以使所述发送装置分时接收来自所述传输线路的信号，和发送所述指令信号。
利用所述驱动电流驱动所述传输线路之际的所述发送装置的输出阻抗值，可以小于从所述端子部到所述信号生成部的输出阻抗值。
所述接收装置输出所述指令信号之际的传输信号的速度，可以比所述驱动电流控制部驱动所述传输线路后传输信号的速度慢。
附图说明
图1(a)及(b)示出信号传输系统1的变化，(a)是表示包含PC100和硬盘驱动器110的信号传输系统1的结构的图形，(b)是表示在印刷布线板上配置多个半导体集成电路100及110的信号传输系统1的结构的图形。
图2是表示采用第1实施方式的信号传输系统1的功能性结构的方框图。
图3是表示发送装置100的驱动电流控制电路103的电路图。
图4是表示驱动电流控制信号接收部104的结构的方框图。
图5是表示接收装置110的电压检出部112及驱动电流控制信号生成部113的结构的方框图。
图6是表示驱动电流生成电路117的结构的电路图。
图7(a)～(d)是表示与控制电路103的输出阻抗和传输线路121的阻抗的关系对应的接收装置110侧的过渡电压波形的图形。
图8是表示信号传输系统1中的阻抗的匹配处理的步骤的流程图。
图9是表示采用第2实施方式的信号传输系统2的功能性结构的方框图。
具体实施方式
下面，参照附图，讲述采用本发明的阻抗匹配处理的实施方式。
(第1实施方式)
图1(a)及(b)示出能够应用采用本实施方式的阻抗匹配处理的信号传输系统1的变化。
图1(a)示出包含PC100和硬盘驱动器110的信号传输系统1的结构。在这里，PC100和硬盘驱动器110分别具备USB2.0标准的接口。
USB电缆120插入PC100和硬盘驱动器110的插座后，就按照USB2.0标准的规定的步骤，确立连接。通过做USB电缆120媒介，连接PC100和硬盘驱动器110后，就构成信号传输系统1。
构成信号传输系统1后，PC100和硬盘驱动器110，根据采用本实施方式的处理，使在信号发送侧的装置(PC100)的接口处设置的驱动电流控制电路(未图示)的输出阻抗，和USB电缆120的阻抗匹配。因为信号也从硬盘驱动器110向PC100传输，所以同样还使在信号发送侧的装置(硬盘驱动器110)的接口处设置的驱动电流控制电路的输出阻抗，和USB电缆120的阻抗匹配。然后，根据USB2.0标准规定的方式，例如以480Mbps的传输速度在PC100和硬盘驱动器110之间收发信号。
在图1(a)中，讲述以使用PC100和硬盘驱动器110构成信号传输系统1为例的情况。可是，可以取代PC和硬盘驱动器，使用数码相机、DVD驱动器等其它各种装置也能够构成信号传输系统1。另外，在图1(a)中，以将USB电缆120作为传输线路、通过按照USB2.0标准进行连接、构成信号传输系统1的情况为例，进行讲述。可是，取代USB2.0标准，也能按照IEEE1394标准、SCSI标准、HDMI(High-Definition Multimedia interface)标准等其它通信标准、议定书构成信号传输系统1。
图1(b)示出在印刷布线板上配置多个半导体集成电路100及110的信号传输系统1的结构。在图中，半导体集成电路100及110是半导体芯片。通过传输线路——印刷布线120做媒介，半导体集成电路100和半导体集成电路110被连接后，就构成信号传输系统1。半导体集成电路100及110进行后文讲述的处理，使半导体集成电路100或110的驱动电流控制电路(未图示)的阻抗和印刷布线120的阻抗匹配。和图1(a)的情况一样，给半导体集成电路100及110的双方设置了驱动电流控制电路时，使该双方的输出阻抗和印刷布线120的阻抗匹配。其结果，通过印刷布线120做媒介，可以在半导体集成电路100和半导体集成电路110之间高速传输信号，提高传输效率。
在图1(b)中，以由印刷布线板上的半导体集成电路100及110构成信号传输系统1为例进行讲述。但在一个芯片上集成的特定的电路之间，也能够构成信号传输系统1。
在图1(a)及(b)的任何一个信号传输系统1中，可以使阻抗匹配后，在所定的时间间隔(例如数秒～数十秒的间隔)反复进行阻抗匹配处理，动态地使阻抗再匹配。这样，可以消去起因于供给的电源电压变化、温度高化等而产生的阻抗的不匹配。
另外，在图1(a)及(b)所示的信号传输系统1中，在PC-硬盘驱动器之间以及半导体集成电路之间，进行采用本实施方式的阻抗匹配处理。可是，进一步特定后，就是PC、硬盘驱动器以及半导体集成电路所具备的各接口部进行匹配处理。这种接口部，能够实施采用本实施方式的处理，能够形成信号传输系统——接口系统1。
下面，讲述为了实施采用本实施方式的匹配阻抗的处理的结构及处理。
首先，参照图2讲述信号传输系统1的结构。如上所述，作为信号传输系统1，可以认为涉及多种样态，因此，下面讲述信号传输系统1具有发送信号的发送装置100和接收信号的接收装置110的情况。但这并不意味着发送装置100不能接收信号。发送装置100可以包含接收装置110的功能，接收装置110也可以包含发送装置100的功能。另外，信号传输系统1还可以包含3个以上的装置。这时，可以认为图2表示进行信号收发的特定的2个发送装置及接收装置。
图2示出采用本实施方式的信号传输系统1的功能块的结构。信号传输系统1，具有发送装置100和接收装置110。发送装置100和接收装置110，被传输不同的信号的两条传输线路121、122连接。这些传输线路中，关于传输线路121，规定的阻抗Z的值，在由发送装置100向接收装置110高速传输信号之际，产生影响。另一方面，传输线路122，被作为旨在传输由接收装置110向发送装置100传输的控制信号的控制信号线利用。通过传输线路122做媒介的信号的传输，与通过传输线路121做媒介进行的信号的传输相比，是低速的。因此，因传输的信号的反射而产生的波形失真以及直到信号的反射平息为止所需的时间，没有高速传输时的问题那么大。就是说，传输线路121存在的阻抗，问题不大。此外，传输线路121及122还可以作为集多条传输线路于一身的一根电缆来实现。
下面，先讲述发送装置100的各构成要素，再讲述接收装置110的各构成要素。
发送装置100具有：内部电路101、输出缓冲器102、驱动电流控制电路103、驱动电流控制信号接收部104、信号输出端子105和信号输入端子106。
内部电路101，是实现发送装置100固有功能的电路，输出向接收装置110发送的信号等。例如，发送装置100是图1(a)的PC时，内部电路101是被广泛安装在CPU、存储器、主板的其它半导体芯片等。进而，发送装置100是以接口功能为主要功能的装置(接口卡等)时，内部电路101是确保与安装侧的机器的连接的电路。另外，发送装置100是图1(b)的半导体集成电路时，内部电路101是进行所定的运算的运算电路等。
内部电路101将所定的测试模式信号发送给输出缓冲器102。输出缓冲器102暂时积蓄内部电路101输出的信号，输出低电平和高电平反复变化的信号。
驱动电流控制电路(以下记作“控制电路”)103，利用所定的驱动电流驱动传输线路121，向传输线路121输出与输出缓冲器102输出的信号对应的信号。另外，控制电路103接收控制信号，根据该控制信号，使驱动电流的电流量变化。控制电路103的具体结构，将在后文中参照图3讲述。
驱动电流控制信号接收部(以下记作“接收部”)104，接收在信号输入端子106中接收的信号，经过所定的变换后，输出控制信号。接收部104接收的信号，是来自外部的装置(接收装置110)的指示进行所定的动作的指令信号，输出的信号是控制发送装置100内的构成要素的动作的控制信号。接收部104的具体结构，将在后文中参照图4讲述。
信号输出端子105及信号输入端子106，是在发送装置100与外部进行通信之际，分别直接收发信号的通信部。信号输出端子105与传输线路121的一个端部连接。信号输入端子106将来自控制电路103的信号，向传输线路121输出。另外，信号输入端子106与传输线路122的一个端部连接。信号输入端子106通过做传输线路122媒介，接收信号。
下面，讲述接收装置110的结构，接收装置110，具有内部电路111、电压检出部112、驱动电流控制信号生成部113、输出缓冲器114、信号输入端子115、信号输出端子116和驱动电流生成电路117。
内部电路111，是实现接收装置110固有功能的电路，处理从发送装置100接收的信号。例如，接收装置110是图1(a)的硬盘驱动器时，内部电路111是硬盘驱动器的信号处理用LSI、缓冲器、存取臂及主轴电动机的驱动电路等。进而，接收装置110是以接口功能为主要功能的装置(接口卡等)时，内部电路111是确保与安装侧的机器的连接的电路。另外，接收装置110是图1(b)的半导体集成电路时，内部电路111是进行所定的运算的运算电路等。
电压检出部112用根据输入电压的变化的一定的时刻，检出信号输入端子115的电压值，生成表示该电压值是否进入规定的范围的电压检出信号。规定的范围，至少根据2个判定基准值规定。例如，电压检出信号包含表示是否大于第1判定基准值的信号和表示是否大于第2判定基准值的信号。这样，能够判定电压值是否进入该范围，是比该范围大或小。电压检出部112的具体结构，将在后文中参照图5讲述。此外，在图2中，讲述电压检出部112直接检出信号输入端子115的电压的情况。但也可以不直接检出。另外，除了电压值以外，还可以检出传输线路121的其它电气特性，例如电力值、电流值等。
驱动电流控制信号生成部(以下记作“控制信号生成部”)113，接收电压检出信号，根据该信号生成指令信号。指令信号是指令发送装置100的控制电路103是否使驱动电流的电流量变化的信号。控制信号生成部113的具体结构，将在后文中参照图5讲述。输出缓冲器114暂时积蓄内部电路101输出的信号，向驱动电流生成电路117输出。
驱动电流生成电路117从输出缓冲器114接收指令信号，用所定的驱动电流驱动传输线路122后，输出指令信号。
信号输入端子115及信号输出端子116，是在接收装置110与外部进行通信之际，分别直接收发信号的通信部。信号输入端子115与传输线路121的另一个端部连接，通过传输线路121做媒介，接收信号。信号输出端子116与传输线路122的另一个端部连接。信号输出端子116将来自驱动电流生成电路117的信号，向传输线路121输出。
下面，讲述上述各构成要素的更具体的结构。
图3示出发送装置100的控制电路103的电路结构。控制电路103在信号线301中，接收输出缓冲器102输出的信号，按照该信号，从信号线302输出具有规定的时刻的信号。
控制电路103包括：控制信号输入端子组303、输出驱动能力调整用晶体管组304、Low电压输出用晶体管305、High电压输出用晶体管306和电源307。信号线301与晶体管305及306的栅电极连接。输出驱动能力调整用晶体管组304与Low电压输出用晶体管305及High电压输出用晶体管306串联。输出驱动能力调整用晶体管组304按照外加给信号线301的信号是高电平还是低电平，将接地电压或电源307的电压给予晶体管组304的源极。晶体管组304的各栅电极与控制信号输入端子组303连接，被外加来自接收部104的控制信号。控制信号是向各晶体管304个别输入的并行的信号。其结果，可以有选择地使晶体管组304的晶体管接通或断开。被接通的晶体管的漏电极的电压，与电源307的电压或接地电压相等。另外，通过信号线302做媒介，还输出所定的电流。根据以上的动作原理，控制电路103可以根据控制信号，控制导通的晶体管的个数，使控制电路103的输出阻抗变化。此外，控制电路103的驱动能力，设定成具有预测的实际驱动的各种传输线路的阻抗宽度以上的调整宽度。
接着，图4示出接收部104的方框结构。信号线105，通过信号输入端子106做媒介，传输接收的串行数据信号501。串行/并行变换电路(以下称作“S/P变换电路”)502将串行数据变换成并行数据。保持电路503，保持该并行数据，输出保持的并行数据。并行数据作为控制信号，向控制电路103的控制信号输入端子组303输出。
图5示出接收装置110的电压检出部112及控制信号生成部113的功能块结构。首先，电压检出部112具有：触发器(以下称作“F/F”)401、402，比较器403、404、405和延迟电路406。电压检出部112通过信号线411做媒介，接收传输线路121的信号输入端子115中的信号。比较器403、404、405与信号线411并联，同时接收信号输入端子115中的信号。比较器403、404、405还分别通过信号线407、408、409做媒介，接收基准电压VREF1、VREF2、VREF3。在这里，规定VREF1＜VREF2＜VREF3。比较器403比较输入的信号的电压的值和基准电压VREF1，输出较大者的信号。作为基准电压VREF1，例如，可以根据假设的传输线路121的阻抗宽度及驱动电流控制电路的阻抗的可变范围，求出最初始的输入端的最低初始电压，在该振幅的可以检出的最大范围中作为最大电压决定。比较器404及405也一样，比较输入的信号的电压和基准电压VREF2及输入的信号的电压和基准电压VREF3，输出较大者的信号。
能够与接收装置110的连接对象——发送装置100的驱动性能关联地决定基准电压VREF2、VREF3。具体地说，对于控制电路103(图3)的电源307的电压而言，可以将VREF2及VREF3设定成VREF2＜V＜VREF3。由于预先知道可以连接的发送装置100的驱动电压，所以能够在制造接收装置110等时设定基准电压VREF2及VREF3的值。此外，基准电压VREF1～3的值，也可以从外部输入。
比较器403及404的输出，与触发器401、402(以下称作“F/F”)连接。F/F401、402，根据延迟电路406输出的取样信号动作。延迟电路406，接收具有基准电压VREF1以上的电压的信号后，将该信号保持所定时间后输出。就是说，使输入延迟输出。该输出是取样信号。根据取样信号，F/F401、402在通过信号线411做媒介接收的电压小于基准电压时，设置“0”；大时，设置“1”。被F/F401、402设置的各值，作为电压检出信号输出。
F/F401、402的输出，经由控制信号生成部113内部的计数电路451，输入保持电路452，再由保持电路452输入并行/串行变换电路(以下称作“P/S变换电路”)453。更具体地说，控制信号生成部113的计数电路451接收电压检出部112输出的电压检出信号，进行以下动作。即：计数器电路451在F/F401、402的输出为“0”、“0”时，生成使控制电路103内设置的晶体管组304中驱动的晶体管的数量增加1个的指令信号。反之，在F/F401、402的输出为“1”、“1”时，生成使控制电路103内设置的晶体管组304中驱动的晶体管的数量减少1个的指令信号。另外，在F/F401、402的输出为“0”、“1”时，输出停止控制电路103的驱动能力控制动作的信号。输出的指令信号，被保持电路452保持、输出。P/S变换电路453，将保持电路452输出的指令信号变换成串行数据后，向信号线454输出。
接着，图6示出驱动电流生成电路117的电路结构。驱动电流生成电路117和控制电路103一样，是为了驱动传输线路而设置的，所以其结构与控制电路103的结构类似。与控制电路103的不同之处是：作为输出级的晶体管，设置了一个晶体管704。晶体管704不是多个而是一个的理由，是由于不需要为了驱动传输线路122而调整必要的电流值的缘故。晶体管704的栅电极，与控制信号输入端子703连接。可以在输入该端子703的信号的作用下，切换输出用晶体管704的接通状态和断开状态。但是，在这里，经常维持接通状态。此外，晶体管705及706的栅电极，与信号线701连接，被外加来自缓冲器114的输出信号后，变更输出电压的结构，和控制电路103一样。另外，输出用晶体管704与Low电压输出用晶体管705及High电压输出用晶体管706串联的结构，也和控制电路103一样。驱动电流生成电路117用所定驱动电流驱动传输线路122，通过信号输出端子116做媒介，输出指令信号。如上所述，指令信号在发送装置100的接收部104中变换成并行数据后，作为控制信号利用。
在这里，参照图7，讲述驱动电流输出电路103的驱动能力(输出阻抗)对传输信号波形失真的影响，考虑到该影响后，讲述控制电路103要求的动作。
图7(a)～(d)是表示与控制电路103的输出阻抗和传输线路121的阻抗的关系对应的接收装置110侧的过渡电压波形的图形。讲述图7(a)～(d)的共同事项。首先，时刻ts是在信号输入端子115中最初超过基准电压VREF1的时刻。时刻tp是从时刻ts起经过所定时间后的时刻。“所定时间”，是图5所示的电压检出部112内的延迟电路406延迟输出的时间。
图7(a)表示驱动电流输出电路103的输出阻抗值大于传输线路121的阻抗值时的信号输入端子115的过渡电压波形601。从时刻tp开始测量电压。在时刻tp中的电压(以下称作输入端的“初始电压”)，没有达到基准电压VREF2及VREF3。电压检出部112在时刻t2、t3、t4中，依次检出电压，在时刻t4中，检出进入由基准电压VREF2及VREF3规定的范围内。例如：在传输频率为1GHz时，时刻t1和t2之间是1纳秒。此外，时刻tp是时刻t1和t2之间的时刻。
图7(b)示出输出阻抗值比图7(a)小时的信号输入端子115的过渡电压波形602。减小输出阻抗值、提高驱动能力后，输入端的初始电压远远超过基准电压VREF1，但没有达到基准电压VREF2。达到基准电压VREF2及VREF3的时刻，是时刻t3。
图7(c)示出输出阻抗值比图7(b)小时的信号输入端子115的过渡电压波形603。进一步减小输出阻抗值、提高驱动能力后，在时刻t1中，输入端的初始电压达到基准电压VREF2及VREF3的中间电压。而且在时刻t1以后，电压也稳定。稳定的时刻，与图7(a)及(b)的示例相比，明显提早。
图7(d)示出输出阻抗值比图7(c)小时的信号输入端子115的过渡电压波形604。输入端的初始电压在时刻t1中超过基准电压VREF2及VREF3。可是，时刻t2时，电压反而下降，低于电压VREF2(以下，将这种波形状态称作“波形失真”)。然后，在时刻t3中，再次超过基准电压VREF2及VREF3，时刻t4以后，聚拢成基准电压VREF2及VREF3的中间电压。
因此，可以说：接收装置110的内部电路111，在图7(c)的波形603时，能够最早而且切实地接收发送装置100的输出缓冲器102输出的信号。根据以上情况，可以说：如果输入端的初始电压是VREF2和VREF3的中间电位，就能够用信号输入端子115获得最佳的传输波形。
下面，参照图2及图8，讲述信号传输系统1中进行的阻抗的匹配处理。该处理，例如根据发送装置100及接收装置110的通信控制器(未图示)的控制进行。通信控制器在解析、实施EEPROM等的程序后，给各构成要素下达指令。下面，讲述在发送装置100及接收装置110之间确立连接、开始高速传输信号之际实施的处理。
在本实施方式中，发送装置100在开始传输信号之前(例如发送装置100的电源电压刚投入之后)的初始状态中，将控制电路103的输出阻抗设定成最大。这与将驱动能力设定成最小一样。另外，接收装置110的信号输入端子115中的输入阻抗为穷大。
图8是表示信号传输系统1中的阻抗的匹配处理的步骤的流程图。图中左侧的方块，是发送装置的动作；右侧的方块，是接收装置的动作。此外，如以下所揭示的那样，接受装置在信号传输系统1中具有辅助设定发送装置100的输出阻抗的功能。
首先，发送装置100的内部电路101，在步骤801中，生成测试图案。根据该测试模式信号，输出缓冲器102输出反复切换低电平和高电平的信号。在步骤802中，控制电路103首先用最小的驱动电流驱动传输线路，按照测试模式信号输出信号。
然后，在步骤803中，电压检出部112检出与传输线路121连接的接收装置110一侧的信号输入端子115的初始电压。检出在输出由低电平转变成高电平时，从达到基准电压VREF1的时刻ts起使其延迟的时刻tp(图6)中进行。
在步骤804中，电压检出部112判定检出的电压值是否进入最佳的接收电平的范围。该判定是判定信号输入端子115的初始电压的波形及电压值是不是图7(c)所示的状态。没有进入图7(c)所示的最佳范围时，进入步骤805；进入范围时，进入步骤807。
在步骤805中，电压检出部112内的2个F/F401及402输出“0”及“0”。控制信号生成部113根据该输出信号，生成指令信号。指令信号是指令增加驱动电流的信号，通过输出缓冲器114及驱动电流生成电路117做媒介，发送给发送装置100。接收部104根据接收的指令信号，生成控制信号，在步骤806中，控制电路103根据控制信号，将驱动电流增加1个档后，驱动传输线路121，再次根据测试模式信号输出信号。接收装置110进行检出信号输入端子115的初始电压的处理，反复进行步骤803以后的处理。
另一方面，在步骤807中，控制信号生成部113生成指令信号，指令发送装置100停止驱动电流的变更(增加)。这意味着固定现在驱动的输出级的晶体管的数量。控制信号生成部113将特定该数量的数据在控制电路内配置的触发器、RAM等的保持电路452中保持。此外，这时，电压检出部112内的2个F/F401及402输出“0”及“1”，表示控制电路103的输出阻抗是最佳值。
在步骤808中，控制电路103保持现在的驱动电流的电流量的设定值，使用根据该设定值的驱动电流驱动传输线路121。经过以上处理，适合控制电路103的输出阻抗和传输线路121的阻抗的关系的阻抗的匹配处理即告结束。
在本实施方式中，控制控制电路103内的导通的晶体管的数量，使控制电路103的输出阻抗变化，直到接收装置110中检出的初始电压进入规定的范围为止。在接收装置110一侧检出的初始电压进入规定的范围时，控制电路103的输出阻抗得到最佳设置，如图7(c)的波形603所示，可以使用没有失真的波形进行实际的信号传输。传输线路121及122，例如既可以是USB电缆等可拆卸的部件，也可是印刷布线基板上固定的印刷布线。
以上，讲述了在信号传输系统1中进行的阻抗匹配处理。以上的讲述，讲述了在信号的上升中调整输出驱动能力的情况，但在信号下降时也能调整。这时，只是判定值不同，步骤是一样的。另外，对在处理开始时将控制电路103的输出阻抗作为最大(传输线路121的驱动能力作为最小)的情况进行了讲述。但也可以将输出阻抗作为最小(将驱动能力作为最大)。将初始状态的输出阻抗作为最小后开始处理时，通过以后的控制，增加输出阻抗。
此外，在本实施方式中，使用P/S变换电路453及S/P变换电路502，在驱动电流控制信号的传输中，使用串行数据。可是，并不局限于串行数据。只要驱动接收部104能够接收来自保持电路452的输出，用哪种形式的传输数据都行。进而，在以上的讲述中，阻抗的调整根据来自内部电路101的测试模式信号进行。可是，不是测试模式信号，利用实际的数据传输时的信号上升及信号下降等，也可以进行上述的处理。例如，可以在确定发送装置100及接收装置110的连接时，利用上述的测试模式信号，取得阻抗的匹配，开始传输数据后，则在所定的时间间隔中利用传输中的数据的上升及下降中的至少一个，动态地使阻抗再匹配。
(第2实施方式)
图9示出采用本实施方式的信号传输系统2的功能块的结构。和采用第1实施方式的信号传输系统1一样，的信号传输系统2也能用图1(a)及(b)的样态实现。下面讲述信号传输系统2具有发送信号的发送装置200和接收信号的接收装置210的情况。但这并不意味着发送装置200不能接收信号。发送装置200可以包含接收装置210的功能，另外，接收装置210也可以包含发送装置200的功能。
信号传输系统2，具有发送装置200和接收装置210。和第1实施方式的信号传输系统1不同，发送装置200和接收装置210，被传输信号的1条传输线路123连接。关于传输线路123，由于规定的阻抗Z的值，在由发送装置100向接收装置110高速传输信号之际，产生影响。所以需要取得发送装置200的驱动电路的输出阻抗和传输线路123的阻抗的匹配。
下面，先讲述发送装置200，再讲述接收装置210。此外，构成发送装置200及接收装置210的要素中，对与图2的发送装置100及接收装置110的构成要素具有基本相同功能的要素赋予相同的符号，并不再赘述。在特别讲述时，则附加性地具有与该讲述相关的功能。
发送装置200具有：内部电路101、输出缓冲器102、控制电路103、接收部104、信号输出入端子205。信号输出入端子205，是发送装置200与外部进行通信之际直接收发信号的通信部。信号输出入端子205，与传输线路123的一个端部连接，将来自控制电路103的信号，向传输线路123输出，通过做传输线路123媒介，接收来自接收装置210的信号。
另外，接收装置210，具有内部电路111、电压检出部112、控制信号生成部113、输出缓冲器114、信号输入端子215、信号输出端子216和驱动电流生成电路117。信号输出入端子215是在发送装置200与外部进行通信之际直接收发信号的通信部。信号输出入端子215与传输线路123的另一个端部连接，通过传输线路123做媒介，接收来自发送装置200的信号，将来自驱动电流生成电路117的信号，向传输线路123输出。
由于发送装置200及接收装置210被用1根传输线路123连接，所以需要避免由发送装置200向接收装置210的信号传输和由接收装置210向发送装置200的信号传输的竞争。为了避免竞争，需要调整装置间的信号传输的时间和各装置的构成要素的动作时间的两个方面。
装置间的信号传输的时间，可以按照下述方法调整。例如，发送装置200每隔1m秒发送与测试模式信号对应的信号，接收装置210在没有传输信号的期间，向发送装置200发送指令信号。就是说，用所谓分时的方法进行信号的收发。另外，发送装置200向传输线路123发出与测试模式信号对应的信号后，使控制电路103停止动作，直到接收到来自接收装置210的控制信号为止。
各装置的构成要素的动作时间，可以按照下述方法调整。例如，在由发送装置200向接收装置210传输信号时，将接收装置210的驱动电流生成电路117的内部的输出用晶体管704断开。这样，驱动电流生成电路117的输出成为高阻抗状态，在电压检出部112及内部电路111中，能够检出与来自发送装置200的控制电路103的信号关联产生的电压。另一方面，由接收装置210向发送装置200传输指令信号时，将控制电路103的内部的输出驱动能力调整用晶体管304组(图3)都断开。这样，控制电路103的输出成为高阻抗状态，可以在接收部104中接收接收装置210输出的信号。
下面，讲述信号传输系统1中进行的阻抗的匹配处理。处理的流程，与图8所示的第1实施方式中的信号传输系统1中的流程图大致相同。
在本实施方式中，发送装置200在开始传输信号之前(例如发送装置200的电源刚投入之后)的初始状态中，将控制电路103的输出阻抗设定成最大值。这与将驱动能力设定成最小一样。以下将从传输线路123看的信号输出入端子205中的输入阻抗基本视为穷大。
另外，在阻抗的匹配处理的开始之初，接收装置210也移行到所定的初始状态，以便能够有助于发送装置200调整输出阻抗匹配的处理。具体地说，在接收装置210内的驱动电流生成部117中，内部的输出晶体管成为断开状态，保持高阻抗状态。下面，将接收装置210的信号输出入端子215中的输入阻抗作为无穷大进行讲述。
输出阻抗的调整序列如下。首先，发送装置200的内部电路101生成测试模式信号。根据该测试模式信号，输出缓冲器102输出反复切换低电平和高电平的信号。控制电路103，首先利用最小的驱动电流驱动输出线路，输出根据测试模式信号的信号。
另一方面，接收装置210的电压检出部112，检出被传输线路123连接的一侧的信号输出入端子215的初始电压。在输出从低电平转变成高电平时，在从到达了基准电压VREF1的时刻ts起使其延迟的时刻tp(图6)中进行检出。
电压检出部112判定检出的电压值是否进入最佳的接收电平的范围。电压检出部112检出的初始电压，如图7(a)所示的波形601的时刻tp中的电压值那样，在低于基准电压VPEF2及VPEF3时，电压检出部112内的2个F/F401及402输出“0”及“0”。该输出表示现在的驱动能力过低。从电压检出部112那儿接收“0”、“0”信号后，控制信号生成部113在内部的计数器电路451中生成将驱动能力增加1级的指令信号。控制信号生成部113在用保持电路452保持指令信号的同时，还根据该指令信号，通过输出缓冲器114及驱动电流生成电路117做媒介，指令发送装置100增加驱动电流。
就是说，将控制电路103的输出保持高阻抗状态，通过输出缓冲器114、驱动电流生成电路117做媒介，输出保持电路452保持的指令信号。驱动电流生成电路117的输出，通过信号输出入端子215、传输线路123、信号输出入端子205做媒介，被接收部104接收。接收装置210将输出缓冲器114保持高阻抗状态，控制电路103解除高阻抗状态。
接收部104根据接收的指令信号，生成控制信号。控制电路103根据控制信号，将驱动电流增加一个档次后，驱动传输线路121，再次根据测试模式信号输出信号。接收装置110进行检出信号输出入端子115中的初始电压的处理，将处理反复进行到进入基准电压VREF2及VREF3规定的范围内为止。此外，以后的处理，与第1实施方式的信号传输系统1相关讲述的处理相同，故不再赘述。初始电压进入基准电压VREF2及VREF3规定的范围后，控制电路103的输出阻抗和传输线路121的阻抗取得匹配，因而结束处理。此外，阻抗调整完毕后，驱动电流生成电路117的输出阻抗，就被保持高阻抗状态，直到再次进行调整序列为止。
下面，讲述通过传输线路123做媒介，由控制信号生成部113向接收部104发送信号的步骤。
由控制信号生成部113发出的指令信号，在接收部104中必须正确接受。如上所述，图7(c)所示的波形603是最佳的传输波形，这时能够正确地最高速地进行信号的传输，另一方面，波形601、602直到电压确定在基准电压VREF2及VREF3之间为止，花费的时间比波形603的长。就是说，比采用波形603传输信号的速度低。可是，能够正确地传输信号。由图7(a)～(c)的波形可知：输出阻抗小时，直到电压的变化平息为止的时间也早，能够高速传输信号。反之，输出阻抗大时，虽然是低速，但能够正确发送信号的可能性却比较大。此外，图7(d)的波形604，被认为直到电压确定在基准电压VREF2和VREF3之间为止，波形失真。因此，显然不能正确传输信号。
现在，设采用图7(c)所示的波形603可以传输信号的控制电路103的输出阻抗为Z3[Ω]、图7(b)及(a)所示的波形602、601可以传输信号的输出阻抗分别为Z2[Ω]、Z1[Ω]，那么Z3＜Z2＜Z1的关系成立。
除了进行阻抗调整序列之际外，发送装置200的内部电路101，对接收装置210的内部内路111传输一般的数据信号。数据信号最好能够正确、高速地传输。另一方面，接收装置210的控制信号生成部113对发送装置200的电流控制信号接收部104传输指令信号(控制信号)。指令信号经由驱动电流生成电路117传输。在这里，驱动电流生成电路117的输出阻抗不是可变的，而是固定的。
由接收装置210向发送装置200传输的指令信号，最好能够使用图7(c)的波形603正确而高速地传输。但是，更重视的是正确性。因为如果能够正确地传输指令信号，那么在阻抗调整后，就能够使用图7(c)所示的波形603传输指令信号。因此，在不能够使用图7(c)所示的波形603时，必须至少使用图7(b)所示的波形602或图7(a)所示的波形601传输指令信号。此外，包含波形604那样的波形失真时，不能正确地传输指令信号。
设阻抗调整完毕后的控制电路103的输出阻抗为A[Ω]、传输控制数据之际的驱动电流生成电路117的输出阻抗为B[Ω]，那么输出阻抗B可以在使A＜B的关系成立的值的范围中决定。B比较小时，可以减少调整序列所需的时间。另外，B比较大时，即使传输线路123的阻抗存在离差等也能吸收该离差，留有余地。但是，控制数据的传输成为低速。在现有技术中，由发送装置200向接收装置210高速传输信号时，为了保证信号的品位，不得不使用阻抗是高精度的昂贵的布线基板及电缆。可是，采用本发明后，能够保证由接收装置210向发送装置200正确地传输指令信号，即使使用廉价的布线基板及电缆，也能够正确而高速地传输信号。
以上，讲述了采用本发明的阻抗的匹配处理相关的第1及第2实施方式。在本发明中，为了便于讲述，将使阻抗匹配的传输线路作为一根进行讲述。但并不局限于一根。例如，传输线路是在半导体芯片之间连接的多个总线时，可以按照各总线进行处理。
信号传输系统，可以切换是否实施采用本发明的阻抗的匹配处理。例如，连接传输线路后，判定发送装置及接收装置两者都能采用本发明的阻抗的匹配处理时，进行采用本发明的处理。判定不能进行采用本发明的处理时，就不进行阻抗的匹配处理，或者采用现有技术的手法进行阻抗的匹配处理。进而，传输系统，还可以进行预先规定的其它处理。
在以上的信号传输系统1及2的讲述中，预先特定发送装置及接收装置。可是，例如在图1(a)的PC和硬盘驱动器那样的既可以接收信号又可以发送信号的两个装置被连接时，需要规定哪个先和传输线路取得阻抗匹配。这时，例如，作为参数，可以比较半导体芯片保持的芯片编号的大小，从编号较小的那个先进行阻抗的匹配。
在信号传输系统1中，讲述了发送装置及接收装置的各通信控制器(未图示)在整个系统中实施实现图8的流程图的处理的计算机程序、控制上述处理的情况。在发送装置中实施的计算机程序和在接收装置中实施的计算机程序虽然不同，但可以将它们作为1个程序中的发送装置用的处理子程序及接收装置用的处理子程序规定。通信控制器可以认识自己是发送装置还是接收装置，按照状况实施必要的处理子程序。这种计算机程序，可以记录到软盘等磁记录媒体、快速存储器等半导体记录媒体以及光盘记录媒体等各种记录媒体中，还可以通过网络等电气通信线路做媒介传输。进而，还可以构成包含1个以上的记录了那种计算机程序的半导体记录媒体的芯片组合。
采用本发明后，可以在包含通过传输线路做媒介连接起来的发送装置及接收装置的信号传输系统中，检出来自发送装置的信号的接收装置，根据检出的信号值，向发送装置发送使驱动电流的电流量变化的指令信号。发送装置根据该信号，使驱动电流变化，从而可以动态地使驱动传输线路的发送装置侧的驱动电路的输出阻抗和传输线路的输出阻抗匹配。因为每条传输线路在每次连接时，都能够使阻抗匹配，消除传输线路的特性变化造成的信号的反射及失真，所以信号传输系统1能够良好而高速地传输信号。
采用本发明后，因为能够调整传输线路的信号传输特性，所以即使存在发送装置及接收装置的特性(例如半导体集成电路的输出缓冲器特性)的离差以及传输线路的特性(例如印刷基板布线及电缆的特性)的离差，也能设计成在容许的信号传输特性的范围内吸收这些离差。因此，在半导体集成电路及印刷基板等的制造上，能够留有余地，能够提高成品率。
采用本发明后，按照连接的传输线路的阻抗，调整发送装置及接收装置的输出阻抗，从而能够调整直到能够传输信号为止的过渡性的输出电流的消费。通过将过渡性的输出电流抑制到最低限度，从而能够降低电力消耗。
采用本发明后，例如，能够使用可装拆的电缆的家电及用印刷基板上的配线连接的半导体芯片之间传输信号之际的阻抗匹配。通过动态地使驱动电路的输出阻抗和传输线路的阻抗匹配，从而能够实现高速的信号传输，提高传输效率。另外，采用本发明后，能够使传输信号时消耗的电能适合传输线路，抑制到必要的最低限度。

Claims (60)

1、一种发送装置，是通过传输线路做媒介而与接收装置连接，和所述接收装置一起构成信号传输系统的发送装置，具有：
通信部，其与所述传输线路的第1端部连接；和
驱动电流控制部，其利用所定量的驱动电流驱动所述传输线路，并且根据控制信号，使所述驱动电流的电流量变化，
所述通信部，从与所述传输线路的第2端部连接的所述接收装置，接收作为所述控制信号的、指令是否使所述驱动电流的电流量变化的、根据在所述传输线路的第2端部一侧检出的信号值是否在规定的范围而生成的指令信号。
2、如权利要求1所述的发送装置，其特征在于：当所述信号值进入所述规定的范围时，所述通信部，取得作为所述控制信号的、指令停止所述驱动电流的电流量变化的指令信号；所述驱动电流控制部，根据所述控制信号，保持所述驱动电流的现在的电流量的设定值。
3、如权利要求1所述的发送装置，其特征在于：当所述信号值比所述规定的范围的下限值小时，所述通信部，取得作为所述控制信号的、指令增加所述驱动电流的指令信号；所述驱动电流控制部，根据所述控制信号，使所述驱动电流增加。
4、如权利要求1所述的发送装置，其特征在于：当所述信号值比所述规定的范围的上限值大时，所述通信部，取得作为所述控制信号的、指令减少所述驱动电流的指令信号；所述驱动电流控制部，根据所述控制信号，使所述驱动电流减少。
5、如权利要求1所述的发送装置，其特征在于：所述通信部，还包括：与所述传输线路的第1端部连接的第1端子；和
与不同于所述传输线路的控制信号线连接，取得所述指令信号的第2端子。
6、如权利要求1所述的发送装置，其特征在于：所述驱动电流控制部，可以驱动所述传输线路而发送信号；
以分时方式进行来自所述驱动电流控制部的信号的发送、与所述控制信号的接收。
7、如权利要求1所述的发送装置，其特征在于：所述驱动电流控制部驱动所述传输线路之际的输出阻抗值，小于输出所述指令信号的所述接收装置的输出阻抗值。
8、如权利要求1所述的发送装置，其特征在于：所述驱动电流控制部，可以驱动所述传输线路而发送信号；
所述驱动电流控制部传输信号的速度，比所述接收装置输出所述指令信号之际的传输信号的速度快。
9、如权利要求1所述的发送装置，其特征在于：所述传输线路，从所述通信部可拆卸。
10、一种接收装置，是通过传输线路做媒介而与发送装置连接，和所述发送装置一起构成信号传输系统的接收装置，所述发送装置与所述传输线路的第1端部连接，所述接收装置具有：
通信部，其与所述传输线路的第2端部连接，从被所定的驱动电流驱动的所述传输线路取得信号；
检出部，其根据所述信号，检出所述传输线路的所述第2端部一侧的信号值，并生成表示所述信号值是否在规定的范围的检出信号；以及
信号生成部，其根据所述检出信号，生成指令是否使所述驱动电流的电流量变化的指令信号，
所述通信部，向所述发送装置输出所述指令信号。
11、如权利要求10所述的接收装置，其特征在于：当所述检出部生成表示所述信号值进入所述规定的范围的检出信号后，所述信号生成部，生成指令停止所述驱动电流的电流量的变化的指令信号。
12、如权利要求10所述的接收装置，其特征在于：当所述检出部生成表示所述信号值比所述规定的范围的下限值小的检出信号后，所述信号生成部，生成指令增加所述驱动电流的指令信号。
13、如权利要求10所述的接收装置，其特征在于：当所述检出部生成表示所述信号值比所述规定的范围的上限值大的检出信号后，所述信号生成部，生成指令减少所述驱动电流的指令信号。
14、如权利要求10所述的接收装置，其特征在于：所述通信部，包括：与所述传输线路的第2端部连接的第1端子；和
与不同于所述传输线路的控制信号线连接，输出所述指令信号的第2端子。
15、如权利要求10所述的接收装置，其特征在于：所述发送装置，可以通过所述所定的驱动电流驱动所述传输线路而发送信号；
以分时方式进行来自所述传输线路的信号的接收、和所述指令信号的发送。
16、如权利要求10所述的接收装置，其特征在于：通过所述所定的驱动电流驱动所述传输线路的所述发送装置的输出阻抗值，小于从所述端子部到所述信号生成部的输出阻抗值。
17、如权利要求10所述的接收装置，其特征在于：所述接收装置输出所述指令信号之际的传输信号的速度，比所述驱动电流控制部驱动所述传输线路而传输信号的速度慢。
18、如权利要求10所述的接收装置，其特征在于：所述传输线路，从所述通信部可拆卸。
19、一种发送侧接口，是通过传输线路做媒介而与接收装置的接收侧接口连接，和所述接收装置一起构成信号传输系统的发送装置中利用的发送侧接口，
具有：
通信部，其与所述传输线路的第1端部连接；和
驱动电流控制部，其利用所定的驱动电流驱动所述传输线路，并且根据控制信号，使所述驱动电流的电流量变化，
所述通信部，从与所述传输线路的第2端部连接的所述接收装置，接收作为所述控制信号的、指令是否使驱动电流的电流量变化的、根据在所述传输线路的所述第2端部一侧检出的信号值是否在规定的范围而生成的指令信号。
20、如权利要求19所述的发送侧接口，其特征在于：所述通信部，包括：与所述传输线路的第1端部连接的第1端子；和
与不同于所述传输线路的控制信号线连接，取得所述指令信号的第2端子。
21、如权利要求19所述的发送侧接口，其特征在于：所述驱动电流控制部，可以驱动所述传输线路而发送信号；
以分时方式进行来自所述驱动电流控制部的信号的发送、和所述控制信号的接收。
22、如权利要求19所述的发送侧接口，其特征在于：所述驱动电流控制部驱动所述传输线路之际的输出阻抗值，小于输出所述指令信号的所述接收装置的输出阻抗值。
23、如权利要求19所述的发送侧接口，其特征在于：所述驱动电流控制部，可以驱动所述传输线路而发送信号；
所述驱动电流控制部传输信号的速度，比所述接收装置输出所述指令信号之际的传输信号的速度快。
24、一种接收侧接口，是通过传输线路做媒介而与发送装置的发送侧接口连接，和所述发送装置一起构成信号传输系统的接收装置中利用的接收侧接口，所述发送侧接口与所述传输线路的第1端部连接，
具有：
通信部，其与所述传输线路的第2端部连接，从被所定的驱动电流驱动的所述传输线路取得信号；
检出部，其根据所述通信部取得的所述信号，检出所述传输线路的所述第2端部一侧的信号值，生成表示所述信号值是否进入规定的范围的检出信号；以及
信号生成部，其根据所述检出信号，生成指令是否使所述驱动电流的电流量变化的指令信号，
所述通信部，向所述发送装置输出所述指令信号。
25、如权利要求24所述的接收侧接口，其特征在于：所述通信部，包括：与所述传输线路的第2端部连接的第1端子；和
与不同于所述传输线路的控制信号线连接，输出所述指令信号的第2端子。
26、如权利要求24所述的接收侧接口，其特征在于：所述发送装置，可以通过所述所定的驱动电流驱动所述传输线路而发送信号；
以分时方式进行来自所述传输线路的信号的接收、和所述指令信号的发送。
27、如权利要求24所述的接收侧接口，其特征在于：利用所述所定的驱动电流驱动所述传输线路的所述发送装置的输出阻抗值，小于从所述端子部到所述信号生成部的输出阻抗值。
28、如权利要求24所述的接收侧接口，其特征在于：所述接收侧接口输出所述指令信号之际的传输信号的速度，比所述驱动电流控制部驱动所述传输线路而传输信号的速度慢。
29、一种接口系统，具有权利要求19所述的发送侧接口及权利要求24所述的接收侧接口，利用所述传输线路，连接所述发送侧接口与所述接收侧接口。
30、一种发送侧芯片，是通过传输线路做媒介而与接收侧芯片连接，和所述接收侧芯片一起构成信号传输系统的发送侧芯片，具有：
通信部，其与所述传输线路的第1端部连接；和
驱动电流控制部，其利用所定的驱动电流驱动所述传输线路，并且根据控制信号，使所述驱动电流的电流量变化，
所述通信部，从与所述传输线路的第2端部连接的所述接收装置，接收作为所述控制信号的、指令是否使驱动电流的电流量变化的、根据在所述传输线路的所述第2端部一侧检出的信号值是否在规定的范围而生成的指令信号。
31、如权利要求30所述的发送侧芯片，其特征在于：所述通信部，包括：与所述传输线路的第1端部连接的第1端子；和
与不同于所述传输线路的控制信号线连接，取得所述指令信号的第2端子。
32、如权利要求30所述的发送侧芯片，其特征在于：所述驱动电流控制部，可以驱动所述传输线路而发送信号；
以分时方式进行来自所述驱动电流控制部的信号的发送、和所述控制信号的接收。
33、如权利要求30所述的发送侧芯片，其特征在于：所述驱动电流控制部驱动所述传输线路之际的输出阻抗值，小于输出所述指令信号的所述接收装置的输出阻抗值。
34、如权利要求30所述的发送侧芯片，其特征在于：所述驱动电流控制部，可以驱动所述传输线路而发送信号；
所述驱动电流控制部传输信号的速度，比所述接收装置输出所述指令信号之际的传输信号的速度快。
35、一种接收侧芯片，是通过传输线路做媒介而与发送侧芯片连接，和所述发送侧芯片一起构成信号传输系统的接收侧芯片，所述发送侧芯片与所述传输线路的第1端部连接，
具有：
通信部，其与所述传输线路的第2端部连接，从被所定的驱动电流驱动的所述传输线路取得信号；
检出部，其根据所述通信部取得的所述信号，检出所述传输线路的所述第2端部一侧的信号值，生成表示所述信号值是否进入规定的范围的检出信号；以及
信号生成部，其根据所述检出信号，生成指令是否使所述驱动电流的电流量变化的指令信号，
所述通信部，向所述发送装置输出所述指令信号。
36、如权利要求35所述的接收侧芯片，其特征在于：所述通信部，包括：与所述传输线路的第2端部连接的第1端子；和
与不同于所述传输线路的控制信号线连接，输出所述指令信号的第2端子。
37、如权利要求35所述的接收侧芯片，其特征在于：所述发送装置，可以通过所述所定的驱动电流驱动所述传输线路而发送信号；
以分时方式进行来自所述传输线路的信号的接收、和所述指令信号的发送。
38、如权利要求35所述的接收侧芯片，其特征在于：通过所述所定的驱动电流驱动所述传输线路的所述发送装置的输出阻抗值，小于从所述端子部到所述信号生成部的输出阻抗值。
39、如权利要求35所述的接收侧芯片，其特征在于：所述接收侧芯片输出所述指令信号之际的传输信号的速度，比所述驱动电流控制部驱动所述传输线路而传输信号的速度慢。
40、一种搭载有芯片的基板，具有权利要求30所述的发送侧芯片及权利要求35所述的接收侧芯片，利用所述传输线路，连接所述发送侧芯片与所述接收侧芯片。
41、一种阻抗匹配方法，是设定通过传输线路做媒介而与接收装置连接，和所述接收装置一起构成信号传输系统的发送装置的输出阻抗的方法，所述发送装置具有与所述传输线路的第1端部连接的通信部及驱动所述传输线路的驱动电流控制部，所述接收装置与所述传输线路的第2端部连接，
所述方法，包括：
使所述驱动电流控制部动作，利用所定量的驱动电流驱动所述传输线路的步骤；
作为指令是否使所述驱动电流的电流量变化的控制信号，接收根据在所述传输线路的第2端部一侧检出的信号值是否进入规定的范围而生成的指令信号的步骤；以及
根据所述控制信号，使所述驱动电流的电流量变化的步骤。
42、如权利要求41所述的阻抗匹配方法，其特征在于，所述通信部包括：与所述传输线路的第1端部连接的第1端子，和
与不同于所述传输线路的控制信号线连接的第2端子；
所述接收的步骤，在所述第2端子取得所述指令信号。
43、如权利要求41所述的阻抗匹配方法，其特征在于：所述驱动的步骤，使所述驱动电流控制部动作，驱动所述传输线路而发送信号；
所述方法还包含：以分时方式进行来自所述驱动电流控制部的信号的发送和所述控制信号的接收的步骤。
44、如权利要求41所述的阻抗匹配方法，其特征在于：所述驱动电流控制部驱动所述传输线路之际的输出阻抗值，小于输出所述指令信号的所述接收装置的输出阻抗值。
45、如权利要求41所述的阻抗匹配方法，其特征在于：所述驱动的步骤，使所述驱动电流控制部动作，驱动所述传输线路而发送信号；
所述驱动电流控制部传输信号的速度，比所述接收装置输出所述指令信号之际的传输信号的速度快。
46、一种输出阻抗的设定辅助方法，是在通过传输线路做媒介而与发送装置连接，和所述发送装置一起构成信号传输系统的接收装置中，辅助设定所述发送装置的输出阻抗的方法，所述发送装置与所述传输线路的第1端部连接，所述接收装置具有与所述传输线路的第2端部连接的通信部及检出所定位置的信号值的检出部，
所述方法，包括：
通过所述通信部，从被所定的驱动电流驱动的所述传输线路取得信号的步骤；
根据所述信号，使用所述检出部检出所述传输线路的所述第2端部一侧的信号值的步骤；
生成表示所述信号值是否进入规定的范围的检出信号的步骤；
根据所述检出信号，判定是否使驱动所述传输线路的驱动电流的电流量变化的步骤；
生成表示判定结果的指令信号的步骤；以及
通过所述通信部，向所述发送装置输出所述指令信号的步骤。
47、如权利要求46所述的输出阻抗的设定辅助方法，其特征在于，所述通信部包括：与所述传输线路的第2端部连接的第1端子、和与不同于所述传输线路的控制信号线连接的第2端子；
所述接收的步骤，在所述第2端子取得所述指令信号。
48、如权利要求46所述的输出阻抗的设定辅助方法，其特征在于：所述发送装置，可以利用所述所定的驱动电流驱动所述传输线路而发送信号；
所述方法还包括：以分时方式进行来自所述传输线路的信号的接收和所述指令信号的发送的步骤。
49、如权利要求46所述的输出阻抗的设定辅助方法，其特征在于：利用所述所定的驱动电流驱动所述传输线路的所述发送装置的输出阻抗值，小于从所述端子部到所述信号生成部的输出阻抗值。
50、如权利要求46所述的输出阻抗的设定辅助方法，其特征在于：所述接收装置输出所述指令信号之际的传输信号的速度，比所述驱动电流控制部驱动所述传输线路而传输信号的速度慢。
51、一种计算机程序，是在通过传输线路做媒介与接收装置连接、和所述接收装置一起构成信号传输系统的发送装置中实施的计算机程序，所述发送装置具有与所述传输线路的第1端部连接的通信部及驱动所述传输线路的驱动电流控制部，所述接收装置与所述传输线路的第2端部连接，
所述计算机程序，包括：
使所述驱动电流控制部动作，利用所定量的驱动电流驱动所述传输线路的步骤；
将根据在所述传输线路的第2端部的一侧检出的信号值是否进入规定的范围而生成的指令信号，作为指令是否使所述驱动电流的电流量变化的指令信号的控制信号接收的步骤；
根据所述控制信号，使所述驱动电流的电流量变化的步骤。
52、如权利要求51所述的计算机程序，其特征在于，所述通信部包括：与所述传输线路的第1端部连接的第1端子，与所述传输线路不同的控制信号线连接的第2端子；
在所述第2端子中，接收所述指令信号。
53、如权利要求51所述的计算机程序，其特征在于：所述驱动电流控制部，可以驱动所述传输线路后，发送信号；
使所述发送装置分时发送来自所述驱动电流控制部的信号，和接收所述控制信号。
54、如权利要求51所述的计算机程序，其特征在于：所述驱动电流控制部驱动所述传输线路之际的输出阻抗值，小于输出所述指令信号的所述接收装置的输出阻抗值。
55、如权利要求51所述的计算机程序，其特征在于：所述驱动电流控制部，可以驱动所述传输线路后，发送信号；
所述驱动电流控制部传输信号的速度，比所述接收装置输出所述指令信号之际的传输信号的速度快。
56、一种计算机程序，是在通过传输线路做媒介与发送装置连接、和所述发送装置一起构成信号传输系统的发送装置中实施的计算机程序，所述发送装置与所述传输线路的第1端部连接，所述接收装置具有与所述传输线路的第2端部连接的通信部及检出所定位置的信号值的检出部，
所述计算机程序，包括：
通过所述通信部做媒介，从被所定的驱动电流驱动的所述传输线路取得信号的步骤；
根据所述信号，使用所述检出部，检出所述传输线路的所述第2端部一侧的信号值的步骤；
生成表示所述信号值是否进入规定的范围的检出信号的步骤；
根据所述检出信号，判定是否使驱动所述传输线路的驱动电流的电流量变化的步骤；
生成表示判定结果的指令信号的步骤；
通过所述通信部做媒介，对所述发送装置输出所述指令信号的步骤。
57、如权利要求56所述的计算机程序，其特征在于：所述通信部，还包括：与所述传输线路的第2端部连接的第1端子；与所述传输线路不同的控制信号线连接，输出所述指令信号的第2端子。
使从所述第2端子输出所述指令信号。
58、如权利要求56所述的计算机程序，其特征在于：所述发送装置，可以利用所述所定的驱动电流驱动所述传输线路后，发送信号；
使所述发送装置分时接收来自所述传输线路的信号，和发送所述指令信号。
59、如权利要求56所述的计算机程序，其特征在于：利用所述驱动电流驱动所述传输线路之际的所述发送装置的输出阻抗值，小于从所述端子部到所述信号生成部的输出阻抗值。
60、如权利要求56所述的计算机程序，其特征在于：所述接收装置输出所述指令信号之际的传输信号的速度，比所述驱动电流控制部驱动所述传输线路后传输信号的速度慢。
CNB2004800176107A 2003-06-24 2004-06-18 信号传输系统中使输出阻抗匹配的装置及方法 Expired - Fee Related CN100369379C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003179738 2003-06-24
JP179738/2003 2003-06-24

Publications (2)

Publication Number Publication Date
CN1809960A true CN1809960A (zh) 2006-07-26
CN100369379C CN100369379C (zh) 2008-02-13

Family

ID=33535085

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004800176107A Expired - Fee Related CN100369379C (zh) 2003-06-24 2004-06-18 信号传输系统中使输出阻抗匹配的装置及方法

Country Status (6)

Country Link
US (1) US7164286B2 (zh)
EP (1) EP1643647A4 (zh)
JP (1) JP4392407B2 (zh)
CN (1) CN100369379C (zh)
TW (1) TWI353112B (zh)
WO (1) WO2004114522A1 (zh)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101383162A (zh) * 2007-08-17 2009-03-11 索尼株式会社 信号输出电路、光学拾取器和光学设备
CN102131365A (zh) * 2010-01-20 2011-07-20 上海同畅信息技术有限公司 数码电子产品的实现系统
CN101969741B (zh) * 2009-07-27 2012-04-25 上海同畅信息技术有限公司 硬件开发平台和硬件开发方法
CN107818802A (zh) * 2016-09-13 2018-03-20 东芝存储器株式会社 半导体装置及存储器系统
CN109937390A (zh) * 2016-10-31 2019-06-25 雅马哈株式会社 致动器的驱动控制装置
WO2020047723A1 (zh) * 2018-09-03 2020-03-12 深圳市汇顶科技股份有限公司 数据接口、芯片和芯片系统

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007013807A (ja) * 2005-07-01 2007-01-18 Sharp Corp 電子回路および信号供給方法
DE102005048889A1 (de) * 2005-10-12 2007-04-19 BSH Bosch und Siemens Hausgeräte GmbH Schnittstellenanordnung mit galvanischer Trennung für den Anschluss an ein elektrisches Gerät, insbesondere Hausgerät
TW200734901A (en) * 2006-03-06 2007-09-16 Benq Corp Image-signal adapter which receives electric power from a computer
JP4810297B2 (ja) * 2006-05-08 2011-11-09 エヌイーシーコンピュータテクノ株式会社 情報処理システム、情報処理装置、インピーダンス調整方法及びプログラム
US7528626B2 (en) * 2006-06-30 2009-05-05 Hynix Semiconductor Inc. Semiconductor memory device with ZQ calibration circuit
TW200834407A (en) * 2007-02-05 2008-08-16 Prolific Technology Inc A storage device with automatic interface-switching function
KR100863535B1 (ko) * 2007-11-02 2008-10-15 주식회사 하이닉스반도체 온 다이 터미네이션 장치 및 이를 포함하는 반도체메모리장치
JP5093346B2 (ja) * 2008-05-15 2012-12-12 富士通株式会社 ドライバの出力電流調整方法、ドライバの出力電流調整装置及び電子装置
TWI449921B (zh) 2011-12-21 2014-08-21 Acer Inc 調整電能消耗的裝置及其方法
JP6295559B2 (ja) * 2013-09-13 2018-03-20 株式会社リコー 信号送信装置、信号受信装置及び信号伝送システム
CN103731990B (zh) * 2013-12-20 2017-02-15 龙芯中科技术有限公司 带有过孔的传输线的阻抗匹配的方法和装置
JP5796654B1 (ja) * 2014-03-27 2015-10-21 日本電気株式会社 信号伝送システム、送信装置、信号伝送方法、および送信装置制御プログラム
CN104935286A (zh) * 2015-06-16 2015-09-23 山东超越数控电子有限公司 一种实现高速数字电路阻抗匹配最优化的方法
US11668792B2 (en) 2019-08-20 2023-06-06 Infineon Technologies Ag Safety compliant receiver monitoring
US11221398B2 (en) 2019-08-20 2022-01-11 Infineon Technologies Ag Safety compliant receiver monitoring

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5585741B1 (en) * 1994-04-22 2000-05-02 Unitrode Corp Impedance emulator
JP3022777B2 (ja) * 1996-08-06 2000-03-21 新潟日本電気株式会社 メモリコントローラ
JPH10261948A (ja) * 1997-03-17 1998-09-29 Nec Corp 出力インピーダンス自己補正回路付半導体集積回路
JP3156638B2 (ja) * 1997-06-24 2001-04-16 日本電気株式会社 出力インピーダンス調整回路内蔵半導体集積回路
JP3693877B2 (ja) * 1999-04-08 2005-09-14 三菱電機株式会社 デジタル信号出力回路
US6487250B1 (en) * 1999-04-08 2002-11-26 Mitsubishi Denki Kabushiki Kaisha Signal output system
JP2001127614A (ja) * 1999-10-29 2001-05-11 Nec Corp 半導体集積回路及びそのインピーダンス制御方法
JP2001217705A (ja) * 2000-01-31 2001-08-10 Fujitsu Ltd Ｌｓｉデバイス
WO2002045268A1 (fr) * 2000-11-30 2002-06-06 Hitachi, Ltd Circuit integre a semi-conducteurs et systeme de traitement de donnees
AU2002309365A1 (en) * 2001-05-21 2002-12-03 Igor Anatolievich Abrosimov Method and apparatus for impedance matching in a transmission
JP3558054B2 (ja) * 2001-06-21 2004-08-25 日本電気株式会社 インピーダンス整合回路
JP3613206B2 (ja) * 2001-06-25 2005-01-26 日本電気株式会社 半導体ｉｃの出力インピーダンス整合方式およびその整合方法
US6597198B2 (en) * 2001-10-05 2003-07-22 Intel Corporation Current mode bidirectional port with data channel used for synchronization

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101383162A (zh) * 2007-08-17 2009-03-11 索尼株式会社 信号输出电路、光学拾取器和光学设备
CN101969741B (zh) * 2009-07-27 2012-04-25 上海同畅信息技术有限公司 硬件开发平台和硬件开发方法
CN102131365A (zh) * 2010-01-20 2011-07-20 上海同畅信息技术有限公司 数码电子产品的实现系统
CN107818802A (zh) * 2016-09-13 2018-03-20 东芝存储器株式会社 半导体装置及存储器系统
CN107818802B (zh) * 2016-09-13 2021-06-11 东芝存储器株式会社 半导体装置及存储器系统
CN109937390A (zh) * 2016-10-31 2019-06-25 雅马哈株式会社 致动器的驱动控制装置
CN109937390B (zh) * 2016-10-31 2022-11-15 雅马哈株式会社 致动器的驱动控制装置
WO2020047723A1 (zh) * 2018-09-03 2020-03-12 深圳市汇顶科技股份有限公司 数据接口、芯片和芯片系统

Also Published As

Publication number Publication date
TWI353112B (en) 2011-11-21
TW200509530A (en) 2005-03-01
JPWO2004114522A1 (ja) 2006-08-03
WO2004114522A1 (ja) 2004-12-29
EP1643647A1 (en) 2006-04-05
US20060250158A1 (en) 2006-11-09
CN100369379C (zh) 2008-02-13
US7164286B2 (en) 2007-01-16
EP1643647A4 (en) 2006-06-14
JP4392407B2 (ja) 2010-01-06

Similar Documents

Publication Publication Date Title
CN1809960A (zh) 信号传输系统中使输出阻抗匹配的装置及方法
CN1193556C (zh) 信号传输装置
CN1210868C (zh) 驱动装置
CN1702635A (zh) 高速接口电路检查模块、高速接口电路检查对象模块和高速接口电路检查方法
CN101060507A (zh) 数据通信设备、数据通信系统和数据通信方法
CN1228721C (zh) 集成电路装置、电子装置
CN1702640A (zh) 发送电路、数据传输控制装置及电子设备
CN1556928A (zh) 连接单元、被测量组件搭载板、探针卡以及组件接口部
CN1478319A (zh) 相电流检测装置
CN1679013A (zh) 同步多信道通用串行总线
CN1750526A (zh) 数字信号传送装置
CN1667962A (zh) 数据传输控制装置及电子设备
CN1416138A (zh) 半导体装置
CN1534496A (zh) 控制个人计算机卡连接的方法和装置及其被动卡适配卡
CN1384349A (zh) 光电传感器
CN1819926A (zh) 电源装置及通信系统
CN1558332A (zh) 一种实现自动读写内部集成电路设备的装置和方法
CN1933465A (zh) 消除差分传输时延差的实现方法及装置
CN1527386A (zh) 具有结构简单的温度检测电路的半导体集成电路
CN1099753C (zh) 电源装置
CN1592353A (zh) 控制设备、智能卡读取激活设备和相关产品
CN1385792A (zh) 发送电路、数据传输控制装置及电子机器
CN1853411A (zh) 数字电视接收机用模块以及具有该模块的数字电视接收机
CN1421993A (zh) 时钟产生电路和时钟产生方法
CN1729400A (zh) 半导体试验装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
C17 Cessation of patent right
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20080213

Termination date: 20130618