CN1385792A - 发送电路、数据传输控制装置及电子机器 - Google Patents

Abstract

提供一种能使进行电流驱动的高速数据传输稳定化的发送电路、数据传输控制装置及电子机器。数据传输控制装置中包含的HS电流驱动器(发送电路)50包括连接在第一电源AVDD和结点ND之间的电流源70;以及一端连接在结点ND上的开关元件SW1～SW3。开关元件SW1的另一端连接在DP端子72上。开关元件SW2的另一端连接在DM端子74上。开关元件SW3的另一端连接在DA端子76上。在发送电路内部或外部,DA端子76连接在第二电源AVSS上。各开关元件导通时,从结点ND到开关元件SW1～SW3的各电流路径的阻抗相等,避免在非信号发送期间结点ND的电压上升。

Description

发送电路、数据传输控制装置及电子机器

技术领域

本发明涉及发送电路、数据传输控制装置及电子机器。

背景技术

近年来，作为连接个人计算机和外围机器(广义地说，电子机器)用的接口标准，注意力集中在USB(Universal Serial Bus)上。该USB的优点在于：能用同一标准的连接器连接迄今用各种标准的连接器连接的鼠标器、键盘和打印机等外围机器，同时能实现所谓的插头和工作或热插头。

另一方面，该USB的问题在于：同样作为串行总线接口标准，与引人注目的IEEE1394相比，传输速度慢。

现在，所制定的USB2.0标准引人注目，该USB2.0标准既具有对现有的USB1.1标准的低位互换性，又能实现比USB1.1的速度格外高的480Mbps(HS模式)大小的数据传输速度。另外，还正在制定定义了关于USB2.0的物理层电路、以及逻辑层电路的一部分的接口标准的UTM1(USB2.0 Transceiver Macrocell Interface)。

其次，在该USB2.0中，除了用现有的USB1.1定义的FS(Fu11Speed)模式以外，还准备了称为HS(High Speed)模式的传输模式。在该HS模式中能用480Mbps进行数据传输，所以与用12Mbps进行数据传输的FS模式相比，能实现速度格外高的数据传输。因此，如果采用USB2.0，则能将最佳的接口提供给要求传输速度高的硬盘驱动器和光盘驱动器等存储机器。

在USB2.0中，规定了旨在利用电流驱动器进行HS模式的数据传输。可是，并未具体地规定该结构，为了工作的稳定，希望来自电流驱动器的电流正常地流动，说到这一点并不过分。

因此，例如关于USB2.0中规定的HS模式的电流驱动器这样的驱动器的结构，在采用低成本的工艺时也能实现高速的数据传输和稳定工作的情况下，应如何处理电流驱动器的驱动电流成为重要的课题。

发明内容

本发明就是鉴于以上这样的课题而完成的，其目的在于提供一种能使进行电流驱动的高速数据传输稳定化的发送电路、数据传输控制装置及电子机器。

为了解决上述课题，本发明涉及发送电路，它是一种通过构成差动对的第一及第二信号线发送信号的发送电路，包括：连接在第一电源和所给予的结点之间的电流源；安插在上述结点和上述第一信号线之间的第一开关元件；安插在上述结点和上述第二信号线之间的第二开关元件；以及安插在上述结点和第二电源之间的第三开关元件，在信号发送期间，通过上述第一及第二开关元件中的某一者，利用上述电流源的电流驱动上述第一或第二信号线，在信号发送期间以外，通过上述第三开关元件将上述结点连接在第二电源上。

在本发明中，在用电流驱动构成差动对的第一及第二信号线的情况下，将电流源的电流供给所给予的结点，同时互异地控制连接在该结点上的第一及第二开关元件，将电流供给应发送的信号线。另外，在发送信号期间以外，将导通的第三开关元件连接在该结点上，在信号发送期间以外使来自电流源的电流流经第三开关元件。因此，在信号发送期间以外，能避免由于没有电流源的电流路径而引起的结点的电压上升，所以解决从非信号发送期间切换到信号发送期间最初的发送信号电平变得非常高的问题，能谋求由电流驱动进行的发送工作的稳定化。

例如，在通过电流驱动进行每次发送时不能进行工作开始及工作控制的高速的信号发送的情况下，能同时兼顾高速的信号发送和工作的稳定性。

另外电流源也可以是恒定电流源。

另外，本发明涉及发送电路，它是一种通过由利用所给予的阻抗Z0构成终端的第一及第二信号线构成的差动对的信号线发送信号的发送电路，包括：连接在第一电源和所给予的结点之间的电流源；安插在上述结点和上述第一信号线之间、在导通了的情况下具有与阻抗Z0大致相等的阻抗的第一晶体管；安插在上述结点和上述第二信号线之间、在导通了的情况下具有与阻抗Z0大致相等的阻抗的第二晶体管；以及安插在上述结点和第二电源之间、在导通了的情况下具有与阻抗Z0的二倍大致相等的阻抗的第三晶体管，在信号发送期间，通过上述第一及第二晶体管中的某一者，利用上述电流源驱动上述第一或第二信号线，在信号发送期间以外，通过第三晶体管将上述结点连接在第二电源上。

这里，所给予的阻抗Z0能取得任意的阻抗值。

在本发明中，在用电流驱动构成差动对的第一及第二信号线的情况下，将电流源的电流供给所给予的结点，同时互异地控制连接在该结点上的第一及第二晶体管，将电流供给应发送的信号线。另外，在发送信号期间以外，将导通的第三晶体管连接在该结点上，在信号发送期间以外使来自电流源的电流流经第三晶体管。另外，这样构成各晶体管：在第一及第二信号线分别用所给予的阻抗Z0构成终端的情况下，第一晶体管导通时的阻抗与阻抗Z0大致相等，第二晶体管导通时的阻抗与阻抗Z0大致相等，第三晶体管导通时的阻抗与阻抗“2×Z0”大致相等。

因此，从电流源的电流所供给的结点算起的输出阻抗，决定了通过第一～第三晶体管的各路径分别用阻抗“2×Z0”构成终端。因此，在信号发送期间及非信号发送期间，即使第一～第三晶体管中的某一个导通时，也能使连接在结点上的阻抗大致等效。其结果，即使第一～第三晶体管中的某一个导通时，也能使来自电流源的电流所供给的结点的电压的变化大致相同，能使信号发送期间输出的信号的波形成为等效的波形。

另外本发明包括其一端连接在第二电源上，具有与阻抗Z0大致相等的阻抗的负载元件，上述第三晶体管在导通了的情况下具有与阻抗Z0大致相等的阻抗，也可以安插在上述负载元件的另一端和上述结点之间。

在本发明中，连接在所给予的结点上的第三晶体管导通时的阻抗与阻抗Z0大致相等，用与阻抗Z0大致相等的阻抗使第三晶体管成为终端。即使这样构成，从电流源的电流所供给的结点算起的输出阻抗，通过第一～第三晶体管的各路径也能分别用阻抗“2×Z0”构成终端。因此，在信号发送期间及非信号发送期间，即使第一～第三晶体管中的某一个导通时，也能使连接在结点上的阻抗大致等效。能使来自电流源的电流所供给的结点的电压的变化大致相同。因此，能使信号发送期间输出的信号的波形成为等效的波形。

另外，本发明涉及发送电路，它是一种通过由利用所给予的阻抗Z0构成终端的第一及第二信号线构成的差动对的信号线发送信号的发送电路，包括：连接在第一电源和所给予的结点之间的电流源；连接在上述第一及第二信号线上的第一及第二连接端子；在外部连接在第二电源上的第三连接端子；安插在上述结点和上述第一连接端子之间、在导通了的情况下具有与阻抗Z0/2大致相等的阻抗的第一晶体管；安插在上述结点和上述第二连接端子之间、在导通了的情况下具有与阻抗Z0/2大致相等的阻抗的第二晶体管；安插在上述结点和第三连接端子之间、在导通了的情况下具有与阻抗Z0大致相等的阻抗的第三晶体管；连接在连接上述第一晶体管和上述第一连接端子的第一发送信号线和第二电源之间、具有与阻抗Z0大致相等的阻抗的第一负载元件；以及连接在连接上述第二晶体管和上述第二连接端子的第二发送信号线和第二电源之间、具有与阻抗Z0大致相等的阻抗的第二负载元件，在信号发送期间，通过上述第一及第二晶体管中的某一者，利用上述电流源驱动上述第一或第二信号线，在信号发送期间以外，通过上述第三晶体管将上述结点连接在第二电源上。

这里，所谓的第一～第三连接端子是指导电性地连接发送电路和外部的电路用的端子而言。作为这样的第一～第三连接端子，例如有：在半导体基板上设置了发送电路的情况下，与设置在同一基板上的另一电路连接用的连接焊接区；在组装在半导体集成装置中的情况下，与外部的装置连接用的外部端子或I/O焊接区等。

在本发明中，在用电流驱动构成差动对的第一及第二信号线的情况下，将电流源的电流供给所给予的结点，同时互异地控制连接在该结点上的第一及第二晶体管，将电流供给连接在应发送的信号线上的第一及第二连接端子。另外，在发送信号期间以外，将导通的第三晶体管连接在该结点上，在信号发送期间以外使来自电流源的电流经由第三晶体管流到第三连接端子上。另外，这样构成各晶体管：在第一及第二信号线分别用所给予的阻抗Z0构成终端的情况下，第一晶体管导通时与阻抗Z0/2大致相等，第二晶体管导通时与阻抗Z0/2大致相等，第三晶体管导通时与阻抗Z0大致相等。另外，将具有与阻抗Z0大致相等的阻抗的第一负载元件连接在第一发送信号线和第二电源之间，将具有与阻抗Z0大致相等的阻抗的第二负载元件连接在第二发送信号线和第二电源之间。

因此，从电流源的电流所供给的结点算起的输出阻抗，决定了通过第一～第三晶体管的各路径分别用阻抗Z0构成终端。因此，在信号发送期间及非信号发送期间，即使第一～第三晶体管中的某一个导通时，也能使连接在结点上的阻抗大致等效。其结果，即使第一～第三晶体管中的某一个导通时，也能使来自电流源的电流所供给的结点的电压的变化大致相同，能使信号发送期间输出的信号的波形成为等效的波形。

另外本发明包括连接在上述第三晶体管和上述第三连接端子之间、具有与阻抗Z0/2大致相等的阻抗的第三负载元件，上述第三晶体管在导通了的情况下具有与阻抗Z0/2大致相等的阻抗。

如果采用本发明，则由于第三晶体管导通时的阻抗与阻抗Z0/2大致相等，将阻抗为Z0/2的第三负载元件连接在该第三晶体管和第三连接端子之间，所以从电流源的电流所供给的结点算起的输出阻抗，决定了通过第一～第三晶体管的各路径分别用阻抗Z0构成终端。因此，能获得与上述发明同样的效果。此外，由于能使连接在所给予的结点上的各晶体管的形状相同，所以能吸收由工序变化引起的各晶体管导通时的阻抗变化。

另外本发明的上述第三晶体管导通时具有与阻抗Z0/2大致相等的阻抗，上述第三连接端子在外部用与阻抗Z0/2大致相等的阻抗构成终端即可。

在本发明中，由于第三晶体管导通时的阻抗与阻抗Z0/2大致相等，在外部将阻抗为Z0/2的第三负载元件连接在第三连接端子上，所以从电流源的电流所供给的结点算起的输出阻抗，决定了通过第一～第三晶体管的各路径分别用阻抗Z0构成终端。因此，能获得与上述发明同样的效果。此外，由于能使连接在所给予的结点上的各晶体管的形状相同，所以能吸收由工序变化引起的各晶体管导通时的阻抗变化，同时由于在装置内不需要设置负载元件，所以能谋求发送电路的小型化、低成本化。

另外本发明包括连接在连接上述第三晶体管和上述第三连接端子的第三发送信号线和第二电源之间、具有与阻抗Z0大致相等的阻抗的第四负载元件，上述第三晶体管导通时具有与阻抗Z0/2大致相等的阻抗，上述第三连接端子在外部用与阻抗Z0/2大致相等的阻抗构成终端即可。

在本发明中，由于第三晶体管导通时的阻抗与阻抗Z0/2大致相等，将具有与阻抗Z0大致相等的阻抗的第四负载元件连接在第三信号线和第二电源之间，在外部用阻抗Z0使第三连接端子构成终端，所以从电流源的电流所供给的结点算起的输出阻抗，决定了通过第一～第三晶体管的各路径分别用阻抗Z0构成终端。因此，在信号发送期间及非信号发送期间，即使第一～第三晶体管中的某一个导通时，也能使连接在结点上的阻抗大致等效。其结果，即使第一～第三晶体管中的某一个导通时，也能使来自电流源的电流所供给的结点的电压的变化大致相同，能使信号发送期间输出的信号的波形成为等效的波形。另外，由于能使连接在所给予的结点上的各晶体管的形状相同，所以能吸收由工序变化引起的各晶体管导通时的阻抗变化。另外，由于连接在各连接端子上的晶体管及布线呈相同的结构，所以能灵活地使用单元，能减少布局配置等的设计工时，同时容易使从焊接区输出的信号的特性一致。

另外本发明包括连接在上述第三晶体管和第二电源之间、具有与阻抗Z0/2大致相等的阻抗的第五负载元件，上述第三晶体管导通时具有与阻抗Z0/2大致相等的阻抗，上述第三连接端子也可以省略。

在本发明中，由于第三晶体管导通时的阻抗与阻抗Z0/2大致相等，省略第三连接端子，在第三信号线和第二电源之间由具有阻抗Z0/2的第五负载元件使电流源的电流所供给的结点构成终端，所以从该结点算起的输出阻抗，决定了通过第一～第三晶体管的各路径分别用阻抗Z0构成终端。因此，在信号发送期间及非信号发送期间，即使第一～第三晶体管中的某一个导通时，也能使连接在结点上的阻抗大致等效。其结果，即使第一～第三晶体管中的某一个导通时，也能使来自电流源的电流所供给的结点的电压的变化大致相同，能使信号发送期间输出的信号的波形成为等效的波形。另外，由于能使连接在结点上的各晶体管的形状相同，所以能吸收由工序变化引起的各晶体管导通时的阻抗变化。另外，由于减少了第三连接端子，所以能实现电路规模的缩小及低成本化。

另外本发明的上述第一至第三晶体管中至少一个也可以是n型MOS晶体管。

如果采用本发明，则由于能使被输入各晶体管的栅极端子上的栅极信号的激活方向和通过各晶体管发送的发送信号的激活方向相同，所以与p型MOS晶体管相比，能谋求缩小元件的面积，同时能除去加在发送信号上的噪声，能生成可靠性高的发送信号。

另外本发明的通过构成差动对的第一及第二信号线发送的信号也可以是USB(Universal Serial Bus)标准中规定的信号。

在此情况下作为所给予的接口标准，能采用USB2.0标准或者将USB2.0标准进一步发展了的标准。

另外本发明的数据传输控制装置能包括进行所给予的发送处理的电路、以及发送基于上述发送处理的信号的上述任意的发送电路。

如果采用本发明，则由于包括上述的发送电路构成，所以能提供一种实现数据的高速传输、而且工作的稳定性高的数据传输控制装置。

另外本发明的电子机器能包括上述的数据传输控制装置、以及进行通过上述数据传输控制装置及总线传输的数据的输出处理或取入处理或存储处理的装置。

如果采用本发明，则由于能将高速地传输数据且工作稳定的数据传输控制装置组装在电子机器中，所以能提高电子机器的性能。

附图的简单说明

图1是表示能适用本发明的发送电路的数据传输控制装置的结构之一例的结构图。

图2是表示用HS模式进行数据传输时的收发系统的主要结构部分之一例的结构图。

图3是表示HS电流驱动器的结构的简略结构图。

图4是表示利用HS电流驱动器发送的差动对的发送信号的波形之一例的说明图。

图5是表示第一实施形态的发送电路的结构例的结构图。

图6是表示利用第一实施形态的发送电路发送的差动对的发送信号的波形之一例的说明图。

图7A是模式地表示作为开关元件使用n型MOS晶体管时的发送信号的波形概要的说明图。图7B是模式地表示作为开关元件使用p型MOS晶体管时的发送信号的波形概要的说明图。

图8是表示第二实施形态的发送电路的结构例的结构图。

图9是表示第三实施形态的发送电路的结构例的结构图。

图10是表示第四实施形态的发送电路的结构例的结构图。

图11是表示第五实施形态的发送电路的结构例的结构图。

图12A、图12B、图12C是各种电子机器的内部框图的例。

图13A、图13B、图13C是各种电子机器的外观图的例。

实施发明的具体方式

以下，用附图详细说明本发明的优选实施形态。

1.USB2.0

如果采用USB2.0，则USB1.1或USB2.0对应的多个外围机器能通过插孔装置连接在作为管理总线的主装置的个人计算机上。

USB2.0对应的主控制器安装在这样的主装置中。主控制器判断连接的机器对应于USB1.1还是对应于USB2.0，控制通过总线的数据传输。

另外，例如与USB2.0对应的插孔控制器安装在插孔装置中。插孔控制器判断连接的外围机器对应于USB1.1还是对应于USB2.0，控制总线传输方式。

另外，对应于USB1.1或USB2.0的装置控制器安装在外围机器中。例如，在装置控制器对应于USB2.0的情况下，该装置控制器包括对应于USB1.1及USB2.0的接口标准的物理层电路、以及进行对应于所安装的外围机器的数据传输控制的逻辑层电路。

本发明的发送电路例如能适用于用这样的USB2.0规定的传输模式进行数据传输的物理层电路中包含的发送电路。另外，本发明的发送电路如果是利用电流驱动进行信号发送的发送电路，则其适用对象不限定于数据传输控制装置。

2.数据传输控制装置

图1中示出了能适用本发明的发送电路的数据传输控制装置的结构之一例。

该数据传输控制装置包括逻辑层电路和物理层电路。

逻辑层电路包括：数据处理电路10、HS(High Speed)电路20、FS(Full Speed)电路30。物理层电路包括模拟前端电路40。另外，该数据传输控制装置不需要包括图1所示的全部电路块，也可以将它们的一部分省略构成。

数据处理电路(广义地说，进行数据传输用的所给予的电路)10进行以USB2.0为依据的数据传输用的各种发送处理及接收处理。更具体地说，发送时进行将SYNC(SYNChronization)、SOP(Start OfPacket)、EOP(End Of Packet)附加在发送数据中的处理、以及位填塞处理等。另一方面，接收时，数据处理电路检测接收数据的SYNC、SOP、EOP，进行擦除处理、以及位反填塞处理等。另外，数据处理电路10还进行生成控制数据的收发用的各种时序信号的处理。这样的数据处理电路10连接在SIR(Serial Interface Engine)上。

SIE包括识别USB信息包ID和地址用的SIE控制逻辑、以及进行终端编号的识别和FIFO控制等终端处理用的终端逻辑。

HS电路20是进行数据传输速度为480Mbps的HS(High Speed)的数据收发用的逻辑电路。

FS电路30是进行数据传输速度为12Mbps的FS(Full Speed)的数据收发用的逻辑电路。

模拟前端电路40是包括进行FS或HS模式的收发用的驱动器或接收机的模拟电路。在USB中，根据使用DP(Data+)和DM(Data-)的差动对的信号，收发数据。

此外，该数据传输控制装置还包括：HS电路20中使用的480MHz的时钟、生成装置内部及SIE中用的60MHz的时钟的时钟电路(图中未示出)、以及生成模拟前端电路40的各种控制信号的控制电路(图中未示出)。

HS电路20包括DLL(Delay Line PLL)电路22、弹性缓冲器(elasticity buffer)24。

DLL电路22根据由图中未示出的时钟生成电路生成的时钟、以及接收信号，生成数据的取样时钟。

弹性缓冲器24是吸收装置内部和外部装置(连接在总线上的外部装置)的时钟频率差(时钟脉冲漂移)等用的电路。

在USB2.0中，作为传输模式定义HS模式和FS模式。HS模式是由USB2.0新定义的传输模式。FS模式是现有的USB1.1中已经定义的传输模式。

在HS模式中，通过HS电路20，在数据处理电路10和模拟前端电路40之间进行数据的收发。

在FS模式中，通过FS电路30，在数据处理电路10和模拟前端电路40之间进行数据的收发。

因此，在模拟前端电路40中，个别地设置用HS模式收发作为差动对的收发信号的DP、DM用的HS模式用驱动器及接收机、以及用FS模式收发作为差动对的收发信号的DP、DM用的FS模式用驱动器及接收机。

更具体地说，模拟前端电路40包括：FS驱动器42、FS差动数据接收机44、SE(Single ended)_DP接收机46、SE_DM接收机48、HS电流驱动器(广义地说，发送电路)50、低速用HS_SQ(SQuelch)_L电路52、高速用HS_SQ电路54、HS差动数据接收机56。

FS驱动器42在FS模式中，作为由DP、DM构成的差动对的发送信号，输出由来自FS_DPout及FS_DMout构成的差动对的发送信号。该FS驱动器42利用来自FS电路30的FS_OutDis进行输出控制。

FS差动接收机44在FS模式中，放大DP及DM的差动对的接收信号，作为FS_DaIn输出给FS电路30。该FS差动接收机44利用FS_CompEnb进行放大控制。

SE_DP接收机46在FS模式中，放大作为单端的接收信号的DP，作为SE_DPin输出给FS电路30。

SE_DM接收机48在FS模式中，放大作为单端的接收信号的DM，作为SE_DMin输出给FS电路30。

HS电流驱动器50在HS模式中，放大由来自HS电路20的HS_DPout及HS_DMout构成的差动对的发送信号，作为由DP及DM构成的差动对的发送信号输出。该HS电流驱动器50利用来自HS电路20的HS_OutDis进行输出控制，同时利用HS_CurrentSourceEnb进行驱动电流的控制。

低速用HS_SQ_L电路52精度良好地检测DP及DM的差动对的发送信号的有无，作为信号检测结果，输出HS_SQ_L。该低速用HS_SQ_L电路52利用HS_SQ_L_Enb进行工作控制，利用HS_SQ_L_Pwr进行省电控制。

高速用HS_SQ电路54在HS模式中，检测DP及DM的差动对的接收信号的有无，作为信号检测结果，将HS_SQ输出给HS电路20。该高速用HS_SQ电路54利用来自HS电路20的HS_SQ_L_Enb进行工作控制，利用HS_SQ_Pwr进行省电控制。

HS差动接收机56在HS模式中，放大通过DP及DM的差动对的接收信号，输出HS_DataIn、HS_DataIn_L。该HS差动接收机56利用HS_RxEnb进行放大控制。

差动对的收发信号DP、DM中的DP通过SWA及上拉电阻Rpu，(导电性地)连接在电源电压3.3V上。另外，差动对的收发信号中的DM连接在SWB上。由RpuEnb控制SWA及SWB。如果考虑负载平衡，则关于DM，也可以通过SWB连接与上拉电阻Rpu相等的电阻。RpuEnb在FS模式时，至少利用SWA将DP连接在上拉电阻Rpu上。

这样数据传输控制装置包括对应于HS模式和FS模式的传输速度的驱动器及接收机构成。

2.1收发系统的结构

图2中示出了用图1所示的数据传输控制装置按照HS模式进行数据传输时的收发系统的主要结构的一例。

在按照HS模式进行数据传输的情况下，包含上述的物理层电路的发送侧数据传输控制装置60-T和接收侧数据传输控制装置60-R通过传输差动对的收发信号DP、DM的差动对的信号线(广义地说，第一及第二信号线)62-1、62-2连接。

如上所述，如果采用USB2.0，则分别个别地设置对应于HS模式和FS模式的传输速度的驱动器和接收机。因此，各种模式的驱动器及接收机共同连接在差动对的信号线(第一及第二信号线62-1、62-2)上。

发送侧的数据传输控制装置60-T的模拟前端电路至少包括FS驱动器42-T、HS电流驱动器50-T。接收侧的数据传输控制装置60-R的模拟前端电路至少包括FS驱动器42-R、HS差动数据接收机56-R。

在USB2.0中，规定HS模式的数据传输时的输出阻抗Z0(45Ω±10％)，在数据传输控制装置内具有与该输出阻抗等效的阻抗Rs的终端用电阻连接在各第一及第二信号线62-1、62-2上。

16该终端用电阻连接在FS驱动器上。因此，在HS模式中通过将FS驱动器驱动为“0”，该终端用电阻能作为HS模式的信号线的终端电阻灵活使用。

FS驱动器42-T通过例如由图1所示的FS_OutDis进行的输出控制，将第一及第二信号线62-1、62-2驱动为“0”。其结果，在发送侧的数据传输控制装置60-T内，第一及第二信号线62-1、62-2通过终端用电阻被下拉。

另外，HS电流驱动器50-T通过例如由图1所示的HS_OutDis进行的输出控制、由HS_CurrentSourceEnb进行的驱动电流的供给控制，放大由来自图中未示出的HS电路的HS_DPout及HS_DMout构成的差动对的发送信号。

另一方面，FS驱动器42-R通过例如由图1所示的FS_OutDis进行的输出控制，将第一及第二信号线62-1、62-2驱动为“0”。其结果，在接收侧的数据传输控制装置60-R内，第一及第二信号线62-1、62-2通过终端用电阻被下拉。

另外，HS差动数据接收机56-R通过例如由图1所示的HS_RxEnb进行的输出控制，放大第一及第二信号线62-1、62-2的差动对的接收信号，输出HS_DataIn、HS_DataIn_L。

这样发送侧的数据传输控制装置60-T的HS电流驱动器50-T在发送侧及接收侧，根据发送信号分别对用终端用电阻构成终端的第一及第二信号线62-1、62-2进行电流驱动。

3.发送电路

3.1电流路径

图3中示出了这样的HS电流驱动器的结构概要。

HS电流驱动器50包括连接在第一电源AVDD和结点ND之间的电流源70、以及其一端连接在结点ND上的开关元件SW1～SW3。开关元件SW1的另一端连接在DP端子(广义地说，连接端子)72上。开关元件SW2的另一端连接在DM端子74上。开关元件SW3的另一端连接在DA端子76上。DA端子76在电路内部或电路外部连接在第二电源AVSS上。

在电流驱动器被集成化在半导体集成装置中的情况下，作为DP端子72的DP焊接区、作为DM端子74的DM焊接区、作为DA端子76的DA焊接区(或AVSS焊接区)都与电流源70导电性地连接。这里，焊接区是指沿着例如半导体集成装置的外缘部分配置的作为连接端子的电极而言，各焊接区导电性地对应地连接在组件的各端子上。

这样的HS电流驱动器50通过互异地控制开关元件SW1～SW3，来自电流源70的电流流入DP端子72、DM端子74、DA端子76中的某一个中。

更具体地说，在发送DP“1”的情况下，HS电流驱动器50利用HS_DPout使开关元件SW1导通，使开关元件SW2及SW3阻断，来自电流源70的电流流入DP端子72中。

在发送DM“1”的情况下，HS电流驱动器50利用HS_DMout使开关元件SW2导通，使开关元件SW1及SW3阻断，来自电流源70的电流流入DM端子74中。

在DP“1”或DM“1”的信号发送期间以外的非信号发送期间，HS电流驱动器50利用HS_OutDis使开关元件SW3导通，使开关元件SW1及SW2阻断，来自电流源70的电流流入DA端子76中。

通过这样处理，在非信号发送期间在未设置来自电流源70的电流的路径的情况下，能避免发生结点ND的电压上升。

在图4中示出了由HS电流驱动器发送的差动对的发送信号的波形的一例。

如图3所示，HS电流驱动器50从图中未示出的HS电路在两边一致的状态下，互异地供给进行逻辑工作的HS_DPout及HS_DMout。

一般说来，能进行电流源70的工作开始及工作停止的控制。可是，由于电流源70的工作稳定化需要时间，所以在进行HS模式这样的高速传输的情况下，每次发送时都难以进行电流源70的工作开始及工作停止。因此，为了工作稳定，电流源70必须经常通电流。

在这样经常由电流源70供给电流的情况下，在未设置非信号发送期间的通过开关元件SW3的电流路径时，利用来自经常流通的电流源70的电流，结点ND的电压上升。

这时，如果利用图4中的T1所示的HS_DPout，开关元件SW1导通，则DP的电压超过规定的电平LV0。即，存在这样的问题：从非信号发送期间变成信号发送期间由最初的T1时的HS_DPout输出的DP的电压升高。该DP的电压随着时间的推移，达到在本来的信号发送期间应输出的电压LV0附近。

关于DM也一样，继T1之后在T2中，如果利用HS_DMout，开关元件SW2导通，则DM的电压有时超过规定的电平LV0。该DM的电压随着时间的推移，达到在本来的信号发送期间应输出的电压LV0附近。

因此，在图3中，在非信号发送期间，由于使来自电流源70的电流通过开关元件SW3流到DA端子中，所以能避免在非信号发送期间结点ND的电压上升，防止从非信号发送期间变成信号发送期间时最初的发送信号的输出电平超出标准，谋求工作的稳定化。

3.2阻抗

可是，在由HS电流驱动器50对第一及第二信号线62-1、62-2进行电流驱动的情况下，由从结点ND到接收端侧的阻抗决定发送信号的电平。

这里，假设从结点ND通过开关元件SW1及第一信号线62-1到达接收端的阻抗为Zp，从结点ND通过开关元件SW2及第二信号线62-2到达接收端的阻抗为Zm，从结点ND通过开关元件SW3及DA端子74到达第二电源AVSS的阻抗为Za。

在非信号发送期间，即使在设有朝向DA端子的电流路径的情况下，在“Zp∶Zm∶Za＝1∶1∶α(式中，1＜α)”时，结点ND的电压上升的大小相当于至DA端子的电流路径的阻抗高出的部分。这时，如果利用图4中的T3所示的HS_DPout，开关元件SW1导通，则DP的电压有时超过规定的电平LV0。即，存在这样的问题：从非信号发送期间变成信号发送期间由最初的T3时的HS_DPout输出的DP的电压升高。该DP的电压随着时间的推移，达到在本来的信号发送期间应输出的电压LV0附近。

关于DM也一样，继T3之后在T4中，如果利用HS_DMout，开关元件SW2导通，则DM的电压有时超过规定的电平LV0。该DM的电压随着时间的推移，达到在本来的信号发送期间应输出的电压LV0附近。

另外，在非信号发送期间，即使在设有朝向DA端子的电流路径的情况下，在“Zp∶Zm∶Za＝1∶1∶β(式中，0＜β＜1)”时，由于朝向DA端子的电流路径的阻抗低，所以结点ND的电压下降。这时，如果利用图4中的T3所示的HS_DPout，开关元件SW1导通，则DP的电压达不到规定的电平LV0。即，存在这样的问题：从非信号发送期间变成信号发送期间由最初的T3时的HS_DPout输出的DP的电压降低，在接收端不能正常地检测发送信号。该DP的电压随着时间的推移，达到在本来的信号发送期间应输出的电压LV0附近。

关于DM也一样，继T3之后在T4中，如果利用HS_DMout，开关元件SW2导通，则DM的电压有时达不到规定的电平LV0。该DM的电压随着时间的推移，达到在本来的信号发送期间应输出的电压LV0附近。

这样，在来自结点ND的各电流的路径的阻抗不一致的情况下，通过各路径输出的信号电平不仅不一致，而且结点ND的电压发生变化。

如上所述，第一及第二信号线62-1、62-2由发送侧及接收侧的终端用电阻和信号线的电阻规定的阻抗为Z0。因此，在图3中，由于使各电流路径的阻抗相等，所以在非信号发送期间通过开关元件SW3来自电流源70的电流流到DA端子的路径的阻抗与上述的阻抗相等。

如上所述，通过构成进行了阻抗调整的HS电流驱动器，能实现例如HS模式的数据传输。另外，能使它们所需要的电流源的工作稳定，能谋求数据的高速传输的稳定化。

3.3发送电路的结构例

以下，说明能适用于这样的HS电流驱动器的发送电路的具体的结构。

<第一实施形态>

图5中示出了本发明的第一实施形态的发送电路的结构例。

在数据传输控制装置60中，第一实施形态的发送电路50进行USB2.0中规定的信号的发送。该数据传输控制装置60包括DP端子72、DM端子74、DA端子76。

DP端子72导电性地连接在构成差动对的信号线的第一信号线62-1上。DM端子74导电性地连接在构成差动对的信号线的第二信号线62-2上。DA端子76导电性地连接在第二电源AVSS上。

发送电路50包括：稳流电源80、作为开关元件SW1的n型MOS晶体管82-P、作为开关元件SW2的n型MOS晶体管82-M、作为开关元件SW3的n型MOS晶体管82-A。

稳流电源80利用电流源控制信号CI60进行工作控制。稳流电源80将对应于该电流源控制信号CI60的电流值的所给予的恒定电流值的电流供给结点ND。

结点ND连接在n型MOS晶体管82-P、82-M、82-A的各源极端子上。

DP端子72连接在n型MOS晶体管82-P的漏极端子上，来自HS电路的HS_DPout被供给栅极端子。

DP端子74连接在n型MOS晶体管82-M的漏极端子上，来自HS电路的HS_DMout被供给栅极端子。

DA端子76连接在n型MOS晶体管82-A的漏极端子上，来自HS电路的HS_OutDis被供给栅极端子。

如上所述，导电性地连接n型MOS晶体管82-P的漏极端子和DP端子72的第一发送信号线84-P由FS驱动器的终端用电阻构成终端。因此，在图5中，具有阻抗Rs的电阻元件模式地连接在第一发送信号线84-P和第二电源AVSS之间。

如上所述，导电性地连接n型MOS晶体管82-M的漏极端子和DP端子74的第二发送信号线84-M由FS驱动器的终端用电阻构成终端。因此，在图5中，具有阻抗Rs的电阻元件模式地连接在第ER2发送信号线84-M和第二电源AVSS之间。

在第一实施形态中，n型MOS晶体管82-P、82-M分别由HS_DPout、HS_DMout导通时的阻抗由呈Rs/2的形状形成。

另外，n型MOS晶体管82-A由HS_OutDis导通时的阻抗由呈Rs的形状形成。

这里，假设n型MOS晶体管82-P的沟道宽度为Wp，n型MOS晶体管82-M的沟道宽度为Wm，n型MOS晶体管82-A的沟道宽度为Wa。例如，使各晶体管的沟道长度一定，用沟道宽度Wp(Wm)实现阻抗Rs/2，通过调整“Wp∶Wm∶Wa＝1∶1∶0.5”，能容易地实现具有上述阻抗的晶体管。

稳流电源80包括p型MOS晶体管86-1～86-4，是两级结构的电流镜电路。

即，第一电源AVDD连接在p型MOS晶体管86-1的源极端子上，p型MOS晶体管86-2的源极端子连接在p型MOS晶体管86-1的漏极端子上。p型MOS晶体管86-1的栅极端子及漏极端子相连接。p型MOS晶体管86-2的栅极端子及漏极端子相连接。

电流源控制信号CI60被供给p型MOS晶体管86-2的栅极端子。

另一方面，第一电源AVDD连接在p型MOS晶体管86-3的源极端子上，p型MOS晶体管86-4的源极端子连接在p型MOS晶体管86-3的漏极端子上。p型MOS晶体管86-3的栅极端子及p型MOS晶体管86-1的栅极端子相连接。D型MOS晶体管86-4的栅极端子及p型MOS晶体管86-2的栅极端子相连接。

p型MOS晶体管86-4的漏极端子连接在结点ND上。

在这样的稳流电源80中，利用两级的电流反射镜结构，能生成恒定电流值稳定的电流。该稳流电源80对应于用电流源控制信号CI60供给的电流值，将所给予的反射镜比率倍的恒定电流值的电流供给结点ND。

在上述构成的发送电路中，从结点ND算起的通过n型MOS晶体管82-P、82-M、82-A的电流路径的阻抗全部与Rs相等。

即，在发送DP“1”的情况下，通过利用HS_DPout使n型MOS晶体管82-P导通，用供给结点ND的恒定电流，驱动从结点ND算起的阻抗Rs。

在发送DP“1”的情况下，通过利用HS_DMout使n型MOS晶体管82-M导通，用供给结点ND的恒定电流，驱动从结点ND算起的阻抗Rs。

另外，在将“0”发送的DP及DM的非信号发送期间，通过使n型MOS晶体管82-A导通，用供给结点ND的恒定电流，驱动从结点ND算起的阻抗Rs。

因此，通过将该阻抗Rs调整成USB2.0中规定的HS电流驱动器的输出阻抗，能实现HS模式的数据传输。

图6中示出了由第一实施形态的发送电路发送的差动对的发送信号波形的一例。

如上所述，第一实施形态的发送电路设有非信号发送期间的稳流电源的电流路径，使得来自结点ND的电流的路径的阻抗全部相等。因此，从非信号发送期间到信号发送期间用最初的T10时的HS_DPout输出的DP的电压按照在本来的发送期间应输出的电平LV0输出，不输出标准外的信号电平。

另外，如图5所示，在第一实施形态中，特征在于作为开关元件使用n型MOS晶体管。

图7中模式地示出了作为开关元件使用n型MOS晶体管时和使用p型MOS晶体管时的发送信号波形的概要。

如图7所示，作为开关元件使用n型MOS晶体管时，供给栅极端子的栅极信号(例如，在图5中为HS_DPout、HS_DMout、HSOutDis)的激活方向和栅极信号被激活时通过n型MOS晶体管的源极端子及漏极端子输出的发送信号(例如，在图5中为DP、DM)的激活方向为同一方向。

与此不同，如图7B所示，作为开关元件使用p型MOS晶体管时，供给栅极端子的栅极信号的激活方向和通过n型MOS晶体管的源极端子及漏极端子输出的发送信号的激活方向为相反的方向。在此情况下，由于栅极信号的逻辑电平为低电平，所以电流流过p型MOS晶体管源极端子及漏极端子之间，因此有可能将负方向的噪声加在发送信号上。

因此，如图7A所示，通过将n型MOS晶体管作为开关元件用，与p型MOS晶体管相比，能谋求缩小元件面积，同时能除去加在发送信号上的噪声，能生成可靠性高的发送信号。

<第二实施形态>

图8中示出了本发明的第二实施形态的发送电路的结构例。

但是，与图5所示的第一实施形态的发送电路相同的部分标以相同的符号，说明从略。

第二实施形态的发送电路100在数据传输控制装置60中，进行USB2.0中规定的信号的发送。

第二实施形态的发送电路100与第一实施形态的发送电路50不同的第一点在于：作为开关元件SW3使用的n型MOS晶体管102-A的形状与n型MOS晶体管82-A的形状不同。

另外，第二实施形态的发送电路100与第一实施形态的发送电路50不同的第二点在于：阻抗为Rs/2的电阻元件104安插在n型MOS晶体管102-A的漏极端子和DA端子76之间。

即，在发送电路100中，通过使n型MOS晶体管102-A的形状与n型MOS晶体管82-P、82-M的形状相同，以便“Wp∶Wm∶Wa＝1∶1∶1”，所以n型MOS晶体管102-A利用HS_OutDis导通时的导通电阻的阻抗为Rs/2。另外，将阻抗为Rs/2的电阻元件104安插在n型MOS晶体管102-A的漏极端子和DA端子76之间。

通过这样构成，从结点ND到DA端子76的电流路径的阻抗为Rs，从结点ND算起的通过n型MOS晶体管82-P、82-M、102-A的电流路径的阻抗全部与Rs相等。

这样构成的第二实施形态的发送电路100的工作与第一实施形态的发送电路50的工作相同，所以说明从略。

因此，第二实施形态的发送电路100能获得与第一实施形态的发送电路50同样的效果，同时能使连接在结点ND上的作为开关元件的晶体管的形状相同，所以能吸收由于工艺变化引起的连接在结点ND上的各晶体管的导通电阻的变化。另外，作为电阻元件104，在并联连接与连接在第一及第二发送信号线84-M、84-P上的终端用电阻结构相同的电阻元件构成的情况下，能吸收由于工艺变化引起的各电阻元件的电阻值的变化。

<第三实施形态>

图9中示出了本发明的第三实施形态的发送电路的结构例。

但是，与图5所示的第一实施形态的发送电路相同的部分标以相同的符号，说明从略。

第三实施形态的发送电路120在数据传输控制装置60中，进行USB2.0中规定的信号的发送。

第三实施形态的发送电路120与第一实施形态的发送电路50不同的第一点在于：作为开关元件SW3使用的n型MOS晶体管122-A的形状与n型MOS晶体管82-A的形状不同。

另外，第三实施形态的发送电路120与第一实施形态的发送电路50不同的第二点在于：在数据传输控制装置外部，阻抗为Rs/2的电阻元件连接在DA端子76上。

即，在发送电路120中，通过使n型MOS晶体管122-A的形状与n型MOS晶体管82-P、82-M的形状相同，以便“Wp∶Wm∶Wa＝1∶1∶1”，所以n型MOS晶体管122-A利用HS_OutDis导通时的导通电阻的阻抗为Rs/2。另外，在装置外部，将阻抗为Rs/2的电阻元件连接在DA端子76上。

通过这样构成，从结点ND到DA端子76的电流路径的阻抗为Rs，从结点ND算起的通过n型MOS晶体管82-P、82-M、122-A的电流路径的阻抗全部与Rs相等。

这样构成的第三实施形态的发送电路120的工作与第一实施形态的发送电路50的工作相同，所以说明从略。

因此，第三实施形态的发送电路120能获得与第一实施形态的发送电路50同样的效果，同时能使连接在结点ND上的作为开关元件的晶体管的形状相同，所以能吸收由于工艺变化引起的连接在结点ND上的各晶体管的导通电阻的变化。另外，与第二实施形态不同，没有不要在装置内设置电阻元件104，能谋求发送电路的小型化、低成本化。

<第四实施形态>

图10中示出了本发明的第四实施形态的发送电路的结构例。

但是，与图5所示的第一实施形态的发送电路相同的部分标以相同的符号，说明从略。

第四实施形态的发送电路140在数据传输控制装置60中，进行USB2.0中规定的信号的发送。

第四实施形态的发送电路140与第一实施形态的发送电路50不同的第一点在于：作为开关元件SW3使用的n型MOS晶体管142-A的形状与n型MOS晶体管82-A的形状不同。

另外，第四实施形态的发送电路140与第一实施形态的发送电路50不同的第二点在于：具有阻抗为Rs的电阻元件连接在导电性地连接n型MOS晶体管142-A的漏极端子和DA端子76的第三发送信号线84-A与第二电源AVSS之间。

另外，第四实施形态的发送电路140与第一实施形态的发送电路50不同的第三点在于：在数据传输控制装置外部，具有阻抗为Rs的电阻元件连接在DA端子76上。

即，在发送电路140中，通过使n型MOS晶体管142-A的形状与n型MOS晶体管82-P、82-M的形状相同，以便“Wp∶Wm∶Wa＝1∶1∶1”，所以n型MOS晶体管142-A利用HS_OutDis导通时的导通电阻的阻抗为Rs/2。另外，阻抗为Rs的电阻元件连接在第三发送信号线84-A和第二电源AVSS之间，DA端子76也用阻抗为Rs的电阻元件构成终端。

通过这样构成，从结点ND到DA端子76的电流路径的阻抗为Rs/2，从结点ND算起的通过n型MOS晶体管82-P、82-M、142-A的电流路径的阻抗全部与Rs相等。

这样构成的第四实施形态的发送电路140的工作与第一实施形态的发送电路50的工作相同，所以说明从略。

因此，第四实施形态的发送电路140能获得与第一实施形态的发送电路50同样的效果，同时能使连接在结点ND上的作为开关元件的晶体管的形状相同，所以能吸收由于工艺变化引起的连接在结点ND上的各晶体管的导通电阻的变化。另外，关于DA端子，能作成与DP端子及DM端子同样的结构，所以能灵活地使用单元、减少布局配置等的设计工时，同时能容易地备齐特性。

<第五实施形态>

图11中示出了本发明的第五实施形态的发送电路的结构例。

但是，与图5所示的第一实施形态的发送电路相同的部分标以相同的符号，说明从略。

第五实施形态的发送电路160在数据传输控制装置60中，进行USB2.0中规定的信号的发送。

第五实施形态的发送电路160与第一实施形态的发送电路50不同的第一点在于：作为开关元件SW3使用的n型MOS晶体管162-A的形状与n型MOS晶体管82-A的形状不同。

另外，第五实施形态的发送电路160与第一实施形态的发送电路50不同的第二点在于：阻抗为Rs/2的电阻元件安插在n型MOS晶体管162-A和第二电源AVSS之间。

另外，第五实施形态的发送电路160与第一实施形态的发送电路50不同的第三点在于：DA端子被省略。

即，在发送电路160中，通过使n型MOS晶体管162-A的形状与n型MOS晶体管82-P、82-M的形状相同，以便“Wp∶Wm∶Wa＝1∶1∶1”，所以n型MOS晶体管162-A利用HS_OutDis导通时的导通电阻的阻抗为Rs/2。另外，将阻抗为Rs/2的电阻元件连接在n型MOS晶体管162-A的漏极端子和第二电源AVSS之间，另一方面省略DA端子本身。

通过这样构成，从结点ND到n型MOS晶体管162-A的电流路径的阻抗为Rs，从结点ND算起的通过n型MOS晶体管82-P、82-M、162-A的电流路径的阻抗全部与Rs相等。

这样构成的第五实施形态的发送电路160的工作与第一实施形态的发送电路50的工作相同，所以说明从略。

因此，第五实施形态的发送电路160能获得与第一实施形态的发送电路50同样的效果，同时能使连接在结点ND上的作为开关元件的晶体管的形状相同，所以能吸收由于工艺变化引起的连接在结点ND上的各晶体管的导通电阻的变化。另外，由于在装置内部将作为开关元件SW3用的n型MOS晶体管162-A的漏极端子连接在第二电源AVSS上，所以能减少端子，能谋求装置的低成本化。

4.电子机器

其次，说明应用了包含第一至第五实施形态的发送电路的数据传输控制装置的电子机器的例。

例如图12A中示出了作为电子机器之一的打印机的内部框图，图13A中示出了其外观图。CPU(微机)510进行系统总体的控制等。操作部511是使用者操作打印机用的部分。控制程序、字体等存储在ROM516中，RAM517具有作为CPU510的工作区的功能。DMAC518是不通过CPU510进行数据传输用的DMA控制器。显示面板519是将打印机的工作状态通知给使用者用的部分。

能通过USB从个人计算机等其他装置传输的串行打印数据由数据传输控制装置500变换成并行的打印数据。然后，变换后的并行打印数据由CPU510或DMAC518传输给打印处理部(打印机引擎)512。然后，在打印处理部512中对并行打印数据实施所给予的处理，由打印头等构成的打印部(进行数据的输出处理的装置)514在纸上进行打印输出。

在图12B中示出了作为电子机器之一的扫描器的内部框图，图13A中示出了其外观图。CPU520进行系统总体的控制等。操作部521是使用者操作扫描器用的部分。控制程序等存储在ROM526中，RAM527具有作为CPU520的工作区的功能。DMAC528是DMA控制器。

由光源、光电变换器等构成的图像读取部(进行数据的取入处理的装置)522读取原稿的图像，由图像处理部(扫描器引擎)524处理所读取的图像数据。然后，处理后的图像数据由CPU520或DMAC528传输给数据传输控制装置500。数据传输控制装置500将该并行的图像数据变换成串行数据，通过USB发送给个人计算机等其他装置。

在图12C中示出了作为电子机器之一的CD-RW驱动器的内部框图，图13A中示出了其外观图。CPU530进行系统总体的控制等。操作部531是使用者操作CD-RW用的部分。控制程序等存储在ROM536中，RAM537具有作为CPU530的工作区的功能。DMAC538是DMA控制器。

由激光器、电动机、光学系统等构成的读取和写入部(进行数据的取入处理的装置或进行数据的存储处理用的装置)533从CD-RW532读取的数据被输入信号处理部534，实施错误修正处理等所给予的信号处理。然后，实施了信号处理的数据由CPU530或DMAC538传输给数据传输控制装置500。数据传输控制装置500将该并行的数据变换成串行数据，通过USB发送给个人计算机等其他装置。

另一方面，能通过USB从其他装置传输的串行的数据由数据传输控制装置500变换成并行的数据。然后，该并行数据由CPU530或DMAC538传输给信号处理部534。然后，在信号处理部534中对该并行数据实施所给予的信号处理，由读取和写入部533存储在CD-RW532中。

另外，在图12A、图12B、图12C中，除了CPU510、520、530以外，也可以另外设置数据传输控制装置500中的数据传输控制用的CPU。

如果将包含第一至第五实施形态的发送电路中的任意一个的数据传输控制装置用于电子机器，则能实现USB2.0中的HS模式的数据传输。因此，在使用者用个人计算机等进行了打印输出的指示的情况下，经过微小的延迟便完成打印。另外，在向扫描器发出了图像取入的指示后，经过微小的延迟，使用者就能看到读取的图像。另外，能高速地进行来自CD-RW的数据读取或向CD-RW的数据写入。

另外，如果将包含第一至第五实施形态的发送电路中的任意一个的数据传输控制装置用于电子机器，则即使用制造成本低的通常的半导体工艺，也能制造能进行HS模式的数据传输的数据传输控制装置。因此，能谋求数据传输控制装置的低成本化，也能谋求电子机器的低成本化。另外，能提高数据传输的可靠性，也能提高电子机器的可靠性。

另外，如果将包含第一至第五实施形态的发送电路中的任意一个的数据传输控制装置用于电子机器，则既能维持数据传输控制装置的高性能，又能根据制造电子机器的使用者的各种要求，提高电子机器的附加价值。

另外作为能应用包含第一至第五实施形态的发送电路中的任意一个的数据传输控制装置的电子机器，除了上述的以外，例如还能考虑各种光盘驱动器(CD-ROM、DVD)、光磁盘驱动器(MO)、硬盘驱动器、TV、VTR、摄象机、音频机器、电话机、投影机、个人计算机、电子笔记本、字处理机等各种机器。

另外，本发明不限于上述的实施形态，在本发明的要旨范围内能进行各种变形实施。

例如，本发明虽然特别希望适用于USB2.0的接口(数据传输)，但不限定于此。例如基于与USB2.0同样的思想的标准或将USB2.0发展了的标准的接口也能适用本发明。

Claims (17)

1.一种发送电路，它是通过构成差动对的第一及第二信号线发送信号的发送电路，其特征在于：

包括连接在第一电源和所给予的结点之间的电流源；

安插在上述结点和上述第一信号线之间的第一开关元件；

安插在上述结点和上述第二信号线之间的第二开关元件；以及

安插在上述结点和第二电源之间的第三开关元件，

在信号发送期间，通过上述第一及第二开关元件中的某一者，利用上述电流源的电流驱动上述第一或第二信号线，

在信号发送期间以外，通过上述第三开关元件将上述结点连接在第二电源上。

2.一种发送电路，它是通过由利用所给予的阻抗Z0构成终端的第一及第二信号线构成的差动对的信号线发送信号的发送电路，其特征在于：

包括连接在第一电源和所给予的结点之间的电流源；

安插在上述结点和上述第一信号线之间、在导通了的情况下具有与阻抗Z0大致相等的阻抗的第一晶体管；

安插在上述结点和上述第二信号线之间、在导通了的情况下具有与阻抗Z0大致相等的阻抗的第二晶体管；以及

安插在上述结点和第二电源之间、在导通了的情况下具有与阻抗Z0的二倍大致相等的阻抗的第三晶体管，

在信号发送期间，通过上述第一及第二晶体管中的某一者，利用上述电流源驱动上述第一或第二信号线，

在信号发送期间以外，通过第三晶体管将上述结点连接在第二电源上。

3.根据权利要求2所述的发送电路，其特征在于：

包括其一端连接在第二电源上，具有与阻抗Z0大致相等的阻抗的负载元件，

上述第三晶体管在导通了的情况下具有与阻抗Z0大致相等的阻抗，安插在上述负载元件的另一端和上述结点之间。

4.一种发送电路，它是通过由利用所给予的阻抗Z0构成终端的第一及第二信号线构成的差动对的信号线发送信号的发送电路，其特征在于：

包括连接在第一电源和所给予的结点之间的电流源；

连接在上述第一及第二信号线上的第一及第二连接端子；

在外部连接在第二电源上的第三连接端子；

安插在上述结点和上述第一连接端子之间、在导通了的情况下具有与阻抗Z0/2大致相等的阻抗的第一晶体管；

安插在上述结点和上述第二连接端子之间、在导通了的情况下具有与阻抗Z0/2大致相等的阻抗的第二晶体管；

安插在上述结点和第三连接端子之间、在导通了的情况下具有与阻抗Z0大致相等的阻抗的第三晶体管；

连接在连接上述第一晶体管和上述第一连接端子的第一发送信号线和第二电源之间、具有与阻抗Z0大致相等的阻抗的第一负载元件；以及

连接在连接上述第二晶体管和上述第二连接端子的第二发送信号线和第二电源之间、具有与阻抗Z0大致相等的阻抗的第二负载元件，

在信号发送期间，通过上述第一及第二晶体管中的某一者，利用上述电流源驱动上述第一或第二信号线，

在信号发送期间以外，通过上述第三晶体管将上述结点连接在第二电源上。

5.根据权利要求4所述的发送电路，其特征在于：

包括连接在上述第三晶体管和上述第三连接端子之间、具有与阻抗Z0/2大致相等的阻抗的第三负载元件，

上述第三晶体管在导通了的情况下具有与阻抗Z0/2大致相等的阻抗。

6.根据权利要求4所述的发送电路，其特征在于：

上述第三晶体管导通时具有与阻抗Z0/2大致相等的阻抗，

上述第三连接端子在外部用与阻抗Z0/2大致相等的阻抗构成终端。

7.根据权利要求4所述的发送电路，其特征在于：

连接在连接上述第三晶体管和上述第三连接端子的第三发送信号线和第二电源之间、具有与阻抗Z0大致相等的阻抗的第四负载元件，

上述第三晶体管在导通了的情况下具有与阻抗Z0/2大致相等的阻抗，

上述第三连接端子在外部用与阻抗Z0大致相等的阻抗构成终端。

8.根据权利要求4所述的发送电路，其特征在于：

包括连接在上述第三晶体管和第二电源之间、具有与阻抗Z0/2大致相等的阻抗的第五负载元件，

上述第三晶体管导通时具有与阻抗Z0/2大致相等的阻抗，

上述第三连接端子被省略。

9.根据权利要求2所述的发送电路，其特征在于：

上述第一至第三晶体管中至少一个是n型MOS晶体管。

10.根据权利要求4所述的发送电路，其特征在于：

上述第一至第三晶体管中至少一个是n型MOS晶体管。

11.根据权利要求1所述的发送电路，其特征在于：

通过构成差动对的第一及第二信号线发送的信号是USB标准中规定的信号。

12.根据权利要求2所述的发送电路，其特征在于：

通过构成差动对的第一及第二信号线发送的信号是USB标准中规定的信号。

13.根据权利要求4所述的发送电路，其特征在于：

通过构成差动对的第一及第二信号线发送的信号是USB标准中规定的信号。

14.一种数据传输控制装置，其特征在于包括：

进行所给予的发送处理的电路、以及

发送基于上述发送处理的信号的权利要求1所述的发送电路。

15.一种数据传输控制装置，其特征在于包括：

进行所给予的发送处理的电路、以及

发送基于上述发送处理的信号的权利要求2所述的发送电路。

16.一种数据传输控制装置，其特征在于包括：

进行所给予的发送处理的电路、以及

发送基于上述发送处理的信号的权利要求4所述的发送电路。

17.一种电子机器，其特征在于包括：

权利要求14至16中的任意一项所述的数据传输控制装置、以及

进行通过上述数据传输控制装置及总线传输的数据的输出处理或取入处理或存储处理的装置。

Images