WO2004114522A1 - 信号伝送システムにおいて出力インピーダンスを整合させる装置および方法 - Google Patents

信号伝送システムにおいて出力インピーダンスを整合させる装置および方法 Download PDF

Info

Publication number
WO2004114522A1
WO2004114522A1 PCT/JP2004/008962 JP2004008962W WO2004114522A1 WO 2004114522 A1 WO2004114522 A1 WO 2004114522A1 JP 2004008962 W JP2004008962 W JP 2004008962W WO 2004114522 A1 WO2004114522 A1 WO 2004114522A1
Authority
WO
WIPO (PCT)
Prior art keywords
signal
transmission line
drive current
transmission
receiving
Prior art date
Application number
PCT/JP2004/008962
Other languages
English (en)
French (fr)
Inventor
Yoshitaka Yaguchi
Original Assignee
Matsushita Electric Industrial Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co., Ltd. filed Critical Matsushita Electric Industrial Co., Ltd.
Priority to US10/560,797 priority Critical patent/US7164286B2/en
Priority to JP2005507300A priority patent/JP4392407B2/ja
Priority to EP04746431A priority patent/EP1643647A4/en
Publication of WO2004114522A1 publication Critical patent/WO2004114522A1/ja

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264Arrangements for coupling to transmission lines
    • H04L25/028Arrangements specific to the transmitter end
    • H04L25/0282Provision for current-mode coupling
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03KPULSE TECHNIQUE
    • H03K19/00Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0005Modifications of input or output impedance
    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00Baseband systems
    • H04L25/02Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/0264Arrangements for coupling to transmission lines
    • H04L25/0278Arrangements for impedance matching

Definitions

  • the present invention relates to a technology for matching the output impedance of a drive circuit for driving a transmission line with the impedance of the transmission line when transmitting a signal between devices connected by the transmission line.
  • the present invention relates to a technique for adjusting output impedance to reduce waveform distortion due to reflection of light and transmitting a waveform distortion detection signal.
  • Japanese Patent Publication No. 2003-8419 Japanese Patent Publication No. 10-26194948
  • the gazette and Japanese Patent Laid-Open Publication No. H11-17518 describe a technique for matching impedance when transmitting a signal between semiconductor integrated circuits.
  • Japanese Patent Application Publication No. 2003-8419 are described.
  • a reference transmission line having the same characteristics as a transmission line is formed in a loop shape. Place and terminate at the semiconductor integrated circuit that outputs the signal.
  • the first problem is that there is an error between the characteristics of the transmission line used for actual signal transmission and the characteristics of the reference transmission line.
  • the transmission line is a printed wiring board
  • the transmission line used for actual signal transmission and the reference transmission line are naturally arranged at different positions on the printed wiring board.
  • the characteristics that determine the impedance vary depending on the position. Therefore, even if the impedance is matched using the reference transmission line, the actual transmission line can be used. Cannot be said to be optimally matched with the impedance. That is, even if a reference transmission line is used, it is difficult to determine the optimum impedance of the actual transmission line.
  • the second problem is that the reference transmission line is used for actual signal transmission.
  • the area and volume increase because they must be placed separately from the transmission lines used.
  • the same number or nearly the same number of reference wiring patterns are arranged for the plurality of transmission lines, thereby increasing the wiring area. Is remarkable. This is contrary to the recent trend toward smaller chips and is not practical.
  • a third problem is that the impedance matching technology described above cannot be applied to impedance matching between home appliances connected by a removable cable.
  • a personal computer (PC) and a USB device are connected via a USB cable, it is practically impossible and impractical to provide a reference transmission line.
  • PC personal computer
  • USB USB
  • high-speed transmission may not be possible depending on the cable used, and reliability is lacking.
  • An object of the present invention is to realize high-speed signal transmission by dynamically matching the output impedance of a driving circuit and the impedance of a transmission line when transmitting a signal via the transmission line, thereby improving transmission efficiency. It is to improve. Another object of the present invention is to minimize the power consumption at the time of signal transmission by adapting it to a transmission line. Disclosure of the invention
  • the transmission device of the present invention is connected to a reception device via a transmission line, and forms a signal transmission system together with the reception device.
  • the transmission device includes: a communication unit connected to the first end of the transmission line; and a drive current control unit that drives the transmission line with a predetermined amount of drive current.
  • the current of the drive current is controlled based on a control signal.
  • a drive current control unit for changing the amount.
  • the communication unit is an instruction signal for instructing whether to change a current flow rate of the drive current from the receiving device connected to a second end of the transmission line, the communication unit being a second end of the transmission line.
  • An instruction signal generated based on whether or not the signal value detected on the side is within a predetermined range is received as the control signal. This achieves the above object.
  • the communication unit receives, as the control signal, an instruction signal for instructing a stop of the change in the amount of the drive current, and the drive current control unit performs the control based on the control signal
  • the current set value of the drive current may be held.
  • the communication unit receives an instruction signal for instructing an increase in the drive current as the control signal, and the drive current control unit performs an operation based on the control signal.
  • the drive current may be increased.
  • the communication unit controls the instruction signal for instructing a decrease in the drive current.
  • the driving current may be received as a signal, and the driving current control unit may decrease the driving current based on the control signal.
  • the communication unit includes: a first terminal connected to a first end of the transmission line; and a second terminal connected to a control signal line different from the transmission line to receive the instruction signal. Is also good.
  • the drive current control unit can drive the transmission line to transmit a signal, and may perform time-division transmission of the signal from the drive current control unit and reception of the control signal. .
  • An output impedance value when the drive current control unit drives the transmission line may be smaller than an output impedance value of the receiving device that outputs the instruction signal.
  • the drive current control unit can drive the transmission line to transmit a signal, and the speed at which the drive current control unit transmits a signal is a signal when the receiving device outputs the instruction signal. May be faster than the speed at which the message is transmitted.
  • the transmission line may be removable from the communication unit.
  • a receiving device of the present invention is connected to a transmitting device via a transmission line, and forms a signal transmission system together with the transmitting device.
  • the transmitting device is connected to a first end of the transmission line.
  • the receiving device is a communication unit connected to the second end of the transmission line, the communication unit receiving a signal from the transmission line driven by a predetermined drive current, and a communication unit of the transmission line based on the signal. Detecting a signal value at the second end, and determining whether the signal value is within a predetermined range; A detection unit that generates a detection signal indicating whether the current amount of the drive current is changed based on the detection signal.
  • the communication unit outputs the instruction signal to the transmitting device. This achieves the above objectives.
  • the signal generation unit When the detection unit generates a detection signal indicating that the signal value falls within the predetermined range, the signal generation unit generates the instruction signal for instructing stop of the change in the current amount of the drive current. You may do it.
  • the signal generation unit When the detection unit generates a detection signal indicating that the signal value is smaller than the lower limit of the predetermined range, the signal generation unit generates an instruction signal for instructing an increase in the drive current. It is good.
  • the signal generation unit When the detection unit generates a detection signal indicating that the signal value is greater than the upper limit of the predetermined range, the signal generation unit generates an instruction signal for instructing a decrease in the drive current. It is good.
  • the communication unit may include a first terminal connected to a second end of the transmission line, and a second terminal connected to a control signal line different from the transmission line to output the instruction signal. Good.
  • the transmission device can transmit a signal by driving the transmission line with the predetermined drive current, and can receive a signal from the transmission line and transmit the instruction signal. Even if you go by division Good.
  • An output impedance value of the transmission device that drives the transmission line with the predetermined drive current may be smaller than an output impedance value from the terminal unit to the signal generation unit.
  • the speed at which the receiving device transmits the signal when outputting the instruction signal may be lower than the speed at which the drive current control unit drives the transmission line to transmit the signal.
  • the transmission line may be removable from the communication unit.
  • the transmission-side interface of the present invention is connected to a reception-side interface of a reception device via a transmission line, and is used in a transmission device forming a signal transmission system together with the reception device.
  • the transmission-side interface includes: a communication unit connected to the first end of the transmission line; and a drive current control unit that drives the transmission line with a predetermined drive current, wherein the drive current is controlled based on a control signal.
  • a drive current control unit that changes the amount of current.
  • the communication unit is an instruction signal from the receiving device connected to a second end of the transmission line, the instruction signal instructing whether to change a current amount of a driving current, and the communication unit includes: An instruction signal generated based on whether the signal value detected on the end side falls within a predetermined range is received as the control signal.
  • the communication unit includes a first terminal connected to a first end of the transmission line, and a finger connected to a control signal line different from the transmission line. And a second terminal for receiving the indication signal.
  • the drive current control unit can drive the transmission line to transmit a signal, and may perform time-division transmission of the signal from the drive current control unit and reception of the control signal. .
  • An output impedance value when the drive current control unit drives the transmission line may be smaller than an output impedance value of the receiving device that outputs the instruction signal.
  • the drive current control unit can drive the transmission line to transmit a signal, and the speed at which the drive current control unit transmits a signal is a signal when the receiving device outputs the instruction signal. May be faster than the speed at which the message is transmitted.
  • the receiving-side interface of the present invention is connected to a transmitting-side interface of a transmitting device via a transmission line, and is used in a receiving device that forms a signal transmission system with the transmitting device.
  • the transmission-side interface is connected to a first end of the transmission line.
  • the receiving-side interface is a communication unit connected to the second end of the transmission line, the communication unit receiving a signal from the transmission line driven by a predetermined drive current, and the communication unit receiving the signal at the communication unit.
  • a detection unit that detects a signal value on the second end side of the transmission line based on the signal, and generates a detection signal indicating whether the signal value is within a predetermined range;
  • a signal generation unit for generating an instruction signal for generating an instruction signal for instructing whether to change the amount of the drive current based on the output signal And
  • the communication unit outputs the instruction signal to the transmitting device.
  • the communication unit may include a first terminal connected to a second end of the transmission line, and a second terminal connected to a control signal line different from the transmission line to output the instruction signal. Good.
  • the transmission device can transmit a signal by driving the transmission line with the predetermined drive current, and can receive a signal from the transmission line and transmit the instruction signal. It may be performed by division.
  • An output impedance value of the transmission device that drives the transmission line with the predetermined drive current may be smaller than an output impedance value from the terminal unit to the signal generation unit.
  • a speed at which the receiving-side interface transmits the signal when outputting the instruction signal may be lower than a speed at which the drive current control unit drives the transmission line to transmit the signal.
  • An interface system comprising the transmitting interface and the receiving interface, wherein the transmitting interface and the receiving interface are connected by the transmission line may be constructed.
  • the transmitting chip of the present invention is connected to the receiving chip via a transmission line, and forms a signal transmission system together with the receiving chip.
  • a transmitting-side chip, a communication unit connected to the first end of the transmission line, and driving the transmission line with a predetermined drive current A drive current control unit that changes a current amount of the drive current based on a control signal.
  • the communication unit is an instruction signal from the receiving device connected to the second end of the transmission line, the instruction signal instructing whether or not to change the amount of drive current.
  • An instruction signal generated based on whether the signal value detected on the side is within a predetermined range is received as the control signal. This achieves the above objectives.
  • the communication unit includes: a first terminal connected to a first end of the transmission line; and a second terminal connected to a control signal line different from the transmission line to receive the instruction signal. Is also good.
  • the drive current control unit can drive the transmission line to transmit a signal, and may perform time-division transmission of the signal from the drive current control unit and reception of the control signal. .
  • An output impedance value when the drive current control unit drives the transmission line may be smaller than an output impedance value of the receiving device that outputs the instruction signal.
  • the drive current control unit can drive the transmission line to transmit a signal, and the speed at which the drive current control unit transmits a signal is a signal when the receiving device outputs the instruction signal. May be faster than the speed at which the message is transmitted.
  • the receiving chip of the present invention is connected to the transmitting chip via a transmission line, and constitutes a signal transmission system together with the transmitting chip. I do.
  • the transmitting chip is connected to a first end of the transmission line.
  • the receiving chip is a communication unit connected to the second end of the transmission line, the communication unit receiving a signal from the transmission line driven by a predetermined drive current, and the communication unit receiving the signal.
  • a detection unit that detects a signal value on the second end side of the transmission line based on the signal, and generates a detection signal indicating whether the signal value is within a predetermined range;
  • a signal generation unit that generates an instruction signal for generating an instruction signal for instructing whether to change the amount of the drive current based on the signal.
  • the communication unit outputs the instruction signal to the transmitting device. This achieves the above object.
  • the communication unit may include a first terminal connected to a second end of the transmission line, and a second terminal connected to a control signal line different from the transmission line to output the instruction signal. Good.
  • the transmission device can transmit a signal by driving the transmission line with the predetermined drive current, and can receive a signal from the transmission line and transmit the instruction signal. It may be performed by division.
  • An output impedance value of the transmission device that drives the transmission line with the predetermined drive current may be smaller than an output impedance value from the terminal unit to the signal generation unit.
  • the speed at which the receiving-side chip transmits the signal when outputting the instruction signal is determined by the drive current control unit driving the transmission line to transmit the signal. It may be slower than the speed at which the signal is transmitted.
  • a chip mounting board comprising the transmitting chip and the receiving chip, wherein the transmitting chip and the receiving chip are connected by the transmission line may be configured.
  • An output impedance setting method sets an output impedance of a transmission device connected to a reception device via a transmission line and constituting a signal transmission system together with the reception device.
  • the transmission device includes a communication unit connected to a first end of the transmission line, and a drive current control unit driving the transmission line, and the reception device is connected to a second end of the transmission line.
  • the method comprises the steps of: operating the drive current control unit to drive the transmission line with a predetermined amount of drive current; and a signal value detected at a second end of the transmission line falling within a predetermined range.
  • the communication unit includes: a first terminal connected to a first end of the transmission line; and a second terminal connected to a control signal line different from the transmission line. May receive the instruction signal at the second terminal.
  • the driving step includes: operating the drive current control unit to drive the transmission line to transmit a signal;
  • the method may further include a step of transmitting the signals and receiving the control signal in a time-division manner.
  • An output impedance value when the drive current control unit drives the transmission line may be smaller than an output impedance value of the receiving device that outputs the instruction signal.
  • the driving step includes: operating the drive current control unit to drive the transmission line to transmit a signal; and controlling the speed at which the drive current control unit transmits a signal, the receiving device outputs the instruction signal. May be faster than the speed at which the signal is transmitted.
  • the output impedance setting assisting method according to the present invention is used in a receiving device that is connected to a transmitting device via a transmission line and forms a signal transmission system together with the transmitting device.
  • the transmitting device is connected to a first end of the transmission line
  • the receiving device is a communication unit connected to a second end of the transmission line, and detects a signal value at a predetermined position.
  • a detection unit is provided. A step of receiving a signal from the transmission line driven by a predetermined drive current via the communication unit; and, based on the signal, the second end of the transmission line using the detection unit.
  • the communication unit includes: a first terminal connected to a second end of the transmission line; and a second terminal connected to a control signal line different from the transmission line. May receive the instruction signal at the second terminal.
  • the transmission device can transmit a signal by driving the transmission line with the predetermined drive current, and can receive a signal from the transmission line and transmit the instruction signal.
  • a step of performing the division may be further included.
  • An output impedance value of the transmission device that drives the transmission line with the predetermined drive current may be smaller than an output impedance value from the terminal unit to the signal generation unit.
  • the speed at which the receiving device transmits the signal when outputting the instruction signal may be lower than the speed at which the drive current control unit drives the transmission line to transmit the signal.
  • a computer program is connected to a receiving device via a transmission line, and is executed in a transmitting device that constitutes a signal transmission system together with the receiving device.
  • the transmission device includes a communication unit connected to a first end of the transmission line, and a drive current control unit driving the transmission line, and the reception device is connected to a second end of the transmission line. Have been.
  • the computer program operates the drive current control unit to execute a predetermined amount of drive current.
  • the method includes the steps of: receiving the control signal for instructing whether to change the amount of the dynamic current in the communication unit; and changing the amount of the drive current based on the control signal. This achieves the above object.
  • the communication unit includes a first terminal connected to a first end of the transmission line, and a second terminal connected to a control signal line different from the transmission line, and the second terminal
  • the instruction signal may be received.
  • the drive current control unit can drive the transmission line to transmit a signal, and the transmission device transmits the signal from the drive current control unit and the reception of the control signal in a time division manner. May be executed.
  • An output impedance value when the drive current control unit drives the transmission line may be smaller than an output impedance value of the receiving device that outputs the instruction signal.
  • the drive current control unit can drive the transmission line to transmit a signal, and the speed at which the drive current control unit transmits a signal is a signal when the receiving device outputs the instruction signal. May be faster than the speed at which the message is transmitted.
  • the computer program according to the present invention is transmitted via a transmission line. It is executed in a receiving device connected to a device and constituting a signal transmission system together with the transmitting device.
  • the transmission device is connected to a first end of the transmission line
  • the reception device is a communication unit connected to a second end of the transmission line, and a signal value at a predetermined position. It has a detecting unit for detecting.
  • the computer program receives a signal from the transmission line driven by a predetermined driving current via the communication unit, and based on the signal, uses the detection unit to detect the signal of the transmission line. (2) detecting a signal value at the end, generating a detection signal indicating whether the signal value is within a predetermined range, and driving the transmission line based on the detection signal. Determining whether to change the amount of drive current, generating an instruction signal indicating the determination result, and outputting the instruction signal to the transmission device via the communication unit. And This achieves the above objectives.
  • the communication unit includes a first terminal connected to a second end of the transmission line, and a second terminal connected to a control signal line different from the transmission line, and the second terminal May output the instruction signal.
  • the transmitting device is capable of transmitting a signal by driving the transmission line with the predetermined drive current, receiving the signal from the transmission line, and transmitting the instruction signal to the receiving device.
  • the transmission may be executed in a time sharing manner.
  • An output impedance value of the transmission device that drives the transmission line with the predetermined drive current may be smaller than an output impedance value from the terminal unit to the signal generation unit.
  • the speed at which the receiving device transmits the signal when outputting the instruction signal may be lower than the speed at which the drive current control unit drives the transmission line to transmit the signal.
  • FIGS. 1A and 1B show variations of the signal transmission system 1, and FIG. 1A is a diagram showing a configuration of the signal transmission system 1 having a PC 100 and a hard disk drive 110.
  • FIG. 1B is a diagram showing a configuration of a signal transmission system 1 on a printed wiring board having a plurality of semiconductor integrated circuits 100 and 110.
  • FIG. 2 is a block diagram illustrating a functional configuration of the signal transmission system 1 according to the first embodiment. '
  • FIG. 3 is a circuit diagram of the drive current control circuit 103 of the transmission device 100. '.
  • FIG. 4 is a block diagram showing a configuration of the drive current control signal receiving unit 104.
  • FIG. 5 is a block diagram showing the configurations of the voltage detection unit 112 and the drive current control signal generation unit 113 of the receiving device 110.
  • FIG. 6 is a circuit diagram showing a configuration of the drive current generation circuit 117.
  • Figures 7 (a) and 7 (d) show the output impedance of the drive current control circuit 103.
  • FIG. 9 is a diagram showing a transient voltage waveform on the receiving device 110 side according to the relationship between the dance and the impedance of the transmission line 121.
  • FIG. 8 is a flowchart showing a procedure of impedance matching processing in the signal transmission system 1.
  • FIG. 9 is a block diagram showing a functional configuration of the signal transmission system 2 according to the second embodiment.
  • FIG. 1A and 1B show variations of the signal transmission system 1 to which the impedance matching processing according to the present embodiment can be applied.
  • FIG. 1A shows a configuration of a signal transmission system 1 including a PC 100 and a hard disk drive 110.
  • the PC 100 and the hard disk drive 110 each have a USB 2.0 standard interface.
  • the connection is established according to the procedure based on the USB 2.0 standard.
  • the signal transmission system 1 is configured.
  • the disk drive 110 After signal transmission system 1 is configured, PC 100 and hard disk Based on the processing according to the present embodiment, the disk drive 110 outputs the output impedance of a drive current control circuit (not shown) provided at the interface of the device (PC 100) on the signal transmission side, Match the impedance of the US B cable 120. Since signals are also transmitted from the hard disk drive 110 to the PC 100, similarly, the output impedance of the drive current control circuit provided at the interface of the signal transmitting side device (hard disk drive 110) and the USB Match the impedance of the cable 120. After that, signals are transmitted and received between the PC 100 and the hard disk drive 110 at a transmission speed of, for example, 480 Mbps, based on a method conforming to the USB 2.0 standard.
  • FIG. 1 (a) the case where the signal transmission system 1 is configured using the PC 100 and the hard disk drive 110 has been described as an example. However, instead of the PC and the hard disk drive, the signal transmission system 1 can also be configured by using other various devices such as a digital camera, a DVD drive, and the like. Also, FIG. 1 (a) has described an example in which the signal transmission system 1 is configured by connection based on the USB 2.0 standard using the USB cable 120 as a transmission line. However, instead of the USB 2.0 standard, the signal transmission system 1 can also be configured by other communication standards and protocols such as the IEEE1394 standard, the CSSI standard, and the HDMI (High-Definition Multimedia Interface) standard.
  • FIG. 1 (b) shows a plurality of semiconductor integrated circuits 100 on a printed wiring board.
  • 1 shows the configuration of a signal transmission system 1 in which 1 and 10 are arranged.
  • semiconductor integrated circuits 100 and 110 are semiconductor chips.
  • the semiconductor integrated circuits 100 and 110 perform the processing described later to obtain the impedance of the drive current control circuit (not shown) of the semiconductor integrated circuit 100 or 110 and the impedance of the printed wiring 120. Match with dance.
  • the drive current control circuits are provided in both the semiconductor integrated circuits 100 and 110, the output impedance and the printed wiring 120 of both of them are provided. Impi — Match with dance.
  • signals can be transmitted at high speed between the semiconductor integrated circuit 100 and the semiconductor integrated circuit 110 via the printed wiring 120, and the transmission efficiency is improved.
  • FIG. 1B illustrates an example in which the signal transmission system 1 is configured by the semiconductor integrated circuits 100 and 110 on the printed wiring board.
  • the signal transmission system 1 can be configured between specific circuits integrated on one chip.
  • the impedance matching process is repeatedly executed at predetermined time intervals (for example, intervals of several seconds to several tens of seconds).
  • the impedance can be dynamically rematched.
  • the impedance matching process according to the present embodiment is performed between the PC and the hard disk drive and between the semiconductor integrated circuits.
  • each interface provided in the PC, hard disk drive, and semiconductor integrated circuit performs matching processing.
  • Such an interface can execute the processing according to the present embodiment, and can form the interface system 1 which is a signal transmission system.
  • the signal transmission system 1 includes a transmission device 100 that transmits a signal and a reception device 110 that receives a signal. It is described as having. However, this does not mean that the transmitting apparatus 100 cannot receive the signal.
  • the transmitting device 100 may include the function of the receiving device 110, and the receiving device 110 may include the function of the transmitting device 100.
  • the signal transmission system 1 may include three or more devices. In that case, FIG. 2 can be considered to show two specific transmitting devices and receiving devices that transmit and receive signals. .
  • FIG. 2 shows a structure of a functional block of the signal transmission system 1 according to the present embodiment.
  • the signal transmission system 1 has a transmitting device 100 and a receiving device 110.
  • the transmitting device 100 and the receiving device 110 are connected by two transmission lines 1 2 1 and 1 2 2 that transmit different signals. You.
  • the value of the impedance Z determined for the transmission line 121 affects the transmission of a signal from the transmission device 100 to the reception device 110 at high speed.
  • the transmission line 122 is used as a control signal line for transmitting a control signal from the receiving device 110 to the transmitting device 100. Transmission of a signal through the transmission line 122 is slower than transmission of a signal performed through the transmission line 122.
  • the transmission lines 121 and 122 may be realized as one cable in which a plurality of transmission lines are bundled. ,
  • each component of the transmitting device 100 will be described, and then each component of the receiving device 110 will be described.
  • the transmitting device 100 includes an internal circuit 101, an output buffer 102, a driving current control circuit 103, a driving current control signal receiving unit 104, a signal output terminal 105, And a signal input terminal 106.
  • the internal circuit 101 is a circuit that implements a function unique to the transmitting device 100, and outputs a signal to be transmitted to the receiving device 110 and the like.
  • the internal circuit 101 is a CPU, a memory, another semiconductor chip mounted on a mother board, or the like.
  • the transmitting device 100 is a device having an interface function as a main function (such as an interface card)
  • the internal circuit 101 is a circuit that secures connection with the device on which it is mounted.
  • the transmitting device 100 is the semiconductor integrated circuit shown in FIG. 1B
  • the internal circuit 101 is an arithmetic circuit for performing a predetermined operation.
  • the internal circuit 101 sends a predetermined test pattern signal to the output buffer 102.
  • the output buffer 102 temporarily accumulates the signal output from the internal circuit 101 and outputs a signal whose mouth level and high level repeatedly change.
  • Control circuit 103 drives transmission line 121 with a predetermined drive current and transmits a signal corresponding to the signal output from output buffer 102. Output to line 1 2 1 Further, the control circuit 103 receives the control signal and changes the amount of the drive current based on the control signal. The specific configuration of the control circuit 103 will be described later with reference to FIG.
  • the drive current control signal receiving unit (hereinafter, referred to as a “receiving unit”) 104 receives the signal received at the signal input terminal 106, performs a predetermined conversion, and outputs a control signal.
  • the signal received by the receiving unit 104 is an instruction signal for instructing a predetermined operation from an external device (the receiving device 110), and the output signal controls the operation of a component in the transmitting device 100. Control signal.
  • the specific configuration of the receiving unit 104 will be described later with reference to FIG.
  • the signal output terminal 105 and the signal input terminal 106 are communication units that directly output and receive signals when the transmitting device 100 performs external communication.
  • Signal output terminal 105 is one end of transmission line 122 Is connected to The signal output terminal 105 outputs a signal from the control circuit 103 to the transmission line 121.
  • the signal input terminal 106 is connected to one end of the transmission line 122.
  • the signal input terminal 106 receives a signal via the transmission line 122.
  • the receiving device 110 has an internal circuit 111, a voltage detecting unit 112, a drive current control signal generating unit ⁇ 13, an output buffer 114, a signal input terminal 115, a signal It has an output terminal 116 and a drive current generating circuit 117.
  • the internal circuit 111 is a circuit that implements a function unique to the receiving device 110, and processes a signal received from the transmitting device 100.
  • the internal circuit 111 broadly includes a signal processing LSI, a buffer, a drive circuit for an access arm and a spindle motor of the hard disk drive. It is.
  • the receiving device 110 is a device having an interface function as a main function (such as an interface card)
  • the internal circuit 111 is a circuit for securing connection with a device on which the device is mounted.
  • the receiving apparatus 110 is the semiconductor integrated circuit shown in FIG. 1B
  • the internal circuit 111 is an arithmetic circuit for performing a predetermined operation.
  • the voltage detector 112 detects the voltage value of the signal input terminal 115 at a fixed timing based on the change of the input voltage, and outputs a voltage detection signal indicating whether or not the voltage value is within a predetermined range. Generate.
  • the predetermined range is defined by at least two criteria values.
  • the voltage detection signal includes a signal indicating whether or not the voltage is larger than the first determination reference value and a second signal. And a signal indicating whether or not the value is larger than the determination reference value. This makes it possible to determine whether the voltage value falls within the range or is larger or smaller than the range.
  • FIG. 2 shows that the voltage detection unit 112 directly detects the voltage of the signal input terminal 115, the voltage detection unit 112 need not directly detect the voltage. Further, other electrical characteristics other than the voltage value, such as a power value and a current value, may be detected.
  • the drive current control signal generator (hereinafter, referred to as “control signal generator”) 113 receives the voltage detection signal and generates an instruction signal based on the signal.
  • the instruction signal is a signal for instructing the control circuit 103 of the transmitting apparatus 100 whether to change the amount of the drive current.
  • the specific configuration of the control signal generator 113 will be described later with reference to FIG.
  • the output buffer 114 temporarily stores the signal output from the internal circuit 101 and outputs the signal to the drive current generation circuit 117.
  • the drive current generating circuit 117 receives the instruction signal from the output buffer 114, drives the transmission line 122 with a predetermined drive current, and outputs the instruction signal.
  • the signal input terminal 115 and the signal output terminal 116 are communication units for directly receiving and outputting signals when the receiving device 110 communicates with the outside.
  • the signal input terminal 115 is connected to the other end of the transmission line 121, and receives a signal via the transmission line 121.
  • the signal output terminal 1 16 is connected to the other end of the transmission line 122.
  • the signal output terminal 1 16 sends the signal from the drive current generation circuit 1 17 to the transmission line 1 2 Output to 2.
  • FIG. 3 shows a circuit configuration of the control circuit 103 of the transmitting apparatus 100.
  • the control circuit 103 receives the signal output from the output buffer 102 on the signal line 301, and outputs a signal having a timing specified in accordance with the signal from the signal line 302.
  • the control circuit 103 includes a control signal input terminal group 303, an output drive capacity adjustment transistor group 304, a low voltage output transistor 300, and a high voltage output drain transistor 303. And a power supply 307.
  • the signal line 301 is connected to the gate electrodes of the transistors 305 and 306.
  • the output drive capability adjusting transistor group 304 is connected in series with the low voltage output transistor 300 and the high voltage output transistor 303.
  • the source electrode of the transistor group 304 has a ground voltage or a power supply 3. A voltage of 07 is provided.
  • Each gate electrode of the transistor group 304 is connected to the control signal input terminal group 303, and a control signal from the receiving unit 104 is applied.
  • the control signal is a parallel signal that is individually input to each transistor 304.
  • the transistors in the transistor group 304 can be selectively turned on or off.
  • the voltage at the drain electrode of the turned-on transistor becomes equal to the voltage of the power supply 307 or the ground voltage.
  • a predetermined current is output via the signal line 302.
  • the control circuit In 103 the number of transistors that are turned on is controlled based on the control signal, and the output impedance of the control circuit 103 can be changed.
  • the drive capability of the control circuit 103 is set so as to have an adjustment width that is equal to or larger than the impedance width of various transmission lines that are actually predicted to be driven.
  • FIG. 4 shows a block configuration of the receiving unit 104.
  • the signal line 501 transmits the serial data signal 501 received via the signal input terminal 106.
  • the serial-Z-parallel converter (hereinafter referred to as “SZP converter”) 502 converts serial data into parallel data.
  • the holding circuit 503 holds the parallel data and outputs the held parallel data.
  • the parallel data is output to the control signal input terminal group 303 of the control circuit 103 as a control signal.
  • FIG. 5 shows a functional block configuration of the voltage detection unit 112 and the control signal generation unit 113 of the reception device 110.
  • the voltage detection unit 112 includes flip-flops (hereinafter, referred to as FZFs) 401, 402, comparators 403, 404, 405, and a delay circuit 406.
  • the voltage detector 112 receives the signal at the signal input terminal 115 of the transmission line 121 via the signal line 411.
  • the comparators 403, 404, and 405 are connected in parallel to the signal line 411, and receive signals at the signal input terminals 115 simultaneously.
  • Comparators 403, 404, 405 also receive reference voltages VREF1, VREF2, VREF3 via signal lines 407, 408, 409, respectively.
  • VRE F 1 is VR EF 2 is VR EF 3.
  • Comparator 400 is input Compares the signal voltage value with the reference voltage VREF 1 and outputs the larger signal.
  • the lowest initial voltage at the earliest input terminal is calculated from the assumed impedance width of the transmission line 122 and the variable impedance range of the drive current control circuit, and its amplitude can be detected. It can be determined as the maximum voltage in a certain range.
  • the comparators 404 and 405 compare the voltage of the input signal with the reference voltage VREF 2 and the voltage of the input signal with VR EF 3 and output the larger signal.
  • the reference voltages VREF2 and VREF3 can be determined in relation to the driving performance of the transmitting device 100 to which the receiving device 110 is to be connected. Specifically, V REF 2 and V REF 3 are set such that V REF 2 ⁇ V ⁇ V REF 3 with respect to the voltage V of the power supply 307 of the control circuit 103 (FIG. 3). Since the drive voltage of the connectable transmitting device 100 is known in advance, the values of the reference voltages VR EF 2 and VR EF 3 can be set when the receiving device 110 is manufactured. Note that the values of the reference voltages V REF 1 to 3 may be input from outside.
  • the outputs of the comparators 403 and 404 are connected to flip-flops 401 and 402 (hereinafter, referred to as “FZF”).
  • the FZFs 401 and 402 operate based on the sampling signal output from the delay circuit 406.
  • the delay circuit 406 Upon receiving a signal having a voltage equal to or higher than the reference voltage VREF 1, the delay circuit 406 holds the signal for a predetermined time and outputs the signal. That is, the input is delayed and output. This output is the sampling signal.
  • FZF 40 1, 40 2 depending on sampling signal Sets "0" if the voltage received via the signal line 41 1 is lower than the reference voltage, and sets "1" if the voltage is higher than the reference voltage.
  • Each value set in FZF 401 and 402 is output as a voltage detection signal.
  • the outputs of the F / Fs 401 and 402 are input to the holding circuit 452 via the counter circuit 451 inside the control signal generation unit 113, and the holding circuit 452 is further connected to a parallel / serial conversion circuit (hereinafter, PZS).
  • PZS parallel / serial conversion circuit
  • the count circuit 451 of the control signal generation unit 113 receives the voltage detection signal output from the voltage detection unit 112, and operates as follows. That is, when the outputs of the F / Fs 401 and 402 are "0" and "0", the count circuit 451 determines which of the transistors in the transistor group 304 provided in the control circuit 103 is to be driven. Generates an instruction signal that increases the number by one.
  • FIG. 6 shows a circuit configuration of the drive current generation circuit 117. Since the drive current generation circuit 117 is provided for driving the transmission line, similarly to the control circuit 103, the configuration is the same as that of the control circuit 103. Similar to Naru. Unlike the control circuit 103, one transistor 704 is provided as a transistor in the output stage. The reason that the number of the transistors 704 is one instead of a plurality is that it is not necessary to finely adjust a current value required to drive the transmission line 122. The gate electrode of the transistor 704 is connected to the control signal input terminal 703, and the on / off state of the output transistor 704 is determined by the signal input to the terminal 703. You can switch. However, the on state is always maintained here.
  • the gate electrodes of the transistors 705 and 706 are connected to the signal line 701, and the output voltage from the output buffer 114 is applied to change the output voltage. Same as 03.
  • the configuration in which the output transistor 704 is connected in series with the Low voltage output transistor 705 and the High voltage output transistor 706 is also the same as the control circuit 103.
  • the drive current generation circuit 117 drives the transmission line 122 with a predetermined drive current, and outputs a finger signal via the signal output terminal 116.
  • the instruction signal is converted into parallel data in the receiving section 104 of the transmitting apparatus 100 and used as a control signal.
  • FIG. 9 is a diagram showing a transient voltage waveform on the receiving device 110 side according to the relationship with the impedance of the transmission line 121. Items common to Figs. 7 (a) to 7 (d) are explained.
  • time ts is a time when the signal input terminal 115 exceeds the reference voltage VREF 1 for the first time.
  • Time tp is a time after a predetermined time has elapsed from time ts.
  • the “predetermined time” is the time during which the delay circuit 406 in the voltage detection unit 112 shown in FIG. 5 delays the output.
  • FIG. 7 (a) shows the transient voltage waveform 601 of the signal input terminal 115 when the output impedance value of the drive current output circuit 103 is larger than the impedance value of the transmission line 121.
  • Show. Voltage measurement starts at time tp.
  • the voltage at time tp (hereinafter referred to as the “initial voltage” at the input terminal) has not reached the reference voltages VR EF 2 and VR EF 3.
  • the voltage detector 1 1 2 is the time! Detecting voltages at 2, t3, and t4 in order, and detecting at time t4 that the voltage falls within the range defined by the reference voltages VR EF2 and VR EF3. For example, if the transmission frequency is 1 GHz, the interval between times t1 and t2 is 1 nanosecond. Note that the time and tp are times between times t1 and t2.
  • FIG. 7B shows a transient voltage waveform 602 of the signal input terminal 115 when the output impedance value is smaller than that of FIG. 7A.
  • Figure 7 (c) has a smaller output impedance value than Figure 7 (b).
  • the transient voltage waveform 603 of the signal input terminal 115 in the case is shown.
  • the initial voltage at the input terminal reaches a voltage intermediate between the reference voltages VR EF2 and V REF3.
  • the voltage is stable after time t1.
  • the time of stabilization is clearly earlier than in the examples of Figs. 7 (a) and (b).
  • FIG. 7D shows a transient voltage waveform 604 of the signal input terminal 115 when the output impedance value is smaller than that of FIG. 7C.
  • the initial voltage at the input terminal exceeds the reference voltages VREF2 and VREF3 at time t1. However, at time t2, the voltage conversely drops below voltage VREF2 (hereinafter, such a waveform state is referred to as waveform distortion). After that, at time t3, the voltage exceeds the reference voltages VREF2 and VREF3 again, and after time t4, the voltage converges to an intermediate voltage between the reference voltages VREF2 and VREF3.
  • the internal circuit 111 of the receiving apparatus 110 outputs the signal output from the output buffer 102 of the transmitting apparatus 100 as quickly and reliably as possible. It can be said that it can be received. From the above, it can be said that an optimum transmission waveform can be obtained at the signal input terminal 115 when the initial voltage at the input terminal is an intermediate potential between VREF2 and VREF3.
  • the impedance matching process performed in the signal transmission system 1 will be described with reference to FIGS. This process is performed based on, for example, the control of a communication controller (not shown) of the transmitting device 100 and the receiving device 110.
  • the communication controller is E Instructions are given to each component by analyzing and executing programs such as EPROM. In the following, a description will be given as a process executed when a connection is established between the transmission device 100 and the reception device 110 and high-speed signal transmission is started.
  • the output impedance of the control circuit 103 is set to the maximum in an initial state before the transmission device 100 starts signal transmission (for example, immediately after the power supply of the transmission device 100 is turned on). This is the same as minimizing drive power.
  • the input impedance at the signal input terminal 115 of the receiving device 110 is infinite.
  • FIG. 8 is a flowchart showing a procedure of impedance matching processing in the signal transmission system 1.
  • the block on the left side of the figure shows the operation of the transmitting device, and the block on the right side shows the operation of the receiving device.
  • the receiving apparatus has a function of assisting the setting of the output impedance of the transmitting apparatus 100 in the signal transmission system 1.
  • the internal circuit 101 of the transmitting device 100 generates a test pattern signal in step 801. Based on the test pattern signal, the output buffer 102 outputs a signal that repeatedly switches between a low level and a high level. In step 802, the control circuit 103 first drives the transmission line with the minimum drive current to output a signal based on the test pattern signal.
  • step 803 the voltage detection unit 112 is connected to the signal input terminal 115 of the receiving device 110 connected to the transmission line 121. Detect initial voltage. The detection is performed at a time tp (FIG. 6) delayed from the time ts when the output reaches the reference voltage VREF 1 when the output transitions from the mouth level to the high level.
  • step 804 the voltage detection unit 112 determines whether or not the detected voltage value is within the range of the optimum reception level. This determination is for determining whether or not the waveform and voltage value of the initial voltage at the signal input terminal 115 show the state shown in FIG. 7 (c). If it is not within the optimum range shown in FIG. 7 (c), proceed to step 805, and if it is within the range, proceed to step 807.
  • step 805 the two 4101 and 402 in the voltage detection unit 112 output "0" and "0".
  • the control signal generator 113 generates an instruction signal based on the output signal.
  • the instruction signal is a signal for instructing an increase in the drive current, and is sent to the transmission device 100 via the output buffer 114 and the drive current generation circuit 117.
  • the receiving unit 104 generates a control signal from the received instruction signal, and in step 806, the control circuit 103 increases the driving current by one step based on the control signal to drive the transmission line 122. Then, a signal based on the test pattern signal is output again.
  • the receiving device 110 performs a process of detecting the initial voltage at the signal input terminal 115, and repeats the process from step 803.
  • step 807 the control signal generation section 113 generates an instruction signal to instruct the transmission apparatus 100 to stop changing (increase) the drive current.
  • the two F / Fs 401 and 402 in the voltage detection unit 112 output “0” and “1”, and the output impedance of the control circuit 103 is an optimum value. It indicates that there is.
  • the control circuit 103 holds the current drive current set value and drives the transmission line 121 with the drive current based on the set value.
  • the number of conducting transistors in the control circuit 103 is controlled to change the output impedance of the control circuit 103 until the initial voltage detected in the receiving device 110 falls within a predetermined range. Let it. When the initial voltage detected on the receiving device 110 side falls within a predetermined range, the output impedance of the control circuit 103 is optimally set, and is shown by the waveform 603 in FIG. 7 (c). Thus, actual signal transmission can be performed using a waveform having no distortion.
  • the transmission lines 121 and 122 may be detachable, for example, a USB cable, or may be printed wiring fixed on a printed wiring board.
  • the output drive capability is adjusted at the rising edge of the signal, but it can be adjusted at the falling edge of the signal.
  • the procedure is the same except for the judgment value.
  • the output impedance of the control circuit 103 is described as being the maximum (the driving capability of the transmission line 121 is the minimum). However, the output impedance may be minimized (the driving capability is the maximum). it can. If the process is started with the output impedance in the initial state minimized, the output impedance will be increased by the subsequent control.
  • the PZS conversion circuit 453 and the SZP conversion circuit 502 are used, and serial data is used for transmitting the drive current control signal.
  • serial data is used for transmitting the drive current control signal.
  • the output from the holding circuit 45 2 can be received by the drive receiving section 104, any type of transmission data may be used.
  • impedance adjustment is performed based on the test pattern signal from the internal circuit 101.
  • the above-described processing may be performed using the rise and fall of the signal at the time of actual data transfer instead of the test pattern signal.
  • the impedance when establishing a connection between the transmitting device 100 and the receiving device 110, the impedance is matched using the above-described test pattern signal, and after the data transmission is started, transmission is performed at predetermined time intervals.
  • the impedance may be dynamically rematched using at least one of the rising and falling edges of the data.
  • FIG. 9 shows a structure of a function block of the signal transmission system 2 according to the present embodiment.
  • the signal transmission system 2 is also realized in the modes shown in FIGS. 1 (a) and 1 (b).
  • the signal transmission system 2 includes a transmitting device 200 that transmits a signal and a receiving device 210 that receives a signal.
  • the transmitting device 200 may include the function of the receiving device 210.
  • the receiving device 210 may include the function of the transmitting device 200.
  • the signal transmission system 2 has a transmitting device 200 and a receiving device 210.
  • the transmission device 200 and the reception device 210 are connected by one transmission line 123 for transmitting a signal. Since the impedance Z value determined for the transmission line 123 affects the transmission of a signal from the transmission device 200 to the reception device 210 at high speed, the output of the driving circuit of the transmission device 200 is controlled. It is necessary to match the impedance with the impedance of the transmission line 123.
  • the transmitting device 200 will be described first, and then the receiving device 210 will be described.
  • the elements constituting the transmitting apparatus 200 and the receiving apparatus 210 the elements having basically the same functions as those of the transmitting apparatus 100 and the receiving apparatus 110 in FIG. And a detailed description thereof will be omitted. In particular, if it is described, it shall have a function related to the description.
  • the transmitting device 200 includes an internal circuit 101, an output buffer 102, a control circuit 103, a receiving unit 104, and a signal input / output terminal 205.
  • the signal input / output terminal 205 is a communication unit that directly sends and receives signals when the transmitting device 200 performs communication with the outside.
  • Signal input / output terminal 2 0 5 is connected to one end of the transmission line 123, outputs a signal from the control circuit 103 to the transmission line 123, and receives a signal from the receiving device 210 via the transmission line 123. An instruction signal is received.
  • the receiving device 210 includes an internal circuit 111, a voltage detecting unit 112, a control signal generating unit 113, an output buffer 114, a signal input / output terminal 211, a signal An output terminal 116 is provided, and a drive current generating circuit 117 is provided.
  • the signal input / output terminal 2 15 is a communication unit for directly transmitting / receiving a signal when the transmitting device 200 performs external communication.
  • the signal output terminal 2 15 is connected to the other end of the transmission line 1 23, receives a signal from the transmission device 200 via the transmission line 1 2 3, and receives a signal from the drive current generation circuit 1 17.
  • An instruction signal is output to the transmission line 1 2 3.
  • the transmission device 200 and the reception device 210 are connected by one transmission line 123, the signal transmission from the transmission device 200 to the reception device 210 and the reception device 210 Therefore, it is necessary to avoid contention with signal transmission to the transmission device 200 from the network. To avoid contention, it is necessary to adjust both the timing of signal transmission between devices and the operation timing of the components of each device.
  • the timing of signal transmission between devices can be adjusted as follows.
  • the transmitting device 200 transmits a signal corresponding to the test pattern signal every lm seconds, and the receiving device 210 transmits an instruction signal to the transmitting device 200 during a period in which no signal is transmitted. send. That is, signals are transmitted and received in a so-called time division manner.
  • the transmitting device 200 After transmitting the signal corresponding to the test pattern signal to the transmission line 123, the transmitting device 200 The operation of the control circuit 103 is stopped until the control signal from the device 210 is received.
  • the operation timing of the components of each device can be adjusted as follows. For example, when transmitting a signal from the transmission device 200 to the reception device 210, the output transistor 704 inside the drive current generation circuit 117 of the reception device 210 is turned off. As a result, the output of the drive current generation circuit 117 becomes a high impedance state, and the voltage generated in connection with the signal from the control circuit 103 of the transmission device 200 is detected by the voltage detection unit 112 and the internal circuit. It can be detected in circuit 111. On the other hand, when transmitting the instruction signal from the receiving device 210 to the transmitting device 200, the output driving capability adjusting transistors 304 group (FIG. 3) inside the control circuit 103 are all required. To As a result, the output of the control circuit 103 becomes a high impedance state, and the signal output from the receiving device 210 can be received by the receiving unit 104.
  • the output impedance of the control circuit 103 is set to the maximum value in the initial state before the transmission device 200 starts signal transmission (for example, immediately after the power of the transmission device 200 is turned on). This is the same as minimizing drive capacity.
  • the input impedance at the signal input / output terminal 205 viewed from the transmission line 123 is almost infinite.
  • the receiving device 210 has also shifted to a predetermined initial state so as to assist the process of adjusting the output impedance of the transmitting device 200. Specifically, in the drive current generating circuit 117 in the receiving device 210, the internal output transistor is turned off and is kept in a high impedance state.
  • the input impedance at the signal input / output terminal 2 15 of the receiving device 210 is assumed to be infinite.
  • the adjustment sequence of the output impedance is as follows. First, the internal circuit 101 of the transmitter 200 generates a test pattern signal. Based on the test pattern signal, the output buffer 102 outputs a signal that repeatedly switches between the oral level and the high level. The control circuit 103 first drives the transmission line with the minimum drive current and outputs a signal based on the test pattern signal.
  • the voltage detecting unit 112 of the receiving device 210 detects an initial voltage at the signal input terminal 215 of the receiving device 210 connected to the transmission line 123. The detection is performed at a time tp (FIG. 6) delayed from the time ts when the output reaches the reference voltage VREF1 when the output transitions from the mouth level to the high level.
  • the voltage detection unit 112 determines whether the detected voltage value is within the range of the optimum reception level. If the initial voltage detected by the voltage detector 1 1 2 is lower than the reference voltages VREF 2 and VREF 3 as in the voltage value at time tp of the waveform 61 shown in FIG.
  • the two F / Fs 4 1 and 4 2 in part 1 1 2 are Outputs "0" and "0". This output indicates that the current drive capacity is too low.
  • the control signal generation unit 113 When receiving the "0" and "0" signals from the voltage detection unit 112, the control signal generation unit 113 generates an instruction signal to increase the driving capability by one step in the internal count circuit 451. I do.
  • the control signal generation unit 113 holds the instruction signal in the holding circuit 452, and transmits the transmission signal 1100 through the output buffer 114 and the drive current generation circuit 117 according to the instruction ⁇ 0 signal. To increase the drive current.
  • the output of the control circuit 103 is held in a high-impedance state, and the instruction signal held in the holding circuit 452 is generated through the output buffer 114, the drive current, and output via the circuit 117. .
  • the output of the drive current generating circuit 117 is received by the receiver 104 via the signal input / output terminal 215, the transmission line 123, and the signal input / output terminal 205.
  • the receiving device 10 holds the output buffer 114 in the high impedance state, and the control circuit 103 releases the high impedance state.
  • the receiving unit 104 generates a control signal from the received instruction signal.
  • the control circuit 103 increases the drive current by one step based on the control signal, drives the transmission line 121, and outputs a signal based on the test pattern signal again.
  • the receiving device 110 performs a process of detecting the initial voltage at the signal input terminal 115, and repeats the process until it enters the range defined by the reference voltages VREF2 and VREF3.
  • the subsequent processing is the same as the processing described in relation to the signal transmission system 1 of the first embodiment, and a description thereof will not be repeated.
  • the output impedance of the control circuit 103 becomes The process ends assuming that the dance matches the impedance of the transmission line 122. After the completion of the impedance adjustment, the output impedance of the drive current generation circuit 117 remains in the high impedance state until the adjustment sequence is performed again.
  • the waveform 603 shown in FIG. 7 (c) is an optimal transmission waveform, at which time the signal can be transmitted accurately and at the highest speed.
  • the waveforms 601 and 602 require a longer time than the waveform 603 until the voltage is determined between the reference voltages VREF2 and VRE3. That is, it is slower than the signal transmission by the waveform 603.
  • signal transmission can be performed correctly.
  • the waveforms in Figs. 7 (a) to 7 (c) when the output impedance is small, the time until the voltage change stops is short, and the signal can be sent at high speed.
  • FIG. 7 the output impedance of the control circuit 1 0 3 to enable signal transmission by the waveform 6 0 3 shown in (c) Z 3 [ ⁇ ]
  • the internal circuit 101 of the transmitting device 200 transmits a general data signal to the internal circuit 111 of the receiving device 210. It is desirable that data signals be transmitted correctly and at high speed.
  • the control signal generation section 113 of the reception apparatus 210 transmits an instruction signal (control signal) to the current control signal reception section 104 of the transmission apparatus 200.
  • the instruction signal is transmitted via the drive current generation circuit 117 of the reception device 210.
  • the output impedance of the drive current generation circuit 117 is not variable but fixed.
  • the instruction signal from the receiving device 210 to the transmitting device 200 can be transmitted accurately and at high speed using the waveform 603 in FIG. 7 (c). However, more emphasis is placed on accuracy. If the transmission of the instruction signal can be performed accurately, the instruction signal can be transmitted using the waveform 603 in FIG. 7C after the impedance adjustment. Therefore, when the waveform 603 of FIG. 7 (c) cannot be used, at least the instruction signal is generated by using the waveform 602 of FIG. 7 (b) or the waveform 601 of FIG. 7 (a). Need to be transmitted. If a waveform distortion such as the waveform 604 is included, the instruction signal cannot be transmitted correctly.
  • the output impedance of the control circuit 103 after the impedance adjustment is completed is A [ ⁇ ] and the output impedance of the drive current generation circuit 117 when transmitting control data is B [ ⁇ ], the output impedance B Can be determined within the range of values where the relationship A ⁇ B holds. If B is relatively small, the time required for the adjustment sequence can be reduced. Further, when B is relatively large, even if there is a variation in the impedance of the transmission line 123, the variation can be absorbed, and a margin can be provided. However, the transmission of control data is slow. Conventionally, when transmitting signals from the transmitting device 200 to the receiving device 210 at high speed, use expensive wiring boards or cables with high impedance in order to maintain the signal quality. I had to help. However, according to the present invention, if it is guaranteed that the instruction signal can be accurately transmitted from the receiving device 210 to the transmitting device 200, accurate and high-speed operation can be achieved even if an inexpensive wiring board or cable is used. Signal transmission becomes possible.
  • the embodiments 1 and 2 related to the impedance matching processing according to the present invention have been described above.
  • the number of transmission lines for matching impedance is limited to one, but the number is not limited to one.
  • the processing can be executed for each bus. .
  • the signal transmission system can switch whether or not to execute the impedance matching process according to the present invention. For example, if it is determined that both the transmission device and the reception device can execute the impedance matching process according to the present invention after the transmission line is connected, the process according to the present invention is performed. If it is determined that the processing according to the present invention cannot be performed, the impedance matching processing is not performed, or the impedance matching processing is performed by a conventional method. In addition, the transmission system is pre-defined. Alternatively, another processing may be performed.
  • the transmitting device and the receiving device have been specified in advance. However, when two devices that can both transmit and receive signals, such as the PC and the hard disk drive in Fig. 1 (a), are connected, whichever first matches the impedance with the transmission line It is necessary to specify what to take. In this case, for example, the size of the chip number held in the semiconductor chip may be compared as a parameter, and impedance matching may be performed in the order of smaller number.
  • each communication controller (not shown) of the transmission device and the reception device executes a computer program that realizes the processing of the flowchart of FIG. 8 in the entire system, and controls the above processing. It was explained as.
  • the program executed in the transmitting device and the program executed in the receiving device are not the same, they can be defined as a processing routine for the transmitting device and a processing routine for the receiving device in one program. .
  • the communication controller may recognize whether it is a transmitting device or a receiving device and execute a necessary processing routine according to the situation.
  • Such a computer program can be recorded on various recording media such as a magnetic recording medium such as a flexible disk, a semiconductor recording medium such as a flash memory, and an optical recording medium such as an optical disk. It can also be transmitted via a communication line. Further, a chip including one or more semiconductor recording media storing such a combination program. Sets can also be configured.
  • a reception device that detects a signal from the transmission device determines a signal based on a signal value of the detected signal.
  • An instruction signal for changing the amount of drive current is sent to the transmitting device.
  • the transmission device can dynamically match the output impedance of the transmission device driving circuit that drives the transmission line with the impedance of the transmission line. For each transmission line, impedance can be matched each time a connection is made to eliminate signal reflection and distortion due to changes in transmission line characteristics, so the signal transmission system 1 achieves good and high-speed signal transmission. it can.
  • the signal transmission characteristics of the transmission line can be adjusted, so that the characteristics of the transmission device and the reception device (for example, the output buffer characteristics of the semiconductor integrated circuit) and the characteristics of the transmission line (for example, the printing device) can be adjusted. Even if there are variations in board wiring and cable characteristics), the design can be made to absorb such variations within the permissible range of signal transmission characteristics. Therefore, a margin can be provided in the manufacture of a semiconductor integrated circuit, a printed board, and the like, and the yield can be improved.
  • the transient output current consumption until signal transmission becomes possible can be adjusted. Wear. Power consumption can be reduced by minimizing the transient output current.
  • impedance can be matched between home appliances connected by a detachable cable or between semiconductor chips connected by wiring on a printed circuit board.
  • dynamically matching the output impedance of the drive circuit with the impedance of the transmission line high-speed signal transmission can be realized and transmission efficiency can be improved.
  • the power consumption during signal transmission can be minimized by adapting it to the transmission line.

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Dc Digital Transmission (AREA)
  • Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
  • Logic Circuits (AREA)

Abstract

 信号伝送システムは、伝送線路を介して接続された送信装置および受信装置を含む。送信装置200の制御回路103が伝送線路123にテスト信号を出力すると、受信装置210の電圧検出部112は、端子115の電圧値が所定の範囲に入っているか否かを判定する。制御信号生成部113は判定結果に基づいて駆動電流の電流量を変化させるか否かの指示を生成する。送信装置100の制御回路103は、指示に基づいて駆動電流を増減して伝送線路123を駆動し再びテスト信号を出力する。この処理は、受信装置210の端子115の電圧が所定の範囲に入るまで繰り返される。これにより送信装置200の制御回路103に関する最適な出力インピーダンスが得られる。伝送線路を介して信号を伝送する際に、駆動回路の出力インピーダンスと伝送線路のインピーダンスとを動的に整合させることにより高速な信号伝送を実現することができる。

Description

明 細 書 信号伝送システムにおいて
出力インピ一ダンスを整合させる装置および方法 技術分野
本発明は、 伝送線路で接続された機器間で信号を伝送する際に、 伝送線路を駆動する駆動回路の出力インピーダンスと伝送線路のィ ンピーダンスとの整合を取るための技術に関し、 特に信号伝送時の 反射による波形歪みを低減するための出力インピーダンスの調整お よび波形歪み検出信号の伝送技術に関する。 背景技術
ケーブルで接続された家電機器間、 または、 プリント配線で接続 された基板上の半導体集積回路間で信号を伝送する場合には、 駆動 回路の出カインピーダンスと伝送線路のインピーダンスとを整合さ せる必要がある。 整合していない場合には、 伝送する信号の反射に よって波形歪みが発生して信号を正しく伝送できないからである。 さらに、 信号の反射が収まるまで必要以上に時間を要するため、 高 速な信号伝送も困難である。
従来から、 信号送信側の駆動回路の出力インピーダンスと伝送線 路のインピーダンスとを整合させる種々の方法が知られている。 日 本国特開 2 0 0 3— 84 1 9号公報、 特開平 1 0— 2 6 1 94 8号 公報および特開平 1 1— 1 7 5 1 8号公報には、 半導体集積回路間 で信号を伝送する際にインピーダンスを整合させる技術が記載され ている。 例として日本国特開 2 0 0 3— 8 4 1 9号公報の内容を説 明すると、 実際に信号の伝送に用いる伝送線路とは別にそれと特性 が同等であるリフアレンス用伝送線路をループ状に配置し、 信号を 出力する半導体集積回路で終端させる。 リフアレンス用伝送線路を 用いて駆動回路の出力インピーダンスと伝送線路のインピーダンス とを整合させることにより、 実際の伝送線路に関してもインピーダ ンスが整合すると考えられる。
しかし、 これまでのインピーダンス整合技術には、 種々の問題点 がある。
第 1の問題点は、 実際の信号の伝送に使用する伝送線路の特性と リフアレンス用伝送線路の特性とに誤差が存在することである。 伝 送線路がプリント配線板である場合、 当然ながら、 実際の信号の伝 送に使用する伝送線路とリフアレンス用伝送線路とはプリント配線 板上の異なる位置に配置される。 同一のプリント配線板上であって も、 位置によってはインピーダンスを決定する特性 (誘電率等) に ばらつきがあるため、 リフアレンス用伝送線路を用いてィンピ一ダ ンスを整合させても実際の伝送線路のインピーダンスとも最適に整 合するといえない。 すなわち、 リファレンス用伝送線路を用いたと しても実際の伝送線路の最適なインピーダンスを決定することは困 難である。
第 2の問題点は、 リファレンス用伝送線路を実際の信号の伝送に 使用する伝送線路とは別に配置しなければならないため、 面積や体 積が増大することである。 特に信号の伝送線路が複数あり、 しかも 精度良くインピーダンスを整合させることを想定した場合、 複数の 伝送線路に対して同数あるいはそれに近い数のリファレンス用配線 パターンを配置することになり、 配線面積の増大が著しい。 これで は近年の小チップ化の傾向に反することとなつて実用的でない。
第 3の問題点は、 上述のインピーダンス整合技術は、 取り外し可 能なケーブルで接続された家電機器間のインピーダンス整合に適用 できないことである。 例えばパーソナルコンピュータ (P C ) と U S B機器とを U S Bケーブルを介して接続する場合、 リファレンス 用伝送線路を設けることは実際上不可能であり非実用的である。 ま た接続の対象となる家電機器は多岐に亘り、 予めインピーダンスを 整合させることはできないため、 接続される度に動的にィンビーダ ンスを整合させる必要がある。 特に家電機器間で高速に信号を伝送 する際、 駆動回路のインピーダンスとケーブルのインピーダンスと を整合させることができなければ、 使用するケーブルによっては高 速伝送できない場合も生じ、 信頼性を欠く。
本発明の目的は、 伝送線路を介して信号を伝送する際に、 駆動回 路の出力インピーダンスと伝送線路のィンピーダンスとを動的に整 合させて高速な信号伝送を実現し、 伝送効率を向上することである。 また本発明の別の目的は、 信号伝送時に消費される消費電力を伝送 線路に適合させて必要最低限に抑えることである。 発明の開示
本発明の送信装置は、 伝送線路を介して受信装置と接続され、 前記受信装置とともに信号伝送システムを構成する。 送信装置 は、 前記伝送線路の第 1端部と接続される通信部と、 所定量の 駆動電流によって前記伝送線路を駆動する駆動電流制御部であ つて、 制御信号に基づいて前記駆動電流の電流量を変化させる 駆動電流制御部とを備えている。 前記通信部は、 前記伝送線路 の第 2端部に接続された前記受信装置から、 前記駆動電流の電 流量を変化させるか否かを指示する指示信号であって前記伝送 線路の第 2端部側において検出された信号値が所定の範囲に入 つているか否かに基づいて生成された指示信号を前記制御信号 として受信する。 これにより上記目的が達成される。
前記信号値が前記所定の範囲に入っている場合、 前記通信部 は前記駆動電流の電流量の変化停止を指示する指示信号を前記 制御信号として受け取り、 前記駆動電流制御部は前記制御信号 に基づいて前記駆動電流の現在の電流量の設定値を保持しても よい。
前記信号値が前記所定の範囲の下限値より も小さい場合、 前 記通信部は前記駆動電流の増加を指示する指示信号を前記制御 信号として受け取り、 前記駆動電流制御部は前記制御信号に基 づいて前記駆動電流を増加させてもよい。
前記信号値が前記所定の範囲の上限値よりも大きい場合、 前 記通信部は前記駆動電流の減少を指示する指示信号を前記制御 信号として受け取り、 前記駆動電流制御部は前記制御信号に基 づいて前記駆動電流を減少させてもよい。
前記通信部は、 前記伝送線路の第 1端部と接続される第 1端 子と、 前記伝送線路とは異なる制御信号線と接続されて前記指 示信号を受け取る第 2端子とを備えていてもよい。
前記駆動電流制御部は、 前記伝送線路を駆動して信号を送信 することが可能であり、 前記駆動電流制御部からの信号の送信 と、 前記制御信号の受信とを時分割で行ってもよい。
前記駆動電流制御部が前記伝送線路を駆動する際の出カイン ピーダンス値は、 前記指示信号を出力する前記受信装置の出力 インピーダンス値より小さくてもよい。
前記駆動電流制御部は、 前記伝送線路を駆動して信号を送信 することが可能であり、 前記駆動電流制御部が信号を伝送する 速度は、 前記受信装置が前記指示信号を出力する際の信号を伝 送する速度より速くてもよい。
前記伝送線路は前記通信部から取り外し可能であってもよい。 本発明の受信装置は、 伝送線路を介して送信装置と接続され、 前記送信装置とともに信号伝送システムを構成する。 前記送信 装置は前記伝送線路の第 1端部と接続されている。 受信装置は、 前記伝送線路の第 2端部と接続される通信部であって、 所定の 駆動電流によって駆動された前記伝送線路から信号を受け取る 通信部と、 前記信号に基づいて前記伝送線路の前記第 2端部側 の信号値を検出し、 前記信号値が所定の範囲に入っているか否 かを示す検出信号を生成する検出部と、 前記検出信号に基づい て、 前記駆動電流の電流量を変化させるか否かを指示する指示 信号を生成する信号生成部とを備えている。 前記通信部は前記 送信装置に対して前記指示信号を出力する。 これにより上記目的 が達成される。
前記検出部によって前記信号値が前記所定の範囲に入ってい ることを示す検出信号が生成されると、 前記信号生成部は、 前 記駆動電流の電流量の変化停止を指示する指示信号を生成して もよい。
前記検出部によって前記信号値が前記所定の範囲の下限値よ りも小さいことを示す検出信号が生成されると、 前記信号生成 部は、 前記駆動電流の増加を指示する指示信号を生成してもよ い。
前記検出部によって前記信号値が前記所定の範囲の上限値よ りも大きいことを示す検出信号が生成されると、 前記信号生成 部は、 前記駆動電流の減少を指示する指示信号を生成してもよ い。
前記通信部は、 前記伝送線路の第 2端部と接続される第 1端 子と、 前記伝送線路と異なる制御信号線と接続されて前記指示 信号を出力する第 2端子とを備えていてもよい。
前記送信装置は、 前記伝送線路を前記所定の駆動電流によつ て駆動して信号を送信することが可能であり、 前記伝送線路か らの信号の受信と、 前記指示信号の送信とを時分割で行っても よい。
前記所定の駆動電流によって前記伝送線路を駆動する前記送 信装置の出力インピーダンス値は、 前記端子部から前記信号生 成部までの出力インピーダンス値より小さくてもよい。
前記受信装置が前記指示信号を出力する際の信号を伝送する 速度は、 前記駆動電流制御部が前記伝送線路を駆動して信号を 伝送する速度より遅くてもよい。
前記伝送線路は前記通信部から取り外し可能であってもよい。 本発明の送信側インタ一フェースは、 伝送線路を介して受信 装置の受信側インターフェースと接続され、 前記受信装置とと もに信号伝送システムを構成する送信装置において利用される。 送信側インターフェースは、 前記伝送線路の第 1端部と接続さ れる通信部と、 所定の駆動電流によって前記伝送線路を駆動す る駆動電流制御部であって、 制御信号に基づいて前記駆動電流 の電流量を変化させる駆動電流制御部とを備えている。 前記通 信部は、 前記伝送線路の第 2端部に接続された前記受信装置か ら、 駆動電流の電流量を変化させるか否かを指示する指示信号 であって前記伝送線路の前記第 2端部側において検出された信 号値が所定の範囲に入っているか否かに基づいて生成された指 示信号を前記制御信号として受信する。 これにより上記目的が 達成される。
前記通信部は、 前記伝送線路の第 1端部と接続される第 1端 子と、 前記伝送線路とは異なる制御信号線と接続されて前記指 示信号を受け取る第 2端子とを備えていてもよい。
前記駆動電流制御部は、 前記伝送線路を駆動して信号を送信 することが可能であり、 前記駆動電流制御部からの信号の送信 と、 前記制御信号の受信とを時分割で行ってもよい。
前記駆動電流制御部が前記伝送線路を駆動する際の出カイン ピーダンス値は、 前記指示信号を出力する前記受信装置の出力 インピーダンス値より小さくてもよい。
前記駆動電流制御部は、 前記伝送線路を駆動して信号を送信 することが可能であり、 前記駆動電流制御部が信号を伝送する 速度は、 前記受信装置が前記指示信号を出力する際の信号を伝 送する速度より速くてもよい。
本発明の受信側インターフェースは、 伝送線路を介して送信 装置の送信側インターフェースと接続され、 前記送信装置とと もに信号伝送システムを構成する受信装置において利用される。 前記送信側ィンターフェースは前記伝送線路の第 1端部と接続 されている。 受信側インターフェースは、 前記伝送線路の第 2 端部と接続される通信部であって、 所定の駆動電流によって駆 動された前記伝送線路から信号を受け取る通信部と、 前記通信 部において受け取った前記信号に基づいて、 前記伝送線路の前 記第 2端部側の信号値を検出して、 前記信号値が所定の範囲に 入っているか否かを示す検出信号を生成する検出部と、 前記検 出信号に基づいて、 前記駆動電流の電流量を変化させるか否か を指示する指示信号を生成する指示信号を生成する信号生成部 とを備えている。 前記通信部は前記送信装置に対して前記指示 信号を出力する。 これにより上記目的が達成される。
前記通信部は、 前記伝送線路の第 2端部と接続される第 1端 子と、 前記伝送線路と異なる制御信号線と接続されて前記指示 信号を出力する第 2端子とを備えていてもよい。
前記送信装置は、 前記伝送線路を前記所定の駆動電流によつ て駆動して信号を送信することが可能であり、 前記伝送線路か らの信号の受信と、 前記指示信号の送信とを時分割で行っても よい。
前記所定の駆動電流によって前記伝送線路を駆動する前記送 信装置の出カインピ一ダンス値は、 前記端子部から前記信号生 成部までの出力インピーダンス値より小さくてもよい。
前記受信側インターフェースが前記指示信号を出力する際の 信号を伝送する速度は、 前記駆動電流制御部が前記伝送線路を 駆動して信号を伝送する速度より遅くてもよい。
前記送信側インターフェース、 および、 前記受信側インター フェースを備え、 前記送信側インターフェースと前記受信側ィ ンターフェースとを前記伝送線路によって接続したイン夕一フ エースシステムを構築してもよい。
本発明の送信側チップは、 伝送線路を介して受信側チップと 接続され、 前記受信側チップとともに信号伝送システムを構成 する。 送信側のチップは、 前記伝送線路の第 1端部と接続され る通信部と、 所定の駆動電流によって前記伝送線路を駆動する 駆動電流制御部であって、 制御信号に基づいて前記駆動電流の 電流量を変化させる駆動電流制御部とを備えている。 前記通信 部は、 前記伝送線路の第 2端部に接続された前記受信装置から、 駆動電流の電流量を変化させるか否かを指示する指示信号であ つて前記伝送線路の前記第 2端部側において検出された信号値 が所定の範囲に入っているか否かに基づいて生成された指示信 号を前記制御信号として受信する。 これにより上記目的が達成 される。
前記通信部は、 前記伝送線路の第 1端部と接続される第 1端 子と、 前記伝送線路とは異なる制御信号線と接続されて前記指 示信号を受け取る第 2端子とを備えていてもよい。
前記駆動電流制御部は、 前記伝送線路を駆動して信号を送信 することが可能であり、 前記駆動電流制御部からの信号の送信 と、 前記制御信号の受信とを時分割で行ってもよい。
前記駆動電流制御部が前記伝送線路を駆動する際の出カイン ピーダンス値は、 前記指示信号を出力する前記受信装置の出力 インピーダンス値より小さくてもよい。
前記駆動電流制御部は、 前記伝送線路を駆動して信号を送信 することが可能であり、 前記駆動電流制御部が信号を伝送する 速度は、 前記受信装置が前記指示信号を出力する際の信号を伝 送する速度より速くてもよい。
本発明の受信側チップは、 伝送線路を介して送信側チップと 接続され、 前記送信側チップとともに信号伝送システムを構成 する。 前記送信側チップは前記伝送線路の第 1端部と接続され ている。 受信側チップは、 前記伝送線路の第 2端部と接続され る通信部であって、 所定の駆動電流によって駆動された前記伝 送線路から信号を受け取る通信部と、 前記通信部において受け 取った前記信号に基づいて、 前記伝送線路の前記第 2端部側の 信号値を検出して、 前記信号値が所定の範囲に入っているか否 かを示す検出信号を生成する検出部と、 前記検出信号に基づい て、 前記駆動電流の電流量を変化させるか否かを指示する指示 信号を生成する指示信号を生成する信号生成部とを備えている。 前記通信部は前記送信装置に対して前記指示信号を出力する。 これにより上記目的が達成される。
前記通信部は、 前記伝送線路の第 2端部と接続される第 1端 子と、 前記伝送線路と異なる制御信号線と接続されて前記指示 信号を出力する第 2端子とを備えていてもよい。
前記送信装置は、 前記伝送線路を前記所定の駆動電流によつ て駆動して信号を送信することが可能であり、 前記伝送線路か らの信号の受信と、 前記指示信号の送信とを時分割で行っても よい。
前記所定の駆動電流によって前記伝送線路を駆動する前記送 信装置の出力インピーダンス値は、 前記端子部から前記信号生 成部までの出力インピーダンス値より小さくてもよい。
前記受信側チップが前記指示信号を出力する際の信号を伝送 する速度は、 前記駆動電流制御部が前記伝送線路を駆動して信 号を伝送する速度より遅くてもよい。
前記送信側チップ、 および、 前記受信側チップを備え、 前記 送信側チップと前記受信側チップとを前記伝送線路によって接 続したチ、 ブ搭載基板を構成してもよい。
本発明の出力インピーダンス設定方法は、 伝送線路を介して 受信装置と接続され、 前記受信装置とともに信号伝送システム を構成する送信装置の出力インピーダンスを設定する。 前記送 信装置は、 前記伝送線路の第 1端部と接続される通信部および 前記伝送線路を駆動する駆動電流制御部を備え、 前記受信装置 は、 前記伝送線路の第 2端部に接続されている。 前記方法は、 前記駆動電流制御部を動作させて所定量の駆動電流によって前 記伝送線路を駆動するステツプと、 前記伝送線路の第 2端部側 において検出された信号値が所定の範囲に入っているか否かに 基づいて生成された指示信号を、 前記駆動電流の電流量を変化 させるか否かを指示する制御信号として受信するステップと、 前記制御信号に基づいて前記駆動電流の電流量を変化させるス テツプとを包含する。 これにより上記目的が達成される。
前記通信部は、 前記伝送線路の第 1端部と接続される第 1端 子と、 前記伝送線路とは異なる制御信号線と接続される第 2端 子とを備えており、 前記受信するステップは、 前記第 2端子に おいて前記指示信号を受け取ってもよい。
前記駆動するステツプは、 前記駆動電流制御部を動作させて 前記伝送線路を駆動して信号を送信し、 前記駆動電流制御部か らの信号の送信と、 前記制御信号の受信とを時分割で行うステ ップをさらに包含してもよい。
前記駆動電流制御部が前記伝送線路を駆動する際の出カイン ピ一ダンス値は、 前記指示信号を出力する前記受信装置の出力 インピーダンス値より小さくてもよい。
前記駆動するステツプは、 前記駆動電流制御部を動作させて 前記伝送線路を駆動して信号を送信し、 前記駆動電流制御部が 信号を伝送する速度は、 前記受信装置が前記指示信号を出力す る際の信号を伝送する速度より速くてもよい。
本発明の出力インピーダンスの設定補助方法は、 伝送線路を 介して送信装置と接続され、 前記送信装置とともに信号伝送シ ステムを構成する受信装置において利用される。 前記送信装置 は、 前記伝送線路の第 1端部と接続されており、 前記受信装置 は、 前記伝送線路の第 2端部と接続された通信部、 および、 所 定位置の信号値を検出する検出部を備えている。 前記方法は、 前記通信部を介して、.所定の駆動電流によって駆動された前記 伝送線路から信号を受け取るステツプと、 前記信号に基づいて、 前記検出部を用いて前記伝送線路の前記第 2端部側の信号値を 検出するステップと、 前記信号値が所定の範囲に入っているか 否かを示す検出信号を生成するステップと、 前記検出信号に基 づいて、 前記伝送線路を駆動する駆動電流の電流量を変化させ るか否かを判定するステップと、 判定結果を示す指示信号を生 成するステップと、 前記通信部を介して前記送信装置に対して 前記指示信号を出力するステップとを包含する。 これにより上 記目的が達成される。
前記通信部は、 前記伝送線路の第 2端部と接続される第 1端 子と、 前記伝送線路とは異なる制御信号線と接続される第 2端 子とを備えており、 前記受信するステップは、 前記第 2端子に おいて前記指示信号を受け取ってもよい。
前記送信装置は、 前記伝送線路を前記所定の駆動電流によつ て駆動して信号を送信することが可能であり、 前記伝送線路か らの信号の受信と、 前記指示信号の送信とを時分割で行うステ ップをさらに包含してもよい。
前記所定の駆動電流によって前記伝送線路を駆動する前記送 信装置の出力インピーダンス値は、 前記端子部から前記信号生 成部までの出力インピーダンス値より小さくてもよい。
前記受信装置が前記指示信号を出力する際の信号を伝送する 速度は、 前記駆動電流制御部が前記伝送線路を駆動して信号を 伝送する速度より遅くてもよい。
本発明のコンピュータプログラムは、 伝送線路を介して受信 装置と接続され、 前記受信装置とともに信号伝送システムを構 成する送信装置において実行される。 前記送信装置は、 前記伝 送線路の第 1端部と接続される通信部および前記伝送線路を駆 動する駆動電流制御部を備え、 前記受信装置は、 前記伝送線路 の第 2端部に接続されている。 前記コンピュータプログラムは、 前記駆動電流制御部を動作させて所定量の駆動電流によつて前 記伝送線路を駆動するステツプと、 前記伝送線路の第 2端部側 において検出された信号値が所定の範囲に入っているか否かに 基づいて前記受信装置において生成された指示信号を、 前記駆 動電流の電流量を変化させるか否かを指示する制御信号として 前記通信部において受信させる受信するステップと、 前記制御 信号に基づいて前記駆動電流の電流量を変化させるステツプと を包含する。 これにより上記目的が達成される。
前記通信部は、 前記伝送線路の第 1端部と接続される第 1端 子と、 前記伝送線路とは異なる制御信号線と接続される第 2端 子とを備えており、 前記第 2端子において前記指示信号を受信 させてもよい。
前記駆動電流制御部は、 前記伝送線路を駆動して信号を送信 することが可能であり、 前記送信装置に、 前記駆動電流制御部 からの信号の送信と、 前記制御信号の受信とを時分割で実行さ せてもよい。
前記駆動電流制御部が前記伝送線路を'駆動する際の出カイン ピーダンス値は、 前記指示信号を出力する前記受信装置の出力 インピーダンス値より小さくてもよい。
前記駆動電流制御部は、 前記伝送線路を駆動して信号を送信 することが可能であり、 前記駆動電流制御部が信号を伝送する 速度は、 前記受信装置が前記指示信号を出力する際の信号を伝 送する速度より速くてもよい。
本発明のコンピュータプログラムは、 伝送線路を介して送信 装置と接続され、 前記送信装置とともに信号伝送システムを構 成する受信装置において実行される。 前記送信装置は、 前記伝 送線路の第 1端部と接続されており、 前記受信装置は、 前記伝 送線路の第 2端部と接続された通信部、 および、 所定位置の信 号値を検出する検出部を備えている。 前記コンピュータプログ ラムは、 前記通信部を介して、 所定の駆動電流によって駆動さ れた前記伝送線路から信号を受け取るステップと、 前記信号に 基づいて、 前記検出部を用いて前記伝送線路の前記第 2端部側 の信号値を検出するステップと、 前記信号値が所定の範囲に入 つているか否かを示す検出信号を生成するステツプと、 前記検 出信号に基づいて、 前記伝送線路を駆動する駆動電流の電流量 を変化させるか否かを判定するステップと、 判定結果を示す指 示信号を生成するステップと、 前記通信部を介して前記送信装 置に対して前記指示信号を出力するステップとを包含する。 こ れにより上記目的が達成される。
前記通信部は、 前記伝送線路の第 2端部と接続される第 1端 子と、 前記伝送線路とは異なる制御信号線と接続される第 2端 子とを備えており、 前記第 2端子から前記指示信号を出力させ てもよい。
前記送信装置は、 前記伝送線路を前記所定の駆動電流によつ て駆動して信号を送信することが可能であり、 前記受信装置に、 前記伝送線路からの信号の受信と、 前記指示信号の送信とを時 分割で実行させてもよい。 前記所定の駆動電流によって前記伝送線路を駆動する前記送 信装置の出カインピーダンス値は、 前記端子部から前記信号生 成部までの出力インピーダンス値より小さくてもよい。
前記受信装置が前記指示信号を出力する際の信号を伝送する 速度は、 前記駆動電流制御部が前記伝送線路を駆動して信号を 伝送する速度より遅くてもよい。 図面の簡単な説明
図 1 (a) および (b) は信号伝送システム 1のバリエーション を示しており、 ( a) は P C 1 0 0とハードディスク ドライブ 1 1 0 とを有する信号伝送システム 1 の構成を示す図であり、 図 1 (b) は複数の半導体集積回路 1 0 0および 1 1 0を有する、 プリ ント配線板上の信号伝送システム 1の構成を示す図である。
図 2は、 実施形態 1による信号伝送システム 1の機能的な構成を 示すブロック図である。 '
図 3は、 送信装置 1 0 0の駆動電流制御回路 1 0 3の回路図であ る。 ' .
図 4は、 駆動電流制御信号受信部 1 04の構成を示すブロック図 である。
図 5は、 受信装置 1 1 0の電圧検出部 1 1 2および駆動電流制御 信号生成部 1 1 3の構成を示すブロック図である。
図 6は、 駆動電流生成回路 1 1 7の構成を示す回路図である。 図 7 (a) (d) は、 駆動電流制御回路 1 0 3の出力インピー ダンスと伝送線路 1 2 1のインピーダンスとの関係に応じた受信装 置 1 1 0側の過渡電圧波形を示す図である。
図 8は、 信号伝送システム 1におけるインピーダンスの整合処理 の手順を示すフローチヤ一トである。
図 9は、 実施形態 2による信号伝送システム 2の機能的な構成を 示すブロック図である。 発明を実施するための最良の形態
以下、 添付の図面を参照して、 本発明によるインピーダンス整合 処理の実施形態を説明する。 '
(実施形態 1 )
図 1 (a) および (b) は、 本実施形態によるインピ一ダンス整 合処理を適用できる信号伝送システム 1のバリエーションを示す。 図 1 ( a) は、 P C 1 0 0とハードディスクドライブ 1 1 0とを 含む信号伝送システム 1の構成を示している。 ここでは、 P C 1 0 0およびハ一ドディスクドライブ 1 1 0がそれぞれ U S B 2. 0規 格のインターフェースを備えているとする。
P C 1 0 0およびハードディスクドライブ 1 1 0のコネクタに U S Bケーブル 1 2 0が揷入されると、 US B 2. 0規格に基づく手 順にしたがって接続が確立される。 U S Bケーブル 1 2 0を介して P C 1 0 0とハードディスクドライブ 1 1 0とが接続されると、 信 号伝送システム 1が構成される。
信号伝送システム 1が構成された後、 P C 1 0 0およびハードデ イスクドライブ 1 1 0は本実施形態による処理に基づいて、 信号送 信側の装置 (P C 1 0 0) のィンターフェースに設けられた駆動電 流制御回路 (図示せず) の出力インピーダンスと、 US Bケーブル 1 2 0のィンピ一ダンスとを整合させる。 ハードディスクドライブ 1 1 0から P C 1 0 0へも信号が伝送されるので、 同様に信号送信 側装置 (ハードディスク ドライブ 1 1 0 ) のインターフェースに設 けられた駆動電流制御回路の出力インピーダンスと、 US Bケープ ル 1 2 0のインピーダンスとも整合させる。 その後、 U S B 2. 0 規格に準拠した方式に基づいて、 例えば 48 0 Mb p sの伝送速度 で P C 1 0 0とハードディスクドライブ 1 1 0との間で信号が授受 される。
図 1 (a) では、 P C 1 0 0とハードディスクドライブ 1 1 0と を用いて信号伝送システム 1を構成する場合を例にとって説明した。 しかし、 P Cおよびハードディスクドライブに代えて、 デジタル力 メラ、 D VDドライブ等の他の種々の装置を用いても信号伝送シス テム 1を構成することができる。 また図 1 (a) では、 信号伝送シ ステム 1が、 U S Bケーブル 1 2 0を伝送線路として U S B 2. 0 規格に基づく接続によって構成される場合を例にとって説明した。 しかし、 U S B 2. 0規格に代えて、 I EEE 1 3 94規格、 S C S I規格、 HDM I (High-Definition Multimedia Interface) 規 格等の他の通信規格、 プロトコルによっても信号伝送システム 1を 構成できる。
図 1 (b) は、 プリント配線板上に複数の半導体集積回路 1 0 0 および 1 1 0が配置された信号伝送システム 1の構成を示している。 図では、 半導体集積回路 1 0 0および 1 1 0は半導体チップである。 伝送線路であるプリント配線 1 2 0を介して半導体集積回路 1 0 0 と半導体集積回路 1 1 0とが接続されると、 信号伝送システム 1が 構成される。 半導体集積回路 1 0 0および 1 1 0は後述の処理を行 つて、 半導体集積回路 1 0 0または 1 1 0の駆動電流制御回路 (図 示せず) のィンピーダンスとプリント配線 1 2 0のィンピ一ダンス とを整合させる。 図 1 ( a ) の場合と同様に、 半導体集積回路 1 0 0および 1 1 0の双方に駆動電流制御回路が設けられている場合に は、 その双方の出カインピ一ダンスとプリント配線 1 2 0のインピ —ダンスとを整合させる。 この結果、 プリント配線 1 2 0を介して 半導体集積回路 1 0 0と半導体集積回路 1 1 0との間で信号が高速 で伝送可能になり、 伝送効率が向上する。
図 1 ( b ) では、 プリント配線板上の半導体集積回路 1 0 0およ び 1 1 0によって信号伝送システム 1が構成される例を説明した。 しかし 1つのチップ上に集積された特定の回路間においても信号伝 送システム 1を構成することができる。
図 1 ( a ) および (b ) のいずれの信号伝送システム 1において も、 インピーダンスを整合させた後、 所定の時間間隔 (例えば数秒 〜数十秒の間隔) でインピーダンス整合処理を繰り返して実行し、 インピーダンスを動的に再整合させることができる。 これにより、 供給される電源電圧変化、 温度変化等に起因して生じるインピーダ ンスの不整合を解消できる。 また、 図 1 ( a ) および (b ) に示す信号伝送システム 1では、 P C —ハードディスクドライブ間および半導体集積回路間で本実施 形態によるインピーダンス整合処理が行われる。 しかし、 より特定 すると P C、 ハードディスクドライブおよび半導体集積回路に備え られた各インターフェース部が整合処理を行う。 そのようなインタ —フェースは本実施形態による処理を実行でき、 信号伝送システム であるインターフェースシステム 1を形成できる。
以下、 本実施形態によるインピーダンスを整合する処理を実行す るための構成および処理を説明する。
まず、 図 2を参照しながら信号伝送システム 1の構成を説明する。 上述のように、 信号伝送システム 1として多岐に亘る態様が考えら れるため、 以下では、 信号伝送システム 1が信号を送信する送信装 置 1 0 0と信号を受信する受信装置 1 1 0とを有するとして説明す る。 ただし、 これは送信装置 1 0 0が信号を受信できないことを意 味しない。 送信装置 1 0 0は受信装置 1 1 0の機能を含んでいても よく、 受信装置 1 1 0は送信装置 1 0 0の機能を含んでいてもよレ 。 また、 信号伝送システム 1は 3以上の装置を含んでいてもよい ό そ の場合には、 図 2は信号の授受を行う特定の 2つの送信装置および 受信装置を示していると考えることができる。
図 2は、 本実施形態による信号伝送システム 1の機能ブロックの 構造を示す。 信号伝送システム 1は、 送信装置 1 0 0と受信装置 1 1 0とを有する。 送信装置 1 0 0と受信装置 1 1 0とは、 異なる信 号を伝送する 2本の伝送線路 1 2 1、 1 2 2によって接続されてい る。 これらの伝送線路のうち、 伝送線路 1 2 1に関して定まるイン ピーダンス Zの値が、 送信装置 1 0 0から受信装置 1 1 0へ高速で 信号を伝送する際に影響を与える。 一方、 伝送線路 1 2 2は、 受信 装置 1 1 0から送信装置 1 0 0への制御信号を伝送するための制御 信号線として利用される。 伝送線路 1 2 2を介した信号の伝送は、 伝送線路 1 2 1を介して行われる信号の伝送と比較すると低速であ る。 そのため、 伝送する信号の反射によって発生する波形歪み、 お よび、 信号の反射が収まるまでに要する時間は高速伝送の場合ほど 大きな問題ではない。 すなわち伝送線路 1 2 2に存在するィンピー ダンスは特に問題ではない。 なお、 伝送線路 1 2 1および 1 2 2は 複数の伝送線路を束ねた一本のケーブルとして実現されていてもよ い。 ,
以下では、 送信装置 1 0 0の各構成要素を説明した後、 受信装置 1 1 0の各構成要素を説明する。 ,
送信装置 1 0 0は、 内部回路 1 0 1と、 出力バッファ 1 0 2と、 駆動電流制御回路 1 0 3と、 駆動電流制御信号受信部 1 0 4と、 信 号出力端子 1 0 5と、 信号入力端子 1 0 6とを備えている。
内部回路 1 0 1は、 送信装置 1 0 0固有の機能を実現する回路で あり、 受信装置 1 1 0へ送信する信号等を出力する。 例えば、 送信 装置 1 0 0が図 1 ( a ) の P Cである場合には、 内部回路 1 0 1は、 広く C P U、 メモリ、 マザ一ボードに載置された他の半導体チップ 等である。 さらに、 送信装置 1 0 0がインターフェース機能を主要 な機能とする装置 (インタ一フェースカード等) である場合には、 内部回路 1 0 1は実装される側の機器との接続を確保する回路であ る。 また、 送信装置 1 0 0が図 1 ( b ) の半導体集積回路である場 合には、 内部回路 1 0 1は所定の演算を行う演算回路等である。
内部回路 1 0 1は、 所定のテストパ夕一ン信号を出力バッファ 1 0 2に送る。 出力バッファ 1 0 2は、 内部回路 1 0 1から出力され た信号を一時的に蓄積し、 口一レベルとハイレベルとが繰り返し変 化する信号を出力する。
駆動電流制御回路 (以下、 「制御回路」 と記述する) 1 0 3は、 所定の駆動電流によって伝送線路 1 2 1を駆動し、 出力バッファ 1 0 2から出力された信号に応じた信号を伝送線路 1 2 1に出力する。 また制御回路 1 0 3は、 制御信号を受け取り、 その制御信号に基づ いて駆動電流の電流量を変化させる。 制御回路 1 0 3の具体的な構 成は、 図 3を参照しながら後述する。
駆動電流制御信号受信部 (以下、 「受信部」 と記述する) 1 0 4 は、 信号入力端子 1 0 6において受信した信号を受け取り、 所定の 変換を行って制御信号を出力する。 受信部 1 0 4が受け取る信号は 外部の装置 (受信装置 1 1 0 ) からの所定の動作を指示する指示信 号であり、 出力する信号は送信装置 1 0 0内の構成要素の動作を制 御する制御信号である。 受信部 1 0 4の具体的な構成は、 図 4を参 照しながら後述する。
信号出力端子 1 0 5および信号入力端子 1 0 6は、 送信装置 1 0 0が外部との通信を行う際にそれぞれ直接信号を出力し、 受け取る 通信部である。 信号出力端子 1 0 5は伝送線路 1 2 1の一方の端部 と接続される。 信号出力端子 1 0 5は、 制御回路 1 0 3からの信号 を伝送線路 1 2 1へ出力する。 また信号入力端子 1 0 6は伝送線路 1 2 2の一方の端部と接続される。 信号入力端子 1 0 6は伝送線路 1 2 2を介して信号を受信する。
次に、 受信装置 1 1 0の構成を説明する。 受信装置 1 1 0は、 内 部回路 1 1 1 と、 電圧検出部 1 1 2と、 駆動電流制御信号生成部 ί 1 3と、 出力バッファ 1 1 4と、 信号入力端子 1 1 5と、 信号出力 端子 1 1 6と、 駆動電流生成回路 1 1 7とを備えている。
内部回路 1 1 1は、 受信装置 1 1 0固有の機能を実現する回路で あり、 送信装置 1 0 0から受信した信号を処理する。 例えば、 受信 装置 1' 1 0が図 1 ( a ) のハードディスクドライブである場合には、 内部回路 1 1 1は、 広くハードディスクドライブの信号処理用 L S I、 バッファ、 アクセスアームやスピンドルモータの駆動回路等で ある。 さらに、 受信装置 1 1 0がインターフェース機能を主要な機 能とする装置 (インターフェースカード等) である場合には、 内部 回路 1 1 1は実装される側の機器との接続を確保する回路である。 また、 受信装置 1 1 0が図 1 ( b ) の半導体集積回路である場合に は、 内部回路 1 1 1は所定の演算を行う演算回路等である。
電圧検出部 1 1 2は、 入力電圧の変化に基づく一定のタイミング で信号入力端子 1 1 5の電圧値を検出し、 その電圧値が所定の範囲 に入っているか否かを示す電圧検出信号を生成する。 所定の範囲は、 少なくとも 2つの判定基準値によって規定される。 例えば電圧検出 信号は、 第 1の判定基準値よりも大きいか否かを示す信号と、 第 2 の判定基準値よりも大きいか否かを示す信号とを含む。 これにより 電圧値が当該範囲に入るか、 当該範囲よりも大きいまたは小さいか を判定できる。 電圧検出部 1 1 2の具体的な構成は、 図 5を参照し ながら後述する。 なお図 2では、 電圧検出部 1 1 2は信号入力端子 1 1 5の電圧を直接検出するように記載されているが、 直接検出し なくてもよい。 また電圧値以外の伝送線路 1 2 1の他の電気的な特 性、 例えば電力値、 電流値等を検出してもよい。
駆動電流制御信号生成部 (以下、 「制御信号生成部」 と記述す る) 1 1 3は、 電圧検出信号を受け取って、 その信号に基づいて指 示信号を生成する。 指示信号は、 送信装置 1 0 0の制御回路 1 0 3 に対して駆動電流の電流'量を変化させるか否かを指示する信号であ る。 制御信号生成部 1 1 3の具体的な構成は、 図 5を参照しながら 後述する。 出力バッファ 1 1 4は、 内部回路 1 0 1から出力された 信号を一時的に蓄積し、 駆動電流生成回路 1 1 7に出力する。
駆動電流生成回路 1 1 7は、 出力バッファ 1 1 4から指示信号を 受け取り、 所定の駆動電流で伝送線路 1 2 2を駆動して指示信号を 出力する。
信号入力端子 1 1 5および信号出力端子 1 1 6は、 受信装置 1 1 0が外部との通信を行う際にそれぞれ直接信号を受け取り、 出力す る通信部である。 信号入力端子 1 1 5は伝送線路 1 2 1の他方の端 部と接続され、 伝送線路 1 2 1を介して信号を受信する。 信号出力 端子 1 1 6は伝送線路 1 2 2の他方の端部と接続される。 信号出力 端子 1 1 6は、 駆動電流生成回路 1 1 7からの信号を伝送線路 1 2 2へ出力する。
次に、 上述の各構成要素のより具体的な構成を説明する。
図 3は、 送信装置 1 0 0の制御回路 1 0 3の回路構成を示してい る。 制御回路 1 0 3は、 信号線 3 0 1において出力バッファ 1 0 2 から出力された信号を受け取り、 その信号に応じて規定されたタイ ミングを有する信号を信号線 3 0 2から出力する。
制御回路 1 0 3は、 制御信号入力端子群 3 0 3と、 出力駆動能力 調整用トランジスタ群 3 0 4と、 L o w電圧出力用トランジスタ 3 0 5と、 H i g h電圧出力用ドランジス夕 3 0 6と、 電源 3 0 7と を含む。 信号線 3 0 1は、 トランジスタ 3 0 5および 3 0 6のゲー ト電極に接続されている。 出力駆動能力調整用トランジスタ群 3 0 4は L o w電圧出力用トランジスタ 3 0 5および H i h電圧出力 用トランジスタ 3 0 6と直列に接続されている。 出力駆動能力調整 用トランジスタ群 3 0 4には、 信号線 3 0 1に印加された信号がハ ィレベルか口一レベルかに応じてトランジスタ群 3 0 4のソース電 極には接地電圧または電源 3 0 7の電圧が与えられる。 トランジス タ群 3 0 4の各ゲート電極は制御信号入力端子群 3 0 3と接続され ており、 受信部 1 0 4からの制御信号が印加される。 制御信号は各 トランジスタ 3 0 4へ個別に入力されるパラレルな信号である。 こ の結果、 トランジスタ群 3 0 4のトランジスタを選択的にオンまた はオフできる。 オンされたトランジスタのドレイン電極の電圧は電 源 3 0 7の電圧または接地電圧に等しくなる。 また所定の電流が信 号線 3 0 2を介して出力される。 以上の動作原理により、 制御回路 1 0 3では制御信号に基づいて導通するトランジスタの数が制御さ れ、 制御回路 1 0 3の出力インピーダンスを変化させることができ る。 なお、 制御回路 1 0 3の駆動能力は、 実際に駆動が予測される 各種伝送線路のインピーダンス幅以上の調整幅を持つように設定す る。
次に、 図 4は、 受信部 1 04のブロック構成を示している。 信号 線 5 0 1は、 信号入力端子 1 0 6を介して受信されたシリアルデ一 夕信号 5 0 1を伝送する。 シリアル Zパラレル変換回路 (以下、 「SZP変換回路」 と称する) 5 0 2はシリアルデータをパラレル データに変換する。 保持回路 5 0 3はそのパラレルデータを保持し、 保持していたパラレルデ一タを出力する。 パラレルデータは制御信 号として制御回路 1 0 3の制御信号入力端子群 3 0 3に出力される。 図 5は、 受信装置 1 1 0の電圧検出部 1 1 2および制御信号生成 部 1 1 3の機能ブロック構成を示している。 まず電圧検出部 1 1 2 は、 フリップフロップ (以下、 FZFと呼ぶ) 40 1、 40 2と、 比較器 40 3、 404、 40 5と、 遅延回路 4 0 6とを有する。 電 圧検出部 1 1 2は、 伝送線路 1 2 1の信号入力端子 1 1 5における 信号を信号線 4 1 1を介して受け取る。 比較器 40 3、 404、 4 0 5は信号線 41 1に並列に接続されており、 信号入力端子 1 1 5 における信号を同時に受け取る。 比較器 40 3、 404、 40 5は また、 それぞれ信号線 40 7、 40 8、 40 9を介して基準電圧 V RE F 1、 VRE F 2、 VRE F 3を受け取る。 ここでは VRE F 1く VR E F 2く VR E F 3とする。 比較器 4 0 3は、 入力された 信号の電圧の値と基準電圧 VRE F 1とを比較して、 大きい方の信 号を出力する。 基準電圧 VRE F 1として、 例えば、 想定する伝送 線路 1 2 1のインピーダンス幅および駆動電流制御回路のインピー ダンス可変範囲から最も初期の入力端での最低初期電圧を算出し、 その振幅が検出可能である範囲で最大の電圧として決定することが できる。 比較器 4 04および 40 5も同様に、 入力された信号の電 圧と基準電圧 VRE F 2、 および、 入力された信号の電圧と VR E F 3とを比較し、 大きい方の信号を出力する。
基準電圧 V RE F 2、 VRE F 3は、 受信装置 1 1 0の接続対象 である送信装置 1 0 0の駆動性能と関連して決定することができる。 具体的には、 V R E F 2および V R E F 3は、 制御回路 1 0 3 (図 3) の電源 3 0 7の電圧 Vに対して、 V R E F 2 <V< V R E F 3 となるように設定する。 接続可能な送信装置 1 0 0の駆動電圧は予 めわかっているので、 受信装置 1 1 0の製造時等において基準電圧 VR E F 2および VR E F 3の値を設定できる。 なお、 基準電圧 V RE F 1〜 3の値は、 外部から入力してもよい。
比較器 40 3および 404の出力は、 フリップフロップ 40 1、 40 2 (以下、 「FZF」 と称する) と接続されている。 FZF 4 0 1、 40 2は、 遅延回路 40 6から出力されるサンプリング信号 に基づいて動作する。 遅延回路 4 0 6は、 基準電圧 VRE F 1以上 の電圧を有する信号を受け取ると、 その信号を所定時間保持して出 力する。 すなわち入力を遅延させて出力する。 この出力がサンプリ ング信号である。 サンプリング信号により、 FZF 40 1、 40 2 は信号線 41 1を介して受け取った電圧が基準電圧よりも小さい場 合には " 0 " を、 大きい場合には " 1 " をセッ 卜する。 FZF 40 1、 402にセットされた各値は、 電圧検出信号として出力される。
F/F 40 1 , 402の出力は、 制御信号生成部 1 1 3の内部の カウンタ回路 45 1を経由して保持回路 452に入力され、 さらに 保持回路 452はパラレル/シリアル変換回路 (以下、 PZS変換 回路と呼ぶ) 45 3に入力される。 より具体的には、 制御信号生成 部 1 1 3のカウン夕回路 45 1は、 電圧検出部 1 12から出力され た電圧検出信号を受け取り、 以下のように動作する。 すなわちカウ ン夕回路 45 1は、 F / F 40 1、 402の出力が " 0" 、 "0" の場合には、 制御回路 1 03内に設けられたトランジスタ群 304 のうちの駆動するトランジスタの数を 1つ増加させる指示信号を生 成する。 逆に FZF 40 1、 402の出力が " 1 " 、 " 1 " の場合 には、 制御回路 1 03内に設けられたトランジス夕群 304のうち の駆動するトランジスタの数を 1つ減少させる指示信号を生成する。 また Fノ F 40 1、 402の出力が " 0 " 、 " 1 " の場合には、 制 御回路 1 03の駆動能力制御動作を停止する信号を出力する。 出力 された指示信号は、 保持回路 452に保持され、 出力される。 PZ S変換回路 453は、 保持回路 452から出力された指示信号をシ リアルデータの信号に変換して、 信号線 454に出力する。
次に、 図 6は、 駆動電流生成回路 1 1 7の回路構成を示している。 駆動電流生成回路 1 17は、 制御回路 1 03と同様、 伝送線路を駆 動するために設けられているので、 その構成は制御回路 10 3の構 成と類似する。 制御回路 1 0 3と異なり、 出力段のトランジスタと して 1つのトランジスタ 7 0 4が設けられている。 トランジスタ 7 0 4が複数ではなく 1つである理由は、 伝送線路 1 2 2を駆動する ために必要な電流値を微調整する必要がないからである。 トランジ スタ 7 0 4のゲ一ト電極は制御信号入力端子 7 0 3と接続されてお り、 その端子 7 0 3に入力された信号により、 出力用トランジスタ 7 0 4のオン状態とオフ状態を切り替えることができる。 ただしこ こでは常にオン状態が維持されている。 なお、 トランジスタ 7 0 5 および 7 0 6のゲート電極は信号線 7 0 1と接続されており、 出力 バッファ 1 1 4からの出力信号が印加されることによって出力電圧 を変更する構成は制御回路 1 0 3と同様である。 また、 出力用トラ ンジス夕 7 0 4が L o w電圧出力用トランジスタ 7 0 5および H i g h電圧出力用トランジスタ 7 0 6と直列に接続されている構成も 制御回路 1 0 3と同様である。 駆動電流生成回路 1 1 7は所定の駆 動電流で伝送線路 1 2 2を駆動し、 信号出力端子 1 1 6を介して指 信号を出力する。 上述のように、 指示信号は送信装置 1 0 0の受 信部 1 0 4においてパラレルデータに変換されて制御信号として利 用される。
ここで、 図 7を参照しながら、 駆動電流出力回路 1 0 3の駆動能 力 (出力インピーダンス) が伝送信号波形の歪みに与える影響を説 明し、 その影響を考慮して制御回路 1 0 3に要求される動作を説明 する。
図 7 ( a ) 〜 (d ) は、 制御回路 1 0 3の出力インピーダンスと 伝送線路 1 2 1のインピーダンスとの関係に応じた受信装置 1 1 0 側の過渡電圧波形を示す図である。 図 7 (a) 〜 (d) に共通する 事項を説明する。 まず時刻 t sは、 信号入力端子 1 1 5において基 準電圧 VRE F 1を最初に超えた時刻である。 時刻 t pは、 時刻 t sから所定時間経過後の時刻である。 「所定時間」 は、 図 5に示す 電圧検出部 1 1 2内の遅延回路 40 6が出力を遅延する時間である。 図 7 (a) は、 駆動電流出力回路 1 0 3の出力インピ一ダンス値 が伝送線路 1 2 1のインピーダンス値よりも大きい場合の、 信号入 力端子 1 1 5の過渡電圧波形 6 0 1を示す。 時刻 t pから電圧の測 定を開始する。 時刻 t pにおける電圧 (以下、 入力端での 「初期電 圧」 と称する) は、 基準電圧 VR E F 2および VR E F 3に達して いない。 電圧検出部 1 1 2は、 時刻!; 2、 t 3、 t 4において順に 電圧を検出し、 時刻 t 4において基準電圧 VR E F 2および VR E F 3によって規定される範囲内に入ったことを検出する。 例えば、 伝送周波数が 1 GH zの場合には、 時刻 t 1と t 2との間は 1ナノ 秒である。 なお、 時刻, t pは時刻 t 1と t 2の間の時刻とする。
図 7 (b) は、 図 7 (a) よりも出力インピ一ダンス値が小さい 場合の信号入力端子 1 1 5の過渡電圧波形 6 0 2を示す。 出カイン ピーダンス値を小さくして駆動能力を上げることにより、 入力端で の初期電圧は基準電圧 VRE F 1を大きく超えているが、 基準電圧 VR E F 2には達していない。 電圧 VR E F 2および VR E F 3に 達する時刻は時刻 t 3である。
図 7 (c ) は、 図 7 (b) よりも出力インピーダンス値が小さい 場合の信号入力端子 1 1 5の過渡電圧波形 6 0 3を示す。 出力イン ピーダンス値をさらに小さくして駆動能力を上げることにより、 時 刻 t 1において入力端での初期電圧は基準電圧 VR E F 2および V RE F 3の中間の電圧に達している。 そして時刻 t 1以降でも電圧 は安定している。 安定する時刻は図 7 ( a) および (b) の例と比 較して明らかに早い。
図 7 (d) は、 図 7 ( c ) よりも出力インピーダンス値が小さい 場合の信号入力端子 1 1 5の過渡電圧波形 6 04を示す。 入力端で の初期電圧は、 時刻 t 1において基準電圧 VR E F 2および VR E F 3を超えている。 しかし、 時刻 t 2では逆に電圧 VRE F 2より も電圧が低下する (以下、 このような波形の状態を、 波形の歪み、 と呼ぶ) 。 この後、 時刻 t 3において再び基準電圧 V R E F 2およ び VR E F 3を超え、 時刻 t 4以降、 基準電圧 VR E F 2および V R E F 3の中間の電圧に収束する。
よって、 受信装置 1 1 0の内部回路 1 1 1は、 図 7 (c ) の波形 6 0 3の場合に、 送信装置 1 0 0の出力バッファ 1 0 2が出力した 信号を最も早くかつ確実に受信できるといえる。 以上から、 入力端 での初期電圧が VR E F 2と VRE F 3の中間の電位であれば、 信 号入力端子 1 1 5で最適な伝送波形を得ることができるといえる。 以下、 図 2および図 8を参照しながら、 信号伝送システム 1にお いて行われるインピーダンスの整合処理を説明する。 この処理は、 例えば送信装置 1 0 0および受信装置 1 1 0の通信コン卜ローラ (図示せず) の制御に基づいて行われる。 通信コントローラは、 E E P R O M等のプログラムを解析して実行することにより各構成要 素に指示を与える。 以下では、 送信装置 1 0 0および受信装置 1 1 0の間で接続が確立され、 信号の高速伝送を開始する際に実行され る処理として説明する。
本実施形態では、 送信装置 1 0 0が信号伝送を開始する前 (例え ば送信装置 1 0 0の電源電源投入直後) の初期状態において、 制御 回路 1 0 3の出力インピーダンスを最大に設定する。 これは駆動能 力を最小にすることと同じである。 また受信装置 1 1 0の信号入力 端子 1 1 5における入力インピーダンスは無限大とする。
図 8は、 信号伝送システム 1におけるインピーダンスの整合処理 の手順を示すフロ一チヤ一トである。 図の左側のブロックは送信装 置の動作であり、 右側のブロックは受信装置の動作である。 なお、 以下で明らかになるように、 受信装置は信号伝送システム 1におい ては送信装置 1 0 0の出力インピーダンスの設定を補助する機能を 有している。
まず、 送信装置 1 0 0の内部回路 1 0 1は、 ステップ 8 0 1にお いてテストパターン信号を生成する。 このテストパターン信号に基 づいて、 出力パッファ 1 0 2はローレベルとハイレベルが繰り返し 切り替わる信号を出力する。 ステップ 8 0 2において、 制御回路 1 0 3は、 まず最小の駆動電流によって伝送線路を駆動してテストパ ターン信号に基づく信号を出力する。
そして、 ステップ 8 0 3において、 電圧検出部 1 1 2は、 伝送線 路 1 2 1に接続された受信装置 1 1 0側の信号入力端子 1 1 5.での 初期電圧を検出する。 検出は、 出力が口一レベルからハイレベルに 遷移するときに、 基準電圧 V R E F 1に到達した時刻 t sから遅延 させた時刻 t p (図 6 ) において行われる。
ステップ 8 0 4において、 電圧検出部 1 1 2は検出した電圧値が 最適な受信レベルの範囲に入っているか否かを判定する。 この判定 は、 信号入力端子 1 1 5での初期電圧の波形および電圧値が、 図 7 ( c ) に示す状態を示しているか否かの判定である。 図 7 ( c ) に 示す最適な範囲に入っていない場合にはステップ, 8 0 5に進み、 範 囲に入っている場合にはステップ 8 0 7へ進む。
ステップ 8 0 5では、 電圧検出部 1 1 2内の 2っの 4 0 1 および 4 0 2は、 " 0 " および " 0 " を出力する。 制御信号生成部 1 1 3はこの出力信号に基づいて指示信号を生成する。 指示信号は 駆動電流の増加を指示する信号であり、 出力バッファ 1 1 4および 駆動電流生成回路 1 1 7を介して送信装置 1 0 0に送られる。 受信 部 1 0 4は、 受信した指示信号から制御信号を生成し、 ステップ 8 0 6において、 制御回路 1 0 3は制御信号に基づいて駆動電流を一 段階増加して伝送線路 1 2 1を駆動し、 再びテストパターン信号に 基づく信号を出力する。 受信装置 1 1 0は、 信号入力端子 1 1 5で の初期電圧を検出する処理を行い、 ステップ 8 0 3以降の処理を繰 り返す。
一方、 ステップ 8 0 7では、 制御信号生成部 1 1 3は指示信号を 生成して、 送信装置 1 0 0に駆動電流の変更 (増加) の停止を指示 する。 これは現在駆動している出力段のトランジスタの数を固定す ることを意味する。 制御信号生成部 1 1 3は、 その数を特定するデ 一夕を制御回路内に配したフリップフ口ップ、 R A M等の保持回路 4 5 2に保持する。 なお、 このとき電圧検出部 1 1 2内の 2つの F / F 4 0 1および 4 0 2は、 " 0 " および " 1 " を出力し、 制御回 路 1 0 3の出力インピーダンスが最適値であることを示している。 ステップ 8 0 8では、 制御回路 1 0 3は、 現在の駆動電流の電流 量の設定値を保持し、 その設定値に基づく駆動電流によって伝送線 路 1 2 1を駆動する。 以上の処理により、 制御回路 1 0 3の出カイ ンピーダンスと伝送線路 1 2 1のインピーダンスとの関係に応じた インピーダンスの整合処理は終了する。
本実施形態では、 制御回路 1 0 3内の導通するトランジスタ数を 制御して、 受信装置 1 1 0において検出される初期電圧が所定の範 囲に入るまで制御回路 1 0 3の出力インピーダンスを変化させる。 受信装置 1 1 0側で検出される初期電圧が所定の範囲に入ったとき、 制御回路 1 0 3の出力インピ一ダンスは最適に設定され、 図 7 ( c ) の波形 6 0 3で示されるように歪みのない波形により実際の 信号伝送を行うことができる。 伝送線路 1 2 1および 1 2 2は、 例 えば U S Bケーブル等の取り外し可能であってもよいし、 プリント 配線基板上に固定されたプリント配線であってもよい。
以上、 信号伝送システム 1において行われるインピーダンスの整 合処理を説明した。 上述の説明は、 信号の立ち上がりで出力駆動能 力を調整するとして説明したが、 信号の立下りで調整することもで きる。 この場合は、 判定値が異なるだけであり手順は同様である。 また、 処理の開始時には制御回路 1 0 3の出力インピーダンスは最 大 (伝送線路 1 2 1の駆動能力は最小) であるとして説明したが、 出力インピーダンスを最小 (駆動能力を最大) とすることもできる。 初期状態の出力インピーダンスを最小にして処理を開始した場合に は、 その後の制御により、 出力インピーダンスを増加することにな る。
なお、 本実施形態では P Z S変換回路 4 5 3および S Z P変換回 路 5 0 2を使用し、 駆動電流制御信号の伝送にはシリアルデータを 用いた。 しかしシリアルデータには限定されない。 保持回路 4 5 2 からの出力を駆動受信部 1 0 4が受信できれば、 どのような形式の 伝送データであってもかまわない。 さらに上述の説明では、 インピ 一ダンスの調整は内部回路 1 0 1からのテストパターン信号に基づ いて行われるとした。 しかし、 テストパターン信号ではなく、 実際 のデータ転送時の信号の立ち上がりおよび立ち下がり等を利用して 上述の処理を行ってもよい。 例えば、 送信装置 1 0 0および受信装 置 1 1 0の接続確立時には上述のテストパターン信号を利用してィ ンピーダンスの整合をとり、 データの伝送が開始された後は、 所定 時間間隔で伝送中のデータの立ち上がりおよび立ち下がりの少なく とも一方を利用してインピーダンスを動的に再整合させてもよい。
(実施形態 2 )
図 9は、 本実施形態による信号伝送システム 2の機能プロックの 構造を示す。 実施形態 1による信号伝送システム 1と同様、 信号伝 送システム 2もまた、 図 1 ( a ) および (b ) の態様で実現される。 以下では信号伝送システム 2が、 信号を送信する送信装置 2 0 0と 信号を受信する受信装置 2 1 0とを有するとして説明する。 ただし、 これは送信装置 2 0 0が信号を受信できないことを意味するのでは なく、 送信装置 2 0 0は受信装置 2 1 0の機能を含んでいてもよい。 また受信装置 2 1 0は送信装置 2 0 0の機能を含んでいてもよい。 信号伝送システム 2は、 送信装置 2 0 0と受信装置 2 1 0とを有 する。 実施形態 1の信号伝送システム 1 と異なり、 送信装置 2 0 0 と受信装置 2 1 0とは、 信号を伝送する 1本の伝送線路 1 2 3によ つて接続されている。 伝送線路 1 2 3に関して定まるィンピーダン ス Zの値が、 送信装置 2 0 0から受信装置 2 1 0へ高速で信号を伝 送する際に影響を与えるため、 送信装置 2 0 0の駆動回路の出カイ ンピ一ダンスと伝送線路 1 2 3のィンピ一ダンスとの整合を取る必 要がある。
以下では、 まず送信装置 2 0 0を説明し、 その後受信装置 2 1 0 を説明する。 なお送信装置 2 0 0および受信装置 2 1 0を構成する 要素のうち、 図 2の送信装置 1 0 0および受信装置 1 1 0の構成要 素と基本的に同じ機能を有する要素には同じ符号を付し、 その詳細 な説明は省略する。 特に説明した場合には、 その説明に関する機能 を付加的に有するとする。
送信装置 2 0 0は、 内部回路 1 0 1と、 出力バッファ 1 0 2と、 制御回路 1 0 3と、 受信部 1 0 4と、 信号入出力端子 2 0 5とを備 えている。 信号入出力端子 2 0 5は、 送信装置 2 0 0が外部との通 信を行う際に直接信号を授受する通信部である。 信号入出力端子 2 0 5は伝送線路 1 2 3の一方の端部と接続され、 制御回路 1 0 3か らの信号を伝送線路 1 2 3へ出力し、 伝送線路 1 2 3を介して受信 装置 2 1 0から指示信号を受信する。
また、 受信装置 2 1 0は、 内部回路 1 1 1と、 電圧検出部 1 1 2 と、 制御信号生成部 1 1 3と、 出力バッファ 1 1 4と、 信号入出力 端子 2 1 5と、 信号出力端子 1 1 6と、 駆動電流生成回路 1 1 7と を備えている。 信号入出力端子 2 1 5は、 送信装置 2 0 0が外部と の通信を行う際に直接信号を授受する通信部である。 信号出力端子 2 1 5は伝送線路 1 2 3の他方の端部と接続され、 伝送線路 1 2 3 を介して送信装置 2 0 0からの信号を受信し、 駆動電流生成回路 1 1 7からの指示信号を伝送線路 1 2 3へ出力する。
送信装置 2 0 0および受信装置 2 1 0は 1本の伝送線路 1 2 3に よって接続されているため、 送信装置 2 0 0から受信装置 2 1 0へ の信号伝送と、 受信装置 2 1 0から送信装置 2 0 0への信号伝送と の競合を回避する必要がある。 競合の回避のためには、 装置間の信 号伝送のタイミングと、 各装置の構成要素の動作タイミングの両方 を調整する必要がある。
装置間の信号伝送のタイミングは以下のように調整できる。 例え ば、 送信装置 2 0 0がテストパターン信号に応じた信号を l m秒ご とに送信し、 受信装置 2 1 0は、 信号が伝送されていない期間中に 指示信号を送信装置 2 0 0に送る。 すなわち、 いわゆる時分割で信 号の送信および受信を行う。 または、 送信装置 2 0 0は、 テストパ ターン信号に応じた信号を伝送線路 1 2 3に送出した後は、 受信装 置 2 1 0からの制御信号を受け取るまで制御回路 1 0 3の動作を停 止させる。
各装置の構成要素の動作タイミングは以下のように調整できる。 例えば、 送信装置 2 0 0から受信装置 2 1 0へ信号を伝送する場合 は、 受信装置 2 1 0の駆動電流生成回路 1 1 7の内部の出力用トラ ンジス夕 7 0 4をオフにする。 これにより駆動電流生成回路 1 1 7 の出力は高インピーダンス状態になり、 送信装置 2 0 0の制御回路 1 0 3からの信号に関連して発生する電圧を電圧検出部 1 1 2およ ぴ内部回路 1 1 1において検出できる。 一方、 受信装置 2 1 0から 送信装置 2 0 0へ指示信号を伝送する場合は、 制御回路 1 0 3の内 部の出力駆動能力調整用トランジスタ 3 0 4群 (図 3 ) をすベてォ フにする。 これにより制御回路 1 0 3の出力は高インピーダンス状 態になり、 受信装置 2 1 0から出力された信号を受信部 1 0 4にお いて受信できる。
以下、 信号伝送システム 1において行われるインピーダンスの整 合処理を説明する。 処理の流れは、 図 8に示す実施形態 1の信号伝 送システム 1におけるフローチャートと概ね同じである。
本実施形態では、 送信装置 2 0 0が信号伝送を開始する前 (例え ば送信装置 2 0 0の電源投入直後) の初期状態において、 制御回路 1 0 3の出力インピーダンスを最大値に設定する。 これは駆動能力 を最小にすることと同じである。 以下では、 伝送線路 1 2 3から見 た信号入出力端子 2 0 5における入カインピ一ダンスはほぼ無限大 とする。 また、 インピーダンスの整合処理の開始当初には、 送信装置 2 0 0の出力インピーダンスを調整する処理を助けることができるよう に受信装置 2 1 0も所定の初期状態に移行している。 具体的には、 受信装置 2 1 0内の駆動電流生成回路 1 1 7では、 内部の出力用ト ランジス夕がオフにされ、 高インピーダンス状態に保持されている。 以下では、 受信装置 2 1 0の信号入出力端子 2 1 5における入カイ ンピーダンスは無限大として説明する。
出力インピーダンスの調整シーケンスは以下のとおりである。 ま ず送信装置 2 0 0の,内部回路 1 0 1はテストパターン信号を生成す る。 このテストパターン信号に基づいて、 出力バッファ 1 0 2は口 一レベルとハイレベルが繰り返し切り替わる信号を出力する。 制御 回路 1 0 3は、 まず最小の駆動電流によって伝送線路を駆動してテ ストパターン信号に基づく信号を出力する。
一方、 受信装置 2 1 0の電圧検出部 1 1 2は、 伝送線路 1 2 3に 接続された受信装置 2 1 0側の信号入力端子 2 1 5での初期電圧を 検出する。 検出は、 出力が口一レベルからハイレベルに遷移すると きに、 基準電圧 V R E F 1に到達した時刻 t sから遅延させた時刻 t p (図 6 ) において行われる。
電圧検出部 1 1 2は検出した電圧値が最適な受信レベルの範囲に 入っているか否かを判定する。 電圧検出部 1 1 2によって検出され た初期電圧が、 図 7 ( a ) に示す波形 6 0 1の時刻 t pにおける電 圧値のように基準電圧 V R E F 2および V R E F 3より低い場合に は、 電圧検出部 1 1 2内の 2つの F / F 4 0 1および 4 0 2は、 "0 " および " 0 " を出力する。 この出力は、 現在の駆動能力が低 すぎることを表す。 電圧検出部 1 1 2から " 0 " 、 " 0" 信号を受 け取ると、 制御信号生成部 1 1 3は内部のカウン夕回路 4 5 1にお いて駆動能力を一段増加する指示信号を生成する。 制御信号生成部 1 1 3は、 指示信号を保持回路 4 5 2で保持するとともに、 その指 示 ί零号によって出力バッファ 1 1 4および駆動電流生成回路 1 1 7 を介して送信装置 1 0 0に駆動電流の増加を指示する。
すなわち、 制御回路 1 0 3の出力を高インピーダンス状態にホー ルドし、 保持回路 4 5 2に保持していた指示信号を出力バッファ 1 1 4、 駆動電流生成.回路 1 1 7を介して出力する。 駆動電流生成回 路 1 1 7の出力は、 信号入出力端子 2 1 5、 伝送線路 1 2 3、 信号 入出力端子 2 0 5を介して、 受信部 1 04に受信される。 受信装置 1 0は、 出力バッファ 1 14を高ィンピーダンス状態に保持し、 制御回路 1 0 3は高インピ一ダンス状態を解除する。
受信部 1 0 4は、 受信した指示信号から制御信号を生成する。 制 御回路 1 0 3は制御信号に基づいて駆動電流を一段階増加して伝送 線路 1 2 1を駆動し、 再びテストパターン信号に基づく信号を出力 する。 受信装置 1 1 0は、 信号入力端子 1 1 5での初期電圧を検出 する処理を行い、 基準電圧 VRE F 2および VREF 3により規定 される範囲に入るまで処理を繰り返す。 なお以後の処理は実施形態 1の信号伝送システム 1に関連して説明した処理と同じなので、 そ の説明は省略する。 初期電圧が基準電圧 VRE F 2および VRE F 3により規定される範囲に入ると、 制御回路 1 0 3の出力インピー ダンスと伝送線路 1 2 1のインピーダンスとが整合したとして処理 を終了する。 なお、 インピーダンス調整完了後は、 駆動電流生成回 路 1 1 7の出力インピーダンスは、 再び調整シーケンスが行われる まで高インピーダンス状態を保持される。
次に、 制御信号生成部 1 1 3から、 伝送路 1 2 3を介して受信部 1 04に信号を送信する手順を説明する。
制御信号生成部 1 1 3から送出される指示信号は、 受信部 1 04 において正しく受信されなければならない。 上述のように、 図 7 (c ) に示す波形 6 0 3は最適な伝送波形であり、 このとき正確に 最も高速に信号の伝送を行うことができる。 一方、 波形 6 0 1、 6 0 2は基準電圧 V R E F 2と VRE 3の間に電圧が確定するまで波 形 6 0 3の場合よりも長い時間を要する。 すなわち波形 6 0 3によ る信号の伝送よりも低速である。 しかし、 信号の伝送は正しく行う ことができる。 図 7 (a) 〜 (c ) の波形から明らかなように出力 インピーダンスが小さい場合は電圧の変化が収まるまでの時間も早 く、 高速に信号を送ることができる。 逆に、 出カインピ一ダンスが 大きい場合は低速ではあるが信号を正しく送ることができる可能性 が比較的高い。 なお、 図 7 (d) の波形 6 04は基準電圧 V RE F 2と V R E F 3の間に電圧が確定するまでに波形の歪みが認められ る。 よって信号を正しく伝送することができないことは明らかであ る。
いま、 図 7 (c) に示す波形 6 0 3による信号伝送を可能とする 制御回路 1 0 3の出力インピーダンスを Z 3 [Ω] 、 図 7 (b) お よび (a) に示す波形 6 0 2、 6 0 1による信号伝送を可能とする 出力インピーダンスをそれぞれ Z 2 [Ω] 、 Z , [Ω] とすると、 Z 3<Z 2<Z iの関係が成立している。
インピーダンス調整シーケンスの際を除けば、 送信装置 2 0 0の 内部回路 1 0 1は、 受信装置 2 1 0の内部回路 1 1 1に対して一般 的なデータ信号を伝送する。 データ信号の伝送は正しく高速に伝送 できることが望ましい。 一方、 受信装置 2 1 0の制御信号生成部 1 1 3は、 送信装置 2 0 0の電流制御信号受信部 1 04に対して指示 信号 (制御信号) を伝送する。 指示信号は、 受信装置 2 1 0の駆動 電流生成回路 1 1 7を経由して伝送される。 ここで駆動電流生成回 路 1 1 7の出力インピーダンスは可変ではなく固定である。
受信装置 2 1 0から送信装置 2 0 0への指示信号は、 図 7 (c) の波形 6 0 3を用いて正確かつ高速に伝送できることが望ましい。 ただし、 より重視されるのは正確さである。 指示信号の伝送を正確 に行うことができれば、 インピーダンス調整後は、 図 7 ( c ) の波 形 6 0 3を用いて指示信号を伝送できるからである。 よって図 7 ( c ) の波形 6 0 3を用いることができない場合には、 少なくとも 図 7 (b) に示す波形 6 0 2または図 7 (a) に示す波形 6 0 1を 用いて指示信号を伝送する必要がある。 なお、 波形 6 04のような 波形の歪みが含まれる場合は、 正しく指示信号を伝送できなくなる。 インピーダンス調整完了後の制御回路 1 0 3の出力インピーダン スを A [Ω] 、 制御データを伝送する際の駆動電流生成回路 1 1 7 の出力インピーダンスを B [Ω] とすると、 出力インピーダンス B は、 A < B なる関係が成り立つ値の範囲の中で決めることができ る。 Bが比較的小さい場合は、 調整シーケンスに要する時間を小さ くすることができる。 また、 Bが比較的大きい場合は、 伝送線路 1 2 3のインピーダンスのバラツキ等があってもそのばらつきを吸収 でき、 余裕ができる。 ただし、 制御データの伝送は低速になる。 従 来、 送信装置 2 0 0から受信装置 2 1 0へ高速に信号を伝送する場 合には、 信号の'品位を保っためにインピーダンスが高精度である高 価な配線基板やケーブルを使用せざるを得なかった。 しかし、 本発 明によれば、 受信装置 2 1 0から送信装置 2 0 0へ指示信号を正確 に伝送できることが保証されれば、 安価な配線基板やケーブルを使 用しても正確かつ高速な信号の伝送が可能になる。
以上、 本発明によるインピーダンスの整合処理に関連する実施形 態 1および 2を説明した。 本発明では、 説明の便宜上、 インピーダ ンスを整合させる伝送線路を 1本に限って説明したが、 1本に限定 されることはない。 例えば、 伝送線路が半導体チップ間を接続する 複数のパスである場合には、 バスごとに処理を実行できる。 .
信号伝送システムは、 本発明によるインピーダンスの整合処理を 実行するか否かを切り替えることができる。 例えば、 伝送線路が接 続された後に、 送信装置および受信装置の双方が本発明によるイン ピーダンス整合処理を実行可能であると判定すると、 本発明による 処理を行う。 本発明による処理ができないと判定されると、 インピ 一ダンスの整合処理を行わず、 または従来の手法によるインピーダ ンスの整合処理を行う。 さらに伝送システムは、 予め規定されてい る別の処理を行ってもよい。
.これまでの信号伝送システム 1および 2の説明では、 送信装置お よび受信装置は予め特定されていた。 しかし、 例えば図 1 ( a ) の P Cとハードディスクドライブのような信号の送受信の両方が可能 な 2つの装置が接続された場合には、 いずれが先に伝送線路とのィ ンピ一ダンスの整合を取るかを規定する必要がある。 この場合には、 例えばパラメ一夕として半導体チップに保持されるチップ番号の大 きさを比較し、 番号の小さい方から先にインピーダンスの整合を行 えばよい。
信号伝送システム 1では、 送信装置および受信装置の各通信コン トローラ (図示せず) がシステム全体で図 8のフローチャートの処 理を実現するコンピュー夕プログラムを実行して、 上述の処理を制 御するとして説明した。 送信装置において実行されるプログラムと 受信装置において実行されるプログラムとは同じではないが、 これ らを 1つのプログラム中の送信装置用の処理ルーチンおよび受信装 置用の処理ルーチンとして規定することができる。 通信コントロー ラは、 自己が送信装置であるか受信装置であるかを認識し、 状況に 応じて必要な処理ルーチンを実行すればよい。 このようなコンビュ —タプログラムは、 フレキシブルディスク等の磁気記録媒体、 フラ ッシュメモリ等の半導体記録媒体、 および、 光ディスク等の光記録 媒体等の種々の記録媒体に記録可能であり、 ネッ トワーク等の電気 通信回線を介して伝送することもできる。 さらにそのようなコンビ ユー夕プログラムを記憶した 1以上の半導体記録媒体を含むチップ セットを構成することもできる。
本発明によれば、 伝送線路を介して接続された送信装置および受 信装置を含む信号伝送システムにおいて、 送信装置からの信号を検 出した受信装置は、 検出された信号の信号値に基づいて駆動電流の 電流量を変化させる指示信号を送信装置に送る。 送信装置はその信 号に基づいて駆動電流を変化させることにより、 伝送線路を駆動す る送信装置側駆動回路の出力インピーダンスと、 伝送線路のインピ 一ダンスとを動的に整合させることができる。 伝送線路ごとに、 接 続の都度、 インピーダンスを整合させて伝送線路の特性の変化によ る信号の反射や歪みをなくすことができるので、 信号伝送システム 1では良好かつ高速な信号の伝送を実現できる。
本発明によれば、 伝送線路の信号伝送特性を調整することができ るので、 送信装置および受信装置の特性 (例えば半導体集積回路の 出力バッファ特性) のばらつきや、 伝送線路の特性 (例えばプリン ト基板配線やケーブルの特性) のばらつきが存在しても、 許容され る信号伝送特性の範囲内でそれらのばらつきを吸収できるように設 計できる。 よって半導体集積回路やプリント基板等の製造上、 余裕 ができ、 歩留まりを向上することができる。
本発明によれば、 接続される伝送線路のインピーダンスに応じて 送信装置および受信装置の出力インピーダンスを調整することによ り、 信号伝送が可能になるまでの過渡的な出力電流の消費を調整で きる。 過渡的な出力電流を必要最低限に抑えることにより、 消費電 力を低減できる。 産業上の利用可能性
本発明によれば、 例えば、 取り外し可能なケーブルで接続された 家電機器間や、 プリント基板上の配線で接続された半導体チップ間 で信号を伝送する際のインピーダンスを整合させることができる。 駆動回路の出力インピーダンスと伝送線路のインピーダンスとを動 的に整合させることにより、 高速な信号伝送を実現し、 伝送効率を 向上することができる。 また本発明によれば、 信号伝送時に消費さ れる消費電力を伝送線路に適合させて必要最低限に抑えることがで さる。

Claims

1 . 伝送線路を介して受信装置と接続され、 前記受信装置ととも に信号伝送システムを構成する送信装置であって、
前記伝送線路の第 1端部と接続される通信部と、
所定量の駆動電流によって前記伝送線路を駆動する駆動電流制御 部であって、 制御信号に基づいて前記駆動電流の電流量を変化させ る駆動電流制御部と
を備え、 前記通信部ば、 前記伝送線路の第 2端部に接続された前 記受信装置から、 ίί記駆動電流の電流量を変化させるか否かを指示 する指示信号であって前記伝送線路の第 2端部側において検出され た信号値が所定の範囲に入っているか否かに基づいて生成された指 示信号を前記制御信号として受信する送信装置。
2 . 前記信号値が前記所定の範囲に入っている場合、 前記通信部 は前記駆動電流の電流量の変化停止を指示する指示信号を前記制御 信号として受け取り、 前記駆動電流制御部は前記制御信号に基づい て前記駆動電流の現在の電流量の設定値を保持する、 請求項 1に記 載の送信装置。 '
3 . 前記信号値が前記所定の範囲の下限値よりも小さい場合、 前 '記通信部は前記駆動電流の増加を指示する指示信号を前記制御信号 として受け取り、 前記駆動電流制御部は前記制御信号に基づいて前 記駆動電流を増加させる、 請求項 1に記載の送信装置。
4 . 前記信号値が前記所定の範囲の上限値よりも大きい場合、 前 記通信部は前記駆動電流の減少を指示する指示信号を前記制御信号 として受け取り、 前記駆動電流制御部は前記制御信号に基づいて前 記駆動電流を減少させる、 請求項 1に記載の送信装置。
5 . 前記通信部は、 前記伝送線路の第 1端部と接続される第 1端 子と、 前記伝送線路とは異なる制御信号線と接続されて前記指示信 号を受け取る第 2端子とを備えている、 請求項 1に記載の送信装置。
6 . 前記駆動電流制御部は、 前記伝送線路を駆動して信号を送信 することが可能であり、
前記駆動電流制御部からの信号の送信と、 前記制御信号の受信と を時分割で行う、 請求項 1に記載の送信装置。 .
7 . 前記駆動電流制御部が前記伝送線路を駆動する際の出カイン ピーダンス値は、 前記指示信号を出力する前記受信装置の出カイン ピーダンス値よりも小さい、 請求項 1に記載の送信装置。
8 . 前記駆動電流制御部は、 前記伝送線路を駆動して信号を送信 することが可能であり、
前記駆動電流制御部が信号を伝送する速度は、 前記受信装置が前 記指示信号を出力する際の信号を伝送する速度よりも速い、 請求項
1に記載の送信装置。
9 . 前記伝送線路は前記通信部から取り外し可能である、 請求項 1に記載の送信装置。
1 0 . 伝送線路を介して送信装置と接続され、 前記送信装置とと もに信号伝送システムを構成する受信装置であって、 前記送信装置 は前記伝送線路の第 1端部と接続されており、
前記伝送線路の第 2端部と接続される通信部であって、 所定の駆 動電流によって駆動された前記伝送線路から信号を受け取る通信部 と、
前記信号に基づいて前記伝送線路の前記第 2端部側の信号値を検 出し、 前記信号値が所定の範囲に入っているか否かを示す検出信号 を生成する検出部と、
前記検出信号に基づいて、 前記駆動電流の電流量を変化させるか 否かを指示する指示信号を生成する信号生成部と
を備え、 前記通信部は前記送信装置に対して前記指示信号を出力 する受信装置。
1 1 . 前記検出部によって前記信号値が前記所定の範囲に入って いることを示す検出信号が生成されると、 前記信号生成部は、 前記 駆動電流の電流量の変化停止を指示する指示信号を生成する、 請求 項 1 0に記載の受信装置。
1 2 . 前記検出部によって前記信号値が前記所定の範囲の下限値 よりも小さいことを示す検出信号が生成されると、 前記信号生成部 は、 前記駆動電流の増加を指示する指示信号を生成する、 請求項 1 0に記載の受信装置。
1 3 . 前記検出部によって前記信号値が前記所定の範囲の上限値 よりも大きいことを示す検出信号が生成されると、 前記信号生成部 は、 前記駆動電流の減少を指示する指示信号を生成する、 請求項 1 0に記載の受信装置。
1 4 . 前記通信部は、 前記伝送線路の第 2端部と接続される第 1 端子と、 前記伝送線路と異なる制御信号線と接続されて前記指示信 号を出力する第 2端子とを備えている、 請求項 1 0に記載の受信装 置。
1 5 . 前記送信装置は、 前記伝送線路を前記所定の駆動電流によ つて駆動して信号を送信することが可能であり、
前記伝送線路からの信号の受信と、 前記指示信号の送信とを時分 割で行う、 請求項 1 0に記載の受信装置。 前記所定の駆動電流によって前記伝送線路を駆動する前記 送信装置の出力インピーダンス値は、 前記端子部から前記信号生成 部までの出力インピーダンス値よりも小さい、 請求項 1 0に記載の 受信装置。 1 7 . 前記受信装置が前記指示信号を出力する際の信号を伝送す る速度は、 前記駆動電流制御部が前記伝送線路を駆動して信号を伝 送する速度よりも遅い、 請求項 1 0に記載の受信装置。
1 8 . 前記伝送線路は前記通信部から取り外し可能である、 請求 項 1 0に記載の受信装置。
1 9 . 伝送線路を介して受信装置の受信側インターフェースと接 続され、 前記受信装置とともに信号伝送システムを構成する送信装 置において利用される送信側インターフェースであって、
前記伝送線路の第 1端部と接続される通信部と、
所定の駆動電流によって前記伝送線路を駆動する駆動電流制御部 であって、 制御信号に基づいて前記駆動電流の電流量を変化させる 駆動電流制御部と
を備え、 前記通信部は、 前記伝送線路の第 2端部に接続された前 記受信装置から、 駆動電流の電流量を変化させるか否かを指示する 指示信号であって前記伝送線路の前記第 2端部側において検出され た信号値が所定の範囲に入っているか否かに基づいて生成された指 示信号を前記制御信号として受信する、 送信側ィンターフェース。
2 0 . 前記通信部は、 前記伝送線路の第 1端部と接続される第 1 端子と、 前記伝送線路とは異なる制御信号線と接続されて前記指示 信号を受け取る第 2端子とを備えている、 請求項 1 9に記載の送信 側インターフェース。
2 1 . 前記駆動電流制御部は、 前記伝送線路を駆動して信号を送 信することが可能であり、
前記駆動電流制御部からの信号の送信と、 前記制御信号の受信と を時分割で行う、 請求項 1 9に記載の送信側インタ一フェース。
2 2 . 前記駆動電流制御部が前記伝送線路を駆動する際'の出カイ ンピーダンス値は、 前記指示信号を出力する前記受信装置の出カイ ンピーダンス値よりも小さい、 請求項 1 9に記載の送信側インター フェース。
2 3 . 前記駆動電流制御部は、 前記伝送線路を駆動して信号を送 信することが可能であり、
前記駆動電流制御部が信号を伝送する速度は、 前記受信装置が前 記指示信号を出力する際の信号を伝送する速度よりも速い、 請求項 1 9に記載の送信側ィンタ一フェース。
2 4 . 伝送線路を介して送信装置の送信側ィン夕ーフェースと接 続され、 前記送信装置とともに信号伝送システムを構成する受信装 置において利用される受信側ィンターフェースであって、 前記送信 側ィンターフェースは前記伝送線路の第 1端部と接続されており、 前記伝送線路の第 2端部と接続される通信部であって、 所定の駆 動電流によって駆動された前記伝送線路から信号を受け取る通信部 と、
前記通信部において受け取った前記信号に基づいて、 前記伝送線 路の前記第 2端部側の信号値を検出して、 前記信号値が所定の範囲 に入っているか否かを示す検出信号を生成する検出部と、
前記検出信号に基づいて、 前記駆動電流の電流量を変化させるか 否かを指示する指示信号を生成する指示信号を生成する信号生成部 と
を備え、 前記通信部は前記送信装置に対して前記指示信号を出力 する、 受信側インターフエ一ス。
2 5 . 前記通信部は、 前記伝送線路の第 2端部と接続される第 1 端子と、 前記伝送線路と異なる制御信号線と接続されて前記指示信 号を出力する第 2端子とを備えている、 請求項 2 4に記載の受信側 インターフェース。
2 6 . 前記送信装置は、 前記伝送線路を前記所定の駆動電流によ つて駆動して信号を送信することが可能であり、
前記伝送線路からの信号の受信と、 前記指示信号の送信とを時分 割で行う、 請求項 2 4に記載の受信側インターフェース。
2 7 . 前記所定の駆動電流によって前記伝送線路を駆動する前記 送信装置の出力インピーダンス値は、 前記端子部から前記信号生成 部までの出力インピーダンス値よりも小さい、 請求項 2 4に記載の 受信側ィンターフェース。
2 8 . 前記受信側ィンターフェースが前記指示信号を出力する際 の信号を伝送する速度は、 前記駆動電流制御部が前記伝送線路を駆 動して信号を伝送する速度よりも遅い、 請求項 2 4に記載の受信側 インターフェース。
2 9 . 請求項 1 9に記載の送信側インターフェース、 および、 請 求項 2 4に記載の受信側インタ一フェースを備え、 前記送信側イン ターフェースと前記受信側ィンターフェースとを前記伝送線路によ つて接続したィンターフェースシステム。
3 0 . 伝送線路を介して受信側チップと接続され、 前記受信側チ ップとともに信号伝送システムを構成する送信側のチップであって、 前記伝送線路の第 1端部と接続される通信部と、
所定の駆動電流によって前記伝送線路を駆動する駆動電流制御部 であって、 制御信号に基づいて前記駆動電流の電流量を変化させる 駆動電流制御部と を備え、 前記通信部は、 前記伝送線路の第 2端部に接続された前 記受信装置から、 駆動電流の電流量を変化させるか否かを指示する 指示信号であって前記伝送線路の前記第 2端部側において検出され た信号値が所定の範囲に入っているか否かに基づいて生成された指 示信号を前記制御信号として受信する、 送信側チップ。
3 1 . 前記通信部は、 前記伝送線路の第 1端部と接続される第 1 端子と、 前記伝送線路とは異なる制御信号線と接続されて前記指示 信号を受け取る第 2端子とを備えている、 請求項 3 0に記載の送信 側チップ。
3 2 . 前記駆動電流制御部は、 前記伝送線路を駆動して信号を送 信することが可能であり、
前記駆動電流制御部からの信号の送信と、 前記制御信号の受信と を時分割で行う、 請求項 3 0に記載の送信側チップ。
3 3 . 前記駆動電流制御部が前記伝送線路を駆動する際の出カイ ンピーダンス値は、 前記指示信号を出力する前記受信装置の出カイ ンピーダンス値よりも小さい、 請求項 3 0に記載の送信側チップ。
3 4 . 前記駆動電流制御部は、 前記伝送線路を駆動して信号を送 信することが可能であり、
前記駆動電流制御部が信号を伝送する速度は、 前記受信装置が前 記指示信号を出力する際の信号を伝送する速度よりも速い、 請求項
3 0に記載の送信側チップ。
3 5 . 伝送線路を介して送信側チップと接続され、 前記送信側チ ップとともに信号伝送システムを構成する受信側チップであって、 前記送信側チップは前記伝送線路の第 1端部と接続されており、 前記伝送線路の第 2端部と接続される通信部であって、 所定の駆 動電流によって駆動された前記伝送線路から信号を受け取る通信部 と、
前記通信部において受け取った前記信号に基づいて、 前記伝送線 路の前記第 2端部側の信号値を検出して、 前記信号値が所定の範囲 に入っているか否かを示す検出信号を生成する検出部と、
前記検出信号に基づいて、 前記駆動電流の電流量を変化させるか 否かを指示する指示信号を生成する指示信号を生成する信号生成部 と
を備え、 前記通信部は前記送信装置に対して前記指示信号を出力 する、 受信側チップ。
3 6 . 前記通信部は、 前記伝送線路の第 2端部と接続される第 1 端子と、 前記伝送線路と異なる制御信号線と接続されて前記指示信. 号を出力する第 2端子とを備えている、 請求項 3 5に記載の受信側 チップ。
3 7 . 前記送信装置は、 前記伝送線路を前記所定の駆動電流によ つて駆動して信号を送信することが可能であり、
前記伝送線路からの信号の受信と、 前記指示信号の送信とを時分 割で行う、 請求項 3 5に記載の受信側チップ。
3 8 . 前記所定の駆動電流によって前記伝送線路を駆動する前記 送信装置の出力インピーダンス値は、 前記端子部から前記信号生成 部までの出力インピーダンス値よりも小さい、 請求項 3 5に記載の 受信側チップ。
3 9 . 前記受信側チップが前記指示信号を出力する際の信号を伝 送する速度は、 前記駆動電流制御部が前記伝送線路を駆動して信号 を伝送する速度よりも遅い、 請求項 3 5に記載の受信側チップ。 4 0 . 請求項 3 0に記載の送信側チップ、 および、 請求項 3 5に 記載の受信側チップを備え、 前記送信側チップと前記受信側チップ とを前記伝送線路によって接続したチップ搭載基板。 '
4 1 . 伝送線路を介して受信装置と接続され、 前記受信装置とと もに信号伝送システムを構成する送信装置の出力インピーダンスを 設定する方法であって、 前記送信装置は、 前記伝送線路の第 1端部 と接続される通信部および前記伝送線路を駆動する駆動電流制御部 を備え、 前記受信装置は、 前記伝送線路の第 2端部に接続されてお り、
前記方法は、
前記駆動電流制御部を動作させて所定量の駆動電流によって前記 伝送線路を駆動するステップと、
前記伝送線路の第 2端部側において検出された信号値が所定の範 囲に入っているか否かに基づいて生成された指示信号を、 前記駆動 電流の電流量を変化させるか否かを指示する制御信号として受信す るステップと、
前記制御信号に基づいて前記駆動電流の電流量を変化させるステ ップと
を包含するインピーダンス整合方法。
4 2 . 前記通信部は、 前記伝送線路の第 1端部と接続される第 1 端子と、 前記伝送線路とは異なる制御信号線と接続される第 2端子 とを備えており、
前記受信するステツプは、 前記第 2端子において前記指示信号を 受け取る、 請求項 4 1に記載のインピ一ダンス整合方法。
4 3 . 前記駆動するステップは、 前記駆動電流制御部を動作させ て前記伝送線路を駆動して信号を送信し、
前記駆動電流制御部からの信号の送信と、 前記制御信号の受信と を時分割で行うステップをさらに包含する、 請求項 4 1に記載のィ ンピーダンス整合方法。
4 4 . 前記駆動電流制御部が前記伝送線路を駆動する際の出カイ ンピーダンス値は、 前記指示信号を出力する前記受信装置の出カイ ンピーダンス値よりも小さい、 請求項 4 1に記載のィンピーダンス 整合方法。
4 5 . 前記駆動するステップは、 前記駆動電流制御部を動作させ て前記伝送線路を駆動して信号を送信し、
前記駆動電流制,御部が信号を伝送する速度は、 前記受信装置が前 記指示信号を出力する際の信号を伝送する速度よりも速い、 請求項 4 1に記載のインピーダンス整合方法。
4 6 . 伝送線路を介して送信装置と接続され、 前記送信装置とと もに信号伝送システムを構成する受信装置における、 前記送信装置 の出力インピーダンスの設定を補助する方法であって、 前記送信装 置は、 前記伝送線路の第 1端部と接続されており、 前記受信装置は、 前記伝送線路の第 2端部と接続された通信部、 および、 所定位置の 信号値を検出する検出部を備え、
前記方法は、
前記通信部'を介して、 所定の駆動電流によって駆動された前記伝 送線路から信号を受け取るステツプと、
前記信号に基づいて、 前記検出部を用いて前記伝送線路の前記第
2端部側の信号値を検出するステップと、 前記信号値が所定の範囲に入っているか否かを示す検出信号を生 成するステップと、
前記検出信号に基づいて、 前記伝送線路を駆動する駆動電流の電 流量を変化させるか否かを判定するステップと、
判定結果を示す指示信号を生成するステップと、
前記通信部を介して前記送信装置に対して前記指示信号を出力す るステップと
を包含する、 出力インピ一ダンスの設定補助方法。 4 7 . 前記通信部は、 前記伝送線路の第 2端部と.接続される第 1 端子と、 前記伝送線路とは異なる制御信号線と接続される第 2端子 とを備えており、
前記受信するステツプは、 前記第 2端子において前記指示信号を 受け取る、 請求項 4 6に記載の出力インピーダンスの設定補助方法。
4 8 . 前記送信装置は、 前記伝送線路を前記所定の駆動電流によ つて駆動して信号を送信することが可能であり、
前記伝送線路からの信号の受信と、 前記指示信号の送信とを時分 割で行うステップをさらに包含する、 請求項 4 6に記載の出カイン ピーダンスの設定補助方法。
4 9 . 前記所定の駆動電流によって前記伝送線路を駆動する前記 送信装置の出力インピーダンス値は、 前記端子部から前記信号生成 部までの出力インピーダンス値よりも小さい、 請求項 4 6に記載の 出力インピーダンスの設定補助方法。
5 0 . 前記受信装置が前記指示信号を出力する際の信号を伝送す る速度は、 前記駆動電流制御部が前記伝送線路を駆動して信号を伝 送する速度よりも遅い、 請求項 4 6に記載の出カインピーダンスの 設定補助方法。
5 1 . 伝送線路を介して受信装置と接続され、 前記受信装置とと もに信号伝送システムを構成する送信装置において実行されるコン ピュータプログラムであって、 前記送信装置は、 前記伝送線路の第
1端部と接続される通信部および前記伝送線路を駆動する駆動電流 制御部を備え、 前記受信装置は、 前記伝送線路の第 2端部に接続さ れており、
前記コンピュータプログラムは、
前記駆動電流制御部を動作させて所定量の駆動電流によって前記 伝送線路を駆動するステップと、
前記伝送線路の第 2端部側において検出された信号値が所定の範 囲に入っているか否かに基づいて前記受信装置において生成された 指示信号を、 前記駆動電流の電流量を変化させるか否かを指示する 制御信号として前記通信部において受信させるステップと、
前記制御信号に基づいて前記駆動電流の電流量を変化させるステ ップと を包含するコンピュータプログラム。
5 2 . 前記通信部は、 前記伝送線路の第 1端部と接続される第 1 端子と、 前記伝送線路とは異なる制御信号線と接続される第 2端子 とを備えており、
前記第 2端子において前記指示信号を受信させる、 請求項 5 1に 記載のコンピュータプログラム。
5 3 . 前記駆動電流制御部は、 前記伝送線路を駆動して信号を送 信することが可能であり、
前記送信装置に、 前記駆動電流制御部からの信号の送信と、 前記 制御信号の受信とを時分割で実行させる、 請求項 5 1に記載のコン ピュー夕プログラム。 5 4 . 前記駆動電流制御部が前記伝送線路を駆動する際の出カイ ンピーダンス値は、 前記指示信号を出力する前記受信装置の出カイ ンピーダンス値よりも小さい、 請求項 5 1に記載のコンピュータプ ログラム。 5 5 . 前記駆動電流制御部は、 前記伝送線路を駆動して信号を送 信することが可能であり、
前記駆動電流制御部が信号を伝送する速度ば、 前記受信装置が前 記指示信号を出力する際の信号を伝送する速度よりも速い、 請求項 5 1に記載のコンピュータプログラム。
5 6 . 伝送線路を介して送信装置と接続され、 前記送信装置とと もに信号伝送システムを構成する受信装置において実行されるコン ピュー夕プログラムであって、 前記送信装置は、 前記伝送線路の第 1端部と接続されており、 前記受信装置は、 前記伝送線路の第 2.端 部と接続された通信部、 および、 所定位置の信号値を検出する検出 部を備え、
前記コンピュータプログラムは、
前記通信部を介して、 所定の駆動電流によって駆動された.前記伝 送線路から信号を受け取るステップと、
前記信号に基づいて、 前記検出部を用いて前記伝送線路の前記第 2端部側の信号値を検出するステップと、
前記信号値が所定の範囲に入っているか否かを示す検出信号を生 成するステップと、
前記検出信号に基づいて、 前記伝送線路を駆動する駆動電流の電 流量を変化させるか否かを判定するステツプと、
判定結果を示す指示信号を生成するステップと、
前記通信部を介して前記送信装置に対して前記指示信号を出力す るステップと
を包含するコンピュータプログラム。
5 7 . 前記通信部は、 前記伝送線路の第 2端部と接続される第 1 端子と、 前記伝送線路とは異なる制御信号線と接続される第 2端子 とを備えており、
前記第 2端子から前記指示信号を出力させる、 請求項 5 6に記載 のコンピュータプログラム。
5 8 . 前記送信装置は、 前記伝送線路を前記所定の駆動電流によ つて駆動して信号を送信することが可能であり、
前記受信装置に、 前記伝送線路からの信号の受信と、 前記指示信 号の送信とを時分割で実行させる、 請求項 5 6に記載のコンピュー 夕プログラム。
5 9 . 前記所定の駆動電流によって前記伝送線路を駆動する前記 送信装置の出力インピーダンス値は、 前記端子部から前記信号生 部までの出力インピ一ダンス値よりも小さい、 請求項 5 6に記載の コンピュータプログラム。
6 0 . 前記受信装置が前記指示信号を出力する際の信号を伝送す る速度は、 前記駆動電流制御部が前記伝送線路を駆動して信号を伝 送する速度よりも遅い、 請求項 5 6に記載のコンピュータプロダラ ム。
PCT/JP2004/008962 2003-06-24 2004-06-18 信号伝送システムにおいて出力インピーダンスを整合させる装置および方法 WO2004114522A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US10/560,797 US7164286B2 (en) 2003-06-24 2004-06-18 Device and method for matching output impedance in signal transmission system
JP2005507300A JP4392407B2 (ja) 2003-06-24 2004-06-18 信号伝送システムにおいて出力インピーダンスを整合させる装置および方法
EP04746431A EP1643647A4 (en) 2003-06-24 2004-06-18 DEVICE AND METHOD FOR ADAPTING OUTPUT IMPEDANCE IN A SIGNAL TRANSMISSION SYSTEM

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003179738 2003-06-24
JP2003-179738 2003-06-24

Publications (1)

Publication Number Publication Date
WO2004114522A1 true WO2004114522A1 (ja) 2004-12-29

Family

ID=33535085

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2004/008962 WO2004114522A1 (ja) 2003-06-24 2004-06-18 信号伝送システムにおいて出力インピーダンスを整合させる装置および方法

Country Status (6)

Country Link
US (1) US7164286B2 (ja)
EP (1) EP1643647A4 (ja)
JP (1) JP4392407B2 (ja)
CN (1) CN100369379C (ja)
TW (1) TWI353112B (ja)
WO (1) WO2004114522A1 (ja)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007013807A (ja) * 2005-07-01 2007-01-18 Sharp Corp 電子回路および信号供給方法
WO2007042436A1 (de) * 2005-10-12 2007-04-19 BSH Bosch und Siemens Hausgeräte GmbH Schnittstellenanordnung mit galvanischer trennung für den anschluss an ein elektrisches gerät, insbesondere hausgerät
JP2007306065A (ja) * 2006-05-08 2007-11-22 Nec Computertechno Ltd 情報処理システム、情報処理装置、インピーダンス調整方法及びプログラム
JP2008017475A (ja) * 2006-06-30 2008-01-24 Hynix Semiconductor Inc データ入出力ドライバのインピーダンスを調整可能な半導体装置
JP2008192123A (ja) * 2007-02-05 2008-08-21 Prolific Technology Inc インターフェースを自動的に切り替える保存装置
JP2009118480A (ja) * 2007-11-02 2009-05-28 Hynix Semiconductor Inc オンダイターミネーション装置及びこれを備える半導体メモリ装置
WO2009139057A1 (ja) * 2008-05-15 2009-11-19 富士通株式会社 ドライバの出力電流調整方法、ドライバの出力電流調整装置及び電子装置
JP2015056845A (ja) * 2013-09-13 2015-03-23 株式会社リコー 信号送信装置、信号受信装置及び信号伝送システム

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200734901A (en) * 2006-03-06 2007-09-16 Benq Corp Image-signal adapter which receives electric power from a computer
JP5088043B2 (ja) * 2007-08-17 2012-12-05 ソニー株式会社 信号出力回路、光ピックアップ、および光装置
CN101969741B (zh) * 2009-07-27 2012-04-25 上海同畅信息技术有限公司 硬件开发平台和硬件开发方法
CN102131365A (zh) * 2010-01-20 2011-07-20 上海同畅信息技术有限公司 数码电子产品的实现系统
TWI449921B (zh) 2011-12-21 2014-08-21 Acer Inc 調整電能消耗的裝置及其方法
CN103731990B (zh) * 2013-12-20 2017-02-15 龙芯中科技术有限公司 带有过孔的传输线的阻抗匹配的方法和装置
JP5796654B1 (ja) * 2014-03-27 2015-10-21 日本電気株式会社 信号伝送システム、送信装置、信号伝送方法、および送信装置制御プログラム
CN104935286A (zh) * 2015-06-16 2015-09-23 山东超越数控电子有限公司 一种实现高速数字电路阻抗匹配最优化的方法
JP2018045743A (ja) * 2016-09-13 2018-03-22 東芝メモリ株式会社 半導体装置及びメモリシステム
JP7073620B2 (ja) * 2016-10-31 2022-05-24 ヤマハ株式会社 アクチュエータの駆動制御装置
CN109314514B (zh) * 2018-09-03 2022-07-08 深圳市汇顶科技股份有限公司 数据接口、芯片和芯片系统
US11668792B2 (en) 2019-08-20 2023-06-06 Infineon Technologies Ag Safety compliant receiver monitoring
US11221398B2 (en) * 2019-08-20 2022-01-11 Infineon Technologies Ag Safety compliant receiver monitoring

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1050070A (ja) * 1996-08-06 1998-02-20 Nec Niigata Ltd メモリコントローラ
JPH10502471A (ja) * 1994-04-22 1998-03-03 ユニットロード コーポレイション インピーダンスエミュレータ
JPH10261948A (ja) * 1997-03-17 1998-09-29 Nec Corp 出力インピーダンス自己補正回路付半導体集積回路
JPH1117518A (ja) * 1997-06-24 1999-01-22 Nec Corp 出力インピーダンス調整回路内蔵半導体集積回路
JP2000353945A (ja) * 1999-04-08 2000-12-19 Mitsubishi Electric Corp デジタル信号出力回路
JP2001127614A (ja) * 1999-10-29 2001-05-11 Nec Corp 半導体集積回路及びそのインピーダンス制御方法
JP2001217705A (ja) * 2000-01-31 2001-08-10 Fujitsu Ltd Lsiデバイス
JP2003008419A (ja) * 2001-06-25 2003-01-10 Nec Corp 半導体icの出力インピーダンス整合方式
JP2003008421A (ja) * 2001-06-21 2003-01-10 Nec Corp インピーダンス整合回路

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6487250B1 (en) 1999-04-08 2002-11-26 Mitsubishi Denki Kabushiki Kaisha Signal output system
WO2002045268A1 (fr) * 2000-11-30 2002-06-06 Hitachi, Ltd Circuit integre a semi-conducteurs et systeme de traitement de donnees
AU2002309365A1 (en) * 2001-05-21 2002-12-03 Igor Anatolievich Abrosimov Method and apparatus for impedance matching in a transmission
US6597198B2 (en) * 2001-10-05 2003-07-22 Intel Corporation Current mode bidirectional port with data channel used for synchronization

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10502471A (ja) * 1994-04-22 1998-03-03 ユニットロード コーポレイション インピーダンスエミュレータ
JPH1050070A (ja) * 1996-08-06 1998-02-20 Nec Niigata Ltd メモリコントローラ
JPH10261948A (ja) * 1997-03-17 1998-09-29 Nec Corp 出力インピーダンス自己補正回路付半導体集積回路
JPH1117518A (ja) * 1997-06-24 1999-01-22 Nec Corp 出力インピーダンス調整回路内蔵半導体集積回路
JP2000353945A (ja) * 1999-04-08 2000-12-19 Mitsubishi Electric Corp デジタル信号出力回路
JP2001127614A (ja) * 1999-10-29 2001-05-11 Nec Corp 半導体集積回路及びそのインピーダンス制御方法
JP2001217705A (ja) * 2000-01-31 2001-08-10 Fujitsu Ltd Lsiデバイス
JP2003008421A (ja) * 2001-06-21 2003-01-10 Nec Corp インピーダンス整合回路
JP2003008419A (ja) * 2001-06-25 2003-01-10 Nec Corp 半導体icの出力インピーダンス整合方式

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007013807A (ja) * 2005-07-01 2007-01-18 Sharp Corp 電子回路および信号供給方法
WO2007042436A1 (de) * 2005-10-12 2007-04-19 BSH Bosch und Siemens Hausgeräte GmbH Schnittstellenanordnung mit galvanischer trennung für den anschluss an ein elektrisches gerät, insbesondere hausgerät
JP2007306065A (ja) * 2006-05-08 2007-11-22 Nec Computertechno Ltd 情報処理システム、情報処理装置、インピーダンス調整方法及びプログラム
JP2008017475A (ja) * 2006-06-30 2008-01-24 Hynix Semiconductor Inc データ入出力ドライバのインピーダンスを調整可能な半導体装置
JP2008192123A (ja) * 2007-02-05 2008-08-21 Prolific Technology Inc インターフェースを自動的に切り替える保存装置
JP2009118480A (ja) * 2007-11-02 2009-05-28 Hynix Semiconductor Inc オンダイターミネーション装置及びこれを備える半導体メモリ装置
WO2009139057A1 (ja) * 2008-05-15 2009-11-19 富士通株式会社 ドライバの出力電流調整方法、ドライバの出力電流調整装置及び電子装置
JP5093346B2 (ja) * 2008-05-15 2012-12-12 富士通株式会社 ドライバの出力電流調整方法、ドライバの出力電流調整装置及び電子装置
JP2015056845A (ja) * 2013-09-13 2015-03-23 株式会社リコー 信号送信装置、信号受信装置及び信号伝送システム

Also Published As

Publication number Publication date
US20060250158A1 (en) 2006-11-09
CN100369379C (zh) 2008-02-13
TWI353112B (en) 2011-11-21
JP4392407B2 (ja) 2010-01-06
TW200509530A (en) 2005-03-01
CN1809960A (zh) 2006-07-26
US7164286B2 (en) 2007-01-16
JPWO2004114522A1 (ja) 2006-08-03
EP1643647A1 (en) 2006-04-05
EP1643647A4 (en) 2006-06-14

Similar Documents

Publication Publication Date Title
WO2004114522A1 (ja) 信号伝送システムにおいて出力インピーダンスを整合させる装置および方法
JP2012154967A (ja) 撮像装置及び交換レンズ及び撮像装置システム
US6990597B2 (en) Clock generation circuit, data transfer control device, and electronic instrument
US9929671B2 (en) Power converter in powered device of power-over-ethernet system and control method thereof
EP1636706A2 (en) Serial bus interface and method for serially interconnecting time-critical digital devices
CN101119185B (zh) 自动等化器装置及其数字眼图侦测单元与方法
US11030138B2 (en) Circuit device, electronic device, and cable harness
US20020172151A1 (en) Transmission circuit, data transfer control device, and electronic equipment
TWI571746B (zh) 資料傳輸系統及其傳輸方法
CN112051890A (zh) I2c总线的时钟控制方法、主设备及连接i2c总线的设备系统
US7568127B2 (en) Signal drive de-emphasis control for serial bus
JPWO2003045003A1 (ja) 位相調整装置及び半導体試験装置
US7079717B2 (en) Control circuit for IEEE 1394b optical transmission protocol
JP2002290490A (ja) 電子機器
KR20050097449A (ko) 데이터 전송회로
CN111223430B (zh) 驱动电路及其驱动方法
JPH1117518A (ja) 出力インピーダンス調整回路内蔵半導体集積回路
US7184361B2 (en) Method and apparatus for avoiding bi-directional signal fighting of serial interface
US20050233701A1 (en) Systems and methods for adjusting an output driver
JPH10200586A (ja) データ信号伝送方法および半導体装置の信号入力回路
JP2006165992A (ja) スケルチ回路及びこれを用いた通信装置
US20230318587A1 (en) Serial bus redriver with trailing edge boost circuit
JP2006278797A (ja) オープン検出回路、オープン検出方法及び半導体集積回路
JP2024004470A (ja) シリアルインタフェースでの信号ブースト
CN118132483A (zh) 用于在差分总线和单端总线之间传递中继模式分组的eUSB中继器

Legal Events

Date Code Title Description
AK Designated states

Kind code of ref document: A1

Designated state(s): AE AG AL AM AT AU AZ BA BB BG BR BW BY BZ CA CH CN CO CR CU CZ DE DK DM DZ EC EE EG ES FI GB GD GE GH GM HR HU ID IL IN IS JP KE KG KP KR KZ LC LK LR LS LT LU LV MA MD MG MK MN MW MX MZ NA NI NO NZ OM PG PH PL PT RO RU SC SD SE SG SK SL SY TJ TM TN TR TT TZ UA UG US UZ VC VN YU ZA ZM ZW

AL Designated countries for regional patents

Kind code of ref document: A1

Designated state(s): GM KE LS MW MZ NA SD SL SZ TZ UG ZM ZW AM AZ BY KG KZ MD RU TJ TM AT BE BG CH CY CZ DE DK EE ES FI FR GB GR HU IE IT LU MC NL PL PT RO SE SI SK TR BF BJ CF CG CI CM GA GN GQ GW ML MR NE SN TD TG

WWE Wipo information: entry into national phase

Ref document number: 2005507300

Country of ref document: JP

121 Ep: the epo has been informed by wipo that ep was designated in this application
WWE Wipo information: entry into national phase

Ref document number: 2006250158

Country of ref document: US

Ref document number: 10560797

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 20048176107

Country of ref document: CN

WWE Wipo information: entry into national phase

Ref document number: 2004746431

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 2004746431

Country of ref document: EP

WWP Wipo information: published in national office

Ref document number: 10560797

Country of ref document: US