JPWO2003045003A1 - 位相調整装置及び半導体試験装置 - Google Patents
位相調整装置及び半導体試験装置 Download PDFInfo
- Publication number
- JPWO2003045003A1 JPWO2003045003A1 JP2003546521A JP2003546521A JPWO2003045003A1 JP WO2003045003 A1 JPWO2003045003 A1 JP WO2003045003A1 JP 2003546521 A JP2003546521 A JP 2003546521A JP 2003546521 A JP2003546521 A JP 2003546521A JP WO2003045003 A1 JPWO2003045003 A1 JP WO2003045003A1
- Authority
- JP
- Japan
- Prior art keywords
- phase
- clock
- transmission signal
- signal
- phase adjustment
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/317—Testing of digital circuits
- G01R31/3181—Functional testing
- G01R31/319—Tester hardware, i.e. output processing circuits
- G01R31/31917—Stimuli generation or application of test patterns to the device under test [DUT]
- G01R31/31922—Timing generation or clock distribution
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/26—Testing of individual semiconductor devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/13—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals
- H03K5/135—Arrangements having a single output and transforming input signals into pulses delivered at desired time intervals by the use of time reference signals, e.g. clock signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
- H04L7/0033—Correction by delay
- H04L7/0037—Delay of clock signal
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
- H04L7/0331—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop with a digital phase-locked loop [PLL] processing binary samples, e.g. add/subtract logic for correction of receiver clock
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
- H04L7/0033—Correction by delay
- H04L7/0041—Delay of data signal
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- Nonlinear Science (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Pulse Circuits (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
高速のクロックに同期して装置間を伝送する伝送信号を受信側で受けるときに、安定した最適なタイミングで受けられるように伝送信号の伝搬遅延のばらつきを自動的に補正する伝送信号の位相調整装置及び半導体試験装置を提供する。このために、送信側の第１装置と受信側の第２装置との間でクロックに同期した伝送信号を伝送する位相調整装置において、第２装置の受信側のクロックで伝送信号をリタイミングするとき、受信側のクロックと伝送信号との未知の位相関係を補正して、安定したリタイミング条件で受けられるように伝送信号を所定に遅延して位相を調整する位相調整手段を備える、位相調整装置。
Description
技術分野
この発明は、クロックに同期して装置間を伝送する伝送信号の位相調整装置及びこれを用いる半導体試験装置に関する。特に、高速のクロックに同期して装置間を伝送する伝送信号を受信側で受けるときに、安定した最適なタイミングで受けられるように伝送信号の伝搬遅延のばらつきを自動的に補正する伝送信号の位相調整装置及び半導体試験装置に関する。
背景技術
図６は半導体試験装置の代表的な概念構成図である。この要部構成要素はタイミング発生器ＴＧと、パターン発生器ＰＧと、波形整形器ＦＣと、ピンエレクトロニクスＰＥと、論理比較器ＤＣと、フェイル・メモリＦＭとを備える。ここで、半導体試験装置は公知であり技術的に良く知られている為、各構成要素の詳細説明については省略する。
ところで、これら要素間でクロックに同期して伝送される信号としては数千本のパターンデータＰＡＴ、数百本上の期待値ＥＸＰ、フェイル信号ＦＤ、アドレス信号ＡＤ、その他があり、比較的長い数メートルのケーブル長で各ユニット間を接続している。また、主に差動の伝送信号形態にて伝送されている。また、各ユニット内部において、回路間やＬＳＩ間において高速のクロックで伝送する回路部位も多数カ所に存在する。これらの全ての信号において、温度変化、経時変化、ボード交換等があっても、クロックに同期して装置間／回路間を常に安定に伝送できる必要がある。
図１は従来のクロックに対するタイミングの位相調整を行う伝送信号の位相調整装置の構成例である。尚、半導体試験装置等において、伝送信号の本数は多数本存在し、また、適用するクロックも異なるタイミングのクロックを適用する場合があるが、ここでは１本の伝送信号を受けてクロックでリタイミングする簡明な場合とする。
この要部構成要素は、第１クロックＣＬＫ１と、第２クロックＣＬＫ２と、第１装置１００と、接続線路３００と、遅延素子８０と、第２装置２００とを備える。
第１クロックＣＬＫ１と、第２クロックＣＬＫ２は、同一周期の高速のクロック、例えば５００ＭＨｚ（２ナノ秒周期）のクロックであり、両装置の入力端での位相はある程度規定されたタイミング状態で入力されるものの、例えば数百ピコ秒の未定の位相差がある。尚、第１クロックＣＬＫ１と、第２クロックＣＬＫ２は他の内部回路、送信部若しくは受信部へも供給する共通のクロックであり、通常はクロック分配するクロックバッファ回路（図示せず）を備える。
第１装置１００と第２装置２００は、個別のボードやユニットであったり、同一ボード内のＬＳＩであったりする。ここでは、具体例として同一ボード内に実装されているＬＳＩの場合と仮定する。
第１装置１００の内部には内部回路１０と、送信部１１０を備える。送信部１１０の原理構成例としてはフリップ・フロップ２０を備える。フリップ・フロップ２０の入力端の入力信号１０ｓを第１クロックＣＬＫ１でリタイミングした伝送信号２０ｓを出力し、これを接続線路３００と遅延素子８０とを通って第２装置２００へ供給する。
接続線路３００は、例えば両ＬＳＩ間のパターン配線である。パターンによる伝搬遅延量は基板材料の誘電率、多層基板の厚み等により異なり、更に多層基板の内層と表面層によっても異なってくるが、例えば１０ｃｍで１ナノ秒前後の伝搬遅延量を示す。
両ＬＳＩ間を接続する多数本の各伝送信号のパターン配線長若しくは伝搬遅延量は、全て一致させることは実用的に困難である。例えば、パターン配線長が１ｃｍ異なると、伝搬遅延量は０．１ナノ秒前後の差となってくる。更に、同一の線路長であっても、実際に製造された多層基板の内層や表面層を走る配線パターンの違いや、通過するバイアホール（Ｖｉａ Ｈｏｌｅ）の個数の違いによっても変化してくる。また、伝送信号の反射によるジッタや波形歪み等も存在する。
遅延素子８０は、半固定型の遅延手段である。即ち、所望遅延量の固定遅延素子を選択的に装着実装することで、上記伝送信号２０ｓを受けて所定に遅延付与した遅延信号８０ｓを出力する。これにより、第２装置２００の受信部２１０において、上記伝送信号２０ｓがセットアップ・タイムやホールド・タイムが安定したタイミング条件で、第２クロックＣＬＫ２によってリタイミングできる。
第２装置２００の受信部２１０は、フリップ・フロップ８２を備え、上記遅延信号８０ｓを受けて、第２クロックＣＬＫ２によってリタイミングしたリタイミング信号８２ｓを内部回路９０へ供給する。
上述従来構成によれば、安定したリタイミング条件となるように、例えば０．１〜１．０ナノ秒前後の遅延量の遅延素子８０を交換調整等行ってから最終的に取り付けする必要がある。また、所望遅延量の固定遅延素子を選択しながら調整する調整作業の時間もかかる難点がある。また、数十〜百本の多数の伝送信号に対応して、多数個の遅延素子８０をボード上に実装することは、実装面積が必要となる結果、ボード上の実装密度が低下する難点もある。
また、実装するＬＳＩ等の送信部１１０や受信部２１０の遅延特性が変わる場合や、第１クロックＣＬＫ１や第２クロックＣＬＫ２のクロックタイミングを設計変更する場合には、以前に取得した遅延素子８０の遅延量が適用できず、再調整が必要となる。
また、例えばボード交換やケーブル交換等に伴い、第１クロックＣＬＫ１や第２クロックＣＬＫ２のクロックタイミングが変化しないように配慮する必要がある。もしも、変化する場合には、これに伴うリタイミング動作が不安定となる難点がある。
上述説明したように従来技術においては、個々の伝送信号２０ｓ毎に遅延素子８０の遅延量を調整して取り付ける必要がある。また、伝送信号２０ｓをリタイミングするタイミング条件がボード交換等で変動すると多数本の伝送信号の中には必ずしも安定したリタイミング状態とはならなくなる場合がある。また、ＩＣやＬＳＩ自体にも製造ばらつきやメーカーの違い等に伴う伝搬遅延のばらつきがあり、これに伴って、必ずしも最良のリタイミング状態とはならなくなってくる。また、伝送信号の反射によるジッタや波形歪み等も存在する。これらに伴って、動作マージンの狭い高速のクロックを適用する場合には、最良の位相条件に設定しないと、間欠的な動作不良を招く可能性がある。
また、半導体ＩＣの伝搬遅延量は温度依存性がある為、送信部や受信部やクロック分配回路等の伝搬遅延量の変動を生じる結果、安定なリタイミング条件がずれてくる場合がある。
また、クロックの周期を変更する利用形態の場合においては、受信する伝送信号とこれをリタイミングする受信側のクロックとの位相関係が最適な位相状態とはならなくなる。
また、電源電圧条件や経時変化や周囲温度等の変化に伴い、当初の安定したリタイミング状態から徐々に外れてくる。
また、電源を投入して運用状態において、現在の電源電圧条件、周囲温度条件で安定したリタイミング状態が維持されて動作しているかは不明の場合が多い。
これらの点において従来技術は好ましくなく実用上の難点がある。
発明の開示
そこで、本発明が解決しようとする課題は、高速のクロックに同期して装置間を伝送する伝送信号を受信側で受けるときに、安定した最適なタイミングで受けられるように伝送信号の伝搬遅延のばらつきを自動的に補正する伝送信号の位相調整装置及び半導体試験装置を提供することである。
また、受信する伝送信号とこれをリタイミングする受信側のクロックとの位相関係が未知の状態にあっても、安定した最適なタイミングで受けられるように伝送信号の伝搬遅延等のばらつきを自動的に補正する伝送信号の位相調整装置及び半導体試験装置を提供することである。
また、電源を投入して運用状態において、現在の電源電圧条件、周囲温度条件で最も安定したリタイミング状態が維持されるように、現運用時点での伝搬遅延等のばらつきを自動的に補正する伝送信号の位相調整装置及び半導体試験装置を提供することである。
また、クロックの周期を変更する利用形態の場合においても、安定した最適なタイミングで受けられるように、リタイミングの位相関係を自動的に補正可能な伝送信号の位相調整装置及び半導体試験装置を提供することである。
第１の解決手段を示す。
上記課題を解決するために、送信側の第１装置と受信側の第２装置との間をクロックに同期した伝送信号を伝送する位相調整装置において、
第２装置の受信側のクロックで上記伝送信号をリタイミングするとき、受信側のクロックと上記伝送信号との未知の位相関係を補正して、安定した最適なリタイミング条件で受けられるように上記伝送信号を所定に遅延して位相を調整する位相調整手段を備える、ことを特徴とする位相調整装置である。
上記発明によれば、高速のクロックに同期して装置間を伝送する伝送信号を受信側で受けるときに、安定した最適なタイミングで受けられるように伝送信号の伝搬遅延のばらつきを自動的に補正する伝送信号の位相調整装置及び半導体試験装置が実現できる。
次に、第２の解決手段を示す。
上記課題を解決するために、送信側の第１装置と受信側の第２装置との間をクロックに同期した伝送信号を伝送する位相調整装置において、
第２装置の受信側のクロックで上記伝送信号をリタイミングするとき、現在の運用状態（例えば電源電圧、周囲温度、クロック位相条件）において、受信側のクロックと上記伝送信号との未知の位相関係を補正して、安定した最適なリタイミング条件で受けられるように上記伝送信号を所定に遅延して位相を調整する位相調整手段を備える、ことを特徴とする位相調整装置がある。
次に、第３の解決手段を示す。
上記課題を解決するために、送信側の第１装置と受信側の第２装置との間をクロックに同期した伝送信号を伝送する位相調整装置において、
第２装置の受信側のクロックで上記伝送信号をリタイミングするとき、受信側のクロックと上記伝送信号との未知の位相関を補正して、安定した最適なリタイミング条件で受けられるように上記伝送信号を自動的に位相調整する遅延を行って、上記伝送信号の位相を調整する位相調整手段を備える、ことを特徴とする位相調整装置がある。
次に、第４の解決手段を示す。
上述位相調整手段の一態様は、
受信する伝送信号を受けて所定に遅延した遅延パルス信号５０ｓを出力する可変遅延手段５０を具備し、
上記可変遅延手段５０を介して受けた遅延パルス信号５０ｓを受信側のクロックでリタイミングするフリップ・フロップ６０を具備し、
上記遅延パルス信号５０ｓと上記フリップ・フロップ６０の出力であるリタイミング信号６０ｓとを受けて現在の位相関係を検出する位相検出手段（例えばＸＯＲゲート６２）を具備し、
上記位相検出手段に基づきカウントアップ若しくはカウントダウンするＵＰ／ＤＷＮ型のカウンタ６４を具備し、
上記可変遅延手段５０は上記カウンタ６４が出力するコードデータ６４ｓに基づき受信する伝送信号を所定に遅延し、以上を具備することを特徴とする上述位相調整装置がある。
次に、第５の解決手段を示す。
上述位相検出手段の一態様としては、上記遅延パルス信号５０ｓと上記フリップ・フロップ６０の出力であるリタイミング信号６０ｓとの両者の論理において、第１に両論理が異なるときはカウントアップ信号として上記カウンタ６４へ供給し、第２に両論理が同一のときはカウントダウン信号として上記カウンタ６４へ供給するＸＯＲゲート６２である、ことを特徴とする上述位相調整装置がある。
次に、第６の解決手段を示す。
上述可変遅延手段５０の遅延量の一態様としては、少なくともクロックの周期時間に対応する可変遅延量を備える、ことを特徴とする上述位相調整装置がある。
次に、第７の解決手段を示す。
上述可変遅延手段５０の遅延量の一態様としては、クロックに対する遅延パルス信号５０ｓの位相が遅れた位相状態若しくは進んだ位相状態の位相関係であることが判っている場合には、少なくともクロックの周期時間に対応する可変遅延量の１／２を備える、ことを特徴とする上述位相調整装置がある。
次に、第８の解決手段を示す。
上述カウンタ６４の一態様としては、位相を調整する位相調整モードがアサートのときには当該カウンタのカウント動作を有効にし、位相調整モードがネゲートのときには当該カウンタのカウント動作を無効にしてカウンタの出力コードを保持するカウント・イネーブル入力端ｅｎを備える、ことを特徴とする上述位相調整装置がある。
次に、第９の解決手段を示す。ここで第２図と第３図は、本発明に係る解決手段を示している。
上記課題を解決するために、送信側の第１装置と受信側の第２装置との間をクロックに同期した伝送信号を伝送する位相調整装置において、
第１装置から第２装置へ伝送信号を伝送する線路に挿入する可変遅延手段５０を具備し、
第１装置からクロックに同期して交互に反転した連続する連続パルス信号を発生する連続パルス信号発生手段を具備し、
上記連続パルス信号を上記可変遅延手段５０を介して受けた遅延パルス信号５０ｓと、前記遅延パルス信号５０ｓを受信側のクロックによりリタイミングしたリタイミング信号６０ｓとに基づいて上記可変遅延手段５０へ遅延量を制御するコードデータ６４ｓを供給する位相制御手段を具備し、
以上を具備することを特徴とする位相調整装置がある。
次に、第１０の解決手段を示す。ここで第５図は、本発明に係る解決手段を示している。
上記課題を解決するために、送信側の第１装置と受信側の第２装置との間をクロックに同期した伝送信号を伝送する位相調整装置において、
第１装置から第２装置へ伝送信号を伝送する線路に挿入する可変遅延手段５０を具備し、
第１装置からクロックに同期して交互に反転した連続する連続パルス信号を発生する連続パルス信号発生手段を具備し、
受信側のクロックを受けて所定に遅延した遅延クロックＣＬＫ２ｂを出力する半固定遅延手段５５を具備し、
上記連続パルス信号を上記可変遅延手段５０を介して受けた遅延パルス信号５０ｓと、前記遅延パルス信号５０ｓを上記遅延クロックによりリタイミングしたリタイミング信号６０ｓとに基づいて上記可変遅延手段５０へ遅延量を制御するコードデータ６４ｓを供給する位相制御手段を具備し、
以上を具備することを特徴とする位相調整装置がある。
次に、第１１の解決手段を示す。ここで第５図は、本発明に係る解決手段を示している。
上述半固定遅延手段５５の一態様としては、所定複数チャンネルの受信側の第２装置に対して１つ備える構成である、ことを特徴とする上述位相調整装置がある。
次に、第１２の解決手段を示す。ここで第２図は、本発明に係る解決手段を示している。
上述連続パルス信号発生手段の一態様は、
前段に備えるマルチプレクサ３０からの出力信号を受けて送信側のクロックでリタイミングした伝送信号を第２装置側へ供給するフリップ・フロップ３２を具備し、
通常の場合は送信側の第１装置から伝送すべき信号を上記フリップ・フロップ３２の入力端へ供給し、連続パルス信号を発生する位相調整モードの場合には上記フリップ・フロップ３２の反転出力信号を当該フリップ・フロップ３２の入力端へ供給するマルチプレクサ３０を具備し、以上を備えることを特徴とする上述位相調整装置がある。
次に、第１３の解決手段を示す。ここで第４図は、本発明に係る解決手段を示している。
上述連続パルス信号発生手段の一態様としては、送信側の第１装置の内部回路１０から伝送する信号に対して、連続パルス信号が所定期間連続的に発生できるように前記内部回路１０を制御して上記連続パルス信号を発生させる、ことを特徴とする上述位相調整装置がある。
次に、第１４の解決手段を示す。
上述連続パルス信号発生手段の一態様としては、上記位相調整モードのときに送信側の第１装置側から位相調整用の連続パルス信号を発生する、ことを特徴とする上述位相調整装置がある。
次に、第１５の解決手段を示す。
上述伝送信号の一態様としては、シングル伝送形態の伝送信号、若しくは送信側の第１装置と受信側の第２装置との間を接続する接続線路が差動伝送形態の伝送信号である、ことを特徴とする上述位相調整装置がある。
次に、第１６の解決手段を示す。
上述位相調整装置の一態様としては、第２装置と共にＬＳＩに集積する構成である、ことを特徴とする上述位相調整装置がある。
次に、第１７の解決手段を示す。
上述送信側の第１装置と上記受信側の第２装置との間を接続する伝送信号の上記接続線路３００の一態様としては、ボード上の配線パターン若しくは分離された装置間を接続する配線パターン若しくは分離された装置間を接続するケーブルである、ことを特徴とする上述位相調整装置がある。
次に、第１８の解決手段を示す。ここで第２図と第６図は、本発明に係る解決手段を示している。
クロックに同期して装置間若しくは回路間で伝送信号を伝送する半導体試験装置において、上述位相調整装置を備える、ことを特徴とする半導体試験装置がある。
次に、第１８の解決手段を示す。ここで第２図と第６図は、本発明に係る解決手段を示している。
上述位相調整装置を適用して、高速のクロックに同期してＬＳＩ等の装置間を伝送する伝送信号の位相調整を行う構成を備える、ことを特徴とする半導体試験装置がある。
尚、本願発明手段は、所望により、上記解決手段における各要素手段を適宜組み合わせて、実用可能な他の構成手段としても良い。また、上記各要素に付与されている符号は、発明の実施の形態等に示されている符号に対応するものの、これに限定するものではなく、実用可能な他の均等物を適用した構成手段としても良い。
発明を実施するための最良の形態
以下に本発明を適用した実施の形態の一例を図面を参照しながら説明する。また、以下の実施の形態の説明内容によって特許請求の範囲を限定するものではないし、更に、実施の形態で説明されている要素や接続関係が解決手段に必須であるとは限らない。更に、実施の形態で説明されている要素や接続関係の形容／形態は、一例でありその形容／形態内容のみに限定するものではない。
本発明について、図２と図３とを参照して以下に説明する。尚、従来構成に対応する要素は同一符号を付し、また重複する部位の説明は省略する。
図２は本発明のクロックに対するタイミングの位相調整を行う伝送信号の位相調整装置の構成例である。尚、ここでも１本の伝送信号を受けてクロックでリタイミングする簡明な場合とする。
この要部構成要素は、第１クロックＣＬＫ１と、第２クロックＣＬＫ２と、調整モード信号ＡＤＪ１、ＡＤＪ２と、リセット信号ＲＳＴ１、ＲＳＴ２と、第１装置１００と、接続線路３００と、第２装置２００とを備える。
第１装置１００内の送信部１２０は、マルチプレクサ３０と、フリップ・フロップ３２とを備えて、連続パルス発生手段を実現している。これにより、調整モード時において第１クロックＣＬＫ１に同期した伝送信号（連続パルス）３２ｓが発生できる。尚、これら回路はＬＳＩ内に備えることで、容易に適用できる。
マルチプレクサ３０は、第１に、調整モード信号ＡＤＪ１がロウレベルのときは、通常の信号の伝送動作であり、内部回路１０からの入力信号１０ｓをフリップ・フロップ３２のＤ入力端へ供給する。
第２に、調整モード信号ＡＤＪ１がハイレベルのときは、連続クロック発生動作であり、フリップ・フロップ３２の反転出力端ｑ信号をフリップ・フロップ３２のＤ入力端へ供給する。この結果、前回の状態を反転させる信号が入力されることになる結果、位相調整用の連続パルスが発生できる。
フリップ・フロップ３２は、当該Ｄ入力端の信号３０ｓを第１クロックＣＬＫ１でリタイミングした伝送信号３２ｓを出力し、これを接続線路３００を通って第２装置２００へ供給する。この結果、調整モード信号ＡＤＪ１がハイレベルのときは、図３の遅延パルス信号５０ｓに示すように、連続的なクロック信号が発生できる。尚、当該フリップ・フロップのリセット入力端Ｒで受けるリセット信号ＲＳＴ１は、調整モード信号ＡＤＪ１の切替時に無用のインパルスが発生する可能性を防止するものであるが、実用的には無くても支障は無い。
第２装置２００の受信部２２０は、可変遅延手段５０と、フリップ・フロップ６０と、ＸＯＲゲート６２と、カウンタ６４とを備える。尚、これら回路はＬＳＩ内に備えることで、容易に適用できる。
可変遅延手段５０は、周知の可変遅延回路であり、上記伝送信号３２ｓを接続線路３００を通って受ける入力パルス５０ｉを、所定複数ビットのコードデータ６４ｓに基づいて、これに対応する遅延を付与した遅延パルス信号５０ｓを出力する。一例として分解能０．０５ナノ秒で、５ビットのコードデータ６４ｓにより１．５ナノ秒程度迄の遅延ができる。
全体の可変遅延量は、少なくともクロック周期の１／２の遅延量を備える必要がある。例えば第２クロックＣＬＫ２のクロック周期が２ナノ秒としたとき、１／２である１．０ナノ秒の遅延量を少なくとも備える。尚、可変遅延手段５０自身の入出力端間の伝搬遅延量は周囲温度の変化に依存して変動するものの、現在の周囲温度で最良の状態に位相調整できるので実用上の支障とはならない。
フリップ・フロップ６０は、上記伝送信号３２ｓを上記可変遅延手段５０を介して受けて、第２クロックＣＬＫ２によってリタイミングしたリタイミング信号６０ｓを内部回路９０へ供給し、且つＸＯＲゲート６２の一方の入力端へも供給する。
ＸＯＲゲート、６２は、カウンタ６４をインクリメント又はデクリメントさせるカウンタ制御信号６２ｓを供給する。即ち、第１に、遅延パルス信号５０ｓとリタイミング信号６０ｓのレベルが異なる場合にはハイレベルを供給してカウンタ６４をインクリメント動作させ、第２に、遅延パルス信号５０ｓとリタイミング信号６０ｓのレベルが同一の場合にはロウレベルを供給してカウンタ６４をデクリメント動作させる。
カウンタ６４は、イネーブル入力端ｅｎ付きの、例えば５ビット幅のアップ／ダウンカウンタであって、上記カウンタ制御信号６２ｓをＵ／Ｄ入力端で受けて、第２クロックＣＬＫ２の立下がりエッジのタイミングでカウントアップ又はカウントダウン動作する。
調整モード信号ＡＤＪ２は、イネーブル入力端ｅｎに供給する。第１に、調整モード信号ＡＤＪ２がハイレベルのときは、自動位相調整の動作中であり、カウンタ６４は上記自動位相調整用の連続パルス３２ｓを受けて所定にカウント動作が行われ、数クロック程度の短時間で自動位相調整された位相状態に至り、そのコード値の前後±１で収束動作を繰り返している。第２に、調整モード信号ＡＤＪ２がロウレベルのときは、通常の信号の伝送動作であり、カウンタ６４は自動位相調整された位相状態のコード値を保持する保持レジスタとなる。
リセット信号ＲＳＴ２は、自動位相調整の開始に先立って、カウンタ６４のリセット入力端Ｒへパルス的に供給して自動位相調整の開始の初期コード値を与えるものである。この初期コード値としては、全遅延量の中間値近くが望ましい。例えば５ビットコードが”０００００”で０ナノ秒とし、”１１１１１”で１．５ナノ秒としたとき、初期コード値は中間値付近の例えば”１００００”の０．８ナノ秒程度のコード値を使用する。従って、５ビットコードのＭＳＢビットは、例えば反転出力信号若しくはインバータ等（図示せず）で反転させて可変遅延手段５０へ供給する。
次に、図３の自動位相調整（自動補正）の開始から収束状態に至る迄のタイミングチャートを参照して説明する。
図３（ａ）は、図３（ｂ）に示すように、当初の遅延パルス信号５０ｓが目的の位相状態から位相量Ｊのタイミングだけ遅れている場合である。
図３（ａ）のタイミングチャートは、コードデータ６４ｓがリセット信号ＲＳＴ２により初期状態にリセットされたコード値”０”の直後からの自動位相調整を示している。この開始時点では、連続パルスの遅延パルス信号５０ｓの位相位置は、図示例の位相位置に存在するものとする。
この場合において、調整すべき目的とする位相位置は、図３（ｂ）に示すように、第２クロックＣＬＫ２の立ち上がりエッジに対して遅延パルス信号５０ｓの中央部Ｋが来るように位相調整されれば良い。従って、図３（ｂ）に示す当初状態に対して位相量Ｊをシフトする必要がある。従って、カウンタ６４をカウントアップする方向に自動位相調整するように動作する必要がある。
先ず、図３（ａ）における第１サイクルでは、第２クロックＣＬＫ２の立ち上がりで遅延パルス信号５０ｓをラッチ出力する結果、第２クロックＣＬＫ２の立下がり時点ではＸＯＲゲート６２のカウンタ制御信号６２ｓはハイレベルとなるのでインクリメント動作する。この結果、コードデータ６４ｓは”１”となる。これを受ける可変遅延手段５０によって少し遅延増加された遅延パルス信号５０ｓ（図３Ａ参照）がフリップ・フロップ６０の入力端Ｄへ供給される。
次の第２サイクルでは、前記と同様に第２クロックＣＬＫ２の立下がり時点ではＸＯＲゲート６２のカウンタ制御信号６２ｓは、同じくハイレベルとなるのでインクリメント動作する。この結果、コードデータ６４ｓは”２”となる。これを受ける可変遅延手段５０によって更に少し遅延増加された遅延パルス信号５０ｓ（図３Ｂ参照）がフリップ・フロップ６０の入力端Ｄへ供給される。
以後の第３サイクルから第ｎサイクルにおいても、ＸＯＲゲート６２のカウンタ制御信号６２ｓは、同じくハイレベルとなるのでインクリメント動作して、コードデータ６４ｓは”３”、”４”、…、”ｎ−１”、”ｎ”と進んでいく（図３Ｃ、Ｄ、Ｅ参照）。
次に、第ｎ＋１サイクルでは、第２クロックＣＬＫ２の立下がり時点ではＸＯＲゲート６２のカウンタ制御信号６２ｓはロウレベルに変化するので今度はデクリメント動作となる。この結果、コードデータ６４ｓは”ｎ”から”ｎ−１”になる。この結果、可変遅延手段５０によって少し遅延減少された遅延パルス信号５０ｓ（図３Ｆ参照）がフリップ・フロップ６０の入力端Ｄへ供給される。
次に、第ｎ＋２サイクルでは、第２クロックＣＬＫ２の立下がり時点ではＸＯＲゲート６２のカウンタ制御信号６２ｓはハイレベルに変化するのでインクリメント動作に変化する。この結果、コードデータ６４ｓは”ｎ−１”から”ｎ”となる。これを受ける可変遅延手段５０によって少し遅延増加された遅延パルス信号５０ｓ（図３Ｇ参照）がフリップ・フロップ６０の入力端Ｄへ供給される。
以後のサイクルでは、ｎ＋１サイクルと、ｎ＋２サイクルの繰り返し動作となる。尚、ＸＯＲゲート６２のカウンタ制御信号６２ｓは、ギリギリのタイミングでインクリメント動作／デクリメント動作しているので、１サイクルのサイクルずれを生じる場合がある。この為、調整モード信号ＡＤＪ２をハイレベルからロウレベルにした調整終了のタイミングによっては、±１カウント分の位相ずれを生じる場合があるが、実用的には十分な位相調整が実現できている。
上記の結果、第２クロックＣＬＫ２の立ち上がりエッジに対して、図３（ｂ）に示すように、遅延パルス信号５０ｓの中央部Ｋが来るように位相調整されることとなる。この結果、受信側において、安定した最適なタイミングで伝送信号を受けることができる大きな利点が得られる。
次に、図３（ｃ）に示す例は、当初の遅延パルス信号５０ｓが目的の位相状態から位相量Ｍのタイミングだけ進んでいる場合である。
この場合には、上述した図３（ａ）のタイミングチャートの説明において、ＸＯＲゲート６２のカウンタ制御信号６２ｓがロウレベルとなるのでデクリメント動作から開始していく。従って、デクリメント動作からの開始の他は上述と同様であるからして説明を省略する。この場合においても収束状態においては、第２クロックＣＬＫ２の立ち上がりエッジに対して遅延パルス信号５０ｓの位相の中央部Ｎとなるように位相調整される。従って、当初の遅延パルス信号５０ｓは、図３（ｃ）に示すように、位相量Ｍの手前側のイミング位置に自動位相調整されることとなる。
この結果、第２クロックＣＬＫ２の立ち上がりエッジに対して、図３（ｃ）に示すように、遅延パルス信号５０ｓの中央部Ｎが来るように位相調整されることとなる。この結果、受信側において、安定した最適なタイミングで伝送信号を受けることができる大きな利点が得られる。従って、セットアップ・タイムやホールド・タイムが安定したタイミング条件で、第２クロックＣＬＫ２によってリタイミングできる。また、伝送信号の反射によるジッタや波形歪み等が存在していても、遅延パルス信号５０ｓの中央部Ｎでリタイミングする為、安定した動作が可能となる。
上述発明構成によれば、当初の遅延パルス信号５０ｓの全ての位相状態、即ち、受信側で受信する伝送信号と、これをリタイミングする受信側のクロックとの位相関係が未知の状態にあっても、安定した最適なタイミングで受けられるように伝送信号の伝搬遅延等が自動的に補正された状態に、可変遅延手段５０の遅延量がセットされる結果、安定した最適条件で伝送信号を受信することができる位相調整装置が実現できる大きな利点が得られる。回路動作の信頼性が格段に向上できる。
しかも、上記自動位相調整は、電源投入後に随時実施することが可能であるからして、両者の位相関係が変動する種々の位相変動要因、例えば電源電圧条件、周囲温度条件、第１装置側若しくは第２装置側若しくはクロック供給源のボード交換、その他があっても、最良の位相関係に調整できる大きな利点が得られる。
更に、クロック周期を変更して運用する場合においても、クロック周期の変更後に上記自動位相調整を実行することで安定した動作が可能となる。
尚、本発明の技術的思想は、上述実施の形態の具体構成例、接続形態例に限定されるものではない。更に、本発明の技術的思想に基づき、上述実施の形態を適宜変形して広汎に応用してもよい。
例えば、上述実施例では、伝送信号はシングル伝送形態の場合であったが、差動伝送形態の伝送信号の場合においても、受端で差動伝送形態からシングル伝送形態に変換することで、上述同様にして適用できる。
また、収束する迄に必要な数十パルス程度の連続パルスを、第１装置１００の内部回路１０から発生制御できる場合においては、図４の構成例に示すように、第１装置１００の内部には、図２に示すような送信部１２０及び調整モード信号ＡＤＪ１、リセット信号ＲＳＴ１を設ける必要性は無い。
また、第２クロックＣＬＫ２と遅延パルス信号５０ｓとの位相関係が、常に図３（ｂ）に示すような位相関係であることが判っている場合の伝送信号の位相調整装置においては、インクリメント動作のみであるからして、所望により可変遅延手段５０の全遅延量を１／２に削減する構成としても良い。この場合には、可変遅延手段５０の回路規模を半減できる利点が得られる。
逆に、第２クロックＣＬＫ２と遅延パルス信号５０ｓとの位相関係が、常に図３（ｃ）に示すような位相関係であることが判っている場合の伝送信号の位相調整装置においては、デクリメント動作のみであるからして、所望により可変遅延手段５０の全遅延量を１／２に削減する構成としても良い。この場合にも、可変遅延手段５０の回路規模を半減できる利点が得られる。
また、図５の他の構成例に示すように、多数チャンネルの第２装置２００が存在し、各々の位相調整を行う構成において共通使用される第２クロックＣＬＫ２に対して半固定遅延手段５５を追加して挿入する構成手段でも実現できる。この構成手段は、多数チャンネルの各接続線路３００の遅延誤差が類似している場合に有効である。
各チャンネルの可変遅延手段５０の可変遅延量は、例えば１／２程度に少なくし、変わりに共通使用される第２クロックＣＬＫ２用の半固定遅延手段５５の遅延量の設定を外部から制御することで、共通して使用されるリタイミング用の遅延クロックＣＬＫ２ｂ自体の位相を調整する。
従って、一方の可変遅延手段５０は、主に各接続線路３００間の遅延ばらつき調整用となり、他方の半固定遅延手段５５は、主に全チャンネル共通的に位相がずれる要素の補正用となる。ここで、全チャンネル共通的な位相ずれ要素としては、例えば電源電圧条件、周囲温度条件、第１装置側若しくは第２装置側若しくはクロック供給源のボード交換、その他がある。
これによれば、多数チャンネル備える可変遅延手段５０の可変遅延量を低減できる結果、回路規模が低減でき、より安価に構成できる。
尚、所望により、可変遅延手段５０の遅延量が中間付近で収束するように、何れか１チャンネルのコードデータ６４ｓを読出しする読出し回路を備え、これに基づいて半固定遅延手段５５の設定を制御しても良い。
産業上の利用可能性
本発明は、上述の説明内容からして、下記に記載される効果を奏する。
上述説明したように本発明によれば、第１装置からの伝送信号３２ｓを受けてリタイミングする受信側の第２クロックＣＬＫ２とフリップ・フロップ６０の位相関係が未知の状態にあっても、安定した最適なタイミングで受けられるように両者の位相関係を自動的に補正できる伝送信号の位相調整装置が実現できる。従って、回路動作の信頼性が格段に向上できる。
また、上記自動位相調整は、電源投入後に随時実施することが可能であるからして、両者の位相関係を変動する種々の位相変動要因、例えば電源電圧条件、周囲温度条件、第１装置側若しくは第２装置側若しくはクロック供給源のボード交換、等があっても、最良の位相関係に再調整できる大きな利点が得られる。
従って、本発明の技術的効果は大であり、産業上の経済効果も大である。
【図面の簡単な説明】
図１は、従来の、クロックに対するタイミングの位相調整を行う伝送信号の位相調整装置の構成例。
図２は、本発明の、クロックに対するタイミングの位相調整を行う伝送信号の位相調整装置の構成例。
図３は、図２の動作を説明する、自動位相調整（自動補正）の開始から収束状態に至る迄のタイミングチャート。
図４は、本発明の、クロックに対するタイミングの位相調整を行う伝送信号の位相調整装置の他の構成例。
図５は、本発明の、クロックに対するタイミングの位相調整を行う伝送信号の位相調整装置の他の構成例。
図６は、半導体試験装置の代表的な概念構成図である。
この発明は、クロックに同期して装置間を伝送する伝送信号の位相調整装置及びこれを用いる半導体試験装置に関する。特に、高速のクロックに同期して装置間を伝送する伝送信号を受信側で受けるときに、安定した最適なタイミングで受けられるように伝送信号の伝搬遅延のばらつきを自動的に補正する伝送信号の位相調整装置及び半導体試験装置に関する。
背景技術
図６は半導体試験装置の代表的な概念構成図である。この要部構成要素はタイミング発生器ＴＧと、パターン発生器ＰＧと、波形整形器ＦＣと、ピンエレクトロニクスＰＥと、論理比較器ＤＣと、フェイル・メモリＦＭとを備える。ここで、半導体試験装置は公知であり技術的に良く知られている為、各構成要素の詳細説明については省略する。
ところで、これら要素間でクロックに同期して伝送される信号としては数千本のパターンデータＰＡＴ、数百本上の期待値ＥＸＰ、フェイル信号ＦＤ、アドレス信号ＡＤ、その他があり、比較的長い数メートルのケーブル長で各ユニット間を接続している。また、主に差動の伝送信号形態にて伝送されている。また、各ユニット内部において、回路間やＬＳＩ間において高速のクロックで伝送する回路部位も多数カ所に存在する。これらの全ての信号において、温度変化、経時変化、ボード交換等があっても、クロックに同期して装置間／回路間を常に安定に伝送できる必要がある。
図１は従来のクロックに対するタイミングの位相調整を行う伝送信号の位相調整装置の構成例である。尚、半導体試験装置等において、伝送信号の本数は多数本存在し、また、適用するクロックも異なるタイミングのクロックを適用する場合があるが、ここでは１本の伝送信号を受けてクロックでリタイミングする簡明な場合とする。
この要部構成要素は、第１クロックＣＬＫ１と、第２クロックＣＬＫ２と、第１装置１００と、接続線路３００と、遅延素子８０と、第２装置２００とを備える。
第１クロックＣＬＫ１と、第２クロックＣＬＫ２は、同一周期の高速のクロック、例えば５００ＭＨｚ（２ナノ秒周期）のクロックであり、両装置の入力端での位相はある程度規定されたタイミング状態で入力されるものの、例えば数百ピコ秒の未定の位相差がある。尚、第１クロックＣＬＫ１と、第２クロックＣＬＫ２は他の内部回路、送信部若しくは受信部へも供給する共通のクロックであり、通常はクロック分配するクロックバッファ回路（図示せず）を備える。
第１装置１００と第２装置２００は、個別のボードやユニットであったり、同一ボード内のＬＳＩであったりする。ここでは、具体例として同一ボード内に実装されているＬＳＩの場合と仮定する。
第１装置１００の内部には内部回路１０と、送信部１１０を備える。送信部１１０の原理構成例としてはフリップ・フロップ２０を備える。フリップ・フロップ２０の入力端の入力信号１０ｓを第１クロックＣＬＫ１でリタイミングした伝送信号２０ｓを出力し、これを接続線路３００と遅延素子８０とを通って第２装置２００へ供給する。
接続線路３００は、例えば両ＬＳＩ間のパターン配線である。パターンによる伝搬遅延量は基板材料の誘電率、多層基板の厚み等により異なり、更に多層基板の内層と表面層によっても異なってくるが、例えば１０ｃｍで１ナノ秒前後の伝搬遅延量を示す。
両ＬＳＩ間を接続する多数本の各伝送信号のパターン配線長若しくは伝搬遅延量は、全て一致させることは実用的に困難である。例えば、パターン配線長が１ｃｍ異なると、伝搬遅延量は０．１ナノ秒前後の差となってくる。更に、同一の線路長であっても、実際に製造された多層基板の内層や表面層を走る配線パターンの違いや、通過するバイアホール（Ｖｉａ Ｈｏｌｅ）の個数の違いによっても変化してくる。また、伝送信号の反射によるジッタや波形歪み等も存在する。
遅延素子８０は、半固定型の遅延手段である。即ち、所望遅延量の固定遅延素子を選択的に装着実装することで、上記伝送信号２０ｓを受けて所定に遅延付与した遅延信号８０ｓを出力する。これにより、第２装置２００の受信部２１０において、上記伝送信号２０ｓがセットアップ・タイムやホールド・タイムが安定したタイミング条件で、第２クロックＣＬＫ２によってリタイミングできる。
第２装置２００の受信部２１０は、フリップ・フロップ８２を備え、上記遅延信号８０ｓを受けて、第２クロックＣＬＫ２によってリタイミングしたリタイミング信号８２ｓを内部回路９０へ供給する。
上述従来構成によれば、安定したリタイミング条件となるように、例えば０．１〜１．０ナノ秒前後の遅延量の遅延素子８０を交換調整等行ってから最終的に取り付けする必要がある。また、所望遅延量の固定遅延素子を選択しながら調整する調整作業の時間もかかる難点がある。また、数十〜百本の多数の伝送信号に対応して、多数個の遅延素子８０をボード上に実装することは、実装面積が必要となる結果、ボード上の実装密度が低下する難点もある。
また、実装するＬＳＩ等の送信部１１０や受信部２１０の遅延特性が変わる場合や、第１クロックＣＬＫ１や第２クロックＣＬＫ２のクロックタイミングを設計変更する場合には、以前に取得した遅延素子８０の遅延量が適用できず、再調整が必要となる。
また、例えばボード交換やケーブル交換等に伴い、第１クロックＣＬＫ１や第２クロックＣＬＫ２のクロックタイミングが変化しないように配慮する必要がある。もしも、変化する場合には、これに伴うリタイミング動作が不安定となる難点がある。
上述説明したように従来技術においては、個々の伝送信号２０ｓ毎に遅延素子８０の遅延量を調整して取り付ける必要がある。また、伝送信号２０ｓをリタイミングするタイミング条件がボード交換等で変動すると多数本の伝送信号の中には必ずしも安定したリタイミング状態とはならなくなる場合がある。また、ＩＣやＬＳＩ自体にも製造ばらつきやメーカーの違い等に伴う伝搬遅延のばらつきがあり、これに伴って、必ずしも最良のリタイミング状態とはならなくなってくる。また、伝送信号の反射によるジッタや波形歪み等も存在する。これらに伴って、動作マージンの狭い高速のクロックを適用する場合には、最良の位相条件に設定しないと、間欠的な動作不良を招く可能性がある。
また、半導体ＩＣの伝搬遅延量は温度依存性がある為、送信部や受信部やクロック分配回路等の伝搬遅延量の変動を生じる結果、安定なリタイミング条件がずれてくる場合がある。
また、クロックの周期を変更する利用形態の場合においては、受信する伝送信号とこれをリタイミングする受信側のクロックとの位相関係が最適な位相状態とはならなくなる。
また、電源電圧条件や経時変化や周囲温度等の変化に伴い、当初の安定したリタイミング状態から徐々に外れてくる。
また、電源を投入して運用状態において、現在の電源電圧条件、周囲温度条件で安定したリタイミング状態が維持されて動作しているかは不明の場合が多い。
これらの点において従来技術は好ましくなく実用上の難点がある。
発明の開示
そこで、本発明が解決しようとする課題は、高速のクロックに同期して装置間を伝送する伝送信号を受信側で受けるときに、安定した最適なタイミングで受けられるように伝送信号の伝搬遅延のばらつきを自動的に補正する伝送信号の位相調整装置及び半導体試験装置を提供することである。
また、受信する伝送信号とこれをリタイミングする受信側のクロックとの位相関係が未知の状態にあっても、安定した最適なタイミングで受けられるように伝送信号の伝搬遅延等のばらつきを自動的に補正する伝送信号の位相調整装置及び半導体試験装置を提供することである。
また、電源を投入して運用状態において、現在の電源電圧条件、周囲温度条件で最も安定したリタイミング状態が維持されるように、現運用時点での伝搬遅延等のばらつきを自動的に補正する伝送信号の位相調整装置及び半導体試験装置を提供することである。
また、クロックの周期を変更する利用形態の場合においても、安定した最適なタイミングで受けられるように、リタイミングの位相関係を自動的に補正可能な伝送信号の位相調整装置及び半導体試験装置を提供することである。
第１の解決手段を示す。
上記課題を解決するために、送信側の第１装置と受信側の第２装置との間をクロックに同期した伝送信号を伝送する位相調整装置において、
第２装置の受信側のクロックで上記伝送信号をリタイミングするとき、受信側のクロックと上記伝送信号との未知の位相関係を補正して、安定した最適なリタイミング条件で受けられるように上記伝送信号を所定に遅延して位相を調整する位相調整手段を備える、ことを特徴とする位相調整装置である。
上記発明によれば、高速のクロックに同期して装置間を伝送する伝送信号を受信側で受けるときに、安定した最適なタイミングで受けられるように伝送信号の伝搬遅延のばらつきを自動的に補正する伝送信号の位相調整装置及び半導体試験装置が実現できる。
次に、第２の解決手段を示す。
上記課題を解決するために、送信側の第１装置と受信側の第２装置との間をクロックに同期した伝送信号を伝送する位相調整装置において、
第２装置の受信側のクロックで上記伝送信号をリタイミングするとき、現在の運用状態（例えば電源電圧、周囲温度、クロック位相条件）において、受信側のクロックと上記伝送信号との未知の位相関係を補正して、安定した最適なリタイミング条件で受けられるように上記伝送信号を所定に遅延して位相を調整する位相調整手段を備える、ことを特徴とする位相調整装置がある。
次に、第３の解決手段を示す。
上記課題を解決するために、送信側の第１装置と受信側の第２装置との間をクロックに同期した伝送信号を伝送する位相調整装置において、
第２装置の受信側のクロックで上記伝送信号をリタイミングするとき、受信側のクロックと上記伝送信号との未知の位相関を補正して、安定した最適なリタイミング条件で受けられるように上記伝送信号を自動的に位相調整する遅延を行って、上記伝送信号の位相を調整する位相調整手段を備える、ことを特徴とする位相調整装置がある。
次に、第４の解決手段を示す。
上述位相調整手段の一態様は、
受信する伝送信号を受けて所定に遅延した遅延パルス信号５０ｓを出力する可変遅延手段５０を具備し、
上記可変遅延手段５０を介して受けた遅延パルス信号５０ｓを受信側のクロックでリタイミングするフリップ・フロップ６０を具備し、
上記遅延パルス信号５０ｓと上記フリップ・フロップ６０の出力であるリタイミング信号６０ｓとを受けて現在の位相関係を検出する位相検出手段（例えばＸＯＲゲート６２）を具備し、
上記位相検出手段に基づきカウントアップ若しくはカウントダウンするＵＰ／ＤＷＮ型のカウンタ６４を具備し、
上記可変遅延手段５０は上記カウンタ６４が出力するコードデータ６４ｓに基づき受信する伝送信号を所定に遅延し、以上を具備することを特徴とする上述位相調整装置がある。
次に、第５の解決手段を示す。
上述位相検出手段の一態様としては、上記遅延パルス信号５０ｓと上記フリップ・フロップ６０の出力であるリタイミング信号６０ｓとの両者の論理において、第１に両論理が異なるときはカウントアップ信号として上記カウンタ６４へ供給し、第２に両論理が同一のときはカウントダウン信号として上記カウンタ６４へ供給するＸＯＲゲート６２である、ことを特徴とする上述位相調整装置がある。
次に、第６の解決手段を示す。
上述可変遅延手段５０の遅延量の一態様としては、少なくともクロックの周期時間に対応する可変遅延量を備える、ことを特徴とする上述位相調整装置がある。
次に、第７の解決手段を示す。
上述可変遅延手段５０の遅延量の一態様としては、クロックに対する遅延パルス信号５０ｓの位相が遅れた位相状態若しくは進んだ位相状態の位相関係であることが判っている場合には、少なくともクロックの周期時間に対応する可変遅延量の１／２を備える、ことを特徴とする上述位相調整装置がある。
次に、第８の解決手段を示す。
上述カウンタ６４の一態様としては、位相を調整する位相調整モードがアサートのときには当該カウンタのカウント動作を有効にし、位相調整モードがネゲートのときには当該カウンタのカウント動作を無効にしてカウンタの出力コードを保持するカウント・イネーブル入力端ｅｎを備える、ことを特徴とする上述位相調整装置がある。
次に、第９の解決手段を示す。ここで第２図と第３図は、本発明に係る解決手段を示している。
上記課題を解決するために、送信側の第１装置と受信側の第２装置との間をクロックに同期した伝送信号を伝送する位相調整装置において、
第１装置から第２装置へ伝送信号を伝送する線路に挿入する可変遅延手段５０を具備し、
第１装置からクロックに同期して交互に反転した連続する連続パルス信号を発生する連続パルス信号発生手段を具備し、
上記連続パルス信号を上記可変遅延手段５０を介して受けた遅延パルス信号５０ｓと、前記遅延パルス信号５０ｓを受信側のクロックによりリタイミングしたリタイミング信号６０ｓとに基づいて上記可変遅延手段５０へ遅延量を制御するコードデータ６４ｓを供給する位相制御手段を具備し、
以上を具備することを特徴とする位相調整装置がある。
次に、第１０の解決手段を示す。ここで第５図は、本発明に係る解決手段を示している。
上記課題を解決するために、送信側の第１装置と受信側の第２装置との間をクロックに同期した伝送信号を伝送する位相調整装置において、
第１装置から第２装置へ伝送信号を伝送する線路に挿入する可変遅延手段５０を具備し、
第１装置からクロックに同期して交互に反転した連続する連続パルス信号を発生する連続パルス信号発生手段を具備し、
受信側のクロックを受けて所定に遅延した遅延クロックＣＬＫ２ｂを出力する半固定遅延手段５５を具備し、
上記連続パルス信号を上記可変遅延手段５０を介して受けた遅延パルス信号５０ｓと、前記遅延パルス信号５０ｓを上記遅延クロックによりリタイミングしたリタイミング信号６０ｓとに基づいて上記可変遅延手段５０へ遅延量を制御するコードデータ６４ｓを供給する位相制御手段を具備し、
以上を具備することを特徴とする位相調整装置がある。
次に、第１１の解決手段を示す。ここで第５図は、本発明に係る解決手段を示している。
上述半固定遅延手段５５の一態様としては、所定複数チャンネルの受信側の第２装置に対して１つ備える構成である、ことを特徴とする上述位相調整装置がある。
次に、第１２の解決手段を示す。ここで第２図は、本発明に係る解決手段を示している。
上述連続パルス信号発生手段の一態様は、
前段に備えるマルチプレクサ３０からの出力信号を受けて送信側のクロックでリタイミングした伝送信号を第２装置側へ供給するフリップ・フロップ３２を具備し、
通常の場合は送信側の第１装置から伝送すべき信号を上記フリップ・フロップ３２の入力端へ供給し、連続パルス信号を発生する位相調整モードの場合には上記フリップ・フロップ３２の反転出力信号を当該フリップ・フロップ３２の入力端へ供給するマルチプレクサ３０を具備し、以上を備えることを特徴とする上述位相調整装置がある。
次に、第１３の解決手段を示す。ここで第４図は、本発明に係る解決手段を示している。
上述連続パルス信号発生手段の一態様としては、送信側の第１装置の内部回路１０から伝送する信号に対して、連続パルス信号が所定期間連続的に発生できるように前記内部回路１０を制御して上記連続パルス信号を発生させる、ことを特徴とする上述位相調整装置がある。
次に、第１４の解決手段を示す。
上述連続パルス信号発生手段の一態様としては、上記位相調整モードのときに送信側の第１装置側から位相調整用の連続パルス信号を発生する、ことを特徴とする上述位相調整装置がある。
次に、第１５の解決手段を示す。
上述伝送信号の一態様としては、シングル伝送形態の伝送信号、若しくは送信側の第１装置と受信側の第２装置との間を接続する接続線路が差動伝送形態の伝送信号である、ことを特徴とする上述位相調整装置がある。
次に、第１６の解決手段を示す。
上述位相調整装置の一態様としては、第２装置と共にＬＳＩに集積する構成である、ことを特徴とする上述位相調整装置がある。
次に、第１７の解決手段を示す。
上述送信側の第１装置と上記受信側の第２装置との間を接続する伝送信号の上記接続線路３００の一態様としては、ボード上の配線パターン若しくは分離された装置間を接続する配線パターン若しくは分離された装置間を接続するケーブルである、ことを特徴とする上述位相調整装置がある。
次に、第１８の解決手段を示す。ここで第２図と第６図は、本発明に係る解決手段を示している。
クロックに同期して装置間若しくは回路間で伝送信号を伝送する半導体試験装置において、上述位相調整装置を備える、ことを特徴とする半導体試験装置がある。
次に、第１８の解決手段を示す。ここで第２図と第６図は、本発明に係る解決手段を示している。
上述位相調整装置を適用して、高速のクロックに同期してＬＳＩ等の装置間を伝送する伝送信号の位相調整を行う構成を備える、ことを特徴とする半導体試験装置がある。
尚、本願発明手段は、所望により、上記解決手段における各要素手段を適宜組み合わせて、実用可能な他の構成手段としても良い。また、上記各要素に付与されている符号は、発明の実施の形態等に示されている符号に対応するものの、これに限定するものではなく、実用可能な他の均等物を適用した構成手段としても良い。
発明を実施するための最良の形態
以下に本発明を適用した実施の形態の一例を図面を参照しながら説明する。また、以下の実施の形態の説明内容によって特許請求の範囲を限定するものではないし、更に、実施の形態で説明されている要素や接続関係が解決手段に必須であるとは限らない。更に、実施の形態で説明されている要素や接続関係の形容／形態は、一例でありその形容／形態内容のみに限定するものではない。
本発明について、図２と図３とを参照して以下に説明する。尚、従来構成に対応する要素は同一符号を付し、また重複する部位の説明は省略する。
図２は本発明のクロックに対するタイミングの位相調整を行う伝送信号の位相調整装置の構成例である。尚、ここでも１本の伝送信号を受けてクロックでリタイミングする簡明な場合とする。
この要部構成要素は、第１クロックＣＬＫ１と、第２クロックＣＬＫ２と、調整モード信号ＡＤＪ１、ＡＤＪ２と、リセット信号ＲＳＴ１、ＲＳＴ２と、第１装置１００と、接続線路３００と、第２装置２００とを備える。
第１装置１００内の送信部１２０は、マルチプレクサ３０と、フリップ・フロップ３２とを備えて、連続パルス発生手段を実現している。これにより、調整モード時において第１クロックＣＬＫ１に同期した伝送信号（連続パルス）３２ｓが発生できる。尚、これら回路はＬＳＩ内に備えることで、容易に適用できる。
マルチプレクサ３０は、第１に、調整モード信号ＡＤＪ１がロウレベルのときは、通常の信号の伝送動作であり、内部回路１０からの入力信号１０ｓをフリップ・フロップ３２のＤ入力端へ供給する。
第２に、調整モード信号ＡＤＪ１がハイレベルのときは、連続クロック発生動作であり、フリップ・フロップ３２の反転出力端ｑ信号をフリップ・フロップ３２のＤ入力端へ供給する。この結果、前回の状態を反転させる信号が入力されることになる結果、位相調整用の連続パルスが発生できる。
フリップ・フロップ３２は、当該Ｄ入力端の信号３０ｓを第１クロックＣＬＫ１でリタイミングした伝送信号３２ｓを出力し、これを接続線路３００を通って第２装置２００へ供給する。この結果、調整モード信号ＡＤＪ１がハイレベルのときは、図３の遅延パルス信号５０ｓに示すように、連続的なクロック信号が発生できる。尚、当該フリップ・フロップのリセット入力端Ｒで受けるリセット信号ＲＳＴ１は、調整モード信号ＡＤＪ１の切替時に無用のインパルスが発生する可能性を防止するものであるが、実用的には無くても支障は無い。
第２装置２００の受信部２２０は、可変遅延手段５０と、フリップ・フロップ６０と、ＸＯＲゲート６２と、カウンタ６４とを備える。尚、これら回路はＬＳＩ内に備えることで、容易に適用できる。
可変遅延手段５０は、周知の可変遅延回路であり、上記伝送信号３２ｓを接続線路３００を通って受ける入力パルス５０ｉを、所定複数ビットのコードデータ６４ｓに基づいて、これに対応する遅延を付与した遅延パルス信号５０ｓを出力する。一例として分解能０．０５ナノ秒で、５ビットのコードデータ６４ｓにより１．５ナノ秒程度迄の遅延ができる。
全体の可変遅延量は、少なくともクロック周期の１／２の遅延量を備える必要がある。例えば第２クロックＣＬＫ２のクロック周期が２ナノ秒としたとき、１／２である１．０ナノ秒の遅延量を少なくとも備える。尚、可変遅延手段５０自身の入出力端間の伝搬遅延量は周囲温度の変化に依存して変動するものの、現在の周囲温度で最良の状態に位相調整できるので実用上の支障とはならない。
フリップ・フロップ６０は、上記伝送信号３２ｓを上記可変遅延手段５０を介して受けて、第２クロックＣＬＫ２によってリタイミングしたリタイミング信号６０ｓを内部回路９０へ供給し、且つＸＯＲゲート６２の一方の入力端へも供給する。
ＸＯＲゲート、６２は、カウンタ６４をインクリメント又はデクリメントさせるカウンタ制御信号６２ｓを供給する。即ち、第１に、遅延パルス信号５０ｓとリタイミング信号６０ｓのレベルが異なる場合にはハイレベルを供給してカウンタ６４をインクリメント動作させ、第２に、遅延パルス信号５０ｓとリタイミング信号６０ｓのレベルが同一の場合にはロウレベルを供給してカウンタ６４をデクリメント動作させる。
カウンタ６４は、イネーブル入力端ｅｎ付きの、例えば５ビット幅のアップ／ダウンカウンタであって、上記カウンタ制御信号６２ｓをＵ／Ｄ入力端で受けて、第２クロックＣＬＫ２の立下がりエッジのタイミングでカウントアップ又はカウントダウン動作する。
調整モード信号ＡＤＪ２は、イネーブル入力端ｅｎに供給する。第１に、調整モード信号ＡＤＪ２がハイレベルのときは、自動位相調整の動作中であり、カウンタ６４は上記自動位相調整用の連続パルス３２ｓを受けて所定にカウント動作が行われ、数クロック程度の短時間で自動位相調整された位相状態に至り、そのコード値の前後±１で収束動作を繰り返している。第２に、調整モード信号ＡＤＪ２がロウレベルのときは、通常の信号の伝送動作であり、カウンタ６４は自動位相調整された位相状態のコード値を保持する保持レジスタとなる。
リセット信号ＲＳＴ２は、自動位相調整の開始に先立って、カウンタ６４のリセット入力端Ｒへパルス的に供給して自動位相調整の開始の初期コード値を与えるものである。この初期コード値としては、全遅延量の中間値近くが望ましい。例えば５ビットコードが”０００００”で０ナノ秒とし、”１１１１１”で１．５ナノ秒としたとき、初期コード値は中間値付近の例えば”１００００”の０．８ナノ秒程度のコード値を使用する。従って、５ビットコードのＭＳＢビットは、例えば反転出力信号若しくはインバータ等（図示せず）で反転させて可変遅延手段５０へ供給する。
次に、図３の自動位相調整（自動補正）の開始から収束状態に至る迄のタイミングチャートを参照して説明する。
図３（ａ）は、図３（ｂ）に示すように、当初の遅延パルス信号５０ｓが目的の位相状態から位相量Ｊのタイミングだけ遅れている場合である。
図３（ａ）のタイミングチャートは、コードデータ６４ｓがリセット信号ＲＳＴ２により初期状態にリセットされたコード値”０”の直後からの自動位相調整を示している。この開始時点では、連続パルスの遅延パルス信号５０ｓの位相位置は、図示例の位相位置に存在するものとする。
この場合において、調整すべき目的とする位相位置は、図３（ｂ）に示すように、第２クロックＣＬＫ２の立ち上がりエッジに対して遅延パルス信号５０ｓの中央部Ｋが来るように位相調整されれば良い。従って、図３（ｂ）に示す当初状態に対して位相量Ｊをシフトする必要がある。従って、カウンタ６４をカウントアップする方向に自動位相調整するように動作する必要がある。
先ず、図３（ａ）における第１サイクルでは、第２クロックＣＬＫ２の立ち上がりで遅延パルス信号５０ｓをラッチ出力する結果、第２クロックＣＬＫ２の立下がり時点ではＸＯＲゲート６２のカウンタ制御信号６２ｓはハイレベルとなるのでインクリメント動作する。この結果、コードデータ６４ｓは”１”となる。これを受ける可変遅延手段５０によって少し遅延増加された遅延パルス信号５０ｓ（図３Ａ参照）がフリップ・フロップ６０の入力端Ｄへ供給される。
次の第２サイクルでは、前記と同様に第２クロックＣＬＫ２の立下がり時点ではＸＯＲゲート６２のカウンタ制御信号６２ｓは、同じくハイレベルとなるのでインクリメント動作する。この結果、コードデータ６４ｓは”２”となる。これを受ける可変遅延手段５０によって更に少し遅延増加された遅延パルス信号５０ｓ（図３Ｂ参照）がフリップ・フロップ６０の入力端Ｄへ供給される。
以後の第３サイクルから第ｎサイクルにおいても、ＸＯＲゲート６２のカウンタ制御信号６２ｓは、同じくハイレベルとなるのでインクリメント動作して、コードデータ６４ｓは”３”、”４”、…、”ｎ−１”、”ｎ”と進んでいく（図３Ｃ、Ｄ、Ｅ参照）。
次に、第ｎ＋１サイクルでは、第２クロックＣＬＫ２の立下がり時点ではＸＯＲゲート６２のカウンタ制御信号６２ｓはロウレベルに変化するので今度はデクリメント動作となる。この結果、コードデータ６４ｓは”ｎ”から”ｎ−１”になる。この結果、可変遅延手段５０によって少し遅延減少された遅延パルス信号５０ｓ（図３Ｆ参照）がフリップ・フロップ６０の入力端Ｄへ供給される。
次に、第ｎ＋２サイクルでは、第２クロックＣＬＫ２の立下がり時点ではＸＯＲゲート６２のカウンタ制御信号６２ｓはハイレベルに変化するのでインクリメント動作に変化する。この結果、コードデータ６４ｓは”ｎ−１”から”ｎ”となる。これを受ける可変遅延手段５０によって少し遅延増加された遅延パルス信号５０ｓ（図３Ｇ参照）がフリップ・フロップ６０の入力端Ｄへ供給される。
以後のサイクルでは、ｎ＋１サイクルと、ｎ＋２サイクルの繰り返し動作となる。尚、ＸＯＲゲート６２のカウンタ制御信号６２ｓは、ギリギリのタイミングでインクリメント動作／デクリメント動作しているので、１サイクルのサイクルずれを生じる場合がある。この為、調整モード信号ＡＤＪ２をハイレベルからロウレベルにした調整終了のタイミングによっては、±１カウント分の位相ずれを生じる場合があるが、実用的には十分な位相調整が実現できている。
上記の結果、第２クロックＣＬＫ２の立ち上がりエッジに対して、図３（ｂ）に示すように、遅延パルス信号５０ｓの中央部Ｋが来るように位相調整されることとなる。この結果、受信側において、安定した最適なタイミングで伝送信号を受けることができる大きな利点が得られる。
次に、図３（ｃ）に示す例は、当初の遅延パルス信号５０ｓが目的の位相状態から位相量Ｍのタイミングだけ進んでいる場合である。
この場合には、上述した図３（ａ）のタイミングチャートの説明において、ＸＯＲゲート６２のカウンタ制御信号６２ｓがロウレベルとなるのでデクリメント動作から開始していく。従って、デクリメント動作からの開始の他は上述と同様であるからして説明を省略する。この場合においても収束状態においては、第２クロックＣＬＫ２の立ち上がりエッジに対して遅延パルス信号５０ｓの位相の中央部Ｎとなるように位相調整される。従って、当初の遅延パルス信号５０ｓは、図３（ｃ）に示すように、位相量Ｍの手前側のイミング位置に自動位相調整されることとなる。
この結果、第２クロックＣＬＫ２の立ち上がりエッジに対して、図３（ｃ）に示すように、遅延パルス信号５０ｓの中央部Ｎが来るように位相調整されることとなる。この結果、受信側において、安定した最適なタイミングで伝送信号を受けることができる大きな利点が得られる。従って、セットアップ・タイムやホールド・タイムが安定したタイミング条件で、第２クロックＣＬＫ２によってリタイミングできる。また、伝送信号の反射によるジッタや波形歪み等が存在していても、遅延パルス信号５０ｓの中央部Ｎでリタイミングする為、安定した動作が可能となる。
上述発明構成によれば、当初の遅延パルス信号５０ｓの全ての位相状態、即ち、受信側で受信する伝送信号と、これをリタイミングする受信側のクロックとの位相関係が未知の状態にあっても、安定した最適なタイミングで受けられるように伝送信号の伝搬遅延等が自動的に補正された状態に、可変遅延手段５０の遅延量がセットされる結果、安定した最適条件で伝送信号を受信することができる位相調整装置が実現できる大きな利点が得られる。回路動作の信頼性が格段に向上できる。
しかも、上記自動位相調整は、電源投入後に随時実施することが可能であるからして、両者の位相関係が変動する種々の位相変動要因、例えば電源電圧条件、周囲温度条件、第１装置側若しくは第２装置側若しくはクロック供給源のボード交換、その他があっても、最良の位相関係に調整できる大きな利点が得られる。
更に、クロック周期を変更して運用する場合においても、クロック周期の変更後に上記自動位相調整を実行することで安定した動作が可能となる。
尚、本発明の技術的思想は、上述実施の形態の具体構成例、接続形態例に限定されるものではない。更に、本発明の技術的思想に基づき、上述実施の形態を適宜変形して広汎に応用してもよい。
例えば、上述実施例では、伝送信号はシングル伝送形態の場合であったが、差動伝送形態の伝送信号の場合においても、受端で差動伝送形態からシングル伝送形態に変換することで、上述同様にして適用できる。
また、収束する迄に必要な数十パルス程度の連続パルスを、第１装置１００の内部回路１０から発生制御できる場合においては、図４の構成例に示すように、第１装置１００の内部には、図２に示すような送信部１２０及び調整モード信号ＡＤＪ１、リセット信号ＲＳＴ１を設ける必要性は無い。
また、第２クロックＣＬＫ２と遅延パルス信号５０ｓとの位相関係が、常に図３（ｂ）に示すような位相関係であることが判っている場合の伝送信号の位相調整装置においては、インクリメント動作のみであるからして、所望により可変遅延手段５０の全遅延量を１／２に削減する構成としても良い。この場合には、可変遅延手段５０の回路規模を半減できる利点が得られる。
逆に、第２クロックＣＬＫ２と遅延パルス信号５０ｓとの位相関係が、常に図３（ｃ）に示すような位相関係であることが判っている場合の伝送信号の位相調整装置においては、デクリメント動作のみであるからして、所望により可変遅延手段５０の全遅延量を１／２に削減する構成としても良い。この場合にも、可変遅延手段５０の回路規模を半減できる利点が得られる。
また、図５の他の構成例に示すように、多数チャンネルの第２装置２００が存在し、各々の位相調整を行う構成において共通使用される第２クロックＣＬＫ２に対して半固定遅延手段５５を追加して挿入する構成手段でも実現できる。この構成手段は、多数チャンネルの各接続線路３００の遅延誤差が類似している場合に有効である。
各チャンネルの可変遅延手段５０の可変遅延量は、例えば１／２程度に少なくし、変わりに共通使用される第２クロックＣＬＫ２用の半固定遅延手段５５の遅延量の設定を外部から制御することで、共通して使用されるリタイミング用の遅延クロックＣＬＫ２ｂ自体の位相を調整する。
従って、一方の可変遅延手段５０は、主に各接続線路３００間の遅延ばらつき調整用となり、他方の半固定遅延手段５５は、主に全チャンネル共通的に位相がずれる要素の補正用となる。ここで、全チャンネル共通的な位相ずれ要素としては、例えば電源電圧条件、周囲温度条件、第１装置側若しくは第２装置側若しくはクロック供給源のボード交換、その他がある。
これによれば、多数チャンネル備える可変遅延手段５０の可変遅延量を低減できる結果、回路規模が低減でき、より安価に構成できる。
尚、所望により、可変遅延手段５０の遅延量が中間付近で収束するように、何れか１チャンネルのコードデータ６４ｓを読出しする読出し回路を備え、これに基づいて半固定遅延手段５５の設定を制御しても良い。
産業上の利用可能性
本発明は、上述の説明内容からして、下記に記載される効果を奏する。
上述説明したように本発明によれば、第１装置からの伝送信号３２ｓを受けてリタイミングする受信側の第２クロックＣＬＫ２とフリップ・フロップ６０の位相関係が未知の状態にあっても、安定した最適なタイミングで受けられるように両者の位相関係を自動的に補正できる伝送信号の位相調整装置が実現できる。従って、回路動作の信頼性が格段に向上できる。
また、上記自動位相調整は、電源投入後に随時実施することが可能であるからして、両者の位相関係を変動する種々の位相変動要因、例えば電源電圧条件、周囲温度条件、第１装置側若しくは第２装置側若しくはクロック供給源のボード交換、等があっても、最良の位相関係に再調整できる大きな利点が得られる。
従って、本発明の技術的効果は大であり、産業上の経済効果も大である。
【図面の簡単な説明】
図１は、従来の、クロックに対するタイミングの位相調整を行う伝送信号の位相調整装置の構成例。
図２は、本発明の、クロックに対するタイミングの位相調整を行う伝送信号の位相調整装置の構成例。
図３は、図２の動作を説明する、自動位相調整（自動補正）の開始から収束状態に至る迄のタイミングチャート。
図４は、本発明の、クロックに対するタイミングの位相調整を行う伝送信号の位相調整装置の他の構成例。
図５は、本発明の、クロックに対するタイミングの位相調整を行う伝送信号の位相調整装置の他の構成例。
図６は、半導体試験装置の代表的な概念構成図である。
Claims (13)
- 送信側の第１装置と受信側の第２装置との間をクロックに同期した伝送信号を伝送する位相調整装置において、
第２装置の受信側のクロックで該伝送信号をリタイミングするとき、受信側のクロックと該伝送信号との未知の位相関係を補正して、安定したリタイミング条件で受けられるように該伝送信号を所定に遅延して位相を調整する位相調整手段を備える、ことを特徴とする位相調整装置。 - 送信側の第１装置と受信側の第２装置との間をクロックに同期した伝送信号を伝送する位相調整装置において、
第２装置の受信側のクロックで該伝送信号をリタイミングするとき、現在の運用状態において、受信側のクロックと該伝送信号との未知の位相関係を補正して、安定したリタイミング条件で受けられるように該伝送信号を所定に遅延して位相を調整する位相調整手段を備える、ことを特徴とする位相調整装置。 - 送信側の第１装置と受信側の第２装置との間をクロックに同期した伝送信号を伝送する位相調整装置において、
第２装置の受信側のクロックで該伝送信号をリタイミングするとき、受信側のクロックと該伝送信号との未知の位相関係を補正して、安定したリタイミング条件で受けられるように該伝送信号を自動的に位相調整する遅延を行って、該伝送信号の位相を調整する位相調整手段を備える、ことを特徴とする位相調整装置。 - 該位相調整手段は、
受信する伝送信号を受けて所定に遅延した遅延パルス信号を出力する可変遅延手段と、
該可変遅延手段を介して受けた遅延パルス信号を受信側のクロックでリタイミングするフリップ・フロップと、
該遅延パルス信号と該フリップ・フロップの出力であるリタイミング信号とを受けて現在の位相関係を検出する位相検出手段と、
該位相検出手段に基づきカウントアップ若しくはカウントダウンするＵＰ／ＤＷＮ型のカウンタと、
該可変遅延手段は該カウンタが出力するコードデータに基づき受信する伝送信号を所定に遅延し、
以上を具備することを特徴とする請求項１乃至３記載の位相調整装置。 - 該位相検出手段は、該遅延パルス信号と該フリップ・フロップの出力であるリタイミング信号との両者の論理において、第１に両論理が異なるときはカウントアップ信号として該カウンタへ供給し、第２に両論理が同一のときはカウントダウン信号として該カウンタへ供給するＸＯＲゲートである、ことを特徴とする請求項４記載の位相調整装置。
- 該可変遅延手段の遅延量は、少なくともクロックの周期時間に対応する可変遅延量を備える、ことを特徴とする請求項４記載の位相調整装置。
- 該可変遅延手段の遅延量は、クロックに対する遅延パルス信号の位相が遅れた位相状態若しくは進んだ位相状態の位相関係であることが判っている場合には、少なくともクロックの周期時間に対応する可変遅延量の１／２を備える、ことを特徴とする請求項４記載の位相調整装置。
- 該カウンタは、位相を調整する位相調整モードがアサートのときには当該カウンタのカウント動作を有効にし、位相調整モードがネゲートのときには当該カウンタのカウント動作を無効にしてカウンタの出力コードを保持するカウント・イネーブル入力端を備える、ことを特徴とする請求項４又は５記載の位相調整装置。
- 送信側の第１装置と受信側の第２装置との間をクロックに同期した伝送信号を伝送する位相調整装置において、
第１装置から第２装置へ伝送信号を伝送する線路に挿入する可変遅延手段と、
第１装置からクロックに同期して交互に反転した連続する連続パルス信号を発生する連続パルス信号発生手段と、
該連続パルス信号を該可変遅延手段を介して受けた遅延パルス信号と、前記遅延パルス信号を受信側のクロックによりリタイミングしたリタイミング信号とに基づいて該可変遅延手段へ遅延量を制御するコードデータを供給する位相制御手段と、
を具備することを特徴とする位相調整装置。 - 送信側の第１装置と受信側の第２装置との間をクロックに同期した伝送信号を伝送する位相調整装置において、
第１装置から第２装置へ伝送信号を伝送する線路に挿入する可変遅延手段と、
第１装置からクロックに同期して交互に反転した連続する連続パルス信号を発生する連続パルス信号発生手段と、
受信側のクロックを受けて所定に遅延した遅延クロックを出力する半固定遅延手段と、
該連続パルス信号を該可変遅延手段を介して受けた遅延パルス信号と、前記遅延パルス信号を該遅延クロックによりリタイミングしたリタイミング信号とに基づいて該可変遅延手段へ遅延量を制御するコードデータを供給する位相制御手段と、
を具備することを特徴とする位相調整装置。 - 該半固定遅延手段は、所定複数チャンネルの受信側の第２装置に対して１つ備える構成である、ことを特徴とする請求項１０記載の位相調整装置。
- 該連続パルス信号発生手段は、
前段に備えるマルチプレクサからの出力信号を受けて送信側のクロックでリタイミングした伝送信号を第２装置側へ供給するフリップ・フロップと、
通常の場合は送信側の第１装置から伝送すべき信号を該フリップ・フロップの入力端へ供給し、連続パルス信号を発生する位相調整モードの場合には該フリップ・フロップの反転出力信号を当該フリップ・フロップの入力端へ供給するマルチプレクサと、
を備えることを特徴とする請求項９又は１０記載の位相調整装置。 - クロックに同期して装置間若しくは回路間で伝送信号を伝送する半導体試験装置において、請求項１、２、３、９又は１０記載の該位相調整装置を備える、ことを特徴とする半導体試験装置。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2001354222 | 2001-11-20 | ||
| JP2001354222 | 2001-11-20 | ||
| PCT/JP2002/012121 WO2003045003A1 (en) | 2001-11-20 | 2002-11-20 | Phase adjustment apparatus and semiconductor test apparatus |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPWO2003045003A1 true JPWO2003045003A1 (ja) | 2005-03-24 |
Family
ID=19166113
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003546521A Pending JPWO2003045003A1 (ja) | 2001-11-20 | 2002-11-20 | 位相調整装置及び半導体試験装置 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US7336714B2 (ja) |
| JP (1) | JPWO2003045003A1 (ja) |
| KR (1) | KR20040082376A (ja) |
| DE (1) | DE10297489T5 (ja) |
| WO (1) | WO2003045003A1 (ja) |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005060655A2 (en) * | 2003-12-16 | 2005-07-07 | California Institute Of Technology | Deterministic jitter equalizer |
| US7477078B2 (en) * | 2004-02-02 | 2009-01-13 | Synthesys Research, Inc | Variable phase bit sampling with minimized synchronization loss |
| US20070225960A1 (en) * | 2006-03-27 | 2007-09-27 | Greener Robert J | Subchip boundary constraints for circuit layout |
| WO2009087960A1 (ja) * | 2008-01-07 | 2009-07-16 | Nikon Systems Inc. | データ転送装置およびカメラ |
| US20120136603A1 (en) * | 2008-12-08 | 2012-05-31 | Advantest Corporation | Test apparatus and debug method |
| US8155897B2 (en) * | 2008-12-16 | 2012-04-10 | Advantest Corporation | Test apparatus, transmission system, program, and recording medium |
| JP5304280B2 (ja) * | 2009-01-30 | 2013-10-02 | 株式会社ニコン | 位相調整装置およびカメラ |
| JP5699780B2 (ja) * | 2011-04-26 | 2015-04-15 | 富士通セミコンダクター株式会社 | 電子回路 |
| EP2741420B1 (en) | 2012-12-10 | 2015-03-04 | Nxp B.V. | Local oscillator signal generation |
| WO2021111444A1 (en) | 2019-12-04 | 2021-06-10 | Proteantecs Ltd. | Memory device degradation monitoring |
| US11815551B1 (en) * | 2022-06-07 | 2023-11-14 | Proteantecs Ltd. | Die-to-die connectivity monitoring using a clocked receiver |
| US12013800B1 (en) | 2023-02-08 | 2024-06-18 | Proteantecs Ltd. | Die-to-die and chip-to-chip connectivity monitoring |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CA2001266C (en) * | 1989-10-23 | 1996-08-06 | John Robert Long | Digital phase aligner and method for its operation |
| JPH09247140A (ja) * | 1996-03-08 | 1997-09-19 | Mitsubishi Electric Corp | インタコネクション装置 |
| US6125157A (en) * | 1997-02-06 | 2000-09-26 | Rambus, Inc. | Delay-locked loop circuitry for clock delay adjustment |
| JPH11355258A (ja) * | 1998-06-05 | 1999-12-24 | Hitachi Ltd | 位相調整回路 |
| JPH11355130A (ja) * | 1998-06-05 | 1999-12-24 | Nippon Telegr & Teleph Corp <Ntt> | ビット同期回路 |
| JP2000101554A (ja) * | 1998-09-21 | 2000-04-07 | Matsushita Electric Ind Co Ltd | サンプリングクロック再生回路 |
| JP3501665B2 (ja) * | 1998-11-17 | 2004-03-02 | 沖電気工業株式会社 | 伝搬遅延方法及び装置、並びに位相同期回路 |
| JP3710308B2 (ja) * | 1998-12-24 | 2005-10-26 | 株式会社日立製作所 | 位相調整方式 |
| US6977979B1 (en) * | 2000-08-31 | 2005-12-20 | Hewlett-Packard Development Company, L.P. | Enhanced clock forwarding data recovery |
-
2002
- 2002-11-20 KR KR10-2004-7007707A patent/KR20040082376A/ko active IP Right Grant
- 2002-11-20 JP JP2003546521A patent/JPWO2003045003A1/ja active Pending
- 2002-11-20 WO PCT/JP2002/012121 patent/WO2003045003A1/ja active Application Filing
- 2002-11-20 DE DE10297489T patent/DE10297489T5/de not_active Withdrawn
-
2004
- 2004-05-20 US US10/850,048 patent/US7336714B2/en not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| US7336714B2 (en) | 2008-02-26 |
| WO2003045003A1 (en) | 2003-05-30 |
| US20050053162A1 (en) | 2005-03-10 |
| KR20040082376A (ko) | 2004-09-24 |
| DE10297489T5 (de) | 2004-11-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Yeung et al. | A 2.4 Gb/s/pin simultaneous bidirectional parallel link with per-pin skew compensation | |
| US8278964B2 (en) | Method and apparatus for test and characterization of semiconductor components | |
| EP2278473B1 (en) | Bus system optimization | |
| US7983094B1 (en) | PVT compensated auto-calibration scheme for DDR3 | |
| US7288973B2 (en) | Method and apparatus for fail-safe resynchronization with minimum latency | |
| US8264906B2 (en) | Adjusting clock error across a circuit interface | |
| US7039824B2 (en) | Calibrating return time with cross-coupled arbiter/delay circuits to compare clock signals | |
| US7256627B1 (en) | Alignment of local transmit clock to synchronous data transfer clock having programmable transfer rate | |
| KR20200088650A (ko) | 클럭 신호에 동기되는 신호 생성 회로 및 이를 이용하는 반도체 장치 | |
| US6990597B2 (en) | Clock generation circuit, data transfer control device, and electronic instrument | |
| EP3155529B1 (en) | Independent synchronization of output data via distributed clock synchronization | |
| JPWO2003045003A1 (ja) | 位相調整装置及び半導体試験装置 | |
| KR101447506B1 (ko) | 바이어스 및 랜덤 지연 소거 | |
| JP2007256127A (ja) | レシーバ回路及びレシーバ回路試験方法 | |
| JP2007155587A (ja) | 通信装置 | |
| US20080116949A1 (en) | Wideband dual-loop data recovery DLL architecture | |
| US7430141B2 (en) | Method and apparatus for memory data deskewing | |
| US11283436B2 (en) | Parallel path delay line | |
| Chang et al. | A 50 Gb/s 32/spl times/32 CMOS crossbar chip using asymmetric serial links | |
| JP3892147B2 (ja) | 半導体装置 | |
| Wang et al. | A 500-Mb/s quadruple data rate SDRAM interface using a skew cancellation technique | |
| Stackler et al. | A novel method to synchronize high-speed data converters | |
| US20080111599A1 (en) | Wideband dual-loop data recovery DLL architecture | |
| JPH08204687A (ja) | 高速信号の伝送方法及び伝送装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050909 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080311 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080508 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090217 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090915 |