CN1667962A - 数据传输控制装置及电子设备 - Google Patents

数据传输控制装置及电子设备 Download PDF

Info

Publication number
CN1667962A
CN1667962A CN200510051288.6A CN200510051288A CN1667962A CN 1667962 A CN1667962 A CN 1667962A CN 200510051288 A CN200510051288 A CN 200510051288A CN 1667962 A CN1667962 A CN 1667962A
Authority
CN
China
Prior art keywords
interface
signal
data transfer
interface circuit
transfer controller
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200510051288.6A
Other languages
English (en)
Other versions
CN100363913C (zh
Inventor
本田裕康
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
138 East Lcd Display Development Co ltd
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Publication of CN1667962A publication Critical patent/CN1667962A/zh
Application granted granted Critical
Publication of CN100363913C publication Critical patent/CN100363913C/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/14—Digital output to display device ; Cooperation and interconnection of the display device with other functional units
    • G06F3/1423—Digital output to display device ; Cooperation and interconnection of the display device with other functional units controlling a plurality of local displays, e.g. CRT and flat panel display
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/2092—Details of a display terminals using a flat panel, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G3/2096—Details of the interface to the display terminal specific for a flat panel
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/04—Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller
    • G09G2370/045—Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller using multiple communication channels, e.g. parallel and serial
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/04—Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller
    • G09G2370/045—Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller using multiple communication channels, e.g. parallel and serial
    • G09G2370/047—Exchange of auxiliary data, i.e. other than image data, between monitor and graphics controller using multiple communication channels, e.g. parallel and serial using display data channel standard [DDC] communication
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2370/00—Aspects of data communication
    • G09G2370/10—Use of a protocol of communication by packets in interfaces along the display data pipeline
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S370/00—Multiplex communications
    • Y10S370/912—Packet communications

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)
  • Information Transfer Systems (AREA)
  • Bus Control (AREA)
  • Communication Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

本发明公开了一种可相对于与其连接的装置的各种接口柔性对应的数据传输控制装置和包含该装置的电子设备。该数据传输控制装置(30)包括：链路控制器(100)，该链路控制器分析从主机侧数据传输控制装置(10)接收到的包；接口电路(110)，该接口电路产生接口信号，并向接口总线输出产生的接口信号；以及内部寄存器(350)，该内部寄存器设置接口信息，接口信息用于规定从接口电路(110)输出的接口信号的信号形式。该接口电路(110)包括第一～第N接口电路(310，320，330)，各接口电路分别生成接口信号，各接口信号的信号形式由内部寄存器(350)上设置的接口信息确定。

Description

数据传输控制装置及电子设备
技术领域
本发明涉及一种数据传输控制装置及电子设备。
背景技术
近年来，以降低EMI噪声等为目的的接口，如LVDS(低压差动信号传输技术：Low Voltage Differential Signaling)等的高速串行传输接口已经被引起关注。在该高速串行传输中，发送电路利用差动信号(Differential Signals)发送串行化了的数据，接收电路将差动信号差动放大，从而实现数据传输。DVI(数字显示接口：DigitalVisual Interface)等的接口作为这种高速串行接口已被众所周知。
普通手机包括：第一设备区，设有输入电话号码与字符的按钮；第二设备区，设有主LCD(液晶显示器：Liquid Crystal Display)、子LCD、或者相机；以及连接区，比如连接第一设备区与第二设备区的铰链等。这种情况下，通过使用了差动信号的串行传输方式，进行第一设备区的第一基板与第二设备区的第二基板之间的数据传输，可减少通过连接区的配线的数量，达到较好效果。
然而，当采用串行传输方式进行这种连接区的数据传输时，最好能尽量减少进行串行传输控制的主机侧数据传输控制装置以及目标侧数据传输控制装置的功耗。另外也最好能尽量减少通过串行总线传输的数据量。而且，最好还能尽量减少访问主机侧数据传送控制装置，并进行各种设定的系统装置(CPU、显示控制器等)的处理负荷。
此外，通过系统总线与主机侧数据传输控制装置连接的系统装置具有各种接口，通过接口总线与目标侧数据传输控制装置连接的LCD等的装置也具有各种接口。因此，最好能提供灵活地适用于接口的数据传输控制装置，该接口是指与数据传输控制装置连接的系统装置或LCD等的装置所具有的接口。
专利文献1：特开2001-222249号公报
发明内容
本发明克服了以上技术问题，其目的在于提供一种可柔性对应于与其连接的装置的各种接口的数据传输控制装置及包含该装置的电子设备。
本发明所涉及的用于控制数据传输的数据传输控制装置，其包括：链路控制器，所述链路控制器分析通过串行总线从主机侧数据传输控制装置接收到的包；接口电路，所述接口电路产生接口信号，并将产生的接口信号输出到接口总线；以及内部寄存器，所述内部寄存器设置接口信息，所述接口信息用于规定从所述接口电路输出的接口信号的信号形式，其中，所述接口电路包括分别用于产生接口信号的第一接口电路～第N接口电路，各接口信号的信号形式分别对应于在所述内部寄存器中设置的所述接口信息，其中，N为大于或等于2的整数。
在本发明中，在内部寄存器上设置接口信息。接口电路包括第一～第N接口电路。而且，由第一～第N接口电路的各电路生成接口信号(第一～第N接口信号)，并输出到接口总线，各接口信号的信号形式根据在内部寄存器中设置的接口信息来决定。因此，本发明的数据传输控制装置可与其连接的装置的各种接口柔性对应。
在本发明中，数据传输控制装置可以根据通过串行总线从主机侧数据传输控制装置传输来的包，将所述接口信息设置到所述内部寄存器。
这样一来，可以有效地通过串行总线从主机侧数据传输控制装置接收接口信息，该接口信息用于详细规定接口信号的信号形式。
在本发明中，可以将所述接口信息设置到所述内部寄存器后，通过串行总线从主机侧数据传输控制装置传输在数据域中已设置了数据的包，而且，所述接口电路按照所述内部寄存器上设置的所述接口信息的信号形式，输出接口信号，所述接口信号含有已设置在包中的数据信号。
这样一来，接口信息的传输先于数据传输，其后，在数据域上设置了数据的包被传输。因此，在数据域上设置了数据的包被传输时的传输数据量能够减少，提高通过串行总线的数据传输的效率。
在本发明中，可以通过串行总线从主机侧数据传输控制装置传输的包包括用于设定端口号码的端口号码域，所述接口电路将端口作为目的地输出接口信号，所述端口是从与接口总线连接的一个或多个装置的端口中根据在包中已设置的所述端口号码选择的。
这样一来，本发明所提供的数据传输控制装置，能够以与接口总线连接的一个或多个装置的各种端口作为目的地，输出各种信号形式的接口信号，并柔性对应于与其连接的装置的各种接口。
在本发明中，所述接口电路可以包括多路复用器，所述多路复用器的输入与所述第一～第N接口电路的输出连接，所述多路复用器的输出与接口总线连接，所述多路复用器选择所述第一～第N接口电路的输出中的一个，并将由选中的接口电路产生的接口信号输出到所述接口总线。
这种情况下，可以由已设置在包中的端口号码决定选择第一～第N接口电路的输出中哪一个。
在本发明中，所述第一～第N接口电路可以包括：产生RGB接口的接口信号的RGB接口电路；产生MPU接口的接口信号的MPU接口电路；以及产生串行接口的接口信号的串行接口电路。
此外，在本发明中，第一～第N接口电路的结构也可以不包括RGB接口电路、MPU接口电路和串行接口电路中的至少一个。或者，第一～第N接口电路也可以包括出了RGB接口电路、MPU接口电路和串行接口电路以外的接口电路。
本发明提供了一种用于控制数据传输的数据传输控制装置，其包括：接口电路，所述接口电路进行数据传输控制装置和系统装置之间的接口处理；链路控制器，所述链路控制器产生包，所述包通过串行总线传输到目标侧数据控制装置；以及内部寄存器，由所述系统装置通过所述接口电路访问所述内部寄存器，其中，由所述系统装置设置接口信息到所述内部寄存器，所述接口信息用于规定由目标侧数据传输控制装置的接口电路输出的接口信号的信号形式，所述链路控制器产生含有已设置到所述内部寄存器的所述接口信息的包，并且将生成的包通过串行总线发送至目标侧数据传输控制装置。
根据本发明，由系统装置将在目标侧产生的接口信号的接口信息设置到主机侧数据传输控制装置的内部寄存器。而且，已被设置的接口信息通过串行总线发送到目标侧数据传输控制装置。这样一来，目标侧数据传输控制装置的接口电路能够产生接口信号，该接口信号的信号形式由这样发送来的接口信息决定，本发明的数据传输控制装置能够相对于与其连接的装置的各种接口柔性对应。
在本发明中，所述内部寄存器包括寄存传输开始寄存器，所述链路控制器，当所述系统装置通过所述寄存传输开始寄存器指示传输开始时，其产生含有在所述内部寄存器上设置的所述接口信息的包，并且可将生成的包通过串行总线发送至目标侧数据传输控制装置。
这样一来，系统装置只对寄存传输开始寄存器指示传输开始，将设置到主机侧的内部寄存器的接口信息通过串行总线自动发送给目标侧。据此，能够减轻系统装置的处理负荷。
在本发明中，所述链路控制器，可以在将含有所述接口信息的包发送至目标侧数据传输控制装置后，产生在数据域上设置了数据的包，并将生成的包发送至目标侧数据传输控制装置。
这样一来，接口信息的传输先于数据传输，其后，传输已在数据域上设置了数据的包。因此，在数据域上已设置数据的包被传输时的传输数据量能够减少，能够提高通过串行总线传输数据的效率。
此外，本发明还涉及一种电子设备，其包括：上面任一所述的目标侧数据传输控制装置；通过串行总线与所述目标侧数据传输控制装置连接的主机侧数据传输总线；以及通过接口总线与所述目标侧数据传输控制装置连接的一个或者多个装置。
本发明涉及的另一种电子设备，其包括：上面任一所述的主机侧数据传输控制装置；通过串行总线与所述主机侧数据传输控制装置连接的目标侧数据传输总线；以及通过接口总线与所述目标侧数据传输控制装置连接的一个或者多个装置。
附图说明
图1是主机侧数据传输控制装置和目标侧数据传输控制装置的构成例示意图。
图2(A)和图2(B)是本实施例的技术方案的说明图
图3(A)和3(B)是RGB接口信号的信号波形图。
图4是定时信息的说明图。
图5(A)和5(B)是MPU接口信号的信号波形图。
图6(A)和6(B)是串行接口信号的信号波形图。
图7(A)和7(B)是包的格式图。
图8是端口号码的示意图。
图9是同步信号码的说明图。
图10是RGB接口信号的说明图。
图11是利用同步信号码产生同步信号的方法的说明图。
图12是内部寄存器的构成例的示意图。
图13(A)、13(B)和13(C)是端口访问寄存器等的构成例的示意图。
图14(A)、14(B)和14(C)是LCD1设置寄存器等的构成例的示意图。
图15是反映本发明处理过程的流程图。
图16是主机侧收发器以及目标侧收发器的构成例的示意图。
图17是主机侧链路控制器和接口电路的构成例的示意图。
图18是目标侧链路控制器和接口电路的构成例的示意图。
图19(A)、19(B)是主机侧RGB接口电路以及目标侧RGB接口电路的构成例的示意图。
图20是电子设备的构成例的示意图。
具体实施方式
下面，详细说明本发明的优选实施例。并且，下面描述的实施例并不是对权利要求所保护范围的不当限定，在实施例中所描述的结构并不都是本发明解决技术问题所必须的。
1.数据传输控制装置的构成例
图1是主机侧传输控制装置10和目标侧传输控制装置30的构成例的示意图。在本实施方式中，所说的系统总线和接口总线之间的桥接功能通过使用这些主机侧传输控制装置10和目标侧传输控制装置30来实现。数据传输控制装置10和30不限于图1所示的结构，可省略图1中的某些电路模块，或者改变电路模块之间的连接方式，或者增加不同于图1的其他电路模块。例如，主机侧传输数据传输控制装置10可以省去收发器20，目标侧传输控制装置30可省去收发器40。
主机(TX)端数据传输控制器10和目标(RX)端数据传输控制器30通过差动信号(differential signals)的串行总线传输包。具体地说，通过电流驱动(或者电压驱动)串行总线的差动信号线(differential signal lines)进行包的发送接收。
主机侧数据传输控制装置10包括接口电路92，该接口电路92用于完成该数据传输装置10与CPU、显示控制器等的系统装置5之间的接口处理工作。而且，连接系统装置5与接口电路92的系统总线包括用于传输芯片选择信号CS1和CS2的信号线。系统总线还包括用于传输HSYNC/RD、VSYNC/WR、CLK/A0和D[17:0]的信号的信号线。这些信号线作为RGB接口总线或者MPU(MicroProcessor Unit)接口总线使用。
这些信号线作为RGB接口总线使用时，信号HSYNC/RD、VSYNC/WR、CLK/A0和D[17:0]分别用作水平同步信号、垂直同步信号、时钟信号和数据信号。比如，D[17:0]中的D[5:0]、D[11:6]和D[17:12]分别用作R(红)、G(绿)、B(蓝)数据信号。另一方面，这些信号线作为MPU接口总线使用时，HSYNC/RD、VSYNC/WR、CLK/A0和D[17:0]分别用作读信号、写信号、地址0信号(指令/参数识别信号)和数据信号。
系统总线包括用于传输SCS、SR/W、SA0、SIO、和SCK的信号的信号线。这些信号用作串行接口信号。具体地说，SCS、SR/W、SA0、SIO、和SCK分别用作串行接口的芯片选择信号、读/写信号、地址0信号、数据信号和时钟信号。再者，在5针的串行接口中，这些信号SCS、SR/W、SA0、SIO、SCK全部被使用。另一方面，在4针的串行接口中，不使用SR/W，在3针的串行接口中，不使用SR/W与SA0。
信号ITN是自主机侧数据传输控制装置10向系统装置5的中断信号。端子CNF[2:0]用于决定系统装置5和主机侧数据传输控制装置10之间的接口类型。根据CNF[2:0]的设定，将系统装置5和主机侧数据传输装置10之间的接口设置为RGB接口和80 MPU接口，也可设置为RGB接口和68 MPU接口，可仅设置为80 MPU接口，也可仅设置为68 MPU接口，或者仅设置为串行接口。
主机侧数据传输控制装置10包括进行链路层处理的链路控制器90(链路层电路)。该链路控制器90产生通过串行总线(LVDS)传输到目标侧数据传送控制装置30的包(请求包、流包等)，并进行将生成的包发送的处理。具体地说，链路控制器90启动发送事务处理，并指示收发器20发送生成的包。
主机侧数据传输控制装置10包括执行物理层处理等的收发器20(PHY)。该收发器20将由链路控制器90指示的包通过串行总线向目标侧数据传送控制装置30发送。收发器20也接收来自目标侧数据传输控制器30的包。这种情况下，链路控制器90分析接收到的包，进行链路层(事务处理层)的处理。
主机侧数据传输控制装置10包括内部寄存器250。该内部寄存器250包括诸如端口访问寄存器、配置寄存器、LVDS寄存器、中断控制寄存器和目标(RX)端寄存器等。系统装置5通过系统总线向内部寄存器250写入地址(命令)或数据(参数)，或者从内部寄存器250中读取读数据、状态信息等。另外内部寄存器250中的目标侧寄存器的内容被传输到目标侧数据传送控制装置30的内部寄存器350。即，目标侧的内部寄存器350变为主机侧的内部寄存器250的子设备(影子寄存器)。
目标侧数据传输控制装置30包括执行物理层处理等的收发器40(PHY)。通过串行总线，该收发器40接收来自主机侧数据传输控制装置10的包。该收发器40还向主机侧数据传输控制装置10发送包。这种情况下，链路控制器100生成要发送的包，并指示发送生成的包。
目标侧数据传输控制装置30包括链路控制器100(链路层电路)。该链路控制器100进行链路层(事务处理层)的处理，接收来自主机侧数据传输控制装置10的包，分析接收到的包。信号TGINT是从目标侧传输控制器30至主机侧数据传输控制装置10的中断信号。
目标侧数据传输控制装置30包括接口电路110，该接口电路110进行该数据传输控制装置30和LCD1、LCD2、通用装置GD(这些装置GD广义上为第一～第N装置)等之间的接口处理。该接口电路110产生各种接口信号(第一～第N接口信号)，将产生的接口信号输出至接口总线。具体地讲，该接口电路110包括RGB接口电路310、MPU接口电路320、串行接口电路330(这些接口电路广义上为第一～第N接口电路)。而且，RGB接口电路310、MPU接口电路320和串行接口电路330分别产生和输出RGB接口信号、MPU接口信号和串行接口信号。LCD1和LCD2是显示面板和驱动显示面板的显示驱动器的总称。
接口总线包括传输FPCS1、FPCS2、FPCS3、VCIN1、VCIN2、WAIT等信号的信号线，以及RGB/MPU、SERIAL和I2C(内部集成电路：Inter Integrated Circuit)等的总线。FPCS1、FPCS2和FPCS3是芯片选择信号。VCIN1和VCIN2是标识已经写完一帧的信号，WAIT是等待请求信号。RGB/MPU总线是RGB或者MPU的接口总线。该RGB/MPU总线与系统装置端一样，包括水平同步信号(读信号)、垂直同步信号(写信号)、时钟信号、地址0信号和数据信号等。此外，SERIAL总线是串行接口总线，包括串行传输的读/写信号、地址0信号、数据信号、时钟信号等。此外，I2C总线是利用两条信号线(时钟信号和数据信号)完成比较近距离串行传输的总线。
目标侧数据传输控制装置30包括内部寄存器350。该内部存储器350存储用于规定从接口电路110输出的接口信号的信号形式(输出格式)的接口信息等。具体地讲，内部寄存器350存储定时信息等，该定时信息用于特别指定接口信号的信号电平发生变化的定时。这种情况下，在主机侧的内部寄存器250中存储的信息中目标侧所需要的信息通过串行总线(差动信号线)被传输到目标侧上，并写入目标侧的内部寄存器350。
以下为简化说明，重点表述主机侧数据传输控制装置10向目标侧数据传输控制装置30发送包时的本实施例的配置和动作情况，同时，目标侧数据传输控制装置30向主机侧数据传输控制装置10发送包时的配置和动作情况，与上面相同。
2.生成基于接口信息的接口信号
在本实施例中，目标(RX)端的接口电路110根据事先设置的接口信息自动产生接口信号(接口控制信号和数据信号)。具体地说，在目标侧的内部寄存器350中设置用于规定接口信号的信号形式的接口信息(该信息用于规定将哪种形式的接口信号由哪种输出格式和定时输出)，接口电路110从内部寄存器350中读出该接口信息。接口电路110包括RGB接口电路310、MPU接口电路320和串行接口电路330(这些电路广义上是指第一～第N接口电路)。而且，这些RGB接口电路310、MPU接口电路320和串行接口电路330分别产生与已设置在内部寄存器350中的接口信息适应的信号形式(输出格式)的各接口信号(MPU接口信号、RGB接口信号和串行接口信号)，并输出接口信号。
内部寄存器350的接口信息，基于通过串行总线(LVDS)从主机侧数据传输装置10接收到的包来设定。也就是说，系统装置5先于数据传输在主机侧的内部寄存器250中设置接口信号的接口信息(输出格式)，作为初始化设置。系统装置5利用内部寄存器250所包含的寄存传输开始寄存器，指示寄存传输的开始。于是，写入到内部寄存器250的接口信息通过串行总线从主机侧数据传输控制装置10向目标侧传输控制装置30进行包传输。具体地说，例如，在包的数据域上设置了接口信息，从而进行包传输。而且，将传输的接口信息写入到目标侧的寄存器350。
上述初始化设置完成后，系统装置5写入数据(命令、参数)至内部寄存器250的端口写寄存器。于是，通过串行总线，从主机侧数据传输控制装置10发送数据域中设置了数据的包至目标侧传输控制装置30。于是，接口电路110的RGB接口电路310、MPU接口电路320和串行接口电路330，将根据设置在内部寄存器350的接口信息所确定的信号形式的RGB接口信号、MPU接口信号和串行接口信号输出到接口总线。具体地说，构成接口信号的接口控制信号和数据信号通过接口总线输出至LCD1、LCD2等装置的各端口。这样，LCD1、LCD2等装置能够根据显示数据执行显示动作等。
例如普通的手机包括：第一设备区(第一个单元)，其上设有输入电话号码或者字符的按钮；第二设备区(第二个单元)，其上设有主显示器、子显示器、或者相机；以及用来连接第一设备区和第二设备区的连接区(铰接区)。这种情况下，在第一设备区中设置系统装置5，在第二设备区中设置作为主显示器的LCD1和作为子显示器的LCD2。
不过，按照以前的做法，系统装置5直接将接口信号输出到LCD1、LCD2上。因此，通过第一设备区与第二设备区之间的连接区的配线数量大大增加，连接区的设计变得困难。另外，也可能产生EMI噪声。
关于此问题，在本发明的实施例中，通过诸如差动信号(也可以是单端传送)的串行总线，接口信息和数据从主机侧传输至目标侧。因此，根据本实施例，通过将串行总线的配线区设置在第一设备区与第二设备区的连接区上，从而能够减少通过该连接区的配线数量，使连接区的设计变得容易。除此之外，也可有效降低EMI噪声的发生。
作为诸如比较例可以采用下面的方法。也就是说，在高频(比如，两倍于像素频率的频率)采样时钟信号下，主机侧数据传输控制装置10从系统装置5采集到接口信号，并且把采集到的结果信息通过串行总线发送至目标侧数据传输控制装置30。而且，通过使目标侧数据传输控制装置30重新产生采集结果信息，将与系统装置5输出的图接口信号相同的接口信号输出到LCD1、LCD2。
但是，按照比较例的方法，由于主机侧数据传输控制装置10的采样时钟信号频率提高，从而功耗也变大。除此之外，由于通过串行总线的传输数据量(通信量)也变大了，所以不能实现有效的数据传输。
关于上述问题，在本实施例中，接口信息的传输先于数据传输，根据该接口信息，接口电路110的RGB接口电路310、MPU接口电路320和串行接口电路330自动产生RGB接口信号、MPU接口信号和串行接口信号。从而，主机侧数据传输控制装置10无需在高频采样时钟信号下从系统装置5采集接口信号，由此，可有效降低功耗。除此之外，即使不从主机侧向目标侧逐次地传输接口信号所涉及的细节信息，也能产生适当信号形式的接口信号。因此，也可减少通过串行总线传输的数据量，从而，可实现有效的数据传输。
有时例如系统装置5不具有RGB接口和MPU接口，而只具有串行接口。这种情况下，在仅从系统装置5采集接口信号的上述比较例的方法中，不能向与接口总线连接的LCD1、LCD2输出RGB接口信号和MPU接口信号。
对于上述问题，在本实施例中，如图2(A)所示，将RGB接口和MPU接口的接口信息设置到内部寄存器。而且，RGB接口电路310和MPU接口电路320可以自由地输出由内部寄存器350的接口信息确定的信号形式的RGB接口信号和MPU接口信号。从而，如图2(A)所示，当系统装置5只包括串行接口时，也能够向LCD1、LCD2输出具有适当信号形式的RGB接口信号和MPU接口信号。
在本实施例中，设置串行接口的接口信息到内部寄存器350。而且，串行接口电路330能够自由地输出由内部寄存器350的接口信息确定的信号形式的串行接口信号。从而，如图2(B)所示，当系统装置5只包括MPU接口时，也能够向LCD1、LCD2输出具有适当信号形式的串行接口信号。
此外，如本实施例后面所述的那样，通过差动信号的串行总线传输的包具有端口号码的域。而且，接口电路110(RGB接口电路310、MPU接口电路320和串行接口电路330)，在与接口总线连接的LCD1、LCD2(一个或多个装置)的端口中，将基于端口号码选择的端口作为目的地输出接口信号。因此，在图2(A)中，该接口电路110能够根据端口号码对以LCD1、LCD2中的任一个作为目的地输出RGB/MPU接口信号进行任意设置。此外，在图2(B)中，也能够根据端口号码对以LCD1、LCD2中的任一个为目的地输出串行接口信号进行任意设置。因此，本实施例提供的数据传输控制装置能够相对于与其连接的装置的各种接口柔性对应。
3.接口信号的信号波形
图3(A)和3(B)表示了由接口电路110的RGB接口电路310产生的RGB接口信号的信号波形实例。图3(A)和3(B)中，FPFRAME是垂直同步信号，FPLINE是水平同步信号，FPDAT[17:0]是RGB数据信号，FPDRDY是数据等待信号，FPSHIFT是时钟信号(像素时钟信号)。这些信号是RGB总线接口信号。
如图3(A)所示，当信号FPFRAME处在激活状态，信号FPLINE只激活预设次数时，从非显示期间(前沿)转移到显示期间，首行(第一扫描线)的数据信号FPDAT[17:0]输出。而且，当所有行的数据信号输出后，从显示期间转移到非显示期间(后沿)。
图3(B)是将一行的数据信号传输的状态放大的信号波形图。例如，信号FPDRDY激活后，一行的数据信号FPDATA[17:0]的各位与时钟信号FPSHIFT的诸如上升沿同步输出。
根据本实施例，图3(A)中t1＝VT、t2＝VPW、t3＝VDPS和t4＝VDP作为定时信息(广义上是指接口信息)，设置到目标侧的内部寄存器350。图3(B)中t2＝HT、t3＝HPW、t4＝HDPS和t5＝HDP作为定时信息(接口信息)设置到内部寄存器350。
图4所示，HT(水平总和：Horizontal Total)是水平同步期间的长度。HDP(水平显示期间：Horizontal Display Period)是水平同步期间中的显示期间长度。HDPS(水平显示期间开始点：HorizontalDisplay Period Start position)是水平同步期间中的显示期间的开始位置。HPW(水平脉冲宽度：Horizontal Pulse Width)是水平同步信号的脉冲宽度。VT(垂直总和：Vertical Total)是垂直同步期间的长度。VDP(垂直显示期间：Vertical Display Period)是垂直同步期间中的显示期间的长度。VDPS(垂直显示期间开始点：Vertical DisplayPeriod Start position)是垂直同步期间中的显示期间的开始位置。VPW(垂直脉冲宽度：Vetical Pulse Width)是垂直同步信号的脉冲宽度。
本实施例中，这些定时信息(HT、HDP、HDPS、HPW、VT、VDP、VDPS和VPW)在初始化设置时，由系统装置5写入主机侧的内部寄存器250中。其后，这些定时信息通过串行总线发送到目标侧，写入到目标侧的内部寄存器350。利用这种定时信息(接口信息)，容易自动生成如图3(A)和3(B)所示的RGB接口信号。在此，不需要将定时信息HT、HDP、HDPS、HPW、VT、VDP、VDPS和VPW都作为可以设置成任意值的定时信息全部存储于内部寄存器350，并且可以将其中的一部分设为固定值。例如，HPW和VPW可以被设为固定值，且可以不必作为定时信息存储于内置寄存器350。
这样，在本实施例中，作为规定图3(A)和3(B)的RGB接口信号的信号形式的接口信息之一的定时信息被设置到内部寄存器350。而且，除了该定时信息以外，信号FPDRDY、FPSHIFT的极性(低有源或高有源)和RGB数据的脉冲宽度等的接口信息被设置到内部寄存器350。
图5(A)和5(B)表示了MPU接口信号的波形实例。图5(A)是80类MPU(并行)接口信号的波形实例，图5(B)是68类MPU接口信号的波形实例。这些MPU接口信号由MPU接口电路320产生。在图5(A)和5(B)中，FPCS1和FPCS2是芯片选择信号，FPA0是命令(地址)和参数(数据)的识别信号，即地址0信号。FPFRAME是写信号，FPDAT[17:0]是数据信号。此外，FPFRAME用作图3(A)和3(B)中的RGB接口中的垂直同步信号。在本实施例中，FPLINE用作RGB接口中的水平同步信号和用作MPU接口中的读信号。这样，在本实施例中，为了减少信号线(端子数目)的数目，接口总线的信号线被不同类型的接口信号共用(多路复用)。
在本实施例中，规定图5(A)和图5(B)的MPU接口信号的信号形式的接口信息被设置到内部寄存器350。具体地说，诸如MPU接口信号的类型(类型82、类型68)、参数/命令的极性、数据方向和数据格式(位数)等的接口信息被设置到内部寄存器350。图6(A)和6(B)示出了串行接口信号的波形实例。图6(A)示出了命令/参数传输过程中的串行接口信号的波形实例，图6(B)示出了突发(burst)传输时的串行接口信号的波形实例。这些串行接口信号由串行接口电路330产生。在图6(A)和6(B)中，FPCS是芯片选择信号，信号FPA0是地址0信号，信号FPR/W是读/写信号，信号FPSIO是数据信号，信号FPSCK是串行时钟信号。本实施例中，如图6(A)所示，可将数据信号FPSIO设置为MSB优先或者LSB优先。此外，FPSCK的状态和极性可任意设置。这些设置可根据存储于内部寄存器350中的接口信息(规定接口信号的信号形式的信息)来完成。而且，本实施例中，图5(A)中的t1～t6，图5(B)中的t1～t6，和图6(A)和6(B)中t1～t9是固定值。但是，可将这些值的全部或者部分设为任意值的定时信息存储在内部寄存器350中。
在本实施例中，规定图6(A)和图6(B)的串行接口信号的信号形式的接口信息被设置到内部寄存器350。具体地说，诸如数据类型(针数、位数)、数据方向、串行时钟信号的状态和产航极性等的接口信息被设置到内部寄存器350。
4.包结构
图7(A)和7(B)示出了通过串行总线(LVDS)传输的包的格式实例。每个包的域构成和域配置不限于图7(A)和7(B)所示的例子，可以有各种变形例。
图7(A)所示的请求包(写请求包、读请求包)是请求写入或者读出数据(参数)等的包。该请求包具有应答请求、包类型、标签、重试、地址大小、数据长度、地址(命令)、连续、地址自动刷新、刷新次数、端口号码、数据(参数)和CRC(循环冗余码校验：Cyclic Redundancy Check)的域。此外，该请求包为读请求包时，不具有数据域。
这里，应答请求域是用于通知是否进行基于应答包的信息交换的域。包类型域是通知包的类型的域。本实施例中，包类型包括写请求包、读请求包、响应包、应答包、流包等。标签域是用于设置将当前事务与其他事务相区别的标签的域。重试域是用于设置是否将现在的事务进行重试的域。地址大小域是用于通知设置在包地址域中的地址的大小的域。数据长度域是用于通知写数据和读数据的长度的域。地址(命令)域是用于通知数据存取目的地(读目的地或者写目的地)的地址的域。地址自动刷新域是用于设置地址自动刷新的模式的域，刷新次数域是用于设置地址自动刷新的数目的域。端口号码域是用于设置端口号码的域。数据(参数)域是用于设置由包传输的数据的域。CRC域是用于对包的包头和包的数据进行错误校验的域。
图7(B)的流包是用于将数据(参数)连续传输的包。该连续传输是指发送端和接收端保持同步的同时进行高速和连续的数据传输。该流包具有包类型、标签、数据长度、地址(命令)、同步信号码、端口号码、数据(参数)和CRC的域。
5.端口号码
图8表示了设置在包的端口号码域上的端口号码实例。通过使用该端口号码，可选择不同的端口作为包传输的目的地。例如，当包中的端口号码被设置为“01”，LCD1的并行端口(RGB/MPU端口)成为包传输(设置在包中的数据等)的目的地。当端口号码为“02”、“03”、“04”、“05”、“06”时，LCD1的串行端口、LCD2的并行端口(MPU端口)、LCD2的串行端口、LCD3(附图中没有标记)的并行端口、LCD3的串行端口各自成为包传输的目的地。此外，端口号码为“10”、“11”、“12”、“13”时，普通端口1、2、3、内部寄存器350分别成为包传输的目的地。
在本实施例中，利用该端口号码设置接口信号的输出目的地。具体地说，接口电路110，在与接口总线连接的LCD1、LCD2、普通装置GD(这些装置广义上是指一个或者多个装置)的端口中，将根据设置在包中的端口号码而被选择的端口作为目的地，输出接口信号。
例如，当包中设置的端口号码为“01”时，含有包中设置的数据信号的接口信号被输出到LCD1的并行端口(RGB/MPU端口)。也就是说，LCD1由图1所示的芯片选择信号FPCS1来选定，由RGB接口电路310或者MPU接口电路320产生的接口信号(包的数据信号和接口控制信号)输出到LCD1。当包中设置的端口号码为“02”时，LCD1由芯片选择信号FPCS1选定，串行接口电路330产生的接口信号输出到LCD1。当包中设置的端口号码为“03”时，LCD2由芯片信号FPCS2选定，由MPU接口电路320产生的接口信号输出到LCD2。当包中设置的端口号码为“04”时，LCD2由芯片信号FPCS2选定，由串行接口电路330产生的接口信号输出到LCD2。
当包的端口号码为“3F”时，通过该包传输的信息输出到目标侧的内部寄存器350。这样使得存储在主机侧的内部寄存器250的信息可被传输到目标侧的内部寄存器350。
6.同步信号码
图9表示了设置在包的同步信号域中的同步信号码的实例。“0”(VS＝0、HS＝0)同步信号码表示包不包括同步信号。也就是说，由于同步信号(垂直同步信号和水平同步信号)不在主机侧被检测，因此不需要在目标侧输出同步信号。“1”(VS＝1、HS＝0)同步信号码表示包包括垂直同步信号。也就是说，由于垂直同步信号已经在主机侧被检测，需要在目标侧输出垂直同步信号。“2”(VS＝0、HS＝1)同步信号码表示包包括水平同步信号。也就是说，由于水平同步信号已经在主机侧检测，需要在目标侧输出水平同步信号。“3”(VS＝1、HS＝1)同步信号码表示包包括垂直同步信号和水平同步信号。也就是说，由于垂直同步信号和水平同步信号已经在主机侧被检测，需要在目标侧输出垂直同步信号和水平同步信号。
如图7(B)所示，在本实施例中，通过串行总线(LVDS)从主机侧数据传输控制装置10传输的包含有用于设置同步信号码的同步信号码域。而且，在本实施例中，接口电路110(RGB接口电路310)根据包中设置的同步信号码而产生同步信号(垂直同步信号、水平同步信号)。具体地说，根据内部寄存器350(定时信息寄存器)上设置的定时信息(HT、HDP、HDPS、HPW、VT、VDP、VDPS和VPW)和包中设置的同步信号码，接口电路110产生同步信号。
例如，假设系统装置5输出如图10所示的RGB接口信号VSYNC、HSYNC、和D[17:0]到主机侧数据传输控制装置10。这种情况下，主机侧数据传输控制装置10检测输入的垂直同步信号VSYNC和水平同步信号HSYNC。当诸如检测到垂直同步信号VSYNC时，如图9所示。主机侧数据控制装置10产生同步信号码设置为VS＝1、HS＝0的包，并发送生成包到目标侧传输控制装置30。同样，当检测到水平同步信号HSYNC时，主机侧数据控制装置10产生同步信号码设置为VS＝0、HS＝1的包，并发送生成包到目标侧传输控制装置30。而且，当垂直同步信号VSYNC和水平同步信号HSYNC两个都检测到时，主机侧数据控制装置10产生同步信号码设置为VS＝1、HS＝1的包，并发送生成包到目标侧传输控制装置30。
目标侧数据传输控制装置30的链路控制器100分析从主机侧数据传输控制装置10接收到的包中携带的同步信号码。根据包中含有的同步信号码，如图11所示，接口电路110的RGB接口电路310产生的信号FPFRAME和FPLINE。这些信号FPFRAME和FPLINE对应于图10所示的垂直同步信号VSYNC和水平同步信号HSYNC。
具体地说，由图11中的A1和A2接收的包PK1、PK2、PK12和PK13携带的同步信号码为VS＝1、HS＝1。因此，这种情况下，如A3和A4所示，将信号FPFRAME和FPLINE共同激活并输出。由A5接收到的包PK3～PK11携带的同步信号码为VS＝0、HS＝1。因此，这种情况下，如A6所示，每当A6接收到包，信号FPLINE才被激活并输出。
在本实施例中，FPFRAME、FPLINE和FPDAT的信号电平的正确变化定时可根据设置在内部寄存器350的定时信息(HT、HDP、HDPS、HPW、VT、VDP、VDPS和VPW)进行调整。也就是说，由主机侧数据传输控制装置10仅接收通知哪个同步信号发生了变化的信息(同步信号码)，并按照先于数据传输传输来的定时信息微调使同步信号或者数据信号发生改变的实际定时。
当目标侧数据传输控制装置30接收到诸如VS＝1和HS＝1的包PK1时，如图11由B1所示，将信号FPFRAME激活(低电平)后，并经过预定期间(图3(B)中t1)后，如B2所示，将FPLINE激活(低电平)。其后，经过定时信息HPW的期间(图3(B)中的t3)后，如B3所示，将FPLINE设为非激活(高电平)。
接着，目标侧数据传输控制装置30接收到VS＝1和HS＝1的包PK2，经过定时信息HT的期间(图3(B)中t2)时，如B4所示，将信号FPLINE激活。其后，当经过定时信息HPW的期间时，如B5所示，将信号FPLINE设为非激活。
接着，目标侧数据传输控制装置30接收到VS＝0和HS＝1的包PK3，从B1的定时开始经过定时信息VPW的期间(图3(A)中的t2)后，如B6所示，将信号FPFRAME设为非激活(高电平)。从B2的定时开始经过定时信息VDPS的期间(图3(A)中的t3)后，如B7所示，将信号FPLINE激活。接着，从B7的定时开始经过定时信息HPW的期间后，如B8所示，将信号FPLINE设为非激活。而且，从B7的定时开始经过定时信息HDPS的期间(图3(B)中的t4)后，如B9所示，开始首行数据信号FPDAT的输出。
如上所述，在本实施例中，在数据传输以前，定时信息从主机侧传输到目标侧，并且设置在内部寄存器350中。其后，包含同步信号码的包从主机侧传输到目标侧。于是，目标侧的接口电路110，根据设置在内部寄存器350的定时信息微调输出定时的同时，该接口电路110输出由同步信号码指示输出的同步信号到接口总线。这样，在主机侧，通过高频的时钟信号从系统装置5采集接口信号不是必须的，由此，功耗可降低。此外，由于通过串行总线从主机侧到目标侧的数据传输数量可降低，从而可实现有效的数据传输。
7.内部寄存器
图12表示主机侧的内部寄存器250的寄存器的构成例。主机侧的内部寄存器250包括：端口存取(访问)寄存器、配置寄存器、LVDS寄存器、中断控制寄存器、LCD普通设置寄存器、LCD1设置寄存器、LCD2设置寄存器和普通串行接口设置寄存器等。而且，这些主机侧的寄存器中，LCD普通设置寄存器、LCD1设置寄存器、LCD2设置寄存器，以及普通串行接口设置寄存器均是目标侧寄存器(影子寄存器)。特别地，系统装置5在这些目标侧寄存器上设置了信息后，命令寄存传输开始，此时，这些目标侧寄存器的内容通过串行总线从主机侧传输到目标侧，并且写入到目标侧的内部寄存器350。例如图13(A)示出了端口存取寄存器的寄存器的构成例。在图13(A)中，寄存传输开始寄存器是用于系统装置5指示将寄存器的信息从主机侧的内部寄存器250传输到目标侧的内部寄存器350的寄存器。寄存传输起始点寄存器和寄存传输结束点寄存器是用于系统装置5指示其寄存器的信息传输的寄存器的开始点和结束点的寄存器。
此外，如图13(A)所示的写端口命令寄存器是用于系统装置5向端口写入发送命令(地址)的寄存器。写端口参数寄存器是用于系统装置5向端口写入发送参数(数据)的寄存器。读端口参数寄存器是用于系统装置5读取从端口发送来的参数(数据)的寄存器。
在本实施例中，规定从接口电路110输出的接口信号的信号类型的接口信息设置在目标(RX)寄存器。例如图13(B)示出了目标侧寄存器(接口信息寄存器)之一的LCD普通设置寄存器的构成例。LCD普通设置寄存器包括用于设置信号FPDRDY(参照图3(A)和3(B))极性、RGB接口总线的数据总线宽度、有无视频反转、显示空白位、信号FPSHIFT极性等的位等。而且，LCD普通设置寄存器还包括：RGB接口控制信号的输出允许位、用于设置RGB接口的数据传输允许的位，以及用于选择接口的位。
如图13(C)所示，例如接口选择寄存器位值为“00”的模式1，LCD1和LCD2的接口分别设置为RGB接口和MPU接口。因此，当模式设置为模式1时，RGB接口电路310和MPU接口电路320分别产生传输到LCD1和LCD2的接口信号。此外，当寄存器位值为“01”的模式2时，LCD1和LCD2接口分别设置为RGB接口和串行接口。因此，当模式为模式2时，RGB接口电路310和MPU接口电路320分别产生传输到LCD1和LCD2的接口信号。寄存器位值为“10”和“11”的模式3和模式4也如图13C所示的那样。
图14(A)示出了目标寄存器之一的LCD1设置寄存器的构成例。LCD1设置寄存器包括定时信息寄存器，该定时信息寄存器对图4的定时信息HT、HDP、HDPS、HPW、VT、VDP、VDPS和VPW进行设置。此外，LCD1设置寄存器还包括MPU接口设置寄存器和串行接口设置寄存器。图14(B)所示的LCD2设置寄存器同样也包括MPU接口设置寄存器和串行接口设置寄存器。
图14(C)示出了MPU接口设置寄存器和串行接口设置寄存器的构成例。MPU接口设置寄存器包括用于设定选择80接口(图5(A))或是68接口(图5(B))的类型选择、参数/命令的极性(地址A0的极性)、数据方向、数据格式(选择8、16以及18位)等的位。串行接口设置寄存器包括用于设定数据类型位(选择3、4、5针、选择8、9、16和17位)、数据方向、串行时钟信号相位、串行时钟信号的极性(参照图6(A))等的位。
如上所述，在本实施例中，通过设置接口信息在目标侧寄存器上的方式，由接口电路110输出的接口信号的信号类型(输出格式)设置为各种的信号形式。
8.处理过程的具体描述
通过图15的流程图，详细地描述本实施例的处理过程。首先，系统装置5和主机侧数据传输控制装置10之间接口由图1的CNF端子[2:0]确定(步骤S1)。其次，系统装置5访问主机侧的内部寄存器250，并设置目标侧接口电路110的接口信号的信号形式(步骤S2)。而且，通过串行总线，系统装置5将主机侧的内部寄存器250的信息中的、目标侧所需的信息(接口信息、定时信息)传输至目标侧的内部寄存器350(步骤S3)。
接着，系统装置5访问主机侧的内部寄存器250，设置作为数据发送目的地的端口号码(步骤S4)。而且，系统装置5写入数据至主机侧的内部寄存器250(步骤S5)。于是，主机侧的链路控制器90产生含有其数据的包(步骤S6)，通过串行总线将包从主机侧发送至目标侧(步骤S7)。
接着，目标侧的链路控制器100分析接收到的包(步骤S8)。目标侧的接口电路110产生由在目标侧的内部寄存器350上设置的接口信息(定时信息)确定的接口信号(数据信号、接口控制信号)，并输出接口信号到由端口号码选定的端口上(步骤S9)。
如上所述，在本实施例中，用于规定由目标侧接口电路110输出的接口信号的信号形式的接口信息(狭义上是指用于特定接口信号的信号电平变化的定时的定时信息)，由系统装置5设置在主机侧的内部寄存器250上。例如，主机侧的链路控制器90产生含有在主机侧的内部寄存器250上设置的接口信息(定时信息)的包，并且通过诸如差动信号的串行总线将生成包发送至目标侧数据传输控制装置30。具体地说，当系统装置5命令内部寄存器250所包含的寄存传输开始寄存器(参照图13(A))开始传输时，链路控制器90产生含有接口信息(定时信息)的包并且发送(命令传输)生成的包。然后，含有接口信息(定时信息)的包发送后，主机侧链路控制器90产生数据已设置在数据域的包，并且将生成的包发送至目标侧传输控制装置30。这样，能有效地产生利用接口信息(定时信息)的接口信号。
9.采用差动信号的串行传输的方法
下面参考图16，描述本实施例的串行传输方法以及收发器20和40的构成例。
在图16中，DTO+和DTO-表示从主机侧(数据传输控制装置10)输出到目标侧(数据传输控制装置30)的数据(OUT数据)。CLK+和CLK-表示主机侧提供给目标侧的时钟信号。主机侧与时钟信号CLK+/-的边缘(例如，上升沿。也可以是下降沿)同步输出数据DTO+/-。因此，目标侧可利用时钟信号CLK+/-，采集和摄取数据DTO+/-。而且，在图16中，目标侧根据主机侧提供的时钟信号CLK+/-进行操作。也就是说，CLK+/-成为目标侧的系统时钟信号。因此，PLL(相同步回路：Phase Locked Loop)电路12(广义上是指时钟信号生成电路)设置在主机侧，而不设置目标侧。
DTI+和DTI-表示从目标侧输出到主机侧的数据(IN数据)。STB+和STB-表示从目标侧提供到主机侧的选通脉冲(广义上是指时钟信号)。目标侧根据主机侧提供的时钟信号CLK+/-产生STB+/-，并且输出产生的STB+/-。而且，目标侧与STB+/-的边缘(例如是上升沿。也可以是下降沿)同步输出数据DTI+/-。因此，利用STB+/-，主机侧可采集和摄取数据DTI+/-。
将DTO+/-、CLK+/-、DTI+/-和STB+/-中的每一个通过发送电路(驱动电路)电流驱动与这些中的每一个相对应的差动信号线(Differential Signal Line)来发送。而且，为了实现高速传输，可以设置两对或者更多对的DTO+/-和DTI+/-各差动信号线。
主机侧收发器20包括：OUT传输(广义上是指数据传输)、时钟传输发送电路22和24、IN传输(广义上是指数据传输)、以及选通脉冲传输(广义是指时钟信号传输)的接收电路26和28。目标侧的收发器40包括：OUT传输和时钟传输接收电路42和44、以及IN传输和选通脉冲传输发送电路46和48。而且，其结构也可以不包括这些电路模块。
OUT传输和时钟传输的发送电路22和24，通过电流驱动DTO+/-和CLK+/-的差动信号线分别发送DTO+/-和CLK+/-。OUT传输和时钟传输的接收电路42和44，提供根据流经DTO+/-和CLK+/-差动信号线的电流进行电流·电压的变换，并将通过电流·电压变换得到的差动电压信号(第一和第二电压信号)进行比较处理(差动放大处理)，从而接收DTO+/-和CLK+/-。
通过电流驱动DTI+/-和STB+/-的差动信号线，IN传输和时钟传输的发送电路46和48分别发送DTI+/-和STB+/-。IN传输和选通脉冲传输的接收电路26和28，通过根据DTI+/-和STB+/-的差动信号线上流动的电流情况进行电流/电压的变换，并将上述不同的电流·电压变换得到的差动电压信号(第一和第二电压信号)进行比较处理(差动放大处理)，从而接收DTI+/-和STB+/-。
除图16所示的电路模块以外，发送器20和40可包括：并行/串行变换电路、串行/并行变换电路、代码(例如8位/10位代码)的编码电路、代码的解码电路、代码的加法电路、错误信号产生电路和分频电路等。而且，也可以使这些电路的一部分包含在链路控制器90和100中。
10.链路控制器和接口电路的构成例
图17和18表示主机侧链路控制器90、接口电路92、目标侧链路控制器100、接口电路110的构成例。而且，本实施例中的链路控制器和接口电路不限于图17和18所示的结构。图17和18所示的电路模块的某些组成部分可省略，或者电路模块之间的连接状态可改变，或者可增加不同于图17和18所示的电路模块的其他电路模块。
图17表示主机侧链路控制器90和接口电路92的构成例。主机侧链路控制器90包括：事务处理控制器200、包产生&分析电路202。而且可以省略其中的一部分。
事务处理控制器200进行数据传输的事务处理层所涉及的处理。具体地说，事务处理控制器200控制诸如请求包、流包、应答包等的包传输，并控制由多个包结构的事务。
包产生&分析电路202负责由事务处理控制器200指示传输的包的生成，以及分析从目标侧接收到的包。具体地说，该包产生&分析电路202从接口电路92接收包头上的信息和数据信息，并且将包头和数据结合组成包。包产生&分析电路202把从目标侧接收到的包分成包头和数据，并分析接收到的包。
包产生&分析电路202包括：RGB弹性缓冲器204、包缓冲器206和多路复用器208(多路输出选择器)。从接口电路92接收到的RGB接口信号的信息输出到作为FIFO发挥功能的RGB弹性缓冲器204，并通过多路复用器208传输到发送器20。从接口电路92接收到的包信息(包头信息、数据信息)被输入到作为FIFO发挥功能的包缓冲器206，并通过多路复用器208传输到发送器20。从发送起20接收到的包信息通过多路复用器208和包缓冲器206传输到接口电路92。
接口电路92包括：RGB接口电路210、MPU接口电路220、串行接口电路230、多路复用器(多路输出选择器)232，写&读FIFO 240、以及传输控制器242和244。这些电路模块中某些可省略。这里，该RGB接口电路210、MPU接口电路220和串行接口电路230是用于分别与系统装置5之间进行RGB、MPU和串行接口处理的电路。
通过端子CNF[2:0]选择RGB接口时，RGB接口电路210即可工作。从系统装置5接收到的RGB接口信号如水平同步信号HSYNC、垂直同步信号VSYNC、时钟信号CLK和RGB数据信号D[17:0]等通过多路复用器232输出到RGB接口电路210。而且，RGB数据被暂时存储在作为FIFO发挥功能的弹性缓冲器212。信号检测器214执行水平同步信号或者垂直同步信号的边缘检测处理或者进行边缘检测信号和RGB数据信号的采集处理。
通过端子CNF[2:0]选择MPU接口时，MPU接口电路220即可工作。而且，从系统装置5的MPU接口信号如读信号RD、写信号WR、地址0信号A0、和数据信号D[17:0]等通过多路复用器232输入到MPU接口电路220。在进行读操作时，来自MPU接口电路220的读数据信号作为数据信号D[17:0]通过多路复用器232输出到系统总线。
通过端子CNF[2:0]选择串行接口时，串行接口电路230即可工作。从系统装置5接收到的串行接口信号如芯片选择信号SCS、读/写信号SR/W、地址0信号SA0、数据信号SIO和时钟信号SCK等输入到串行接口电路230。在进行读操作时，来自串行接口电路230的读数据信号作为SIO输出到系统总线。
通过MPU接口电路220或者串行接口电路230，系统装置5访问内部寄存器250，并且在该内部寄存器250上设置各种信息。通过传输控制器242和244，存储于写&读FIFO 240和内部寄存器250的信息传输到链路控制器90。例如，通过传输控制器244，存储于主机侧内部寄存器250的接口信息(定时信息)传输到链路控制器90，并发送到目标侧。从链路控制器90接收到的信息，通过传输控制器242和244，写入到写&读FIFO 240和内部寄存器250。
图18表示目标侧链路控制器100和接口电路110的构成例。链路控制器100包括事务处理控制器300和包产生&分析电路302。这些电路的某些可省略。
该事务处理控制器300执行数据传输的事务处理层所涉及的处理。该包产生&分析电路302执行由该事务处理控制器300指示传输的包的产生处理，以及分析从主机侧接收到的包的处理。具体地说，该包产生&分析电路302从接口电路110接收包头信息和数据信息，并通过将包头和数据结合组成包。包产生&分析电路302将从主机侧接收的包分为包头和数据，并分析接收到的包。
包产生&分析电路302包括：RGB弹性缓冲器304、接收包缓冲器306、发送包缓冲器307和多路复用器308(多路选择输出器)。通过多路复用器308从收发器40接收到的包的信息中的RGB接口信号的信息输入到作为FIFO发挥功能的RGB弹性缓冲器304，并传输到接口电路110(RGB接口电路310)。通过多路复用器308从收发器40接收到的包的信息输入到作为FIFO发挥功能的包缓冲器306，并传输到接口电路110。从接口电路110接收到的包的信息输入到包缓冲器307，并通过多路复用器308传输到收发器40。
接口电路110包括：RGB接口电路310、MPU接口电路320、串行接口电路330、内部寄存器接口电路340、以及多路复用器342和344(多路选择输出器)。这些中的某些可省略。
RGB接口电路310、MPU接口电路320和串行接口电路330是用于分别在连接到接口总线的装置LCD1、LCD2和GD之间进行RGB、MPU和串行接口处理的电路。内部寄存器接口电路340是用于将从主机侧传输来的信息(接口信息、定时信息)写入到内部寄存器350的电路。
从链路控制器100接收到的RGB接口信号上的信息(RGB数据、同步信号码)输入到RGB接口电路310。而且，RGB数据暂时存储于其功能相当于一个先进先出(FIFO)的弹性缓冲器312。RGB接口信号如垂直同步信号、水平同步信号、就绪信号、时钟信号和数据信号由信号发生器314产生，并通过多路复用器342作为信号FPFRAME、FPLINE、FPDRDY、FPSHIFT、和FPDAT[17:0]输出。
从链路控制器100接收到的MPU接口信号的信息(MPU数据)输入到MPU接口电路320。MPU接口信号如写(读)信号、数据信号和地址0信号等由信号发生器322产生，并通过多路复用器342作为信号FPFRAME(FPLINE)、FPDAT[17:0]和FPA0输出。芯片选择信号FPCS等由CS发生器324产生。通过多路复用器342和MPU接口电路320，来自与接口总线相连接的装置的读数据信号被传输到链路控制器100。
从链路控制器100接收到的串行接口信号的信息(串行数据)输入到串行接口总线330。串行接口信号如，地址0信号、读/写信号、数据信号和时钟信号等由信号发生器332产生，并通过多路复用器344和342作为信号FPA0、FPR/W、FPSIO和FPSCK输出。I2C接口电路334产生I2C的接口信号，并输出。从主机侧通过的SERIAL总线信号，通过多路复用器344和342作为信号FPA0、FPR/W、FPSIO和FPSCK输出到接口总线。
通过内部寄存器接口电路340，来自链路控制器100的目标侧的寄存器的信息(接口信息、定时信息)传输并写入内部寄存器350。
如图18(原文有误)所示，目标侧的接口电路110包括多路复用器342(344)，其输入与RGB接口电路310、MPU接口电路320和串行接口电路330(广义上是指第一～第N接口电路)的输出相连接，器输出与接口总线相连接。而且，多路复用器342选择RGB接口电路310、MPU接口电路320和串行接口电路330中的一个输出，并输出由选定的接口电路产生的接口信号到接口总线。这样，例如，接口电路310、320和330之一的输出可由包中设置的端口号码选定。
11.主机侧和目标侧RGB接口电路的构成例
下面，参照图19(A)，说明图17所示的主机侧的RGB接口电路210(信号检测器214)的配置实例。如图19(A)所示，RGB接口电路210包括边缘检测器400和410、以及采集电路420。
边缘检测器400检测来自系统装置5的水平同步信号HSYNC的边缘，并输出边缘检测信号HDET。边缘检测器410检测到来自系统装置5的垂直同步信号VSYNC边缘，并输出边缘检测信号VDET。这种情况下，根据内部寄存器250的设置决定检测上升沿还是下降沿。
根据时钟信号CLK，采集电路420执行边缘检测信号HDET和VDET、以及数据信号D[17:0]的采集处理。这里，CLK是从系统装置5传输来的时钟信号，是用于采集RGB数据的各像素数据的像素时钟信号。这样，在本实施例中，由于采集是基于频率不那么高的像素时钟信号CLK进行的，所以主机侧数据传输控制装置10的功耗可降低。
通过执行采集边缘检测信号HDET和VDET处理过程，采集电路420决定设置在包中的水平同步信号码(见图9)。当检测到如垂直同步信号的边缘检测信号VDET时，同步信号码设置为“1”(VS＝1、HS＝0)。当检测到水平同步信号的边缘检测信号HDET时，同步信号码设置为“2”(VS＝0、HS＝1)。当检测到垂直同步信号的边缘检测信号VDET以及水平同步信号的边缘检测信号HDET两个时，同步信号码设置为“3”(VS＝1，HS＝1)。这样同步信号码可设置在传输到目标侧的包的同步信号码域上。
采集电路420包括VDP/VNDP检测计数器422，该VDP/VNDP检测计数器422根据边缘检测信号HDET和VDET执行计数过程。而且，根据该计数器422的计数结果，采集电路420执行显示期间VDP和非显示期间VNDP的判断(辨别)处理。
参照图19(B)，描述图18所示的目标侧的RGB接口电路310(信号检测器314)的配置实例。如图19(B)所示，该RGB接口电路310包括定时发生器430和440。定时发生器430包括像素计数器432，计数发生器440包括像素计数器442和水平(行)计数器444。
该定时发生器430从链路控制器110接收RGB数据上的信息，从内部寄存器350接收定时信息(HDPS、HDP等)。根据像素计数器432的计数值，如图3(B)所示，定时发生器430产生并输出与作为像素时钟信号的FPSHIFT同步的数据信号FPDAT[17:0]。
定时发生器440从链路控制器100接收含有同步信号码的包头信息，从内部寄存器350接收定时信息(VT、VPW、VDPS、VDP、HT和HPW等)。而且，根据像素计数器442的计数值和水平(行)计数器444的计数值，所确定的(时限)，定时发生器440产生和输出如图3(A)和图3(B)所示的定时的垂直同步信号FPFRAME以及水平同步信号FPLINE。
如上所述，在本实施例中，由于RGB接口信号的定时按照内部寄存器350的定时信息进行微调，所以可降低功耗，提高数据传输效率。
12.电子设备
图20表示本实施例的电子设备的构成例。该电子设备包括在本实施例中描述的数据传输控制装置502、512、514、520和530。该电子设备包括：基带引擎500(广义是指通信装置)、应用引擎510(广义是指处理器)、相机540(广义是指摄像装置)和LCD 550(广义上是指显示装置)。换言之，图19所示的电子设备包括：目标侧数据传输控制装置520和530；通过串行总线与目标侧数据控制装置520和530相连的主机侧数据传输控制装置514；以及通过接口总线与目标侧数据传输控制装置520和530相连的一个或者多个装置540和550。电子设备的结构中某些电路可省略。根据这种结构，可使手机等具备照相功能和液晶LCD(liquid crystal display)的显示功能。但是，本实施例中的电子设备不限于手机，它可以适用于各种电子设备比如数码相机、PDA、电子笔记本、电子辞典或者其他便携信息终端设备。
如图20所示，本实施例所描述的串行传输在设置基带引擎500上的主机侧数据传输控制装置502和设置在应用引擎510(绘图引擎)上的目标侧传输控制装置512之间进行。本实施例的串行传输也可以在设置应用引擎510上的主机侧数据传输控制装置514和含有照相机接口电路522，或者该主机侧数据传输控制装置514和含有LCD接口电路532的数据传输控制装置520之间进行。
根据图20所示的结构，与以前的电子设备相比，可降低EMI噪声。另外，通过降低数据控制装置的体积和功耗耗，可进一步降低该电子设备的功耗。当电子设备是手机时，串行信号线可用作经过手机连接区(铰接区)的信号线，由此，实现安装的简单化。
此外，本发明并不限于上述实施例，可以有各种变形例。例如，在本说明书或者附图中，作为广义和同义术语(比如一个或者多个装置，第一～第N接口电路、接口信息)引用的术语(比如LCD1·LCD2·GD·RGB·MPU·串行接口电路、定时信息等)，也可以在说明书或附图的其他地方替换为广义和同义术语。
而且，数据传输控制装置和电子设备的配置和操作不限于上述实施例中的描述，可以有各种变形例。例如，在本实施例中，接口电路包括RGB接口电路、MPU接口电路和串行接口电路。但是，接口电路也可以不包括MPU接口电路或和串行接口电路。此外，也可以采用将目标侧数据传输控制装置的部分或者全部，安装在与连接在接口总线上的装置(LCD1、LCD2等)上。或者也可以将主机侧数据传输控制装置的一部分或者全部安装在系统装置上。
符号说明
5   系统装置            10   主机侧数据传输控制装置
20  收发器              30   目标侧数据传输控制装置
40  收发器              90   链路控制器
92  接口电路            100  链路控制器
110 接口电路            250  内部寄存器
310 RGB接口电路         320  MPU接口电路
330 串行接口电路        350  内部寄存器

Claims (11)

1.一种用于控制数据传输的数据传输控制装置，其特征在于包括：
链路控制器，用于分析通过串行总线从主机侧数据传输控制装置接收到的包；
接口电路，用于产生接口信号，并将产生的接口信号输出到接口总线；以及
内部寄存器，用于设置接口信息，所述接口信息用于规定从所述接口电路输出的接口信号的信号形式，
其中，所述接口电路包括分别用于产生接口信号的第一接口电路～第N接口电路，各接口信号的信号形式分别对应于在所述内部寄存器中设置的所述接口信息，其中，N为大于或等于2的整数。
2.根据权利要求1所述的数据传输控制装置，其特征在于：
根据通过串行总线从主机侧数据传输控制装置传输的包，将所述接口信息设置在所述内部寄存器中。
3.根据权利要求2所述的数据传输控制装置，其特征在于：
将所述接口信息设置在所述内部寄存器中后，通过串行总线从主机侧数据传输控制装置传输在数据域中已设置了数据的包，
所述接口电路根据在所述内部寄存器中设置的所述接口信息的信号形式输出接口信号，所述接口信号包含已设置在包中的数据信号。
4.根据权利要求1至3中任一项所述的数据传输控制装置，其特征在于：
通过串行总线从主机侧数据传输控制装置传输的包包括用于设定端口号码的端口号码域，以及
所述接口电路将端口作为目的地输出接口信号，所述端口是从与接口总线连接的一个或多个装置的端口中根据在包中已设置的所述端口号码选择的。
5.根据权利要求1至3中任一项所述的数据传输控制装置，其特征在于：
所述接口电路包括多路复用器，所述多路复用器的输入与所述第一接口电路～第N接口电路的输出连接，所述多路复用器的输出与接口总线连接，以及
所述多路复用器选择所述第一接口电路～第N接口电路的输出中的一个，并将由被选择的接口电路产生的接口信号输出到所述接口总线。
6.根据权利要求1至3中任一项所述的数据传输控制装置，其特征在于，所述第一接口电路～第N接口电路包括：
RGB接口电路，用于产生RGB接口的接口信号；
MPU接口电路，用于产生MPU接口的接口信号；以及
串行接口电路，用于产生串行接口的接口信号。
7.一种用于控制数据传输的数据传输控制装置，其特征在于包括：
接口电路，用于进行数据传输控制装置和系统装置之间的接口处理；
链路控制器，用于产生通过串行总线传输到目标侧数据控制装置的包；以及
内部寄存器，由所述系统装置通过所述接口电路访问所述内部寄存器，
其中，由所述系统装置在所述内部寄存器设置接口信息，所述接口信息用于规定由目标侧数据传输控制装置的接口电路输出的接口信号的信号形式，
所述链路控制器产生含有已设置在所述内部寄存器的所述接口信息的包，并且将生成的包通过串行总线发送至目标侧数据传输控制装置。
8.根据权利要求7所述的数据传输控制装置，其特征在于：
所述内部寄存器包括寄存传输开始寄存器，以及
当所述系统装置通过所述寄存传输开始寄存器指示传输开始时，所述链路控制器产生含有设置在所述内部寄存器的所述接口信息的包，并且将生成的包通过串行总线发送至目标侧数据传输控制装置。
9.根据权利要求7或8所述的数据传输控制装置，其特征在于：
在将含有所述接口信息的包发送至目标侧数据传输控制装置后，所述链路控制器产生在数据域上设置了数据的包，并将生成的包发送至目标侧数据传输控制装置。
10.一种电子设备，其特征在于包括：
目标侧数据传输控制装置；
主机侧数据传输控制装置，通过串行总线与所述目标侧数据传输控制装置连接；以及
一个或者多个装置，通过接口总线与所述目标侧数据传输控制装置连接，
其中，所述目标侧数据传输控制装置包括：
链路控制器，用于分析通过串行总线从所述主机侧数据传输控制装置接收到的包；
接口电路，用于产生接口信号，并将产生的接口信号输出到接口总线；以及
内部寄存器，用于设置接口信息，所述接口信息用于规定由所述接口电路输出的接口信号的信号形式，
其中，所述接口电路包括分别用于产生接口信号的第一接口电路～第N接口电路，各接口信号的信号形式分别对应于在所述内部寄存器中设置的所述接口信息，其中，N为大于或等于2的整数。
11.一种电子设备，其特征在于包括：
主机侧数据传输控制装置；
目标侧数据传输总线，通过串行总线与所述主机侧数据传输控制装置连接；以及
一个或者多个装置，通过接口总线与所述目标侧数据传输控制装置连接，
其中，所述主机侧数据传输控制装置包括：
接口电路，用于进行所述主机侧数据传输控制装置和系统装置的接口处理；
链路控制器，用于产生通过串行总线发送到所述目标侧数据控制装置的包；以及
内部寄存器，由所述系统装置通过所述接口电路访问所述内部寄存器，
其中，由所述系统装置在所述内部寄存器设置接口信息，所述接口信息用于规定由目标侧数据传输控制装置的接口电路输出的接口信号的信号形式，
所述链路控制器产生含有已设置在所述内部寄存器的所述接口信息的包，并且将生成的包通过串行总线发送至目标侧数据传输控制装置。
CNB2005100512886A 2004-03-09 2005-03-03 数据传输控制装置及电子设备 Active CN100363913C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2004066029 2004-03-09
JP2004066029A JP3835459B2 (ja) 2004-03-09 2004-03-09 データ転送制御装置及び電子機器

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN200710168184.2A Division CN101174251A (zh) 2004-03-09 2005-03-03 数据传输控制装置及电子设备

Publications (2)

Publication Number Publication Date
CN1667962A true CN1667962A (zh) 2005-09-14
CN100363913C CN100363913C (zh) 2008-01-23

Family

ID=34918294

Family Applications (2)

Application Number Title Priority Date Filing Date
CNB2005100512886A Active CN100363913C (zh) 2004-03-09 2005-03-03 数据传输控制装置及电子设备
CN200710168184.2A Pending CN101174251A (zh) 2004-03-09 2005-03-03 数据传输控制装置及电子设备

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN200710168184.2A Pending CN101174251A (zh) 2004-03-09 2005-03-03 数据传输控制装置及电子设备

Country Status (3)

Country Link
US (2) US7266629B2 (zh)
JP (1) JP3835459B2 (zh)
CN (2) CN100363913C (zh)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103024367A (zh) * 2011-09-21 2013-04-03 瑞萨电子(中国)有限公司 低压差分信号lvds接收器、发送器及lvds接收、发送处理方法
CN103118237A (zh) * 2011-11-16 2013-05-22 华晶科技股份有限公司 影像接收装置的接口电路及其数据传输方法
CN105512070A (zh) * 2015-12-02 2016-04-20 中国电子科技集团公司第四十一研究所 一种基于串行总线的控制系统
CN105843549A (zh) * 2014-11-13 2016-08-10 旺宏电子股份有限公司 用于执行错误侦测协议的存储器装置及方法

Families Citing this family (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3835459B2 (ja) * 2004-03-09 2006-10-18 セイコーエプソン株式会社 データ転送制御装置及び電子機器
JP3804665B2 (ja) * 2004-03-12 2006-08-02 セイコーエプソン株式会社 フレキシブル基板及び電子機器
US8418226B2 (en) * 2005-03-18 2013-04-09 Absolute Software Corporation Persistent servicing agent
JP2006317615A (ja) * 2005-05-11 2006-11-24 Toshiba Matsushita Display Technology Co Ltd 表示装置
JP2008270887A (ja) * 2007-04-16 2008-11-06 Murata Mach Ltd シリアル通信方法
US8049761B1 (en) * 2007-11-08 2011-11-01 Nvidia Corporation Bus protocol for transferring pixel data between chips
US7930455B2 (en) * 2008-12-19 2011-04-19 Caterpillar Inc. System and method for separating and communicating information-type data and signal-type data
DE102011079688A1 (de) * 2010-08-03 2012-04-05 Continental Teves Ag & Co. Ohg Kommunikationsverfahren mit Echo
US20120120967A1 (en) * 2010-11-12 2012-05-17 Ali Ghiasi Universal Serial Interface
US10013944B2 (en) * 2015-11-27 2018-07-03 Panasonic Liquid Crystal Display Co., Ltd. Display device and source driver for bit conversion of image data
US20190114132A1 (en) * 2017-10-12 2019-04-18 Qualcomm Incorporated Alternative display options for vehicle telltales
DE102019201533A1 (de) * 2019-02-07 2020-08-13 Robert Bosch Gmbh Systemkomponente mit konfigurierbarem Kommunikationsverhalten und Verfahren zum Betreiben einer solchen Systemkomponente
CN110148391A (zh) * 2019-03-29 2019-08-20 珠海亿智电子科技有限公司 一种避免图像显示撕裂的方法和终端设备
TWI733373B (zh) * 2020-03-16 2021-07-11 瑞昱半導體股份有限公司 影像播放系統及其具有同步資料傳輸機制的影像資料傳輸裝置及方法
CN112363759B (zh) * 2020-10-22 2022-10-14 海光信息技术股份有限公司 一种寄存器配置方法、装置、cpu芯片及电子设备

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4954951A (en) * 1970-12-28 1990-09-04 Hyatt Gilbert P System and method for increasing memory performance
US4782283A (en) * 1986-08-22 1988-11-01 Aida Corporation Apparatus for scan testing CMOS integrated systems
US5353412A (en) * 1990-10-03 1994-10-04 Thinking Machines Corporation Partition control circuit for separately controlling message sending of nodes of tree-shaped routing network to divide the network into a number of partitions
US5361363A (en) * 1990-10-03 1994-11-01 Thinking Machines Corporation Input/output system for parallel computer for performing parallel file transfers between selected number of input/output devices and another selected number of processing nodes
CN2198632Y (zh) * 1994-08-31 1995-05-24 北京自动化技术研究所 通讯网络卡
US5933261A (en) * 1995-06-26 1999-08-03 Canon Kabushiki Kaisha Information processing method and system
JP3927647B2 (ja) * 1997-04-21 2007-06-13 キヤノン株式会社 情報処理装置、情報処理方法及び情報処理システム
JPH11308301A (ja) * 1998-04-24 1999-11-05 Sony Corp シリアルインタフェース回路
US6201817B1 (en) * 1998-05-28 2001-03-13 3Com Corporation Memory based buffering for a UART or a parallel UART like interface
US6584536B1 (en) * 1998-10-07 2003-06-24 Texas Instruments Incorporated Bus transaction accelerator for multi-clock systems
KR100291035B1 (ko) * 1999-01-13 2001-05-15 윤종용 휴대용 무선 단말기를 위한 컬러 액정표시기 인터페이스 회로
JP2001092767A (ja) 1999-09-20 2001-04-06 Nec Wireless Networks Ltd マルチインタフェース制御装置
US6754185B1 (en) * 1999-09-27 2004-06-22 Koninklijke Philips Electronics N.V. Multi link layer to single physical layer interface in a node of a data communication system
JP4058888B2 (ja) 1999-11-29 2008-03-12 セイコーエプソン株式会社 Ｒａｍ内蔵ドライバ並びにそれを用いた表示ユニットおよび電子機器
US6574225B2 (en) * 2000-04-07 2003-06-03 Omneon Video Networks Clock recovery in a packet-based data network
US6507215B1 (en) * 2001-04-18 2003-01-14 Cygnal Integrated Products, Inc. Programmable driver for an I/O pin of an integrated circuit
US20030191863A1 (en) * 2001-07-02 2003-10-09 Globespanvirata Incorporated Communications system using rings architecture
US6809547B2 (en) * 2001-12-24 2004-10-26 Broadcom, Corp. Multi-function interface and applications thereof
JP3835459B2 (ja) * 2004-03-09 2006-10-18 セイコーエプソン株式会社 データ転送制御装置及び電子機器
JP3786121B2 (ja) * 2004-03-09 2006-06-14 セイコーエプソン株式会社 データ転送制御装置及び電子機器
JP3786120B2 (ja) * 2004-03-09 2006-06-14 セイコーエプソン株式会社 データ転送制御装置及び電子機器
JP3815482B2 (ja) * 2004-03-09 2006-08-30 セイコーエプソン株式会社 データ転送制御装置及び電子機器
JP3829851B2 (ja) * 2004-03-09 2006-10-04 セイコーエプソン株式会社 データ転送制御装置及び電子機器
US20060123457A1 (en) * 2004-12-03 2006-06-08 Broadcom Corporation Universal single chip set-top box
JP4075898B2 (ja) * 2005-03-23 2008-04-16 セイコーエプソン株式会社 データ転送制御装置及び電子機器
JP2006268260A (ja) * 2005-03-23 2006-10-05 Seiko Epson Corp データ転送制御装置及び電子機器

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103024367A (zh) * 2011-09-21 2013-04-03 瑞萨电子(中国)有限公司 低压差分信号lvds接收器、发送器及lvds接收、发送处理方法
CN103024367B (zh) * 2011-09-21 2017-02-22 瑞萨集成电路设计(北京)有限公司 低压差分信号lvds接收器、发送器及lvds接收、发送处理方法
CN103118237A (zh) * 2011-11-16 2013-05-22 华晶科技股份有限公司 影像接收装置的接口电路及其数据传输方法
CN105843549A (zh) * 2014-11-13 2016-08-10 旺宏电子股份有限公司 用于执行错误侦测协议的存储器装置及方法
CN105512070A (zh) * 2015-12-02 2016-04-20 中国电子科技集团公司第四十一研究所 一种基于串行总线的控制系统
CN105512070B (zh) * 2015-12-02 2018-07-06 中国电子科技集团公司第四十一研究所 一种基于串行总线的控制系统

Also Published As

Publication number Publication date
US20070260802A1 (en) 2007-11-08
CN100363913C (zh) 2008-01-23
CN101174251A (zh) 2008-05-07
US20050204087A1 (en) 2005-09-15
JP3835459B2 (ja) 2006-10-18
JP2005258575A (ja) 2005-09-22
US7266629B2 (en) 2007-09-04
US7467250B2 (en) 2008-12-16

Similar Documents

Publication Publication Date Title
CN1667962A (zh) 数据传输控制装置及电子设备
CN1667967A (zh) 数据传输控制装置及电子设备
CN1838102A (zh) 数据传输控制装置及电子设备
CN1156817C (zh) 内置ram驱动器及使用它的显示单元和电子仪器
CN1667966A (zh) 数据传输控制装置、电子设备及数据传输控制方法
CN100352168C (zh) 数据传输控制装置及电子机器
KR101223397B1 (ko) 데이터 처리 시스템 및 휴대 단말기 시스템
CN1838101A (zh) 数据传输控制装置及电子设备
CN1838065A (zh) 数据传输控制装置及电子设备
CN101334762B (zh) 用在计算机中的数据传输系统
CA2588722C (en) Digital data interface device message format
CN1838100A (zh) 数据传输控制装置及电子设备
CN1667964A (zh) 数据传输控制装置及电子设备
CN1841489A (zh) 显示驱动器及电子设备
CN1591382A (zh) 在pci－express扩展连接上的lpc处理桥接
CN1237455C (zh) 数据传输控制装置、电子设备、及数据传输控制方法
CN1940647A (zh) 液晶显示器件及其驱动方法
CN1771662A (zh) 数据传输控制装置及电子设备
CN1326131A (zh) 图象显示系统
CN1697011A (zh) 控制驱动器及显示装置
CN101145324A (zh) 半导体集成电路设备和移动终端设备
CN1532803A (zh) 视频装置和视频显示方法
JP2006210992A (ja) 携帯端末
CN1698079A (zh) 矩阵型显示装置及其显示方法
US20070008276A1 (en) Interface unit and interface transmission method thereof

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20220922

Address after: Irish Dublin

Patentee after: 138 East LCD Display Development Co.,Ltd.

Address before: Tokyo

Patentee before: Seiko Epson Corp.