CN1747460A - 延迟同步环电路，数字预失真型发射机以及无线基站 - Google Patents

Abstract

本发明提供能够正确地抽取出叠加在数字预失真型无线发射机的发射机输出上的非线性失真的延迟同步环电路、数字预失真型发射机以及无线基站的结构，本发明的延迟同步环电路的特征是具备：输入第1输入IQ信号Ir、Qr的可变延迟元件105；输入可变延迟元件的输出信号If、Qf以及基于第2输入IQ信号Ii、Qi的信号Id、Qd的减法器103；输入可变延迟元件的输出信号If、Qf的延迟比较器106；输入延迟比较器的输出信号进行平滑并且输出到可变延迟元件的平滑滤波器107，进行用于由可变延迟元件控制通过经过模拟电路单元在输出IQ信号中产生的失真的延迟控制，第1以及第2输入IQ信号的某一个是输出IQ信号Io、Qo进行数模变换，经过模拟电路单元，进而进行模数变换生成的信号，作为可变延迟元件，能够特别地使用IIR数字滤波器。

Description

延迟同步环电路，数字预失真型 发射机以及无线基站

技术领域

本发明涉及延迟同步环(延迟同步环，DLL)电路，特别是涉及在基带内补偿在模拟电路单元(例如功率放大单元)中发生的非线性失真的数字预失真电路中使用的适宜的延迟同步环电路，使用了该电路的数字预失真型发射机以及无线基站。

背景技术

近年来，伴随着便携电话的普及，必须有效利用电波资源，作为频率利用效率高的无线通信方式，CDMA1或者OFDM正在引起人们的注意。在这些基站发射机中，已知对于平均发送功率，发生大约10dB左右或者大于等于它的很大的瞬时最大功率。

另一方面，在基站发射机的功率放大单元中，具有虽然一般在大输出运行时可以得到高效率，但是由于输出饱和，线性发生恶化的性质。由于该非线性失真，发送频谱被扩展，对于其它频带产生干扰，因此在电波法规中严格地限制干扰波的发生量。

在基站发射机中，从装置尺寸或者运行成本的观点出发，理想的是提高功率发射单元的输出振幅，在高效的状态下运行，然而，在CDMA或者OFDM中具有易于发生非线性失真的倾向，因此难以进行高效的运行。

作为解决这种问题点的方法，考虑了各种通过失真补偿技术使功率放大单元线性化的方法，作为其中之一已知在基带内进行失真补偿的数字预失真。作为数字预失真的结构，以往有用FIR型数字滤波器构成延迟单元的结构(参照专利文献1：特开2001-189685号公报)。

发明内容

图3示出数字预失真型无线基站发射机的结构例，图4示出预失真单元303的结构例。

图3中，从控制单元300供给的发送信号进行调制单元301中的编码处理，由基带处理单元302进行限带，输出正交IQ信号Ii、Qi，由预失真单元303进行失真补偿处理，由D/A变换器304变换为模拟信号，由正交调制7305向无线频带进行频率变换，由功率放大单元306进行功率放大，通过天线共用器309，从天线310向空中发射电波。在大输出时，虽然在功率放大单元306中发生非线性失真，然而能够考虑为等效地在线性放大放大器307的输出上叠加了非线性失真。

为了有效地进行预失真，需要通过正确地把握非线性失真的发生量，正确地抵消功率放大单元306的非线性特性。为此，由混频器311把发送波向IF频带进行频率变换，由A/D变换器312向数字信号变换，由数字正交解调器313进行解调，反馈到预失真单元303。另外，作为解调单元的结构，已经说明了解调精度出色的数字IF方式，而除此以外也能够考虑以模拟正交解调为代表的各种结构。

其次，对于图4中的预失真单元303的结构进行说明。在图4的延迟器104中，输出把第1输入信号Ii、Qi延迟了抽样周期的整数(n)倍后的信号Id、Qd。在减法器103中计算信号Id、Qd与第2输入信号Ir、Qr的差。根据该差信号，控制预失真器101使得在自适应处理单元102中使差信号成为0。作为自适应处理，通常使用基于梯度法的最小均方算法或者递归最小平方算法的使平方误差即失真功率最小的算法。

如果在减法器103中正确地抽取出了非线性失真，则作为上述自适应处理的结果，降低非线性失真。然而，如果非线性失真抽取不完全，则即使假如非线性失真是零状态，也没有完全去除差信号，因此将产生控制误差。即，为了有效地进行预失真，需要由延迟器104修正从预失真器101至正交解调器313的信号路径的延迟。

然而，由于前者的延迟量经过模拟元件，因此不一定成为抽样周期的整数倍，而后者的延迟量由于在锁存电路中生成，仅能够生成抽样周期的整数倍的延迟。即，如果把前者的延迟量分解为抽样周期的整数倍的成分n和小于一个抽样的成分a，则虽然能够修正n，但是难以修正a。

上述专利文献1公开了用于修正这种小于一个抽样周期的延迟量a的技术。这里，作为发生小于一个抽样的延迟的装置，使用FIR滤波器。在该例中由于在失真补偿动作开始之前决定延迟时间，因此对于延迟的时间变动的跟踪性差。为此，还公开了构成控制A/D变换器312的时钟相位延迟同步环的例子。

在以往技术中记述的由FIR滤波器构成的延迟修正单元中，振幅特性成为平坦的仅是抽头系数为[00.....010.....00]的情况，当设定小于一个抽样的延迟时，由于本质上在振幅特性中发生波动，因此在通过减法进行的失真抽取中破坏正确性这一点是一个问题。另外，由于用FIR实现，因此具有添加了比较大的无用延迟(在以往的实施例中是大于等于16个抽样)的倾向，成为阻碍自适应处理高速化的主要原因。

另外，在以往技术中记述的延迟同步环中，除去图3的结构以外，需要添加用于控制A/D变换器312的时钟的D/A变换器、平滑滤波器和VCO这样的模拟部件也成为一个问题。另外，除去增大模拟部件数量以外，受到D/A变换器的量子噪声或者VCO的热噪声的影响，还易于在时钟中发生跳动，进而，由于偏置电压的影响，在控制电压的保持能力弱，没有信号时易于失步这样的性能方面的问题。

本发明是为解决上述以往的问题而完成的，如果示出其代表性的一例则如下。

即，本发明的延迟同步环电路的特征是构成为具备输入第1输入IQ信号的可变延迟元件；连接到上述可变延迟元件的输出端子，输入该可变延迟元件的输出信号以及基于第2输入IQ信号的信号的减法器；连接到上述可变延迟元件的输出端子，输入该可变延迟元件的输出信号的延迟比较器；连接到上述延迟比较器的输出端子以及上述可变延迟元件的输入端子，输入上述延迟比较器的输出信号进行平滑，把平滑了的信号输出到上述可变延迟元件平滑滤波器，上述第1以及第2输入IQ信号的某一个是把输出IQ信号进行数模变换，经过模拟电路单元，进而进行模数变换所生成的信号，进行用于由上述可变延迟元件控制通过经由上述模拟电路单元在上述输出IQ信号中生成的失真的延迟控制。

特别是，作为可变延迟元件通过使用IIR滤波器，能够从延迟同步环去除模拟部件完全数字化，因此不仅减少模拟部件数量，而且能够避免跳动或者失步等问题。另外，这种情况下，由于没有使用FIR滤波器，因此能够使振幅特性几乎完全平坦，还能够把无用延迟抑制得极小。

如果依据本发明的延迟同步环电路，则对于两种信号之间的延迟，也能够几乎正确地进行修正即使是小于一个抽样周期的微小延迟。

附图说明

图1示出本发明的第1实施例。

图2示出本发明的第2实施例。

图3示出预失真型无线基站发射机的结构。

图4示出预失真器的结构。

图5示出延迟比较、平滑块的结构例。

图6示出IIR滤波器的结构例(点阵2次全带通形)。

图7示出群延迟最大平坦化了时的群延迟特性。

图8示出宽带化到频带fs/4时的群延迟特性。

图9示出本发明的第3实施例。

具体实施方式

[实施例1]

以下，使用附图说明本发明的第1实施例。图1的结构成为在图4的结构添加了延迟比较器106、平滑滤波器107和IIR滤波器105的结构。延迟比较器106输出对应于使第1输入信号Ii、Qi延迟了的信号Id、Qd与IIR滤波器105的输出的If、Qf的延迟差的信号。平滑滤波器107输出去除了包含在延迟比较器106的输出中的高频随机成分的信号P。IIR滤波器105是对于第2输入信号Ir、Qr起作用的滤波电路，根据信号P使延迟量变化。

图5示出延迟比较器106和平滑滤波器107的结构例。首先，分别从基准信号Id、Qd和输入信号If、Qf求瞬时功率Wd、Wf。瞬时功率可以计算IQ的平方和。接着，由单位延迟203预先使瞬时功率Wd延迟一个抽样，由乘法器206计算与瞬时功率Wf的积。与此不同，由单位延迟204和205使瞬时功率Wf延迟两个抽样，由乘法器207计算与它们的积。通过由减法器208计算乘法器206的输出与乘法器207的差，能够进行基于信号相关性的延迟比较。其中，延迟比较器106的输出中在时间平均值中包含延迟信息，而由于除此以外还包括含信号起因的高频随机成分，因此由平滑滤波器107平滑后输出信号P。作为平滑滤波器107的结构例，能够使用由加法器209、单位延迟210和常数倍器211构成的积分器。在无信号时，由于延迟比较器106的输出成为零，因此平滑滤波器107的输出积分的结果虽然保持恒定值，但由于是数字电路因此保持能力是完全的。

其次，说明IIR滤波器。IIR滤波器的结构可以考虑多种，而作为一例，可以举出图6所示那样的点阵二次全带通滤波器。其传递函数成为式1，振幅特性不依赖于频率是恒定的，群延迟特性根据乘法系数P1和P2这两个参数发生变化。

【式1】

$\frac{\mathrm{Iout}\left(z\right)}{\mathrm{Iin}\left(z\right)}=\frac{\mathrm{Qout}\left(z\right)}{\mathrm{Qin}\left(z\right)}=\frac{P1+P2(1+P1)z^{-1}+z^{-2}}{1+P2(1+P1)z^{-1}+P1z^{-2}}$

为了构成反馈环，需要使得由单一的中间变量P进行控制。因此，设定基于单一中间变量P的函数P1＝F1(P)和P2＝F2(P)，通过在P1和P2中提供适当的约束条件得到单一参数。另一方面，在IIR滤波器中由于本质上不能够得到直线相位特性(群延迟平坦特性)，因此需要近似地实现这一点。从而，需要提供群延迟平坦特性确定上述的约束条件。其中，由于根据近似的方法可以考虑各种确定方法，因此以下示出两个例子。

作为第1例，如果把低频带的群延迟特性确定为最大平坦，则F1(P)和F2(P)成为式2。

【式2】

$F1\left(P\right)=\frac{P(P+1)}{8-P}\≅0.12P+0.12P^2$

$F2\left(P\right)=\frac{P(P-8)}{8+P^2}\≅-1.04P-0.03P^2$

这时，以中间变量P为参数描绘群延迟特性的是图7的频率特性。虽然低频中的群延迟平坦度极其良好，但是伴随着频率的增大，延迟发生很大变动。

作为第2例，如果添加f＝0的群延迟量与f＝fs/4的群延迟量相等这样的条件，则F1(P)和F2(P)成为式3。

【式3】

$F1\left(P\right)=\frac{P(P+1)}{4-P}\≅0.23P+0.24P^2$

$F2\left(P\right)=\frac{P(P-4)}{4+P^2}\≅-1.08P-0.06P^2$

这时，把中间变量P作为参数描绘出群延迟特性的是图8的频率特性。从f＝0到f＝fs/4群延迟发生一些波动，然而如果允许该波动则可以视为比第1例的频带宽。

每种情况下，通过使中间变量P在-1到0的范围内变动，则能够使延迟量从一个抽样到两个抽样连续变化。

另外，函数F1(P)和F2(P)的精密式由四则运算构成，因此能够用数字电路实现，而如式2以及式3记述的那样通过进行多项式近似，仅成为乘法和加法，能够简化运算。进而，如果预先把函数对应关系保存在表中，则能够不进行运算而实现。

如果依据本实施例，则由于用延迟比较器106、平滑滤波器107和IIR滤波器105构成延迟同步环，通过把延迟器104的延迟量设定为(n+1)，能够使延迟器104的输出与IIR滤波器105的定时一致，因此在减法器103中能够进行失真成分的正确抽取。另外，与以往技术不同，由于完全数字化，因此抗噪声影响的能力强，在无信号时由于不受偏置的影响保持平滑滤波器107的输出，因此不会失步。进而，由于不使用FIR滤波器，因此原理上振幅特性是平坦的，能够把无用延迟抑制得极小。

【实施例2】

其次使用图2说明本发明的第2实施例。图2的结构成为代替延迟器104使用了IIR滤波器105的结构。延迟比较器106输出对应于第1输入信号Ir、Qr与IIR滤波器105的输出If、Qf的延迟差的信号。平滑滤波器107输出去除了包含在延迟比较器106的输出中的高频随机成分的信号P。IIR滤波器105是对于第2输入信号Ii、Qi起作用的滤波电路，根据信号P使延迟量变化。图2示出把IIR滤波器子做成二级结构的情况，而本发明并不限于这种情况。即，IIR滤波器既可以用一级构成，另外也可以用大于等于三级(一般是n级)构成(n是大于等于1的整数)。如果用n级构成，则从最末级的要素IIR滤波器的输出端子作为If、Qf可以得到n级的各要素IIR滤波器的延迟量的总和。

另外，本实施例不限于图2所示的结构，也包括其它各种变形。例如，虽然示出把IIR滤波器105配置在预失真器101的前级的结构，但是本实施例不限于这种结构，也可以配置在预失真器101的后级，还可以把配置在前级的部分和配置在后级的部分组合起来，分割配置在这些位置中的某些位置上。

如果依据本实施例，则能够广泛地获得延迟量的可变幅度的同时，能够使从预失真器101至减法器103的信号路径的延迟量成为最小。另外，与以往技术不同，由于完全数字化，因此抗噪声影响的能力强，在无信号时，由于不受偏置的影响保持平滑滤波器107的输出，因此不会失步。进而，由于不使用FIR滤波器，因此原理上振幅特性是平坦的，能够把无用延迟抑制得极小。

【实施例3】

其次，使用图9说明本发明的第3实施例。图9中，作为可变延迟元件，代替使用IIR滤波器，使用把平滑滤波器107的输出进行二值量化的量化器108，以及根据量化器108的输出值能够选择零抽样延迟以及一个抽样延迟的某一方(选择性地切换)的切换式延迟器109。延迟比较器106输出对应于使第1输入信号Ii、Qi延迟后的信号Id、Qd与切换式延迟器109的输出If、Qf的延迟差的信号。平滑滤波器107输出去除了包含在延迟比较器106的输出中的高频随机成分后的信号P。把该信号P输入到量化器108，进行二值量化后把与信号P相对应的二值的输出值(例如0或者1)输出到切换式延迟器109。切换式延迟器109根据与信号P相对应的二值的输入值(例如0或者1)使第2输入信号Ir、Qr的延迟量变化，输出If、Qf。

如果依据本实施例，则由于当零抽样延迟时延迟量不足，一个抽样延迟时延迟量过多，因此作为反馈的作用，通过熟知的σδ(西格码得儿塔)调制自动地进行延迟量的切换，能够在平均意义下设定小于一个抽样的延迟量a。由此，与信号频带相比较，通过充分高速地进行延迟量切换，能够不使用IIR滤波器而得到与第1实施例相同的效果。

【实施例4】

其次，使用图3说明本发明的第4实施例。本实施例是适用了本发明的延迟同步环电路的数字预失真型发射机(无线基站发射系统)的一个例子。从控制单元300供给的发送信号进行调制单元301中的编码处理，由基带处理单元302进行限带输出正交IQ信号Ii、Qi，由预失真单元303进行失真补偿处理，由D/A变换器304变换为模拟信号，由正交调制器305向无线频带进行频率变换，由功率放大器306进行功率放大，通过天线共用器309从天线310向空中发射电波。在预失真单元303中适用上述第1～3的实施例的某一个，或者它们的各种变形。在大输出时虽然在功率放大器306中发生非线性失真，然而能够等价地考虑为在线形放大器307的输出上叠加了非线性失真。

为了有效地进行预失真，需要通过正确地把握非线性失真失真量，正确地抵消功率放大单元3065的非线性特性。因此，由混频器311把发送波向IF频带进行频率变换，由A/D变换器312向数字信号变换，由数字正交解调器313进行解调，向预失真单元303反馈。另外，作为解调单元的结构考虑各种结构这一点与以往相同。

如果依据本实施例，则由于通过在数字预失真型发射机中使用本发明的延迟同步环电路，能够正确地抽取出在功率放大单元306中发生的非线性失真，因此能够进行出错少的失真补偿。

【实施例5】

其次，使用图3说明本发明的第5实施例。本实施例是把上述第4实施例所示的数字预失真型发射机适用在发射系统中的无线基站的一个例子。本实施例在上述第4实施例的结构的基础上，进而在天线共用器309上连接了接收系统的例子的结构。天线共用器309输入由发射系统的功率放大单元306进行了功率放大后的发送信号，在天线310上输出该发射信号，另一方面，把从天线310接收的接收信号输出到接收系统。作为接收系统的具体结构，能够适用熟知的各种形态。

如果依据本实施例，则由于修正信号延迟的影响，正确地抽取出非线性失真，因此能够降低在自适应处理中的控制误差，提高线性。从而，即使在大振幅时也适宜地进行非线性失真补偿，因此能够进行大振幅输出，能够进行高效状态下的运行。

Claims (21)

1.一种延迟同步环电路，其特征在于：

构成为具备

输入第1输入IQ信号的可变延迟元件；

连接到上述可变延迟元件的输出端子，输入该可变延迟元件的输出信号以及基于第2输入IQ信号的信号的减法器；

连接到上述可变延迟元件的输出端子，输入该可变延迟元件的输出信号的延迟比较器；以及

连接到上述延迟比较器的输出端子以及上述可变延迟元件的输入端子，输入上述延迟比较器的输出信号进行平滑，把平滑了的信号输出到上述可变延迟元件的平滑滤波器，

其中，上述第1以及第2输入IQ信号的某一个是把输出IQ信号进行数模变换，经过模拟电路单元，进而进行模数变换所生成的信号，

进行用于由上述可变延迟元件抑制因经由上述模拟电路单元，而在上述输出IQ信号中生成的失真的延迟控制。

2.根据权利要求1所述的延迟同步环电路，其特征在于：

上述可变延迟元件是IIR滤波器。

3.根据权利要求2所述的延迟同步环电路，其特征在于：

构成为使得

把上述输出IQ信号进行数模变换，经过上述模拟电路单元，进而进行模数变换生成上述第1输入IQ信号，

上述第2输入IQ信号由对于输入信号提供抽样周期的整数倍延迟的延迟器进行延迟，该延迟器的输出信号输入到上述减法器以及上述延迟比较器，

上述延迟比较器把对应于上述延迟器的输出信号与上述IIR滤波器的输出信号的延迟差的信号输出到上述平滑滤波器，

根据上述平滑滤波器的输出，控制上述IIR滤波器内部的乘法器系数。

4.根据权利要求2所述的延迟同步环电路，其特征在于：

上述IIR滤波器通过至少一级或一级以上的要素IIR滤波器的串联连接构成，从最末级要素IIR滤波器的输出端子输出上述要素IIR滤波器各自的延迟量的总和。

5.根据权利要求4所述的延迟同步环电路，其特征在于：

构成为使得

由上述IIR滤波器延迟上述第1输入IQ信号，该IIR滤波器的输出信号输入到上述减法器以及上述延迟比较器，

把上述输出IQ信号进行数模变换，经过上述模拟电路单元，进而进行模数变换生成上述第2输入IQ信号，

上述延迟比较器把对应于上述IIR滤波器的输出信号与上述第2输入IQ信号的延迟差的信号输出到上述平滑滤波器，

根据上述平滑滤波器的输出，控制构成上述IIR滤波器的上述要素IIR滤波器各自的内部的乘法器系数。

6.根据权利要求1所述的延迟同步环电路，其特征在于：

上述可变延迟元件具备把上述平滑滤波器的输出信号进行二值量化的量化器，以及构成为根据该量化器的输出值可选择地构成零抽样延迟以及一个抽样延迟的某一个的切换式延迟器。

7.根据权利要求6所述的延迟同步环电路，其特征在于：

构成为使得

把上述输出IQ信号进行数模变换，经过上述模拟电路单元，进而进行模数变换生成上述第1输入IQ信号，

上述第2输入IQ信号由对于输入信号提供抽样周期的整数倍延迟的延迟器进行延迟，该延迟器的输出信号输入到上述减法器以及上述延迟比较器，

上述延迟比较器把对应于上述延迟器的输出信号与上述切换式延迟器的输出信号的延迟差的信号输出到上述平滑滤波器，

根据上述平滑滤波器的输出，切换上述切换式延迟内部的延迟量。

8.一种数字预失真型发射机，其特征在于：

构成为具备

连接到通信线路上，输入经过该通信线路供给的发送信号的控制单元；

连接到该控制单元，输入从该控制单元供给的发送信号进行编码处理的调制单元；

连接到该调制单元，输入从该调制单元供给的被调制了的发送信号进行限带，输出正交IQ信号的基带处理单元；

连接到该基带处理单元，输入从该基带处理单元供给的正交IQ信号进行失真补偿处理的预失真单元；

连接到该预失真单元，输入从该预失真单元供给的被失真补偿处理了的发送信号，变换为模拟信号的D/A变换器；

连接到该D/A变换器，输入从该D/A变换器供给的模拟信号，向无线频带进行频率变换的正交调制器；

连接到该正交调制器，输入从该正交调制器供给的无线频率的发送信号，对于该发送信号进行功率放大的功率放大器；

电连接到该功率放大器，把从该功率放大器供给的被功率放大了的发送信号作为电波发射的天线；

连接到该功率放大器，输入从该功率放大器供给的被功率放大了的发送信号，向中频带进行频率变换的混频器；

连接到该混频器，输入从该混频器供给的中频信号，变换为数字信号的A/D变换器；以及

连接在该A/D变换器与上述预失真单元之间，输入从上述A/D变换器供给的数字信号进行解调，把被解调了的数字信号输出到上述预失真单元的数字正交解调器，

上述预失真单元构成为具备

输入第1输入IQ信号的可变延迟元件；

连接到上述可变延迟元件的输出端子，输入该可变延迟元件的输出信号以及基于第2输入IQ信号的信号的减法器；

连接到上述可变延迟元件的输出端子，输入该可变延迟元件的输出信号的延迟比较器；

连接到上述延迟比较器的输出端子以及上述可变延迟元件的输入端子，输入上述延迟比较器的输出信号进行平滑，把被平滑了的信号输出到上述可变延迟元件的平滑滤波器，

上述第1以及第2次输入IQ信号的某一个是上述数字正交解调器的输出信号，

进行用于由上述可变延迟元件抑制因上述功率放大器在上述发送信号中产生的失真的延迟控制。

9.根据权利要求8所述的数字预失真型发射机，其特征在于：

上述可变延迟元件是IIR滤波器。

10.根据权利要求9所述的数字预失真型发射机，其特征在于：

构成为使得

把上述输出IQ信号进行数模变换，经过上述模拟电路单元，进而进行模数变换生成上述第1输入IQ信号，

上述第2输入IQ信号由对于输入信号提供抽样周期的整数倍延迟的延迟器进行延迟，该延迟器的输出信号输入到上述减法器以及上述延迟比较器，

上述延迟比较器把对应于上述延迟器的输出信号与上述IIR滤波器的输出信号的延迟差的信号输出到上述平滑滤波器，

根据上述平滑滤波器的输出，控制上述IIR滤波器内部的乘法器系数。

11.根据权利要求9所述的数字预失真型发射机，其特征在于：

上述IIR滤波器通过至少一级或一级以上的要素IIR滤波器的串联连接构成，从最末级要素IIR滤波器的输出端子输出上述要素IIR滤波器各自的延迟量的总和。

12.根据权利要求11所述的数字预失真型发射机，其特征在于：

构成为使得

上述第1输入IQ信号由上述IIR滤波器进行延迟，该IIR滤波器的输出信号输入到上述减法器以及上述延迟比较器，

把上述输出IQ信号进行数模变换，经过上述模拟电路单元，进而进行模数变换生成上述第2输入IQ信号，

上述延迟比较器把对应于上述IIR滤波器的输出信号与上述第2输入IQ信号的延迟差的信号输出到上述平滑滤波器，

根据上述平滑滤波器的输出，控制构成上述IIR滤波器的上述要素IIR滤波器各自的内部的乘法器系数。

13.根据权利要求8所述的数字预失真型发射机，其特征在于：

上述可变延迟元件具备把上述平滑滤波器的输出信号进行二值量化的量化器，以及构成为根据该量化器的输出值可选择零抽样延迟以及一个抽样延迟的某一方的切换式延迟器。

14.根据权利要求13所述的数字预失真型发射机，其特征在于：

构成为使得

把上述输出IQ信号进行数模变换，经过上述模拟电路单元，进而进行模数变换生成上述第1输入IQ信号，

上述第2输入IQ信号由对于输入信号提供抽样周期的整数倍延迟的延迟器进行延迟，该延迟器的输出信号输入到上述减法器以及上述延迟比较器，

上述延迟比较器把对应于上述延迟器的输出信号与上述切换式延迟器的输出信号的延迟差的信号输出到上述平滑滤波器，

根据上述平滑滤波器的输出，切换上述切换式延迟器内部的延迟量。

15.一种无线基站，其特征在于：

构成为具备

连接到通信线路上，输入经过该通信线路供给的发送信号的控制单元；

连接到该控制单元，输入从该控制单元供给的发送信号进行编码处理的调制单元；

连接到该调制单元，输入从该调制单元供给的被调制了的发送信号进行限带，输出正交IQ信号的基带处理单元；

连接到该基带处理单元，输入从该基带处理单元供给的正交IQ信号进行失真补偿处理的预失真单元；

连接到该预失真单元，输入从该预失真单元供给的被失真补偿处理了的发送信号，变换为模拟信号的D/A变换器；

连接到该D/A变换器，输入从该D/A变换器供给的模拟信号，向无线频带进行频率变换的正交调制器；

连接到该正交调制器，输入从该正交调制器供给的无线频率的发送信号，对于该发送信号进行功率放大的功率放大器；

连接到该功率放大器的输出端子以及接收系统的输入端子，输入从该功率放大器供给的被功率放大了的发送信号输出到天线，并且接收从该天线供给的接收信号，输出到上述接收系统的天线共用器；

连接到该功率放大器，输入从该功率放大器供给的被功率放大了的发送信号，向中频带进行频率变换的混频器；

连接到该混频器，输入从该混频器供给的中频信号，变换为数字信号的A/D变换器；

连接在该A/D变换器与上述预失真单元之间，输入从上述A/D变换器供给的数字信号进行解调，把被解调了的数字信号输出到上述预失真单元的数字正交解调器，

上述预失真单元构成为具备

输入第1输入IQ信号的可变延迟元件；

连接到上述可变延迟元件的输出端子，输入该可变延迟元件的输出信号以及基于第2输入IQ信号的信号的减法器；

连接到上述可变延迟元件的输出端子，输入该可变延迟元件的输出信号的延迟比较器；

连接到上述延迟比较器的输出端子以及上述可变延迟元件的输入端子，输入上述延迟比较器的输出信号进行平滑，把被平滑了的信号输出到上述可变延迟元件的平滑滤波器，

上述第1以及第2输入IQ信号的某一个是上述数字正交解调器的输出信号，

进行用于由上述可变延迟元件抑制因上述功率放大器在上述发送信号中产生的失真的延迟控制。

16.根据权利要求15所述的无线基站，其特征在于：

上述可变延迟元件是IIR滤波器。

17.根据权利要求16所述的无线基站，其特征在于：

构成为使得

把上述输出IQ信号进行数模变换，经过上述模拟电路单元，进而进行模数变换生成上述第1输入IQ信号，

上述第2输入IQ信号由对于输入信号提供抽样周期的整数倍延迟的延迟器进行延迟，该延迟器的输出信号输入到上述减法器以及上述延迟比较器，

上述延迟比较器把对应于上述延迟器的输出信号与上述IIR滤波器的输出信号的延迟差的信号输出到上述平滑滤波器，

根据上述平滑滤波器的输出，控制上述IIR滤波器内部的乘法器系数。

18.根据权利要求16所述的无线基站，其特征在于：

上述IIR滤波器通过至少一级或一级以上的要素IIR滤波器的串联连接构成，从最末级要素IIR滤波器的输出端子输出上述要素IIR滤波器各自的延迟量的总和。

19.根据权利要求18所述的无线基站，其特征在于：

构成为使得

上述第1输入IQ信号由上述IIR滤波器延迟，该IIR滤波器的输出信号输入到上述减法器以及上述延迟比较器，

把上述输出IQ信号进行数模变换，经过上述模拟电路单元，进而进行模数变换生成上述第2输入IQ信号，

上述延迟比较器把对应于上述IIR滤波器的输出信号与上述第2输入IQ信号的延迟差的信号输出到上述平滑滤波器，

根据上述平滑滤波器的输出，控制构成上述IIR滤波器的上述要素IIR滤波器各自的内部的乘法器系数。

20.根据权利要求15所述的无线基站，其特征在于：

上述可变延迟元件具备把上述平滑滤波器的输出信号进行二值量化的量化器，以及构成为根据该量化器的输出值可选择零抽样延迟以及一个抽样延迟的某一方的切换式延迟器。

21.根据权利要求20所述的无线基站，其特征在于：

构成为使得

把上述输出IQ信号进行数模变换，经过上述模拟电路单元，进而进行模数变换生成上述第1输入IQ信号，

上述第2输入IQ信号由对于输入信号提供抽样周期的整数倍延迟的延迟器进行延迟，该延迟器的输出信号输入到上述减法器以及上述延迟比较器，

上述延迟比较器把对应于上述延迟器的输出信号与上述切换式延迟器的输出信号的延迟差的信号输出到上述平滑滤波器，

根据上述平滑滤波器的输出，切换上述切换式延迟器内部的延迟量。

Images