CN102843129A - 锁相环、微波调制解调器及相跳抑制方法 - Google Patents
锁相环、微波调制解调器及相跳抑制方法 Download PDFInfo
- Publication number
- CN102843129A CN102843129A CN2012103192080A CN201210319208A CN102843129A CN 102843129 A CN102843129 A CN 102843129A CN 2012103192080 A CN2012103192080 A CN 2012103192080A CN 201210319208 A CN201210319208 A CN 201210319208A CN 102843129 A CN102843129 A CN 102843129A
- Authority
- CN
- China
- Prior art keywords
- phase
- loop bandwidth
- modulation mode
- error
- parameter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000000034 method Methods 0.000 title claims abstract description 28
- 238000012545 processing Methods 0.000 claims abstract description 22
- 238000001914 filtration Methods 0.000 claims abstract description 17
- 238000012937 correction Methods 0.000 claims description 54
- 230000001629 suppression Effects 0.000 claims description 10
- 230000010354 integration Effects 0.000 claims description 3
- 230000004044 response Effects 0.000 abstract description 7
- 230000000694 effects Effects 0.000 abstract description 4
- 238000010586 diagram Methods 0.000 description 11
- 238000013499 data model Methods 0.000 description 6
- 230000003111 delayed effect Effects 0.000 description 6
- 230000001934 delay Effects 0.000 description 4
- 230000008569 process Effects 0.000 description 4
- 230000008859 change Effects 0.000 description 3
- 238000010009 beating Methods 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 230000006355 external stress Effects 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
Images
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Abstract
本发明公开了一种锁相环、微波调制解调器及相跳抑制方法，属于电路控制领域。所述锁相环包括：误差校正模块、鉴相器、参数选择模块、延时调整模块、滤波器和控制振荡器；所述参数选择模块，用于根据所述当前调制模式选择相应的环路带宽参数；所述延时调整模块，用于对所述鉴相器误差或所述环路带宽参数进行延时；所述滤波器，用于根据所述参数选择模块选择的环路带宽参数对所述鉴相器获得的鉴相器误差进行滤波处理。本发明通过根据当前调制模式选择环路带宽参数，同时对环路带宽参数或鉴相器误差进行延时处理，从而解决了环路带宽参数在调制模式变化时有响应延时的问题，达到降低调制解调器误码率，减小性能上存在的风险的效果。
Description
技术领域
本发明涉及电路控制领域，特别涉及一种锁相环、微波调制解调器及相跳抑制方法。
背景技术
随着通信以及电路控制领域的不断发展，很多调制解调器可以同时支持多种调制模式。当调制解调器的调制模式改变时，需要随之改变相应的电路参数以获得最优的性能。
以微波调制解调器为例，当ODU（OutdoorUnit，室外单元）受到外部应力（比如振动，温度变化等）时，其发送给微波调制解调器的信号频点会在短时间内发生了突变，这种突变被称为相跳。
微波调制解调器对ODU的相跳抑制主要是通过锁相环来实现的。请参见图1所示的锁相环结构图，其中，鉴相器102计算实际接收到的信号与理想信号之间的误差（鉴相器误差），并将鉴相器误差传输给滤波器103进行后续处理，压控振荡器104根据滤波器的滤波处理结果生成校正信号，误差校正模块101根据校正信号对收到的信号进行校正，如此反复循环以达到抑制相跳的目的。锁相环抑制相跳的能力是由图1中二阶环路滤波器的环路带宽参数，即增益因子kr、比例因子kp和积分因子ki的值决定的。环路带宽参数越大，抑制相跳的能力越强，但是锁相环环路的稳定性越差，因此，环路带宽参数的选择需要根据多方面性能折衷。
现有的相跳抑制方法，由调制解调器自适应提取出当前链路中工作的调制模式并上报给软件，由软件根据调制模式确定环路带宽参数，以便锁相环中的滤波器根据软件确定的环路带宽参数对鉴相器误差进行滤波处理。
在实现本发明的过程中，发明人发现现有技术至少存在以下问题：
通过软件修改环路带宽参数的方法，从设备将工作模式上报软件到软件确定环路带宽参数的过程中会有延时，当调制模式发生变化时，环路带宽参数无法及时的响应调制模式的变化，在环路带宽参数延时的时间段内调制解调器的误码率较高，在性能上存在较高风险。
发明内容
为了解决现有技术中调制模式改变时环路带宽参数响应延时，调制解调器误码率较高，性能上存在较高风险的问题，本发明实施例提供了一种锁相环、微波调制解调器及相跳抑制方法。所述技术方案如下：
一方面，提供了一种锁相环，所述锁相环包括：误差校正模块、鉴相器、参数选择模块、延时调整模块、滤波器和控制振荡器；
所述误差校正模块，用于根据校正信号对输入的数据进行校正，获得校正后的数据；
所述鉴相器，用于根据当前调制模式对所述误差校正模块校正后的数据进行误差鉴相，获得鉴相器误差；
所述参数选择模块，用于根据所述当前调制模式选择相应的环路带宽参数；
所述延时调整模块，用于对所述鉴相器误差或所述环路带宽参数进行延时，以便所述鉴相器误差和所述环路带宽参数同时到达所述滤波器；
所述滤波器，用于根据所述参数选择模块选择的环路带宽参数对所述鉴相器获得的鉴相器误差进行滤波处理；
所述控制振荡器，用于根据所述滤波器的处理结果生成新的校正信号，以便所述误差校正模块根据所述新的校正信号继续对所述输入的数据进行校正。
再一方面，提供了一种微波调制解调器，其特征在于，所述微波调制解调器包括上述锁相环。
另一方面，提供了一种相跳抑制方法，所述方法包括：
根据校正信号对输入的数据进行校正，获得校正后的数据；
根据当前调制模式对所述校正后的数据进行误差鉴相，获得鉴相器误差；
根据所述当前调制模式选择相应的环路带宽参数；
对所述鉴相器误差或所述环路带宽参数进行延时，以使所述鉴相器误差和所述环路带宽参数同步；
根据所述环路带宽参数对所述鉴相器误差进行滤波处理；
根据所述滤波处理结果生成新的校正信号，以便根据所述新的校正信号继续对所述输入的数据进行校正。
本发明实施例提供的技术方案带来的有益效果是：
锁相环根据当前调制模式直接选择环路带宽参数，同时，还对环路带宽参数或者与当前调制模式相对应的鉴相器误差进行延时处理，使该环路带宽参数和与调制模式相对应的鉴相器误差同时到达滤波器，从而解决了环路带宽参数在调制模式变化时有响应延时的问题，达到降低调制解调器误码率，减小性能上存在的风险的效果。
附图说明
为了更清楚地说明本发明实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1是本发明背景技术提供的锁相环的结构图；
图2是本发明实施例一提供的锁相环的装置结构图；
图3是本发明实施例二提供的锁相环的装置结构图；
图4是本发明实施例二提供的多路选择器的结构示意图；
图5是本发明实施例二提供的延时调整模块的结构示意图；
图6是本发明实施例二提供的参数选择模块、延时调整模块和滤波器的构成原理图；
图7是本发明实施例三提供的相跳抑制方法的方法流程图；
图8是本发明实施例四提供的相跳抑制方法的方法流程图。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚，下面将结合附图对本发明实施方式作进一步地详细描述。
实施例一
请参见图2，其示出了本实施例一提供的一种锁相环的装置结构图。该锁相环可以应用于在微波调制解调器中对ODU信号的相跳进行抑制。该锁相环具体可以包括：误差校正模块201、鉴相器202、参数选择模块203、延时调整模块204、滤波器205和控制振荡器206；
误差校正模块201，用于根据校正信号对输入的数据进行校正，获得校正后的数据；
鉴相器202，用于根据当前调制模式对误差校正模块201校正后的数据进行误差鉴相，获得鉴相器误差；
参数选择模块203，用于根据当前调制模式选择相应的环路带宽参数；
延时调整模块204，用于对鉴相器误差或环路带宽参数进行延时，以便鉴相器误差和环路带宽参数同时到达滤波器205；
滤波器205，用于根据参数选择模块203选择的环路带宽参数对鉴相器202获得的鉴相器误差进行滤波处理；
控制振荡器206，用于根据滤波器205的处理结果生成新的校正信号，以便误差校正模块201根据新的校正信号继续对输入的数据进行校正。
综上所述，本实施例一提供的锁相环，根据当前调制模式直接选择环路带宽参数，同时，还对环路带宽参数或者与当前调制模式相对应的鉴相器误差进行延时处理，使该环路带宽参数和与调制模式相对应的鉴相器误差同时到达滤波器，从而解决了环路带宽参数在调制模式变化时有响应延时的问题，达到降低调制解调器误码率，减小性能上存在的风险的效果。
实施例二
请参见图3，其示出了本实施例二提供的一种锁相环的装置结构图。该锁相环可以应用于在微波调制解调器中对ODU信号的相跳进行抑制。该锁相环具体可以包括：
误差校正模块301、鉴相器302、参数选择模块303、延时调整模块304、滤波器305和控制振荡器306；
误差校正模块301，用于根据校正信号对输入的数据进行校正，获得校正后的数据；
具体的，误差校正模块301根据误差校正模块生成的校正信号对输入微波调制解调器的业务数据进行校正，并输出校正后的业务数据。
鉴相器302，用于根据当前调制模式对误差校正模块301校正后的数据进行误差鉴相，获得鉴相器误差；
具体的，鉴相器302可以根据当前调制模式获得理想中的数据模型，并根据该数据模型对校正后的业务数据进行误差鉴相，获得鉴相器误差。
参数选择模块303，用于根据当前调制模式选择相应的环路带宽参数；
延时调整模块304，用于对鉴相器误差或环路带宽参数进行延时，以便鉴相器误差和环路带宽参数同时到达滤波器305；
滤波器305，用于根据参数选择模块303选择的环路带宽参数对鉴相器302获得的鉴相器误差进行滤波处理；
控制振荡器306，用于根据滤波器305的处理结果生成新的校正信号，以便误差校正模块301根据新的校正信号继续对输入的数据进行校正。
具体的，请参见图3，参数选择模块303中包括一至多个参数选择单元；参数选择单元的个数与环路带宽参数的种类数相同，且每个参数选择单元分别与一种类型的环路带宽参数对应。各参数选择单元，分别用于根据当前调制模式选择与该参数选择单元相对应类型的环路带宽参数。具体的，各参数选择单元中预先存储有同类型的环路带宽参数的一至多个具体取值，并且，该同类型的环路带宽参数的一至多个具体取值与各种调制模式存在一一对应关系。各参数选择单元分别根据该同类型的环路带宽参数的一至多个具体取值与各种调制模式存在的一一对应关系，选择该类型环路带宽参数中与当前调制模式相对应的具体取值。
在实际电路中，参数选择模块303中的每个参数选择单元可以是一个如图4所示的多路选择器，其中，调制解调器的调制模式可以是按照0~n编码的调制模式，当参数选择单元接收到的调制模式为m，且m∈[0，n]时，参数选择单元选择与m相对应的环路带宽参数。
另外，请参见图5所示的延时调整模块结构示意图，其中延时调整模块304包括：
第一延时单元304a，用于对参数选择模块303选择的环路带宽参数进行延时，以便环路带宽参数和与调制模式相对应的鉴相器误差同时到达滤波器305；
和/或，
第二延时单元304b，用于对与调制模式相对应的鉴相器误差进行延时，以便环路带宽参数和与调制模式相对应的鉴相器误差同时到达滤波器305。
在实际电路中，延时调整模块304可以通过寄存器打拍的方式对信号或参数进行延时，需要延时多少个时钟周期，就设置多少个寄存器。
具体的，第一延时单元304a，可以包括N个寄存器，用于将参数选择模块303选择的环路带宽参数延时N个时钟周期，以便环路带宽参数和与调制模式相对应的鉴相器误差同时到达滤波器305，N为预先确定，且N为大于等于0的整数；
和/或，
第二延时单元304b，包括M个寄存器，用于将与调制模式相对应的鉴相器误差延时M个时钟周期，以便环路带宽参数和与调制模式相对应的鉴相器误差同时到达滤波器305，M为预先确定，且M为大于等于0的整数。
实际应用中，选择对环路带宽参数进行延时还是对鉴相器误差进行延时，以及具体延时的时钟周期数，都是在电路设计时就确定的。如果设置延时前，某个环路带宽参数比鉴相器误差先到达N个时钟周期，则设置N个寄存器用于寄存该环路带宽参数，使该环路带宽参数延时N个时钟周期，以便该环路带宽参数和该鉴相器误差同时到达滤波器305；同样的，如果设置延时前，鉴相器误差比某个环路带宽参数先到达M个时钟周期，则设置M个寄存器用于寄存该鉴相器误差，使该鉴相器误差延时M个时钟周期，以便该环路带宽参数和该鉴相器误差同时到达滤波器305。另外，锁相环也可以根据实际情况，同时对环路带宽参数或者鉴相器误差进行延时，其N和M的值也视情况设置，只要两者同时到达滤波器305即可，对此，本实施例不做具体限定。
需要注意的是，由于滤波器305有多种类型的环路带宽参数，且各种类型的环路带宽参数作用于滤波器305的不同节点时，需要根据各种类型的环路带宽参数与鉴相器误差作用到不同节点的时间差异，分别设置寄存器个数。
具体的，请参见图6，其示出了本实施例二提供的一种参数选择模块、延时调整模块和滤波器的构成原理图，其中，滤波器305有3种类型的环路带宽参数，分别为增益因子kr、比例因子ki和积分因子kp，并且分别作用于a、b和c三个节点；对应的，参数选择模块303中的参数选择单元也有3个，分别为：增益因子选择单元303a、比例因子选择单元303b和积分因子选择单元303c，分别用于根据当前调制模式选择增益因子kr、比例因子ki和积分因子kp的具体取值。
其中，增益因子选择单元303a，具体用于根据预先存储的n+1个增益因子kr0~krn与n+1个调制模式0~n之间的一一对应关系，选择与当前调制模式相对应的增益因子；
比例因子选择单元303b，具体用于根据预先存储的n+1个比例因子kp0~kpn与n+1个调制模式0~n之间的一一对应关系，选择与当前调制模式相对应的比例因子；
积分因子选择单元303c，具体用于根据预先存储的n+1个积分因子ki0~kin与n+1个调制模式0~n之间的一一对应关系，选择与当前调制模式相对应的积分因子。
另外，延时调整模块304在a、b和c这三个节点处分别对环路带宽参数或鉴相器误差进行延时处理，以确保环路带宽参数和鉴相器误差同时到达各节点，具体的：
在a点，如果设置延时前，增益因子kr比鉴相器误差先到达Na个时钟周期，则设置Na个寄存器用于寄存增益因子kr，使增益因子kr延时Na个时钟周期，以便增益因子kr和该鉴相器误差同时到达a点；同样的，如果设置延时前，鉴相器误差比增益因子kr先到达Ma个时钟周期，则设置Ma个寄存器用于寄存该鉴相器误差，使该鉴相器误差延时Ma个时钟周期，以便增益因子kr和该鉴相器误差同时到达a点；
在b点，如果设置延时前，积分因子ki比鉴相器误差先到达Nb个时钟周期，则设置Nb个寄存器用于寄存积分因子ki，使积分因子ki延时Nb个时钟周期，以便积分因子ki和该鉴相器误差同时到达b点；同样的，如果设置延时前，鉴相器误差比积分因子ki先到达Mb个时钟周期，则设置Mb个寄存器用于寄存该鉴相器误差，使该鉴相器误差延时Mb个时钟周期，以便积分因子ki和该鉴相器误差同时到达b点；
在c点，如果设置延时前，比例因子kp比鉴相器误差先到达Nc个时钟周期，则设置Nc个寄存器用于寄存比例因子kp，使比例因子kp延时Nc个时钟周期，以便比例因子kp和该鉴相器误差同时到达c点；同样的，如果设置延时前，鉴相器误差比比例因子kp先到达Mc个时钟周期，则设置Mc个寄存器用于寄存该鉴相器误差，使该鉴相器误差延时Mc个时钟周期，以便比例因子kp和该鉴相器误差同时到达c点。
需要说明的是，在每个节点处，只需要对环路带宽参数或鉴相器误差中需要延时的一项设置寄存器并进行延时，不需要延时的那一项不需要设置寄存器。
综上所述，本实施例二提供的锁相环，根据当前调制模式选择环路带宽参数，同时，还通过寄存器打拍方式对环路带宽参数或者与当前调制模式相对应的鉴相器误差进行延时处理，使环路带宽参数和与调制模式相对应的鉴相器误差同时到达滤波器，从而解决了环路带宽参数在调制模式变化时有响应延时的问题，达到降低调制解调器误码率，减小性能上存在的风险的效果。
实施例三
请参见图7，其示出了本实施例三提供的一种相跳抑制方法的方法流程图，该相跳抑制方法可以应用于在微波调制解调器中通过锁相环来对相跳进行抑制。该相跳抑制方法可以包括：
步骤701，根据校正信号对输入的数据进行校正，获得校正后的数据；
微波调制解调器中的锁相环首先根据初始的校正信号对输入微波调制解调器的业务数据进行校正，并输出校正后的数据。
步骤702，根据当前调制模式对校正后的数据进行误差鉴相，获得鉴相器误差；
微波调制解调器中锁相环可以根据当前调制模式确定理想状态下的数据模型，并根据确定的数据模型对校正后的业务数据进行误差鉴相，获得鉴相器误差。
步骤703，根据调制模式选择相应的环路带宽参数；
具体的，可以通过多路选择器根据当前调制模式选择相应的环路带宽参数。
步骤704，对鉴相器误差或环路带宽参数进行延时，以使鉴相器误差和环路带宽参数同步；
具体的，可以通过寄存器打拍的方式对鉴相器误差或环路带宽参数进行延时。
步骤705，根据选择的环路带宽参数对鉴相器误差进行滤波处理；
步骤706，根据滤波处理结果生成新的校正信号，以便根据新的校正信号继续对输入的数据进行校正。
锁相环根据滤波处理的结果生成新的校正信号，并根据新的校正信号继续对后续的输入业务数据进行校正。
综上所述，本实施例三提供的相跳抑制方法，通过根据当前调制模式选择环路带宽参数，并使用寄存器打拍的方式对该环路带宽参数或者与该调制模式相对应的鉴相器误差进行延时处理，以便该环路带宽参数和与该当前调制模式相对应的鉴相器误差同时到达滤波器，从而减少环路带宽参数在调制模式变化是的响应延时，达到降低调制解调器误码率，减小性能上存在的风险的目的。
实施例四
请参见图8，其示出了本实施例四提供的一种相跳抑制方法的方法流程图，该相跳抑制方法可以应用于在微波调制解调器锁相环环路中对ODU信号的相跳进行抑制。该相跳抑制方法可以包括：
步骤801，锁相环根据校正信号对输入的数据进行校正，获得校正后的数据；
微波调制解调器中的锁相环首先根据初始的校正信号对输入微波调制解调器的业务数据进行校正，并输出校正后的数据。
步骤802，锁相环根据当前调制模式对校正后的数据进行误差鉴相，获得鉴相器误差；
微波调制解调器中锁相环可以根据当前调制模式确定理想状态下的数据模型，并根据确定的数据模型对校正后的业务数据进行误差鉴相，获得鉴相器误差。
步骤803，锁相环根据当前调制模式选择相应的环路带宽参数；
其中，环路带宽参数包括增益因子kr、比例因子kp和积分因子ki；调制模式按照0~n编码；
锁相环预先存储有多个增益因子kr0~krn、多个比例因子kp0~kpn和多个积分因子ki0~kin，且增益因子kr0~krn、比例因子kp0~kpn和积分因子ki0~kin分别与调制模式0~n存在一一对应关系；
具体的，锁相环根据增益因子与调制模式的一一对应关系，选择与当前调制模式相应的增益因子；
根据比例因子与调制模式的一一对应关系，选择与当前调制模式相应的比例因子；
根据积分因子与调制模式的一一对应关系，选择与当前调制模式相应的积分因子。
实际应用中，锁相环可以通过多路选择器来选择相应的增益因子kr、比例因子kp和积分因子ki。
步骤804，锁相环对鉴相器误差或环路带宽参数进行延时，以使鉴相器误差和环路带宽参数同步；
锁相环还对鉴相器误差或环路带宽参数进行延时，以使鉴相器误差和环路带宽参数同步。
具体的，锁相环将环路带宽参数延时N个时钟周期，以便环路带宽参数和与当前调制模式相对应的鉴相器误差同时到达锁相环中的滤波器，N为预先确定，且N为大于等于0的整数；
或者，
锁相环将与当前调制模式相对应的鉴相器误差延时M个时钟周期，以便环路带宽参数和与当前调制模式相对应的鉴相器误差同时到达锁相环中的滤波器，M为预先确定，且M为大于等于0的整数。
实际应用中，选择对环路带宽参数进行延时还是对鉴相器误差进行延时，以及具体延时的时钟周期数，都是在电路设计时就确定的。如果设置延时前，环路带宽参数比鉴相器误差先到达N个时钟周期，则设置N个寄存器用于寄存该环路带宽参数，使该环路带宽参数延时N个时钟周期，以便该环路带宽参数和该鉴相器误差同时到达滤波器；同样的，如果设置延时前，鉴相器误差比环路带宽参数先到达M个时钟周期，则设置M个寄存器用于寄存该鉴相器误差，使该鉴相器误差延时M个时钟周期，以便该环路带宽参数和该鉴相器误差同时到达滤波器。
步骤805，锁相环根据环路带宽参数对鉴相器误差进行滤波处理；
步骤806，锁相环根据滤波处理结果生成新的校正信号，以便根据新的校正信号继续对输入的数据进行校正。
锁相环根据滤波处理的结果生成新的校正信号，并根据新的校正信号继续对后续的输入业务数据进行校正。
综上所述，本实施例四提供的相跳抑制方法，通过根据当前调制模式直接选择环路带宽参数，并根据选择的该环路带宽参数对鉴相器误差进行滤波处理，根据滤波器的处理结果生成新的校正信号，并根据新的校正信号对输入的数据进行校正，同时，使用寄存器打拍的方式对该环路带宽参数或者与该调制模式相对应的鉴相器误差进行延时处理，以便该环路带宽参数和与该当前调制模式相对应的鉴相器误差同时到达滤波器，从而减少环路带宽参数在调制模式变化是的响应延时，达到降低调制解调器误码率，减小性能上存在的风险的目的。
需要说明的是：上述实施例提供的锁相环在进行相跳抑制时，仅以上述各功能模块的划分进行举例说明，实际应用中，可以根据需要而将上述功能分配由不同的功能模块完成，即将锁相环的内部结构划分成不同的功能模块，以完成以上描述的全部或者部分功能。另外，上述实施例提供的锁相环与相跳抑制方法实施例属于同一构思，其具体实现过程详见方法实施例，这里不再赘述。
上述本发明实施例序号仅仅为了描述，不代表实施例的优劣。
以上所述仅为本发明的较佳实施例，并不用以限制本发明，凡在本发明的精神和原则之内，所作的任何修改、等同替换、改进等，均应包含在本发明的保护范围之内。
Claims (7)
1.一种锁相环，其特征在于，所述锁相环包括：误差校正模块、鉴相器、参数选择模块、延时调整模块、滤波器和控制振荡器；
所述误差校正模块，用于根据校正信号对输入的数据进行校正，获得校正后的数据；
所述鉴相器，用于根据当前调制模式对所述误差校正模块校正后的数据进行误差鉴相，获得鉴相器误差；
所述参数选择模块，用于根据所述当前调制模式选择相应的环路带宽参数；
所述延时调整模块，用于对所述鉴相器误差或所述环路带宽参数进行延时，以便所述鉴相器误差和所述环路带宽参数同时到达所述滤波器；
所述滤波器，用于根据所述参数选择模块选择的环路带宽参数对所述鉴相器获得的鉴相器误差进行滤波处理；
所述控制振荡器，用于根据所述滤波器的处理结果生成新的校正信号，以便所述误差校正模块根据所述新的校正信号继续对所述输入的数据进行校正。
2.根据权利要求1所述的锁相环，其特征在于，所述参数选择模块包括一至多个参数选择单元；所述参数选择单元的个数与所述环路带宽参数的种类数相同，且每个参数选择单元分别与一种类型的环路带宽参数对应；
所述参数选择单元，用于根据对应类型的环路带宽参数的具体取值与调制模式之间的一一对应关系，选择所述类型的环路带宽参数中与所述当前调制模式相对应的具体取值。
3.根据权利要求2所述的锁相环，其特征在于，所述环路带宽参数包括增益因子kr、比例因子kp和积分因子ki；所述参数选择模块包括增益因子选择单元、比例因子选择单元和积分因子选择单元；调制模式包括按照0~n编码的调制模式；
所述增益因子选择单元，具体用于根据预先存储的n+1个增益因子kr0~krn与n+1个调制模式0~n之间的一一对应关系，选择与所述当前调制模式相对应的增益因子；
所述比例因子选择单元，具体用于根据预先存储的n+1个比例因子kp0~kpn与n+1个调制模式0~n之间的一一对应关系，选择与所述当前调制模式相对应的比例因子；
所述积分因子选择单元，具体用于根据预先存储的n+1个积分因子ki0~kin与n+1个调制模式0~n之间的一一对应关系，选择与所述当前调制模式相对应的积分因子。
4.根据权利要求3所述的锁相环，其特征在于，所述增益因子选择单元、比例因子选择单元和积分因子选择单元为多路选择器。
5.一种微波调制解调器，其特征在于，所述微波调制解调器包括如权利要求1至4任一所述的锁相环。
6.一种相跳抑制方法，其特征在于，所述方法包括：
根据校正信号对输入的数据进行校正，获得校正后的数据；
根据当前调制模式对所述校正后的数据进行误差鉴相，获得鉴相器误差；
根据所述当前调制模式选择相应的环路带宽参数；
对所述鉴相器误差或所述环路带宽参数进行延时，以使所述鉴相器误差和所述环路带宽参数同步；
根据所述环路带宽参数对所述鉴相器误差进行滤波处理；
根据所述滤波处理结果生成新的校正信号，以便根据所述新的校正信号继续对所述输入的数据进行校正。
7.根据权利要求6所述的相跳抑制方法，其特征在于，所述环路带宽参数包括增益因子kr、比例因子kp和积分因子ki；调制模式包括按照0~n编码的调制模式；
所述根据所述当前调制模式选择相应的环路带宽参数，具体包括：
根据预先存储的n+1个增益因子kr0~krn与n+1个调制模式0~n之间的一一对应关系，选择与所述当前调制模式相对应的增益因子；
根据预先存储的n+1个比例因子kp0~kpn与n+1个调制模式0~n之间的一一对应关系，选择与所述当前调制模式相对应的比例因子；
根据预先存储的n+1个积分因子ki0~kin与n+1个调制模式0~n之间的一一对应关系，选择与所述当前调制模式相对应的积分因子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210319208.0A CN102843129B (zh) | 2012-08-31 | 2012-08-31 | 锁相环、微波调制解调器及相跳抑制方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201210319208.0A CN102843129B (zh) | 2012-08-31 | 2012-08-31 | 锁相环、微波调制解调器及相跳抑制方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN102843129A true CN102843129A (zh) | 2012-12-26 |
| CN102843129B CN102843129B (zh) | 2015-01-21 |
Family
ID=47370232
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201210319208.0A Active CN102843129B (zh) | 2012-08-31 | 2012-08-31 | 锁相环、微波调制解调器及相跳抑制方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN102843129B (zh) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN103688501A (zh) * | 2013-06-27 | 2014-03-26 | 华为技术有限公司 | 微波通信设备、系统及消除相跳影响的方法 |
| CN104065843A (zh) * | 2013-03-20 | 2014-09-24 | 成都世旗电子科技有限公司 | 新型抗干扰调制解调器 |
| CN104113381A (zh) * | 2013-04-22 | 2014-10-22 | 华为技术有限公司 | 相跳检测方法及装置、系统 |
| CN106982057A (zh) * | 2017-03-24 | 2017-07-25 | 四川和芯微电子股份有限公司 | 锁相环系统 |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1747460A (zh) * | 2004-09-10 | 2006-03-15 | 日立通讯技术株式会社 | 延迟同步环电路，数字预失真型发射机以及无线基站 |
| JP2007068081A (ja) * | 2005-09-02 | 2007-03-15 | Fujitsu Ltd | Ｐｌｌ回路 |
| CN101582692A (zh) * | 2009-06-12 | 2009-11-18 | 东南大学 | 一种提高数字锁相环性能的方法 |
| CN101783677A (zh) * | 2010-03-26 | 2010-07-21 | 海能达通信股份有限公司 | 一种锁相环的锁定方法及锁定电路 |
| CN102104377A (zh) * | 2009-12-17 | 2011-06-22 | 英特尔公司 | 自适应数字锁相环 |
-
2012
- 2012-08-31 CN CN201210319208.0A patent/CN102843129B/zh active Active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN1747460A (zh) * | 2004-09-10 | 2006-03-15 | 日立通讯技术株式会社 | 延迟同步环电路，数字预失真型发射机以及无线基站 |
| JP2007068081A (ja) * | 2005-09-02 | 2007-03-15 | Fujitsu Ltd | Ｐｌｌ回路 |
| CN101582692A (zh) * | 2009-06-12 | 2009-11-18 | 东南大学 | 一种提高数字锁相环性能的方法 |
| CN102104377A (zh) * | 2009-12-17 | 2011-06-22 | 英特尔公司 | 自适应数字锁相环 |
| CN101783677A (zh) * | 2010-03-26 | 2010-07-21 | 海能达通信股份有限公司 | 一种锁相环的锁定方法及锁定电路 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104065843A (zh) * | 2013-03-20 | 2014-09-24 | 成都世旗电子科技有限公司 | 新型抗干扰调制解调器 |
| CN104113381A (zh) * | 2013-04-22 | 2014-10-22 | 华为技术有限公司 | 相跳检测方法及装置、系统 |
| CN104113381B (zh) * | 2013-04-22 | 2016-08-10 | 华为技术有限公司 | 相跳检测方法及装置、系统 |
| CN103688501A (zh) * | 2013-06-27 | 2014-03-26 | 华为技术有限公司 | 微波通信设备、系统及消除相跳影响的方法 |
| CN103688501B (zh) * | 2013-06-27 | 2016-09-28 | 华为技术有限公司 | 微波通信设备、系统及消除相跳影响的方法 |
| CN106982057A (zh) * | 2017-03-24 | 2017-07-25 | 四川和芯微电子股份有限公司 | 锁相环系统 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN102843129B (zh) | 2015-01-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8571161B2 (en) | Electronic device for generating a fractional frequency | |
| JP4741003B2 (ja) | 位相比較器，位相比較装置，およびクロックデータリカバリシステム | |
| CN104753499B (zh) | 占空比校准电路 | |
| US9264219B1 (en) | Clock and data recovery circuit and method | |
| CN102843129B (zh) | 锁相环、微波调制解调器及相跳抑制方法 | |
| WO2011004580A1 (ja) | クロックデータリカバリ回路 | |
| WO2003013001A2 (en) | Clock data recovering system with external early/late input | |
| CN101127526A (zh) | 时钟倍频器和使时钟倍频的方法 | |
| US6819153B2 (en) | Semiconductor device for clock signals synchronization accuracy | |
| CN114978128B (zh) | 脉冲宽度调制波形的控制方法和装置 | |
| US8587355B2 (en) | Coarse lock detector and delay-locked loop including the same | |
| JPWO2009034881A1 (ja) | 位相比較器およびフェーズロックドループ | |
| US11757456B2 (en) | Phase-locked loop circuit and digital operation system | |
| US20110140789A1 (en) | On-the-fly frequency switching while maintaining phase and frequency lock | |
| JP2001285059A (ja) | リング発振器出力波形間の位相オフセットを補正するための自己補正回路および方法 | |
| KR101297413B1 (ko) | 적응형 클럭 생성 장치 및 방법 | |
| JP4971861B2 (ja) | クロックアンドデータリカバリ回路 | |
| CN106549667A (zh) | 数字小数分频器及其分频方法 | |
| KR20100129017A (ko) | 지연 동기 루프 및 이를 포함하는 전자 장치 | |
| US7917797B2 (en) | Clock generation using a fractional phase detector | |
| CN106301354B (zh) | 一种占空比校正装置及方法 | |
| US8269533B2 (en) | Digital phase-locked loop | |
| CN108055006A (zh) | 一种数字倍频器 | |
| US8917129B1 (en) | Generating signals with accurate quarter-cycle intervals using digital delay locked loop | |
| JP2013077869A (ja) | 時間−デジタル変換器及びｐｌｌ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |