JP4691693B2 - 送信機および送信機の歪補正に用いる遅延時間計測方法 - Google Patents

送信機および送信機の歪補正に用いる遅延時間計測方法 Download PDF

Info

Publication number
JP4691693B2
JP4691693B2 JP2006333294A JP2006333294A JP4691693B2 JP 4691693 B2 JP4691693 B2 JP 4691693B2 JP 2006333294 A JP2006333294 A JP 2006333294A JP 2006333294 A JP2006333294 A JP 2006333294A JP 4691693 B2 JP4691693 B2 JP 4691693B2
Authority
JP
Japan
Prior art keywords
delay time
distortion
measuring
removing means
transmitter
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006333294A
Other languages
English (en)
Other versions
JP2008148035A (ja
Inventor
和生 高橋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
NEC Engineering Ltd
Original Assignee
NEC Engineering Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by NEC Engineering Ltd filed Critical NEC Engineering Ltd
Priority to JP2006333294A priority Critical patent/JP4691693B2/ja
Publication of JP2008148035A publication Critical patent/JP2008148035A/ja
Application granted granted Critical
Publication of JP4691693B2 publication Critical patent/JP4691693B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Transmitters (AREA)

Description

本発明は、デジタル無線通信に利用する。特に、基地局装置等の送信機における歪補正技術に関する。
近年、周波数利用効率の向上、あるいは、通信品質の向上等を図るために、従来のアナログ無線に代わり、デジタル無線が普及している。また、これに伴い、送信電力も高くなる傾向にあり、高い送信電力を得るための電力送信部では歪が生じるため、歪補正技術が必須である。
従来の送信機の構成を図3を参照して説明する。図3は従来の基地局装置の構成を概念的に示す図である。基地局装置は、図3に示すように、制御部19、プリアンプ部21、電力増幅部22に分かれており、一般的に、別装置として構成され、基地局装置の設置現場の状況に応じて適宜配置される。
DSP(Digital Signal Processor)1に入力された送信信号は、デジタル・アナログ変換器2→周波数変換器4→増幅器5→電力増幅器6→空中線23を経て無線信号として送信される。
このとき無線信号の一部は、方向性結合器7により増幅器8に戻され、増幅器8→周波数変換器9→アナログ・デジタル変換器11を経てDSP1にフィードバックされる。DSP1では、フィードバックされた送信信号を解析することにより、歪を打ち消すための逆歪を生成する。
このように、従来、歪補正を行う場合には、送った波形と系を一巡して戻ってきた歪を含んだ波形とを比較することにより、AM−AM成分、AM−PM成分を計算し、基の信号との誤差を算出することで送信信号にこれらの歪が補正できるように逆歪をかける。
特開2000−278190号公報 特開2003−332853号公報 特開平8−204605号公報
基地局装置のような大型で、高送信電力の送信機では、図3に示したように、プリアンプ部21と電力増幅部22とは別々になる場合がある。すなわち、制御部19およびプリアンプ部21は、保守点検が行い易いように、地上高が低い位置に設けられることが望ましいのに対し、電力増幅部22は、空中線23との距離を短くするために地上高が高い位置に設置されることが多い。また、空中線23から送信される高送信電力の影響が制御部19およびプリアンプ部21に及ばないようにするためにも電力増幅部22と制御部19およびプリアンプ部21との距離はある程度離すことがよい。
この際、プリアンプ部21と電力増幅部22とを接続する同軸ケーブルの長さは、全ての基地局装置において一定ではなく、空中線23の地上高が様々であるため、同軸ケーブルの長さも変わってしまう。このように、同軸ケーブルの長さが変わることによりフィードバックされる信号の遅延時間が変わる。
したがって、基地局装置などの送信機毎に同軸ケーブルの長さが様々であるため、その都度、最適な状態に計算量を合わせる操作が必要になる。また、送信機を構成するデバイスの遅延特性のバラツキによる遅延時間の補正も必要になる。
このためには、遅延時間を各々の機器の特性に合わせて調整する必要がある。この場合に、調整するための工数は莫大になり時間および費用の面において、非効率な作業である。
本発明は、このような背景の下に行われたものであって、上記課題を解決することができる送信機および送信機の歪補正に用いる遅延時間計測方法を提供することを目的とする。
本発明は、フィードバックされた送信信号の一部または全部に基づき送信信号に含まれる歪を解析し、この歪を除去するための補正信号を生成する歪除去手段を備えた送信機である。
ここで、本発明の特徴とするところは、前記歪除去手段は、自歪除去手段の処理時間に依存する遅延時間を計測する第一の計測手段と、自歪除去手段から送出された送信信号が最終段の電力増幅器を経て自歪除去手段にフィードバックされるまでの遅延時間を計測する第二の計測手段と、前記第一および第二の計測手段により計測された二つの遅延時間に基づき前記補正信号を生成する際のパラメータとして用いる遅延時間を決定する手段とを備えたところにある。
この際、遅延時間を計測するための信号を前記歪除去手段の内部に巡回させる方路と、遅延時間を計測するための信号を前記歪除去手段から最終段の電力増幅器を経て前記歪除去手段にフィードバックさせる経路に巡回させる方路とを切り替えるスイッチ手段を備えることができる。
このように、本発明では、スイッチ手段を設けることにより、自動的に遅延時間が計測できるため、今までに計測にかけていた手間を大幅に省くことができる。また、正確な遅延時間を計測でき、その値をそれぞれの装置毎に記憶することにより、精度の高い歪補正をかけることができる。特に、1台、1台を計測するような設備も必要がないため、時間および費用面でも最小限に抑えることができる。
例えば、前記決定する手段は、前記第二の計測手段により計測された遅延時間から前記第一の計測手段により計測された遅延時間を減算した時間を、前記補正信号を生成する際のパラメータとして用いる遅延時間とする。
これによれば、送信機の系全体の遅延時間から歪除去手段の処理時間に依存する遅延時間を除くことができる。
すなわち、歪補正の際のパラメータとして必要となる遅延時間は、最終段の電力増幅器の送信信号が歪除去手段にフィードバックされるまでの遅延時間およびを補正信号が歪除去手段を出てから最終段の電力増幅器に至るまでに要する遅延時間であり、歪除去手段自身の処理時間に依存する遅延時間を考慮する必要はない。
これに対し、単に、送信機の系を一巡する際の遅延時間を送信機の系内のいずれかの箇所で測定しただけでは、その遅延時間の中に、歪除去手段の処理時間に依存する遅延時間までもが含まれてしまう。
このような余分な遅延時間を含んだままの遅延時間を、歪補正の際のパラメータとして用いると、例えば、電力増幅器が発生する歪を相殺するための逆歪を生成してこの逆歪を電力増幅器内に送り込もうとしたときに、生成した逆歪の波形と発生した歪の波形とが完全には逆位相とはならず、歪相殺効果が低減してしまう。
これに対し、本発明では、歪除去手段の処理時間に依存する遅延時間を除去した遅延時間を歪補正の際のパラメータとして用いることができるので、電力増幅器が発生する歪とほぼ完全に逆位相となる逆歪を正確なタイミングで電力増幅器内に送り込むことができるようになり、歪相殺効果を最大限に発揮させることができる。
本発明を遅延時間計測方法としての観点から観ることもできる。すなわち、本発明は、フィードバックされた送信信号の一部または全部に基づき送信信号に含まれる歪を解析し、この歪を除去するための補正信号を生成する送信機が実行する遅延時間測定方法である。
ここで、本発明の特徴とするところは、前記送信機は、自送信機内の歪除去手段の処理時間に依存する遅延時間を計測する第一の計測ステップと、前記歪除去手段から送出された送信信号が最終段の電力増幅器を経て前記歪除去手段にフィードバックされるまでの遅延時間を計測する第二の計測ステップと、前記第一および第二の計測ステップにより計測された二つの遅延時間に基づき前記補正信号を生成する際のパラメータとして用いる遅延時間を決定するステップとを実行するところにある。
この際、遅延時間を計測するための信号を前記歪除去手段の内部に巡回させる方路と、遅延時間を計測するための信号を前記歪除去手段から最終段の電力増幅器を経て前記歪除去手段にフィードバックさせる経路に巡回させる方路とを切り替えるステップを実行することができる。
例えば、前記決定するステップは、前記第二の計測ステップにより計測された遅延時間から前記第一の計測ステップにより計測された遅延時間を減算した時間を、前記補正信号を生成する際のパラメータとして用いる遅延時間とする。
また、本発明をプログラムとしての観点から観ることもできる。すなわち、本発明は、汎用の情報処理装置にインストールすることにより、その汎用の情報処理装置に、本発明の送信機における前記歪除去手段に相応する機能を実現させるプログラムである。
本発明のプログラムは記録媒体に記録されることにより、前記汎用の情報処理装置は、この記録媒体を用いて本発明のプログラムをインストールすることができる。あるいは、本発明のプログラムを保持するサーバからネットワークを介して直接前記汎用の情報処理装置に本発明のプログラムをインストールすることもできる。
これにより、汎用の情報処理装置を用いて、本発明の送信機における前記歪除去手段を実現することができる。
なお、本発明のプログラムは、汎用の情報処理装置によって直接実行可能なものだけでなく、ハードディスクなどにインストールすることによって実行可能となるものも含む。また、圧縮されたり、暗号化されたりしたものも含む。
本発明によれば、送信機毎に異なる系の遅延時間を送信機が自律的に計測することにより、計測に要する手間を大幅に省くことができると共に、精度の高い遅延時間に基づいた有効な歪補正を行うことができる。
本発明の実施例を図1および図2を参照して説明する。図1は本実施例の基地局装置の構成を概念的に示す図である。図2は本実施例の遅延時間計測部における補正用遅延時間決定手順を示すフローチャートである。
なお、本実施例では、移動無線通信システムにおける基地局装置を例に挙げて説明を行うが、同様な構成を有する送信機であれば、以下の説明を同様に適用することができる。よって、本発明の適用範囲を移動無線通信システムにおける基地局装置に限定するものではない。
図1において、符号1はDSP、符号2はデジタル・アナログ変換器、符号3はスイッチ、符号4は周波数変換器、符号5は増幅器、符号6は電力増幅器、符号7は方向性結合器、符号8は増幅器、符号9は周波数変換器、符号10はスイッチ、符号11はアナログ・デジタル変換器、符号12は遅延時間計測部、符号13は記憶部、符号20は制御部、符号21はプリアンプ部、符号22は電力増幅部、符号23は空中線を示す。
基地局装置における歪補正用遅延時間決定手順を図1および図2を参照して説明する。遅延時間計測部12からスイッチ3および10に切替信号を送出してスイッチ3および10切替える(S1)。これにより、DSP1から遅延測定用信号を送信すると、その遅延測定用信号は、DSP1→デジタル・アナログ変換器2→スイッチ3→スイッチ10→アナログ・デジタル変換器11→DSP1というルートでDSP1に戻ってくる。
次に、DSP1から遅延測定用信号としてパルス信号を送出し、上記に示したルートでDSP1に戻る時間(これを制御部20内の遅延時間t0という)を計測する(S2)。計測した制御部20内の遅延時間t0は記憶部13に記憶される(S3)。
次に、遅延時間計測部12からスイッチ3および10に切戻信号を送出し、スイッチ3および10を切戻す(S4)。その後、DSP1から遅延測定用信号としてパルス信号を送出する。このパルス信号はDSP1→デジタル・アナログ変換器2→スイッチ3→周波数変換器4→増幅器5→電力増幅器6を通った後、方向性結合器7により増幅器8に一部の信号が戻され、増幅器8→周波数変換器9→スイッチ10→アナログ・デジタル変換器11→DSP1というルートでDSP1に戻る。
そしてこの遅延時間(これを系全体の遅延時間t1という)を計測する。計測した系全体の遅延時間t1は記憶部13に記憶される(S6)。続いて、
t1−t0
を計算することにより(S7)、歪補正用遅延時間tが決定される(S8)。この歪補正用遅延時間tをパラメータとして、歪補正量を計算することで、計算誤差の少ない効率の良い歪補正がかけられる。その理由は既に述べたように、送信機の系全体の遅延時間からDSP1の処理時間に依存する遅延時間を除くことができるからである。
すなわち、歪補正の際のパラメータとして必要となる遅延時間は、電力増幅器6からDSP1にフィードバックされる送信信号の遅延時間および補正信号がDSP1を出てから電力増幅器6に至るまでに要する遅延時間であり、DSP1自身の処理時間に依存する遅延時間を考慮する必要はない。
これに対し、単に、送信機の系を一巡する際の遅延時間を送信機の系内のいずれかの箇所で測定しただけでは、その遅延時間の中に、DSP1の処理時間に依存する遅延時間までもが含まれてしまう。
このような余分な遅延時間を含んだままの遅延時間を、歪補正の際のパラメータとして用いると、例えば、電力増幅器6が発生する歪を相殺するための逆歪を生成してこの逆歪を電力増幅器内に送り込もうとしたときに、生成した逆歪の波形と発生した歪の波形とが完全には逆位相とはならず、歪相殺効果が低減してしまう。
これに対し、本実施例では、DSP1の処理時間に依存する遅延時間を除去した遅延時間を歪補正の際のパラメータとして用いることができるので、電力増幅器6が発生する歪とほぼ完全に逆位相となる逆歪を正確なタイミングで電力増幅器6内に送り込むことができるようになり、歪相殺効果を最大限に発揮させることができる。
なお、ステップS6における遅延時間t1の記憶部13への記憶は省略し、直ちにステップS7を実行してtを求めてもよい。また、電力増幅器6からDSP1にフィードバックされる送信信号の遅延時間および補正信号がDSP1を出てから電力増幅器6に至るまでに要する遅延時間をパラメータとして用いて歪補正を行う技術については既知の技術であり、当業者間において周知であるものとして詳細な説明は省略する。
また、本実施例は、汎用の情報処理装置にインストールすることにより、その汎用の情報処理装置に、本実施例の制御部20に相応する機能を実現させるプログラムとして実施することもできる。
本実施例のプログラムは記録媒体に記録されることにより、前記汎用の情報処理装置は、この記録媒体を用いて本実施例のプログラムをインストールすることができる。あるいは、本実施例のプログラムを保持するサーバからネットワークを介して直接前記汎用の情報処理装置に本実施例のプログラムをインストールすることもできる。
これにより、汎用の情報処理装置を用いて、本実施例の制御部20を実現することができる。
なお、本実施例のプログラムは、汎用の情報処理装置によって直接実行可能なものだけでなく、ハードディスクなどにインストールすることによって実行可能となるものも含む。また、圧縮されたり、暗号化されたりしたものも含む。
本発明によれば、送信機毎に異なる系の遅延時間を送信機が自律的に計測することにより、測定に要する手間を大幅に省くことができると共に、精度の高い遅延時間に基づいた有効な歪補正を行うことができるので、高送信電力でありながら歪の少ない基地局装置などの送信機を短期間かつ安価に設置することに寄与することができる。
本実施例の基地局装置の構成を概念的に示す図。 本実施例の遅延時間計測部における補正用遅延時間決定手順を示すフローチャート。 従来の基地局装置の構成を概念的に示す図。
符号の説明
1 DSP
2 デジタル・アナログ変換器
3、10 スイッチ
4、9 周波数変換器
5、8 増幅器
6 電力増幅器
7 方向性結合器
11 アナログ・デジタル変換器
12 遅延時間計測部
13 記憶部
19、20 制御部
21 プリアンプ部
22 電力増幅部
23 空中線

Claims (7)

  1. フィードバックされた送信信号の一部または全部に基づき送信信号に含まれる歪を解析し、この歪を除去するための補正信号を生成する歪除去手段を備えた送信機において、
    前記歪除去手段は、
    自歪除去手段の処理時間に依存する遅延時間を計測する第一の計測手段と、
    自歪除去手段から送出された送信信号が最終段の電力増幅器を経て自歪除去手段にフィードバックされるまでの遅延時間を計測する第二の計測手段と、
    前記第一および第二の計測手段により計測された二つの遅延時間に基づき前記補正信号を生成する際のパラメータとして用いる遅延時間を決定する手段と
    を備えたことを特徴とする送信機。
  2. 遅延時間を計測するための信号を前記歪除去手段の内部に巡回させる方路と、遅延時間を計測するための信号を前記歪除去手段から最終段の電力増幅器を経て前記歪除去手段にフィードバックさせる経路に巡回させる方路とを切り替えるスイッチ手段を備えた請求項1記載の送信機。
  3. 前記決定する手段は、前記第二の計測手段により計測された遅延時間から前記第一の計測手段により計測された遅延時間を減算した時間を、前記補正信号を生成する際のパラメータとして用いる遅延時間とする請求項1記載の送信機。
  4. フィードバックされた送信信号の一部または全部に基づき送信信号に含まれる歪を解析し、この歪を除去するための補正信号を生成する送信機が実行する遅延時間計測方法において、
    前記送信機は、
    自送信機内の歪除去手段の処理時間に依存する遅延時間を計測する第一の計測ステップと、
    前記歪除去手段から送出された送信信号が最終段の電力増幅器を経て前記歪除去手段にフィードバックされるまでの遅延時間を計測する第二の計測ステップと、
    前記第一および第二の計測ステップにより計測された二つの遅延時間に基づき前記補正信号を生成する際のパラメータとして用いる遅延時間を決定するステップと
    を実行することを特徴とする遅延時間計測方法。
  5. 遅延時間を計測するための信号を前記歪除去手段の内部に巡回させる方路と、遅延時間を計測するための信号を前記歪除去手段から最終段の電力増幅器を経て前記歪除去手段にフィードバックさせる経路に巡回させる方路とを切り替えるステップを実行する請求項4記載の遅延時間計測方法。
  6. 前記決定するステップは、前記第二の計測ステップにより計測された遅延時間から前記第一の計測ステップにより計測された遅延時間を減算した時間を、前記補正信号を生成する際のパラメータとして用いる遅延時間とする請求項4記載の遅延時間計測方法。
  7. 汎用の情報処理装置にインストールすることにより、その汎用の情報処理装置に、請求項1ないし3のいずれかに記載の送信機における前記歪除去手段に相応する機能を実現させるプログラム。
JP2006333294A 2006-12-11 2006-12-11 送信機および送信機の歪補正に用いる遅延時間計測方法 Active JP4691693B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006333294A JP4691693B2 (ja) 2006-12-11 2006-12-11 送信機および送信機の歪補正に用いる遅延時間計測方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006333294A JP4691693B2 (ja) 2006-12-11 2006-12-11 送信機および送信機の歪補正に用いる遅延時間計測方法

Publications (2)

Publication Number Publication Date
JP2008148035A JP2008148035A (ja) 2008-06-26
JP4691693B2 true JP4691693B2 (ja) 2011-06-01

Family

ID=39607714

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006333294A Active JP4691693B2 (ja) 2006-12-11 2006-12-11 送信機および送信機の歪補正に用いる遅延時間計測方法

Country Status (1)

Country Link
JP (1) JP4691693B2 (ja)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006080931A (ja) * 2004-09-10 2006-03-23 Hitachi Communication Technologies Ltd 遅延同期ループ回路、ディジタルプリディストーション型送信機、および無線基地局

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006080931A (ja) * 2004-09-10 2006-03-23 Hitachi Communication Technologies Ltd 遅延同期ループ回路、ディジタルプリディストーション型送信機、および無線基地局

Also Published As

Publication number Publication date
JP2008148035A (ja) 2008-06-26

Similar Documents

Publication Publication Date Title
US10003416B1 (en) Method for measuring characteristics of a transmitter unit of a device under test, test system and radio frequency device
EP2202879A1 (en) A predistortion apparatus and predistortion method
JP4802190B2 (ja) ポーラ変調送信回路及び通信機器
JP4896424B2 (ja) 歪補償増幅器
WO2011125261A1 (ja) 増幅回路及び無線通信装置
US20080218262A1 (en) Predistortion with asymmetric usage of available bandwidth
JP2013142634A (ja) Vswr検出回路
US9263994B2 (en) Amplifying device, distortion compensating device, and amplifying method
JP2018207403A (ja) 無線通信装置および遅延調整方法
JPWO2011086752A1 (ja) 増幅装置及び信号処理装置
JP4691693B2 (ja) 送信機および送信機の歪補正に用いる遅延時間計測方法
WO2007043759A1 (en) Apparatus and method for correcting non-linear distortion based on characteristic modeling of high power amplifier
JP5316325B2 (ja) 歪補償回路、及びこれを用いた無線送信装置、歪補償方法
JP2017017667A (ja) 通信装置及び受信方法
JP2009100068A (ja) 制御装置およびそれを利用した中継装置
JP6470397B2 (ja) 包絡線追跡のためのタイミングアライメント感度
KR101077498B1 (ko) 증폭기를 위한 선택적 주파수 위상/지연 제어
KR101905434B1 (ko) 수동상호변조왜곡 신호 측정 장치 및 방법
JP2005117168A (ja) リピータ装置
JP2006279775A (ja) 歪み補償装置及び歪み補償方法
US9825658B2 (en) Distortion compensation apparatus and distortion compensation method
KR102023452B1 (ko) 아날로그 상호 변조 제거 장치 및 방법
CN103857026A (zh) 下行信号处理装置及方法、信号处理系统及信号处理方法
US10644658B2 (en) Apparatus and method for transmitting signal in wireless communication system
JP2001326541A (ja) 振幅位相変化装置

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20080317

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091111

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110111

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20110126

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110201

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140304

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4691693

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350